JP3954532B2 - Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置 - Google Patents
Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置 Download PDFInfo
- Publication number
- JP3954532B2 JP3954532B2 JP2003169161A JP2003169161A JP3954532B2 JP 3954532 B2 JP3954532 B2 JP 3954532B2 JP 2003169161 A JP2003169161 A JP 2003169161A JP 2003169161 A JP2003169161 A JP 2003169161A JP 3954532 B2 JP3954532 B2 JP 3954532B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- insulating film
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 16
- 239000010410 layer Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ半導体装置の製造方法、特に、支持基板と、前記支持基板上に絶縁膜を介して形成された半導体層とを備えるＳＯＩ基板にトランジスタ及び素子分離領域を形成するＳＯＩ半導体装置の製造方法に関する。
【０００２】
【従来の技術】
低消費電力化及び高速化が可能な半導体装置として、シリコンからなる支持基板上に埋込酸化膜等の絶縁膜を介して形成された半導体層を備えるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板において、半導体層にトランジスタと素子分離領域とを形成したＳＯＩ半導体装置がある。半導体プロセスでは、微細化が進むにつれてゲート絶縁膜が薄膜化される一方、高密度プラズマＣＶＤ装置、高密度プラズマエッチング装置等のチャージダメージの大きい装置の使用が必要となり、薄いゲート絶縁膜がチャージングダメージを受けて、ゲート絶縁膜が劣化し、ゲート絶縁膜の耐圧不良やゲート絶縁膜界面での界面順位の発生のためにトランジスタの特性が劣化する虞がある。
【０００３】
従来のＳＯＩ半導体装置の製造方法は、例えば特許文献１に記載されている。この製造方法では、エッチングの際に、ゲート配線を支持基板に短絡するダミーパターンをゲート配線と同時に形成した後、ダミーパターンをエッチングし、ゲート配線と支持基板とを絶縁している。
【０００４】
【特許文献１】
特開平８−３３０２５０号公報（第５頁、第１図）
【０００５】
【発明が解決しようとする課題】
特許文献１の製造方法では、エッチング処理等の際にプラズマ中からゲート配線に電荷が入り込んでも、その電荷はダミー配線を介して支持基板に逃がされるが、ソース／ドレイン配線に入り込む電荷については記載されていない。また、支持基板上に直接トランジスタが形成されるので、ソース／ドレイン配線の電荷はソース／ドレイン領域から支持基板に逃げることができると考えられる。これに対して、ＳＯＩ半導体装置では、支持基板上に埋込酸化膜が存在するため、ソース／ドレイン配線の電荷が支持基板に逃げることができず、ソース／ドレイン領域に蓄積される。これにより、ソース／ドレイン領域とゲート電極との間に大きな電位差が生じ、即ちゲート絶縁膜に大きな電界が加わり、ゲート絶縁膜がチャージングダメージを受ける。この場合、ゲート絶縁膜の耐圧が劣化したり、ゲート絶縁膜界面で界面順位が発生し、トランジスタの特性が劣化する虞がある。
【０００６】
本発明は、ＳＯＩ半導体装置の製造方法において、チャージングダメージを低減し、トランジスタの特性向上を図ることにある。
【０００７】
【課題を解決するための手段】
本発明に係るＳＯＩ半導体装置の製造方法は、支持基板と、支持基板上に第１絶縁膜を介して形成された半導体層とを備えるＳＯＩ基板において半導体層にトランジスタと素子分離領域とを形成するステップと、トランジスタ及び素子分離領域を第２絶縁膜で覆うステップと、第２絶縁膜、素子分離領域及び第１絶縁膜を貫通して支持基板を露出する第１開口部を形成するステップと、トランジスタに電気的に接続される第１ソース配線、第１ドレイン配線及び第１ゲート配線と、これらの配線と接続されかつ第１開口部を介して支持基板と電気的に接続されるダミー配線とを、第２絶縁膜上に形成するステップと、ダミー配線を切断して、第１ソース配線、第１ドレイン配線及び第１ゲート配線を、支持基板から電気的に絶縁させるステップと、を含んでいる。
【０００８】
【作用】
本発明に係るＳＯＩ半導体装置の製造方法では、第１ソース配線、第１ドレイン配線及び第１ゲート配線を形成する際に、これらの配線を支持基板と電気的に接続するダミー配線を同時に形成するため、配線パターン形成工程においてこれらの配線に電荷が入り込んだとしても、これらの電荷はダミー配線を介して支持基板に逃がされる。これにより、各配線に蓄積される電荷の差に起因してゲート絶縁膜に加わる電界を低減し、ゲート絶縁膜が受けるチャージングダメージを低減し得る。この結果、ゲート絶縁膜の耐圧劣化やゲート絶縁膜界面での界面順位の発生を抑制し、トランジスタの特性向上を図ることができる。
【０００９】
【発明の実施の形態】
（１）第１実施形態
〔製造フロー〕
図１乃至図７は、本発明の第１実施形態に係るＳＯＩ半導体装置の製造方法を説明するためのフローである。ここでは、ＳＯＩ基板上に形成されるＭＯＳ ＦＥＴを例に挙げて説明する。
【００１０】
図１は１Ｍ配線パターン２００まで形成されたＳＯＩ半導体装置の上面図、図２は図１のＩＩ−ＩＩで切った断面図である。図１及び図７では、説明の便宜ため、一部の層を省略して記載している。図１及び図２に示すように、支持基板１上にＳｉＯ２等の埋込酸化膜２を介して形成された半導体層に、拡散領域４（活性化領域）を絶縁膜からなる素子分離領域３で互いに分離して形成し、拡散領域４上にＳｉＯ２からなるゲート絶縁膜５及びｐ−Ｓｉ等の導電膜からなるゲート電極６を形成する。ここでは、支持基板１上に埋込酸化膜２を介して半導体層を形成しているが、酸化膜以外にも窒化膜等の絶縁膜であれば良い。これらをＳｉＯ２からなる層間絶縁膜７で覆った後、層間絶縁膜７上にレジストパターンを形成し、層間絶縁膜７をエッチングして開口部１０８〜１０９を形成し、引き続き素子分離領域３及び埋込酸化膜２をエッチングして開口部１１１，１１２を形成する。開口部１０８，１０９は、層間絶縁膜７を貫いて形成され、拡散領域４を露出する。開口部１１０は、層間絶縁膜７を貫いて形成され、ゲート電極６を露出する。開口部１１１，１１２は、層間絶縁膜７、素子分離領域３及び埋込酸化膜２を貫いて形成され、支持基板１を露出する。次に、開口部１０８，１０９からイオン注入、熱処理することにより、拡散領域４の開口部１０８，１０９で露出した部分にそれぞれ高濃度拡散領域としてのソース領域４ａ、ドレイン領域４ｂを形成する。
【００１１】
次に、層間絶縁膜７上にＡｌ、Ａｌ合金等からなる１Ｍ配線膜を堆積し、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により加工し、１Ｍ配線パターン２００を形成する。１Ｍ配線パターン２００は、ソース電極を含むソース配線８、ドレイン電極を含むドレイン配線９、ゲート配線１０と、ダミー部１３〜１５及びコンタクト部１１，１２とを含んでいる。ダミー部１３は、開口部１１１に埋め込まれたコンタクト部１１をソース配線８に電気的に接続している。また、ダミー部１５は、開口部１１２に埋め込まれたコンタクト部１２をドレイン配線９及びゲート配線１０にそれぞれ電気的に接続している。ここで、１Ｍ配線パターン２００のエッチングでは、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷がダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃される。また、ダミー部１３〜１５は、第１配線パターン２００形成から後述するＰＶ膜２１の形成までの間、ソース配線８、ドレイン配線９、ゲート配線１０を、コンタクト部１１，１２を介して支持基板１に電気的に短絡するとともに、ＰＶ膜２１の形成後には切断される。即ち、ダミー部１３〜１５は、ソース配線８、ドレイン配線９及びゲート配線１０と支持基板１とを電気的に短絡及び絶縁するヒューズの役割を果たす。
【００１２】
次に、図３に示すように、１Ｍ配線パターン２００を覆うようにＳｉＯ2等からなる層間絶縁膜１６を高密度プラズマＣＶＤにより堆積する。ここでも、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷が、ダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がされる。次に、層間絶縁膜１６上にレジストパターンを形成し、エッチングして開口部２１７〜２２０を形成した後、層間絶縁膜１６上にＡｌ、Ａｌ合金等からなる２Ｍ配線膜を形成する。２Ｍ配線膜上にレジストパターンを形成した後ＲＩＥによりエッチングし、２Ｍ配線パターン２５０を形成する。２Ｍ配線パターン２５０は、開口部２１７を介して１Ｍのソース配線８に電気的に接続されるソース配線１７、開口部２１８を介して１Ｍのドレイン配線９に電気的に接続されるドレイン配線１８、開口部２１９を介して１Ｍのゲート配線１０に電気的に接続されるゲート配線１９、開口部２２０を介して１Ｍのコンタクト部１２に電気的に接続されるコンタクト部２０を含んでいる。ここで、２Ｍ配線パターン２５０のエッチングでは、２Ｍのソース配線１７、ドレイン配線１８、ゲート配線１９が、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０にそれぞれ電気的に短絡されているので、ソース配線１７、ドレイン配線１８、ゲート配線１９にプラズマ中から電荷が入り込んでも、その電荷は１Ｍのソース配線８、ドレイン配線９、ゲート配線１０からダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がされる。
【００１３】
次に、２Ｍ配線パターンを覆うようにＳｉＮｘからなるＰＶ膜（絶縁膜）２１を堆積し、図４に示すように、ＰＶ膜２１上に２つの開口部を有するレジストパターン２２を形成する。次に、図５に示すように、２つの開口部を介してＰＶ膜２１、層間絶縁膜１６をエッチングし、図１に示すようにダミー部１３を露出する開口部２３及びダミー部１４，１５を露出する開口部２４をＰＶ膜２１、層間絶縁膜１６に形成する。その後、図６及び図７に示すように、開口部２３に露出したダミー部１３、開口部２４に露出したダミー部１４，１５をレーザリペアーにより切断する。
【００１４】
なお、ダミー部１３〜１５をレーザリペアーにより切断する代わりに、開口部２３，２４の形成と、ダミー部１３〜１５の切断を一度のエッチングで行っても良い。即ち、図５のようにＰＶ膜２１、層間絶縁膜１６での開口部２３，２４をエッチングにより加工し、それに引き続き、エッチングガスを切り換えて、開口部２３，２４を介して、図６及び図７に示すようにダミー部１３〜１５を切断しても良い。
【００１５】
〔作用効果〕
バルク構造の半導体装置では、支持基板とソース／ドレイン領域を構成する拡散領域との間に埋込酸化膜が存在しないため、ソース配線及びドレイン配線にプラズマ中から電荷が入り込んでも、ソース領域及びドレイン領域から支持基板に電荷を逃がすことができる。一方、ＳＯＩ基板上に形成される半導体装置では、支持基板１とソース領域４ａ及びドレイン領域４ｂを構成する拡散領域４との間に埋込酸化膜２が存在するため、ソース配線８及びドレイン配線９にプラズマ中から入り込んだ電荷は、拡散領域４から直接支持基板１に逃げることができず、拡散領域４に蓄積される。また、ソース領域４ａ及びドレイン領域４ｂに蓄積される電荷量と、ゲート電極６に蓄積される電荷量とは、各配線のアンテナ比等により異なるため、拡散領域４とゲート電極６との間に大きな電位差が生じ、ゲート絶縁膜５に大きな電界が加わることになる。このため、ゲート絶縁膜５が劣化し、ゲート絶縁膜５の耐圧が劣化したり、ゲート絶縁膜５界面に界面順位が発生して、トランジスタの性能が劣化する虞がある。
【００１６】
そこで、本実施形態に係る製造方法では、１Ｍ配線パターン２００をエッチングする際に、ソース配線８、ドレイン配線９、ゲート配線１０を支持基板１に電気的に短絡するダミー部１３〜１５及びコンタクト部１１，１２を同時に形成する。これにより、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から電荷が入り込んでも、その電荷をダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がすことができ、ソース領域４ａ、ドレイン領域４ｂ及びゲート電極６に電荷が蓄積されることを防止する。
【００１７】
また、１Ｍ配線パターン２００の表面に層間絶縁膜１６を高密度プラズマＣＶＤにより形成する際にも、ソース配線８、ドレイン配線９、ゲート配線１０に侵入する電荷を同様に支持基板１に逃がすことができる。
【００１８】
さらに、２Ｍ配線パターンをエッチングする際にも、２Ｍ配線パターン２５０のソース配線１７、ドレイン配線１８、ゲート配線１９がそれぞれ１Ｍ配線パターンのソース配線８、ドレイン配線９、ゲート配線１０に短絡されている。このため、２Ｍ配線パターンのソース配線１７、ドレイン配線１８、ゲート配線１９に入り込む電荷を、それぞれ１Ｍ配線パターンのソース配線８、ドレイン配線９、ゲート配線１０から、ダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がすことができる。またＰＶ膜２１を形成する際にも、２Ｍ配線パターンのソース配線１７、ドレイン配線１８、ゲート配線１９に侵入する電荷を、同様に支持基板１に逃がすことができる。
【００１９】
以上のように、各配線に入り込む電荷を支持基板１に逃がすことにより、ゲート絶縁膜５が受けるチャージングダメージを低減することができる。この結果、ゲート絶縁膜５の耐圧劣化やゲート絶縁膜５界面での界面準位の発生を抑制し、ＳＯＩ半導体装置の特性を向上し得る。
【００２０】
（２）第２実施形態
〔製造フロー〕
図８乃至図１４は、本発明の第２実施形態に係るＳＯＩ半導体装置の製造方法を説明するためのフローである。
【００２１】
図８は１Ｍ配線パターン３００まで形成されたＳＯＩ半導体装置の上面図、図９は図８のＩＸ−ＩＸで切った断面図である。図８及び図１４では、説明の便宜ため、一部の層を省略している。図８及び図９に示すように、支持基板１上にＳｉＯ２等の埋込酸化膜２を介して形成された半導体層に、拡散領域４（活性化領域）を絶縁膜からなる素子分離領域３で互いに分離して形成し、拡散領域４上にＳｉＯ２からなるゲート絶縁膜５及びｐ−Ｓｉ等の導電膜からなるゲート電極６を形成する。これらをＳｉＯ２からなる層間絶縁膜７で覆った後、層間絶縁膜７上にレジストパターンを形成し、層間絶縁膜７をエッチングして開口部１０８〜１１０を形成し、引き続き素子分離領域３及び埋込酸化膜２をエッチングして開口部１３０を形成する。開口部１０８，１０９は、層間絶縁膜７を貫いて形成され、拡散領域４を露出する。開口部１１０は、層間絶縁膜７を貫いて形成され、ゲート電極６を露出する。開口部１３０は、層間絶縁膜７、素子分離領域３及び埋込酸化膜２を貫いて形成され、支持基板１を露出する。次に、開口部１０８，１０９からイオン注入、熱処理することにより、拡散領域４の開口部１０８，１０９で露出した部分にそれぞれ高濃度拡散領域としてのソース領域４ａ、ドレイン領域４ｂを形成する。
【００２２】
１Ｍ配線パターン３００は、ソース電極を含むソース配線８、ドレイン電極を含むドレイン配線９、ゲート配線１０と、ダミー部３１〜３３及びコンタクト部３０とを含んでいる。ダミー部３１〜３３は、開口部１３０に埋め込まれたコンタクト部３０をそれぞれソース配線８、ドレイン配線９及びゲート配線１０に電気的に接続している。ここで、１Ｍ配線パターン３００のエッチングでは、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部３１〜３３及びコンタクト部３０を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷がダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃される。また、ダミー部３１〜３３は、第１配線パターン３００形成から後述するＰＶ膜２１の形成までの間、ソース配線８、ドレイン配線９、ゲート配線１０を、コンタクト部３０を介して支持基板１に電気的に短絡するとともに、ＰＶ膜２１の形成後には切断される。即ち、ダミー部３１〜３３は、ソース配線８、ドレイン配線９及びゲート配線１０と支持基板１とを電気的に短絡又は絶縁するヒューズの役割を果たす。
【００２３】
次に、図１０に示すように、１Ｍ配線パターン３００を覆うようにＳｉＯ2等からなる層間絶縁膜１６を高密度プラズマＣＶＤにより堆積する。ここでも、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部３１〜３３及びコンタクト部３０を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷が、ダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がされる。次に、層間絶縁膜１６上にレジストパターンを形成し、エッチングして開口部２１７〜２２０を形成した後、層間絶縁膜１６上にＡｌ、Ａｌ合金等からなる２Ｍ配線膜を形成する。２Ｍ配線膜上にレジストパターンを形成した後ＲＩＥによりエッチングし、２Ｍ配線パターン３５０を形成する。２Ｍ配線パターン３５０は、開口部２１７を介して１Ｍのソース配線８に電気的に接続されるソース配線１７、開口部２１８を介して１Ｍのドレイン配線９に電気的に接続されるドレイン配線１８、開口部２１９を介して１Ｍのゲート配線１０に電気的に接続されるゲート配線１９、開口部２２０を介して１Ｍのコンタクト部３０に電気的に接続されるコンタクト部２０を含んでいる。２Ｍ配線パターン３５０のエッチングでは、２Ｍのソース配線１７、ドレイン配線１８、ゲート配線１９が、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０にそれぞれ電気的に短絡されているので、ソース配線１７、ドレイン配線１８、ゲート配線１９にプラズマ中から入り込む電荷は、それぞれ１Ｍ配線パターン３００のソース配線８、ドレイン配線９、ゲート配線１０からダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がされる。
【００２４】
次に、２Ｍ配線パターン３５０を覆うようにＳｉＮｘからなるＰＶ膜（絶縁膜）２１を堆積し、図１１に示すように、ＰＶ膜２１上に１つの開口部を有するレジストパターン２５を形成する。次に、図１２に示すように、１つの開口部を介してＰＶ膜２１、層間絶縁膜１６をエッチングし、図８に示すようにダミー部３１〜３３を露出する開口部３４をＰＶ膜２１、層間絶縁膜１６に形成する。その後、図１３及び図１４に示すように、開口部３４に露出したダミー部３１〜３３をレーザリペアーにより切断する。
【００２５】
なお、ダミー部３１〜３３をレーザリペアーにより切断する代わりに、開口部３４の形成と、ダミー部３１〜３３の切断を一度のエッチングで行っても良い。即ち、図１２のようにＰＶ膜２１、層間絶縁膜１６での開口部３４をエッチングにより加工し、それに引き続き、エッチングガスを切り換えて、開口部３４を介して、図１３及び図１４のようにダミー部１３〜１５を切断しても良い。
【００２６】
〔作用効果〕
本実施形態に係るＳＯＩ半導体装置の製造方法でも、１Ｍ配線パターン３００のエッチング及び層間絶縁膜１６の堆積の際に、ソース配線８、ドレイン配線９、ゲート配線１０が支持基板１に電気的に短絡されるので、上記実施形態と同様に、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷を、ダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がすことができる。
【００２７】
また、２Ｍ配線パターン３５０のエッチング及びＰＶ膜２１の堆積の際に、２Ｍ配線パターン３５０が１Ｍ配線パターン３００を介して支持基板１に電気的に短絡されているので、２Ｍ配線パターンのソース配線１７、ドレイン配線１８、ゲート配線１９に侵入する電荷を、それぞれ１Ｍ配線パターン３００のソース配線８、ドレイン配線９、ゲート配線１０から、ダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がすことができる。
【００２８】
以上のように、本実施形態によれば、上記実施形態と同様に、ゲート絶縁膜の耐圧劣化やゲート絶縁膜界面での界面準位の発生を抑制し、ＳＯＩ半導体装置の特性を向上し得る。
【００２９】
また、本実施形態では、ソース配線８、ドレイン配線９、ゲート配線１０を支持基板１に短絡するために、コンタクト部３０を１つ形成すれば良く、ダミー部３１〜３３が隣接して配置されるためこれらを露出する開口部３４を１つ形成すれば良いので、製造工程が簡易になる。
【００３０】
【発明の効果】
本発明によれば、ＳＯＩ半導体装置の製造方法において、各配線に入り込む電荷を支持基板に逃がすことにより、ゲート絶縁膜が受けるチャージングダメージを低減し得る。この結果、ゲート絶縁膜の耐圧劣化やゲート絶縁膜界面での界面順位の発生を抑制し、ＳＯＩ半導体装置の特性向上を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その１）。
【図２】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その１）。
【図３】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その２）。
【図４】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その３）。
【図５】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その４）。
【図６】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その５）。
【図７】第１実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その２）。
【図８】第２実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その１）。
【図９】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その１）。
【図１０】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その２）。
【図１１】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その３）。
【図１２】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その４）。
【図１３】第３実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その５）。
【図１４】第３実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その２）。
【符号の説明】
１ 支持基板
２ 埋込酸化膜
３ 素子分離領域
４ 拡散領域
４ａ ソース領域
４ｂ ドレイン領域
５ ゲート絶縁膜
６ ゲート電極
７，１６ 層間絶縁膜
８，１７ ソース配線
９，１８ ドレイン配線
１０，１９ ゲート配線
１１，１２，２０，３０ コンタクト部
１３〜１５，３１〜３３ ダミー部
２１ ＰＶ膜
２２，２５ レジスト
２３，２４，３４ 開口部
【発明の属する技術分野】
本発明は、ＳＯＩ半導体装置の製造方法、特に、支持基板と、前記支持基板上に絶縁膜を介して形成された半導体層とを備えるＳＯＩ基板にトランジスタ及び素子分離領域を形成するＳＯＩ半導体装置の製造方法に関する。
【０００２】
【従来の技術】
低消費電力化及び高速化が可能な半導体装置として、シリコンからなる支持基板上に埋込酸化膜等の絶縁膜を介して形成された半導体層を備えるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板において、半導体層にトランジスタと素子分離領域とを形成したＳＯＩ半導体装置がある。半導体プロセスでは、微細化が進むにつれてゲート絶縁膜が薄膜化される一方、高密度プラズマＣＶＤ装置、高密度プラズマエッチング装置等のチャージダメージの大きい装置の使用が必要となり、薄いゲート絶縁膜がチャージングダメージを受けて、ゲート絶縁膜が劣化し、ゲート絶縁膜の耐圧不良やゲート絶縁膜界面での界面順位の発生のためにトランジスタの特性が劣化する虞がある。
【０００３】
従来のＳＯＩ半導体装置の製造方法は、例えば特許文献１に記載されている。この製造方法では、エッチングの際に、ゲート配線を支持基板に短絡するダミーパターンをゲート配線と同時に形成した後、ダミーパターンをエッチングし、ゲート配線と支持基板とを絶縁している。
【０００４】
【特許文献１】
特開平８−３３０２５０号公報（第５頁、第１図）
【０００５】
【発明が解決しようとする課題】
特許文献１の製造方法では、エッチング処理等の際にプラズマ中からゲート配線に電荷が入り込んでも、その電荷はダミー配線を介して支持基板に逃がされるが、ソース／ドレイン配線に入り込む電荷については記載されていない。また、支持基板上に直接トランジスタが形成されるので、ソース／ドレイン配線の電荷はソース／ドレイン領域から支持基板に逃げることができると考えられる。これに対して、ＳＯＩ半導体装置では、支持基板上に埋込酸化膜が存在するため、ソース／ドレイン配線の電荷が支持基板に逃げることができず、ソース／ドレイン領域に蓄積される。これにより、ソース／ドレイン領域とゲート電極との間に大きな電位差が生じ、即ちゲート絶縁膜に大きな電界が加わり、ゲート絶縁膜がチャージングダメージを受ける。この場合、ゲート絶縁膜の耐圧が劣化したり、ゲート絶縁膜界面で界面順位が発生し、トランジスタの特性が劣化する虞がある。
【０００６】
本発明は、ＳＯＩ半導体装置の製造方法において、チャージングダメージを低減し、トランジスタの特性向上を図ることにある。
【０００７】
【課題を解決するための手段】
本発明に係るＳＯＩ半導体装置の製造方法は、支持基板と、支持基板上に第１絶縁膜を介して形成された半導体層とを備えるＳＯＩ基板において半導体層にトランジスタと素子分離領域とを形成するステップと、トランジスタ及び素子分離領域を第２絶縁膜で覆うステップと、第２絶縁膜、素子分離領域及び第１絶縁膜を貫通して支持基板を露出する第１開口部を形成するステップと、トランジスタに電気的に接続される第１ソース配線、第１ドレイン配線及び第１ゲート配線と、これらの配線と接続されかつ第１開口部を介して支持基板と電気的に接続されるダミー配線とを、第２絶縁膜上に形成するステップと、ダミー配線を切断して、第１ソース配線、第１ドレイン配線及び第１ゲート配線を、支持基板から電気的に絶縁させるステップと、を含んでいる。
【０００８】
【作用】
本発明に係るＳＯＩ半導体装置の製造方法では、第１ソース配線、第１ドレイン配線及び第１ゲート配線を形成する際に、これらの配線を支持基板と電気的に接続するダミー配線を同時に形成するため、配線パターン形成工程においてこれらの配線に電荷が入り込んだとしても、これらの電荷はダミー配線を介して支持基板に逃がされる。これにより、各配線に蓄積される電荷の差に起因してゲート絶縁膜に加わる電界を低減し、ゲート絶縁膜が受けるチャージングダメージを低減し得る。この結果、ゲート絶縁膜の耐圧劣化やゲート絶縁膜界面での界面順位の発生を抑制し、トランジスタの特性向上を図ることができる。
【０００９】
【発明の実施の形態】
（１）第１実施形態
〔製造フロー〕
図１乃至図７は、本発明の第１実施形態に係るＳＯＩ半導体装置の製造方法を説明するためのフローである。ここでは、ＳＯＩ基板上に形成されるＭＯＳ ＦＥＴを例に挙げて説明する。
【００１０】
図１は１Ｍ配線パターン２００まで形成されたＳＯＩ半導体装置の上面図、図２は図１のＩＩ−ＩＩで切った断面図である。図１及び図７では、説明の便宜ため、一部の層を省略して記載している。図１及び図２に示すように、支持基板１上にＳｉＯ２等の埋込酸化膜２を介して形成された半導体層に、拡散領域４（活性化領域）を絶縁膜からなる素子分離領域３で互いに分離して形成し、拡散領域４上にＳｉＯ２からなるゲート絶縁膜５及びｐ−Ｓｉ等の導電膜からなるゲート電極６を形成する。ここでは、支持基板１上に埋込酸化膜２を介して半導体層を形成しているが、酸化膜以外にも窒化膜等の絶縁膜であれば良い。これらをＳｉＯ２からなる層間絶縁膜７で覆った後、層間絶縁膜７上にレジストパターンを形成し、層間絶縁膜７をエッチングして開口部１０８〜１０９を形成し、引き続き素子分離領域３及び埋込酸化膜２をエッチングして開口部１１１，１１２を形成する。開口部１０８，１０９は、層間絶縁膜７を貫いて形成され、拡散領域４を露出する。開口部１１０は、層間絶縁膜７を貫いて形成され、ゲート電極６を露出する。開口部１１１，１１２は、層間絶縁膜７、素子分離領域３及び埋込酸化膜２を貫いて形成され、支持基板１を露出する。次に、開口部１０８，１０９からイオン注入、熱処理することにより、拡散領域４の開口部１０８，１０９で露出した部分にそれぞれ高濃度拡散領域としてのソース領域４ａ、ドレイン領域４ｂを形成する。
【００１１】
次に、層間絶縁膜７上にＡｌ、Ａｌ合金等からなる１Ｍ配線膜を堆積し、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により加工し、１Ｍ配線パターン２００を形成する。１Ｍ配線パターン２００は、ソース電極を含むソース配線８、ドレイン電極を含むドレイン配線９、ゲート配線１０と、ダミー部１３〜１５及びコンタクト部１１，１２とを含んでいる。ダミー部１３は、開口部１１１に埋め込まれたコンタクト部１１をソース配線８に電気的に接続している。また、ダミー部１５は、開口部１１２に埋め込まれたコンタクト部１２をドレイン配線９及びゲート配線１０にそれぞれ電気的に接続している。ここで、１Ｍ配線パターン２００のエッチングでは、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷がダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃される。また、ダミー部１３〜１５は、第１配線パターン２００形成から後述するＰＶ膜２１の形成までの間、ソース配線８、ドレイン配線９、ゲート配線１０を、コンタクト部１１，１２を介して支持基板１に電気的に短絡するとともに、ＰＶ膜２１の形成後には切断される。即ち、ダミー部１３〜１５は、ソース配線８、ドレイン配線９及びゲート配線１０と支持基板１とを電気的に短絡及び絶縁するヒューズの役割を果たす。
【００１２】
次に、図３に示すように、１Ｍ配線パターン２００を覆うようにＳｉＯ2等からなる層間絶縁膜１６を高密度プラズマＣＶＤにより堆積する。ここでも、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷が、ダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がされる。次に、層間絶縁膜１６上にレジストパターンを形成し、エッチングして開口部２１７〜２２０を形成した後、層間絶縁膜１６上にＡｌ、Ａｌ合金等からなる２Ｍ配線膜を形成する。２Ｍ配線膜上にレジストパターンを形成した後ＲＩＥによりエッチングし、２Ｍ配線パターン２５０を形成する。２Ｍ配線パターン２５０は、開口部２１７を介して１Ｍのソース配線８に電気的に接続されるソース配線１７、開口部２１８を介して１Ｍのドレイン配線９に電気的に接続されるドレイン配線１８、開口部２１９を介して１Ｍのゲート配線１０に電気的に接続されるゲート配線１９、開口部２２０を介して１Ｍのコンタクト部１２に電気的に接続されるコンタクト部２０を含んでいる。ここで、２Ｍ配線パターン２５０のエッチングでは、２Ｍのソース配線１７、ドレイン配線１８、ゲート配線１９が、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０にそれぞれ電気的に短絡されているので、ソース配線１７、ドレイン配線１８、ゲート配線１９にプラズマ中から電荷が入り込んでも、その電荷は１Ｍのソース配線８、ドレイン配線９、ゲート配線１０からダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がされる。
【００１３】
次に、２Ｍ配線パターンを覆うようにＳｉＮｘからなるＰＶ膜（絶縁膜）２１を堆積し、図４に示すように、ＰＶ膜２１上に２つの開口部を有するレジストパターン２２を形成する。次に、図５に示すように、２つの開口部を介してＰＶ膜２１、層間絶縁膜１６をエッチングし、図１に示すようにダミー部１３を露出する開口部２３及びダミー部１４，１５を露出する開口部２４をＰＶ膜２１、層間絶縁膜１６に形成する。その後、図６及び図７に示すように、開口部２３に露出したダミー部１３、開口部２４に露出したダミー部１４，１５をレーザリペアーにより切断する。
【００１４】
なお、ダミー部１３〜１５をレーザリペアーにより切断する代わりに、開口部２３，２４の形成と、ダミー部１３〜１５の切断を一度のエッチングで行っても良い。即ち、図５のようにＰＶ膜２１、層間絶縁膜１６での開口部２３，２４をエッチングにより加工し、それに引き続き、エッチングガスを切り換えて、開口部２３，２４を介して、図６及び図７に示すようにダミー部１３〜１５を切断しても良い。
【００１５】
〔作用効果〕
バルク構造の半導体装置では、支持基板とソース／ドレイン領域を構成する拡散領域との間に埋込酸化膜が存在しないため、ソース配線及びドレイン配線にプラズマ中から電荷が入り込んでも、ソース領域及びドレイン領域から支持基板に電荷を逃がすことができる。一方、ＳＯＩ基板上に形成される半導体装置では、支持基板１とソース領域４ａ及びドレイン領域４ｂを構成する拡散領域４との間に埋込酸化膜２が存在するため、ソース配線８及びドレイン配線９にプラズマ中から入り込んだ電荷は、拡散領域４から直接支持基板１に逃げることができず、拡散領域４に蓄積される。また、ソース領域４ａ及びドレイン領域４ｂに蓄積される電荷量と、ゲート電極６に蓄積される電荷量とは、各配線のアンテナ比等により異なるため、拡散領域４とゲート電極６との間に大きな電位差が生じ、ゲート絶縁膜５に大きな電界が加わることになる。このため、ゲート絶縁膜５が劣化し、ゲート絶縁膜５の耐圧が劣化したり、ゲート絶縁膜５界面に界面順位が発生して、トランジスタの性能が劣化する虞がある。
【００１６】
そこで、本実施形態に係る製造方法では、１Ｍ配線パターン２００をエッチングする際に、ソース配線８、ドレイン配線９、ゲート配線１０を支持基板１に電気的に短絡するダミー部１３〜１５及びコンタクト部１１，１２を同時に形成する。これにより、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から電荷が入り込んでも、その電荷をダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がすことができ、ソース領域４ａ、ドレイン領域４ｂ及びゲート電極６に電荷が蓄積されることを防止する。
【００１７】
また、１Ｍ配線パターン２００の表面に層間絶縁膜１６を高密度プラズマＣＶＤにより形成する際にも、ソース配線８、ドレイン配線９、ゲート配線１０に侵入する電荷を同様に支持基板１に逃がすことができる。
【００１８】
さらに、２Ｍ配線パターンをエッチングする際にも、２Ｍ配線パターン２５０のソース配線１７、ドレイン配線１８、ゲート配線１９がそれぞれ１Ｍ配線パターンのソース配線８、ドレイン配線９、ゲート配線１０に短絡されている。このため、２Ｍ配線パターンのソース配線１７、ドレイン配線１８、ゲート配線１９に入り込む電荷を、それぞれ１Ｍ配線パターンのソース配線８、ドレイン配線９、ゲート配線１０から、ダミー部１３〜１５及びコンタクト部１１，１２を介して支持基板１に逃がすことができる。またＰＶ膜２１を形成する際にも、２Ｍ配線パターンのソース配線１７、ドレイン配線１８、ゲート配線１９に侵入する電荷を、同様に支持基板１に逃がすことができる。
【００１９】
以上のように、各配線に入り込む電荷を支持基板１に逃がすことにより、ゲート絶縁膜５が受けるチャージングダメージを低減することができる。この結果、ゲート絶縁膜５の耐圧劣化やゲート絶縁膜５界面での界面準位の発生を抑制し、ＳＯＩ半導体装置の特性を向上し得る。
【００２０】
（２）第２実施形態
〔製造フロー〕
図８乃至図１４は、本発明の第２実施形態に係るＳＯＩ半導体装置の製造方法を説明するためのフローである。
【００２１】
図８は１Ｍ配線パターン３００まで形成されたＳＯＩ半導体装置の上面図、図９は図８のＩＸ−ＩＸで切った断面図である。図８及び図１４では、説明の便宜ため、一部の層を省略している。図８及び図９に示すように、支持基板１上にＳｉＯ２等の埋込酸化膜２を介して形成された半導体層に、拡散領域４（活性化領域）を絶縁膜からなる素子分離領域３で互いに分離して形成し、拡散領域４上にＳｉＯ２からなるゲート絶縁膜５及びｐ−Ｓｉ等の導電膜からなるゲート電極６を形成する。これらをＳｉＯ２からなる層間絶縁膜７で覆った後、層間絶縁膜７上にレジストパターンを形成し、層間絶縁膜７をエッチングして開口部１０８〜１１０を形成し、引き続き素子分離領域３及び埋込酸化膜２をエッチングして開口部１３０を形成する。開口部１０８，１０９は、層間絶縁膜７を貫いて形成され、拡散領域４を露出する。開口部１１０は、層間絶縁膜７を貫いて形成され、ゲート電極６を露出する。開口部１３０は、層間絶縁膜７、素子分離領域３及び埋込酸化膜２を貫いて形成され、支持基板１を露出する。次に、開口部１０８，１０９からイオン注入、熱処理することにより、拡散領域４の開口部１０８，１０９で露出した部分にそれぞれ高濃度拡散領域としてのソース領域４ａ、ドレイン領域４ｂを形成する。
【００２２】
１Ｍ配線パターン３００は、ソース電極を含むソース配線８、ドレイン電極を含むドレイン配線９、ゲート配線１０と、ダミー部３１〜３３及びコンタクト部３０とを含んでいる。ダミー部３１〜３３は、開口部１３０に埋め込まれたコンタクト部３０をそれぞれソース配線８、ドレイン配線９及びゲート配線１０に電気的に接続している。ここで、１Ｍ配線パターン３００のエッチングでは、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部３１〜３３及びコンタクト部３０を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷がダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃される。また、ダミー部３１〜３３は、第１配線パターン３００形成から後述するＰＶ膜２１の形成までの間、ソース配線８、ドレイン配線９、ゲート配線１０を、コンタクト部３０を介して支持基板１に電気的に短絡するとともに、ＰＶ膜２１の形成後には切断される。即ち、ダミー部３１〜３３は、ソース配線８、ドレイン配線９及びゲート配線１０と支持基板１とを電気的に短絡又は絶縁するヒューズの役割を果たす。
【００２３】
次に、図１０に示すように、１Ｍ配線パターン３００を覆うようにＳｉＯ2等からなる層間絶縁膜１６を高密度プラズマＣＶＤにより堆積する。ここでも、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０がダミー部３１〜３３及びコンタクト部３０を介して支持基板１に電気的に短絡されているので、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷が、ダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がされる。次に、層間絶縁膜１６上にレジストパターンを形成し、エッチングして開口部２１７〜２２０を形成した後、層間絶縁膜１６上にＡｌ、Ａｌ合金等からなる２Ｍ配線膜を形成する。２Ｍ配線膜上にレジストパターンを形成した後ＲＩＥによりエッチングし、２Ｍ配線パターン３５０を形成する。２Ｍ配線パターン３５０は、開口部２１７を介して１Ｍのソース配線８に電気的に接続されるソース配線１７、開口部２１８を介して１Ｍのドレイン配線９に電気的に接続されるドレイン配線１８、開口部２１９を介して１Ｍのゲート配線１０に電気的に接続されるゲート配線１９、開口部２２０を介して１Ｍのコンタクト部３０に電気的に接続されるコンタクト部２０を含んでいる。２Ｍ配線パターン３５０のエッチングでは、２Ｍのソース配線１７、ドレイン配線１８、ゲート配線１９が、１Ｍのソース配線８、ドレイン配線９、ゲート配線１０にそれぞれ電気的に短絡されているので、ソース配線１７、ドレイン配線１８、ゲート配線１９にプラズマ中から入り込む電荷は、それぞれ１Ｍ配線パターン３００のソース配線８、ドレイン配線９、ゲート配線１０からダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がされる。
【００２４】
次に、２Ｍ配線パターン３５０を覆うようにＳｉＮｘからなるＰＶ膜（絶縁膜）２１を堆積し、図１１に示すように、ＰＶ膜２１上に１つの開口部を有するレジストパターン２５を形成する。次に、図１２に示すように、１つの開口部を介してＰＶ膜２１、層間絶縁膜１６をエッチングし、図８に示すようにダミー部３１〜３３を露出する開口部３４をＰＶ膜２１、層間絶縁膜１６に形成する。その後、図１３及び図１４に示すように、開口部３４に露出したダミー部３１〜３３をレーザリペアーにより切断する。
【００２５】
なお、ダミー部３１〜３３をレーザリペアーにより切断する代わりに、開口部３４の形成と、ダミー部３１〜３３の切断を一度のエッチングで行っても良い。即ち、図１２のようにＰＶ膜２１、層間絶縁膜１６での開口部３４をエッチングにより加工し、それに引き続き、エッチングガスを切り換えて、開口部３４を介して、図１３及び図１４のようにダミー部１３〜１５を切断しても良い。
【００２６】
〔作用効果〕
本実施形態に係るＳＯＩ半導体装置の製造方法でも、１Ｍ配線パターン３００のエッチング及び層間絶縁膜１６の堆積の際に、ソース配線８、ドレイン配線９、ゲート配線１０が支持基板１に電気的に短絡されるので、上記実施形態と同様に、ソース配線８、ドレイン配線９、ゲート配線１０にプラズマ中から入り込む電荷を、ダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がすことができる。
【００２７】
また、２Ｍ配線パターン３５０のエッチング及びＰＶ膜２１の堆積の際に、２Ｍ配線パターン３５０が１Ｍ配線パターン３００を介して支持基板１に電気的に短絡されているので、２Ｍ配線パターンのソース配線１７、ドレイン配線１８、ゲート配線１９に侵入する電荷を、それぞれ１Ｍ配線パターン３００のソース配線８、ドレイン配線９、ゲート配線１０から、ダミー部３１〜３３及びコンタクト部３０を介して支持基板１に逃がすことができる。
【００２８】
以上のように、本実施形態によれば、上記実施形態と同様に、ゲート絶縁膜の耐圧劣化やゲート絶縁膜界面での界面準位の発生を抑制し、ＳＯＩ半導体装置の特性を向上し得る。
【００２９】
また、本実施形態では、ソース配線８、ドレイン配線９、ゲート配線１０を支持基板１に短絡するために、コンタクト部３０を１つ形成すれば良く、ダミー部３１〜３３が隣接して配置されるためこれらを露出する開口部３４を１つ形成すれば良いので、製造工程が簡易になる。
【００３０】
【発明の効果】
本発明によれば、ＳＯＩ半導体装置の製造方法において、各配線に入り込む電荷を支持基板に逃がすことにより、ゲート絶縁膜が受けるチャージングダメージを低減し得る。この結果、ゲート絶縁膜の耐圧劣化やゲート絶縁膜界面での界面順位の発生を抑制し、ＳＯＩ半導体装置の特性向上を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その１）。
【図２】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その１）。
【図３】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その２）。
【図４】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その３）。
【図５】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その４）。
【図６】第１実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その５）。
【図７】第１実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その２）。
【図８】第２実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その１）。
【図９】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その１）。
【図１０】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その２）。
【図１１】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その３）。
【図１２】第２実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その４）。
【図１３】第３実施形態に係るＳＯＩ半導体装置の製造フロー（断面図その５）。
【図１４】第３実施形態に係るＳＯＩ半導体装置の製造フロー（上面図その２）。
【符号の説明】
１ 支持基板
２ 埋込酸化膜
３ 素子分離領域
４ 拡散領域
４ａ ソース領域
４ｂ ドレイン領域
５ ゲート絶縁膜
６ ゲート電極
７，１６ 層間絶縁膜
８，１７ ソース配線
９，１８ ドレイン配線
１０，１９ ゲート配線
１１，１２，２０，３０ コンタクト部
１３〜１５，３１〜３３ ダミー部
２１ ＰＶ膜
２２，２５ レジスト
２３，２４，３４ 開口部
Claims (20)
- 支持基板と、前記支持基板上に第１絶縁膜を介して形成された半導体層とを備えるＳＯＩ基板において、前記半導体層にトランジスタと素子分離領域とを形成するステップと、
前記トランジスタ及び前記素子分離領域を第２絶縁膜で覆うステップと、
前記第２絶縁膜、前記素子分離領域及び前記第１絶縁膜を貫通して前記支持基板を露出する第１開口部を形成するステップと、
前記トランジスタに電気的に接続される第１ソース配線、第１ドレイン配線及び第１ゲート配線と、これらの配線と接続されかつ前記第１開口部を介して前記支持基板と電気的に接続されるダミー配線とを、前記第２絶縁膜上に形成するステップと、
前記ダミー配線を切断して、前記第１ソース配線、第１ドレイン配線及び第１ゲート配線を、前記支持基板から電気的に絶縁させるステップと、
を含むＳＯＩ半導体装置の製造方法。 - 前記ダミー配線は、前記第１開口部に埋め込まれて前記支持基板と電気的に短絡されるコンタクト部と、前記コンタクト部を前記第１ソース配線、第１ドレイン配線及び第１ゲート配線に電気的に接続して前記第２絶縁膜上に形成されるダミー部とを含み、前記ダミー配線の切断では前記ダミー部を切断する、請求項１に記載のＳＯＩ半導体装置の製造方法。
- 前記第１ソース配線、第１ドレイン配線及び第１ゲート配線、前記ダミー配線を第３絶縁膜で覆うステップをさらに含み、前記第３絶縁膜の形成後に前記ダミー部を切断する、請求項２に記載のＳＯＩ半導体装置の製造方法。
- 前記第１ソース配線、第１ドレイン配線及び第１ゲート配線にそれぞれ電気的に接続される第２ソース配線、第２ドレイン配線及び第２ゲート配線を、前記第３絶縁膜上に形成するステップをさらに含み、前記第２ソース配線、第２ドレイン配線及び第２ゲート配線の形成後に前記ダミー部を切断する、請求項３に記載のＳＯＩ半導体装置の製造方法。
- 前記第２ソース配線、第２ドレイン配線及び第２ゲート配線を第４絶縁膜で覆うステップをさらに含み、前記第４絶縁膜の形成後に前記ダミー部を切断する、請求項４に記載のＳＯＩ半導体装置の製造方法。
- 前記第３及び第４絶縁膜に前記ダミー部を露出する第２開口部を形成するステップをさらに含み、前記第２開口部の形成後に前記ダミー部を切断する、請求項５に記載のＳＯＩ半導体装置の製造方法。
- 前記ダミー配線をレーザリペアーにより切断する、請求項１から６のいずれかに記載のＳＯＩ半導体装置の製造方法。
- 前記ダミー配線をエッチングにより切断する、請求項１から６のいずれかに記載のＳＯＩ半導体装置の製造方法。
- 前記第１開口部は２つの開口部からなり、
前記コンタクト部は、前記２つの開口部のそれぞれに埋め込まれる第１及び第２コンタクト部を含み、
前記ダミー部は、前記第１及び第２コンタクト部のそれぞれを前記第１ソース配線及び第１ドレイン配線に電気的に接続する第１及び第２ダミー部と、前記第１及び第２コンタクト部のいずれか一方を前記第１ゲート配線に電気的に接続する第３ダミー部とを含み、
前記ダミー部の切断では前記第１乃至第３ダミー部を切断する、請求項５に記載のＳＯＩ半導体装置の製造方法。 - 前記第３及び第４絶縁膜を貫通して前記第１乃至第３ダミー部を露出する２つの開口部からなる第２開口部を形成するステップをさらに含み、前記第１乃至第３ダミー部の切断は前記第２開口部の形成後に行う、請求項９に記載のＳＯＩ半導体装置の製造方法。
- 前記第２開口部を介して、前記第１乃至第３ダミー部をレーザリペアーにより切断する、請求項１０に記載のＳＯＩ半導体装置の製造方法。
- 前記第２開口部の形成及び前記第１乃至第３ダミー部の切断を一度のエッチングにより行う、請求項１０に記載のＳＯＩ半導体装置の製造方法。
- 前記第１開口部は１つの開口部からなり、
前記コンタクト部は第１コンタクト部を含み、
前記ダミー部は、前記第１コンタクト部を前記第１ソース配線、第１ドレイン配線及び第１ゲート配線にそれぞれ電気的に接続する第１乃至第３ダミー部を含み、前記ダミー部の切断は前記第１乃至第３ダミー部を切断する、請求項５に記載のＳＯＩ半導体装置の製造方法。 - 前記第３及び第４絶縁膜を貫通して前記第１乃至第３ダミー部を露出する１つの開口部からなる第２開口部を形成するステップをさらに含み、前記第１乃至第３ダミー部の切断は前記第２開口部の形成後に行う、請求項１３に記載のＳＯＩ半導体装置の製造方法。
- 前記第２開口部を介して、前記第１乃至第３ダミー部をレーザリペアーにより切断する、請求項１４に記載のＳＯＩ半導体装置の製造方法。
- 前記第２開口部の形成及び前記第１乃至第３ダミー部の切断を一度のエッチングにより行う、請求項１４に記載のＳＯＩ半導体装置の製造方法。
- 支持基板と、前記支持基板上に第１絶縁膜を介して形成された半導体層とを備えるＳＯＩ基板と、
前記半導体層に形成されたトランジスタ及び素子分離領域と、
前記トランジスタ及び素子分離領域を覆う第２絶縁膜と、
前記第２絶縁膜、前記素子分離領域及び第１絶縁膜を貫通して形成された第１開口部と、
前記第２絶縁膜上に形成されかつ前記トランジスタに電気的に接続された第１ソース配線、第１ドレイン配線及び第１ゲート配線と、
前記第１ソース配線、第１ドレイン配線及び第１ゲート配線に電気的に接続され、かつ、前記第１開口部を介して支持基板に電気的に接続されて形成された後に切断されたダミー配線と、を備えたＳＯＩ半導体装置。 - 前記第１ソース配線、第１ドレイン配線及び第１ゲート配線を覆う第３絶縁膜と、前記第１ソース配線、第１ドレイン配線及び第１ゲート配線にそれぞれ電気的に接続されて、第３絶縁膜上に形成された第２ソース配線、第２ドレイン配線及び第２ゲート配線と、をさらに備えた請求項１７に記載のＳＯＩ半導体装置。
- 前記第１開口部は２つの開口部からなり、前記ダミー配線は、前記２つの開口部のそれぞれを介して前記第１ソース配線及び第１ドレイン配線を前記支持基板に電気的に接続するとともに、前記２つの開口部のいずれか一方を介して前記第１ゲート配線を前記支持基板に電気的に接続する、請求項１７に記載のＳＯＩ半導体装置。
- 前記第１開口部は１つの開口部からなり、前記ダミー配線は、前記１つの開口部を介して前記第１ソース配線、第１ドレイン配線及び第１ゲート配線を前記支持基板に電気的に接続する、請求項１７に記載のＳＯＩ半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169161A JP3954532B2 (ja) | 2003-06-13 | 2003-06-13 | Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置 |
| US10/748,259 US6924183B2 (en) | 2003-06-13 | 2003-12-31 | Manufacturing method for SOI semiconductor device, and SOI semiconductor device |
| US11/134,391 US7115964B2 (en) | 2003-06-13 | 2005-05-23 | Manufacturing method for SOI semiconductor device, and SOI semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169161A JP3954532B2 (ja) | 2003-06-13 | 2003-06-13 | Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005005577A JP2005005577A (ja) | 2005-01-06 |
| JP3954532B2 true JP3954532B2 (ja) | 2007-08-08 |
Family
ID=33509078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003169161A Expired - Fee Related JP3954532B2 (ja) | 2003-06-13 | 2003-06-13 | Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6924183B2 (ja) |
| JP (1) | JP3954532B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7404167B2 (en) * | 2005-02-23 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving design window |
| CN102610606B (zh) * | 2005-04-26 | 2016-01-27 | 瑞萨电子株式会社 | 半导体装置及其制造方法、光接近处理方法 |
| JP4837939B2 (ja) * | 2005-05-13 | 2011-12-14 | ラピスセミコンダクタ株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP5154000B2 (ja) * | 2005-05-13 | 2013-02-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| US7492016B2 (en) * | 2006-03-31 | 2009-02-17 | International Business Machines Corporation | Protection against charging damage in hybrid orientation transistors |
| US7414289B2 (en) * | 2006-07-17 | 2008-08-19 | Advanced Micro Devices, Inc. | SOI Device with charging protection and methods of making same |
| WO2012015393A1 (en) * | 2010-07-27 | 2012-02-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transistor with counter-electrode connection amalgamated with the source/drain contact |
| KR20120017258A (ko) * | 2010-08-18 | 2012-02-28 | 삼성모바일디스플레이주식회사 | 박막 대전 센서 |
| JP5996893B2 (ja) * | 2012-03-13 | 2016-09-21 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US9093642B2 (en) | 2013-01-25 | 2015-07-28 | Kabushiki Kaisha Toshiba | Non-volatile memory device and method of manufacturing the same |
| CN104576541B (zh) * | 2013-10-23 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| JP2016164942A (ja) * | 2015-03-06 | 2016-09-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法および半導体積層構造物 |
| US9837412B2 (en) * | 2015-12-09 | 2017-12-05 | Peregrine Semiconductor Corporation | S-contact for SOI |
| JP2016197759A (ja) * | 2016-08-25 | 2016-11-24 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| US9899484B1 (en) * | 2016-12-30 | 2018-02-20 | Texas Instruments Incorporated | Transistor with source field plates under gate runner layers |
| US10319629B1 (en) * | 2018-05-08 | 2019-06-11 | International Business Machines Corporation | Skip via for metal interconnects |
| TW202336942A (zh) * | 2022-02-28 | 2023-09-16 | 日商村田製作所股份有限公司 | 半導體裝置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832039A (ja) * | 1994-07-12 | 1996-02-02 | Nippondenso Co Ltd | 半導体装置およびその製造方法 |
| JPH08330250A (ja) | 1995-06-02 | 1996-12-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH08335684A (ja) * | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置 |
| TW318261B (ja) * | 1995-09-21 | 1997-10-21 | Handotai Energy Kenkyusho Kk | |
| US6222254B1 (en) * | 1997-03-31 | 2001-04-24 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
| US6004835A (en) * | 1997-04-25 | 1999-12-21 | Micron Technology, Inc. | Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region |
| US6188122B1 (en) * | 1999-01-14 | 2001-02-13 | International Business Machines Corporation | Buried capacitor for silicon-on-insulator structure |
| US6653221B1 (en) * | 2001-04-02 | 2003-11-25 | Advanced Micro Devices, Inc. | Method of forming a ground in SOI structures |
| EP1280198A2 (en) * | 2001-07-18 | 2003-01-29 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory and method for fabricating the same |
| JP2004207271A (ja) * | 2002-12-20 | 2004-07-22 | Nec Electronics Corp | Ｓｏｉ基板及び半導体集積回路装置 |
-
2003
- 2003-06-13 JP JP2003169161A patent/JP3954532B2/ja not_active Expired - Fee Related
- 2003-12-31 US US10/748,259 patent/US6924183B2/en not_active Expired - Fee Related
-
2005
- 2005-05-23 US US11/134,391 patent/US7115964B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7115964B2 (en) | 2006-10-03 |
| US6924183B2 (en) | 2005-08-02 |
| JP2005005577A (ja) | 2005-01-06 |
| US20050205935A1 (en) | 2005-09-22 |
| US20040253798A1 (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3954532B2 (ja) | Ｓｏｉ半導体装置の製造方法及びｓｏｉ半導体装置 | |
| KR20080087612A (ko) | 집적 회로 장치의 제조 방법, 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 | |
| TW201140842A (en) | Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure | |
| JP2891237B2 (ja) | Ｓｏｉ構造の半導体装置およびその製造方法 | |
| JP2006165435A (ja) | 半導体装置及びその製造方法 | |
| US8269312B2 (en) | Semiconductor device with resistive element | |
| JPH09129877A (ja) | 半導体装置の製造方法、絶縁ゲート型半導体装置の製造方法および絶縁ゲート型半導体装置 | |
| US7829400B2 (en) | Semiconductor device fabrication method and semiconductor device | |
| JP2000150873A (ja) | 半導体装置およびその製造方法 | |
| US20200027985A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3323381B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004273642A (ja) | 半導体装置およびその製造方法 | |
| JP4672197B2 (ja) | 半導体記憶装置の製造方法 | |
| JP5996893B2 (ja) | 半導体装置の製造方法 | |
| US6656825B2 (en) | Semiconductor device having an improved local interconnect structure and a method for forming such a device | |
| JP3125929B2 (ja) | 半導体装置の製造方法 | |
| JP2000058844A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2016197759A (ja) | 半導体装置 | |
| JP2000077678A (ja) | 半導体素子とその製造方法 | |
| KR100451042B1 (ko) | 반도체소자의콘택형성방법 | |
| JP4013788B2 (ja) | ゲート電極を有する半導体装置の製造方法 | |
| JP2006351998A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4942951B2 (ja) | Ｍｏｓ型トランジスタの製造方法及びｍｏｓ型トランジスタ | |
| JP2004064000A (ja) | 半導体装置およびその製造方法 | |
| JPH0964367A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060126 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |