JP2017092153A - リードフレーム及びその製造方法、半導体装置 - Google Patents

リードフレーム及びその製造方法、半導体装置 Download PDF

Info

Publication number
JP2017092153A
JP2017092153A JP2015217896A JP2015217896A JP2017092153A JP 2017092153 A JP2017092153 A JP 2017092153A JP 2015217896 A JP2015217896 A JP 2015217896A JP 2015217896 A JP2015217896 A JP 2015217896A JP 2017092153 A JP2017092153 A JP 2017092153A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
region
concavo
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015217896A
Other languages
English (en)
Other versions
JP6576796B2 (ja
Inventor
真太郎 林
Shintaro Hayashi
真太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015217896A priority Critical patent/JP6576796B2/ja
Priority to US15/290,102 priority patent/US9984958B2/en
Priority to TW105134397A priority patent/TWI716477B/zh
Priority to CN201610949306.0A priority patent/CN106876359A/zh
Publication of JP2017092153A publication Critical patent/JP2017092153A/ja
Application granted granted Critical
Publication of JP6576796B2 publication Critical patent/JP6576796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リードフレームに設けた段差部と樹脂とが接する部分の表面積を従来よりも大きくし、樹脂との密着性を向上させた半導体装置を提供する。
【解決手段】本半導体装置は、リードフレームと、前記リードフレームの一方の面に搭載された半導体チップと、前記リードフレーム及び前記半導体チップを被覆する封止樹脂と、を有し、前記リードフレームには、前記リードフレームの他方の面側が薄型化された段差部が設けられ、前記段差部の段差面は前記封止樹脂に被覆され、前記段差面には凹凸部が形成されている。
【選択図】図１

Description

本発明は、リードフレーム及びその製造方法、半導体装置に関する。
リードフレームに半導体チップを搭載し、樹脂で封止した半導体装置が知られている。このような半導体装置は、動作時の発熱により膨張や収縮が繰り返されるため、リードフレームと樹脂との界面で剥離が生じるおそれがある。そこで、ダイパッドやリードの下面側に段差部を設け、段差部に樹脂を回り込ませることで、ダイパッドやリードと樹脂との密着性を向上させていた。
特開２０１４−０４４９８０号公報
しかしながら、上記の方法では、ダイパッドやリードに設けた段差部と樹脂とが接する部分の表面積を十分に大きくできないため、期待する密着性が得られなかった。
本発明は、上記の点に鑑みてなされたものであり、リードフレームに設けた段差部と樹脂とが接する部分の表面積を従来よりも大きくし、樹脂との密着性を向上させた半導体装置を提供することを課題とする。
本半導体装置は、リードフレームと、前記リードフレームの一方の面に搭載された半導体チップと、前記リードフレーム及び前記半導体チップを被覆する封止樹脂と、を有し、前記リードフレームには、前記リードフレームの他方の面側が薄型化された段差部が設けられ、前記段差部の段差面は前記封止樹脂に被覆され、前記段差面には凹凸部が形成されていることを要件とする。
開示の技術によれば、リードフレームに設けた段差部と樹脂とが接する部分の表面積を従来よりも大きくし、樹脂との密着性を向上させた半導体装置を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 Ｓレシオについて説明する図である。 段差部の段差面に高密度凹凸部を設ける効果について説明する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。 第２の実施の形態に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第２の実施の形態の変形例１に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態の変形例１に係る半導体装置の製造工程を例示する図（その２）である。 第２の実施の形態の変形例２に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態の変形例２に係る半導体装置の製造工程を例示する図（その２）である。 カップシェア試験の試験用サンプル等について説明する図である。 実施例１に係るカップシェア試験の結果を例示する図である。 実施例２に係るカップシェア試験の結果を例示する図である。 実施例３に係るカップシェア試験の結果を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は底面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図、図１（ｃ）は図１（ｂ）のＢの部分拡大断面図、図１（ｄ）は図１（ｂ）のＢの部分拡大底面図である。但し、図１（ａ）では、便宜上、樹脂部４０を除いて図１（ｂ）の断面図に対応するハッチングを施している。又、図１（ｄ）では、便宜上、樹脂部４０の図示は省略されている。
図１を参照するに、半導体装置１は、大略すると、リードフレーム１０と、半導体チップ２０と、金属線３０（ボンディングワイヤ）と、樹脂部４０（封止樹脂）とを有する。半導体装置１は、所謂ＱＦＮ（Quad Flat Non-leaded package）タイプの半導体装置である。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ２０側を上側又は一方の側、リードフレーム１０側を下側又は他方の側とする。又、各部位の半導体チップ２０側の面を一方の面又は上面、リードフレーム１０側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をリードフレーム１０の一方の面の法線方向から視ることを指し、平面形状とは対象物をリードフレーム１０の一方の面の法線方向から視た形状を指すものとする。
半導体装置１において、リードフレーム１０は、半導体チップ２０が搭載されるダイパッド１１（チップ搭載部）と、複数のリード１２（端子部）と、サポートバー１５３とを備えている。リードフレーム１０の材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ（ＦｅとＮｉとの合金）等を用いることができる。
リード１２はダイパッド１１と電気的に独立しており、平面視において、ダイパッド１１の周囲に所定のピッチで複数個設けられている。但し、リード１２は必ずしもダイパッド１１の周囲４方向に設けなくてもよく、例えば、ダイパッド１１の両側のみに設けてもよい。リード１２の幅は、例えば、０．２ｍｍ程度とすることができる。リード１２のピッチは、例えば、０．４ｍｍ程度とすることができる。
リード１２の上面の金属線３０と接続される領域には、めっき膜１８が形成されている。めっき膜１８としては、例えば、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等を用いることができる。めっき膜１８を形成することにより、金属線３０との接続性（ワイヤボンディング性）を向上することができる。但し、めっき膜１８は、必要に応じて形成すればよい。
リードフレーム１０には、リードフレーム１０の下面側が薄型化された段差部が設けられている。具体的には、ダイパッド１１の下面の外周には、段差部１１ｘが設けられている。言い換えれば、ダイパッド１１の下面は上面よりも小面積に形成されており、段差部１１ｘの段差面１１ｄ（下面）は、平面視において、ダイパッド１１の樹脂部４０の底面からの露出面（ダイパッド１１の下面）の周囲に設けられている。
又、樹脂部４０の側面から露出する側を除くリード１２の下面の外周には段差部１２ｘが設けられている。言い換えれば、リード１２の下面は上面よりも小面積に形成されており、段差部１２ｘの段差面１２ｄ（下面）は、平面視において、樹脂部４０の側面から露出する側を除く、樹脂部４０の底面からの露出面（リード１２の下面）の周囲に設けられている。段差部１１ｘの段差面１１ｄ及び段差部１２ｘの段差面１２ｄは、樹脂部４０に被覆されている。段差部１１ｘ及び１２ｘを設けることにより、段差部１１ｘ及び１２ｘに樹脂部４０を構成する樹脂が回り込むため、ダイパッド１１及びリード１２の樹脂部４０からの脱落を防止できる。
サポートバー１５３は、リードフレーム１０が個片化される前にダイパッド１１を支持していた部材である。なお、サポートバー１５３の裏面はハーフエッチングされており、サポートバー１５３の厚さは段差部１１ｘ及び１２ｘと略同一である。従って、サポートバー１５３の裏面は樹脂部４０に完全に被覆され、樹脂部４０からは露出しない。
半導体チップ２０は、ダイパッド１１上にフェイスアップ状態で搭載されている。半導体チップ２０は、例えば、ダイアタッチフィルム等の接着材１７を介してダイパッド１１上に搭載（ダイボンディング）することができる。接着材１７として、ダイアタッチフィルム等のフィルム状の接着材に代えて、ペースト状の接着材を用いてもよい。半導体チップ２０の上面側に形成された各電極端子は、金線や銅線等である金属線３０を介して、リード１２の上面に形成されためっき膜１８と電気的に接続（ワイヤボンディング）されている。
樹脂部４０は、リードフレーム１０、半導体チップ２０、及び金属線３０を封止している。但し、ダイパッド１１の下面、リード１２の下面、リード１２の半導体装置１の外周縁部側の側面は、樹脂部４０から露出している。すなわち、樹脂部４０は、ダイパッド１１及びリード１２の一部を露出するように半導体チップ２０等を封止している。リード１２の樹脂部４０から露出する部分は、外部接続端子となる。
ダイパッド１１の下面及びリード１２の下面は、樹脂部４０の下面と略面一とすることができる。又、リード１２の半導体装置１の外周縁部側の側面は、樹脂部４０の側面と略面一とすることができる。樹脂部４０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。
段差部１１ｘの段差面１１ｄ、段差部１２ｘの段差面１２ｄには、高密度凹凸部１３が設けられている。又、図示はしていないが、サポートバー１５３の下面にも、高密度凹凸部１３が設けられている。なお、高密度凹凸部１３が設けられている領域は、図１（ａ）では梨地模様、図１（ｂ）では波線で模式的に示している。
又、高密度凹凸部１３は、ダイパッド１１の上面、リード１２の上面には形成されていない。又、高密度凹凸部１３は、ダイパッド１１及びリード１２の樹脂部４０から露出する部分には形成されていない。高密度凹凸部１３が形成されていない面は、高密度凹凸部１３が形成されている面と比較して平坦面である。
但し、これは必須の要件ではなく、例えば、樹脂部４０から露出するダイパッド１１の下面やリード１２の下面に高密度凹凸部１３を形成してもよい。この場合には、樹脂部４０との密着性には寄与しないが、ダイパッド１１の下面やリード１２の下面には、はんだ等の接合材が設けられるので、ダイパッド１１やリード１２と接合材との密着性を向上する効果がある。
高密度凹凸部１３は、例えば、平面形状が略円形の微小な凹部（ディンプル）が縦横に高密度に配列された部分である。高密度凹凸部１３は、例えば、面心格子等、格子状に配列することができる。なお、図１（ｃ）では、高密度凹凸部１３の各凹部の断面を矩形状に示しているが、実際には、凹部上面が上方に向かって湾曲した、曲面状の断面に形成される。
凹部の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。凹部のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。凹部の深さは、リードフレーム１０の板厚の３５〜７０％程度とすることが好ましく、例えば、０．０１０〜０．０５０ｍｍ程度とすることができる。
但し、高密度凹凸部１３において、凹部の平面形状は略円形でなくてもよく、例えば、六角形等の多角形としてもよい。この場合には、多角形の外接円の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。多角形の外接円のピッチは、０．０４０〜０．０８ｍｍとすることが好ましい。
なお、本願において、高密度凹凸部とは、凹凸部における凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であって、凹凸部のＳレシオが１．７以上であるものを指す。ここで、Ｓレシオとは、図２に示すように、表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合の、Ｓ０とＳとの比率である。つまり、Ｓレシオ＝Ｓ／Ｓ０である。
凹部の直径や多角形の外接円の直径が０．０２０ｍｍより小さい場合や、０．０６ｍｍよりも大きい場合、Ｓレシオを増加させることが困難であり、樹脂部との密着性が向上しない。
このように、段差部１１ｘの段差面１１ｄ、段差部１２ｘの段差面１２ｄ、及びサポートバー１５３の下面に高密度凹凸部１３を設けることにより、リードフレーム１０の樹脂部４０と接する部分の表面積が増加する。そのため、アンカー効果が生じ、リードフレーム１０と樹脂部４０との密着性を向上することができる。その結果、リードフレーム１０と樹脂部４０との界面での剥離を防止することができる。なお、従来の凹凸部は、Ｓレシオが１〜１．２程度であるため、十分な密着性を確保することが困難であった。
又、段差部１１ｘの段差面１１ｄ及び段差部１２ｘの段差面１２ｄに高密度凹凸部１３を設けることにより、リードフレーム１０からの樹脂部４０の剥離の伝搬を防止する効果や、半導体装置１内への水分の侵入を防止する効果が得られる。これについて、図３を参照しながら説明する。
なお、半導体装置の樹脂部内（樹脂部とリードフレームとの界面）に水分が侵入すると、半導体装置を実装基板へ実装する際のリフロー工程等で、樹脂部内の水分が急激に膨張及び気化し、樹脂部にクラック等が発生する問題（所謂ポップコーン現象）が生じる。ポップコーン現象が生じると、半導体装置は破壊される。半導体装置１では、段差部１１ｘの段差面１１ｄ及び段差部１２ｘの段差面１２ｄに高密度凹凸部１３を設けることにより、ポップコーン現象が生じることを防止することができる。その結果、半導体装置１の破壊を防止することができる。
図３（ａ）は、比較例に係る半導体装置を例示する図であり、段差部１１ｘの段差面１１ｄに高密度凹凸部１３が設けられていない従来の半導体装置を示している。なお、図示は省略するが、段差部１２ｘの段差面１２ｄにも高密度凹凸部１３は設けられていない。図３（ａ）に示す半導体装置２００では、ａに示すダイパッド１１と樹脂部４０との界面に剥離が生じると、ｂ、ｃ、ｄ、ｅの順に剥離が伝搬して拡大する。又、ａに示すダイパッド１１と樹脂部４０との界面から水分が侵入すると、ｂ、ｃ、ｄ、ｅの順に水分が内部に侵入する。
これに対して、図３（ｂ）に示す半導体装置１では、段差部１１ｘの段差面１１ｄに高密度凹凸部１３を設けられている。そのため、ａに示すダイパッド１１と樹脂部４０との界面に剥離が生じても、ｂまでは伝搬するが、高密度凹凸部１３が設けられている部分ではダイパッド１１と樹脂部４０との密着力が大きいため、ｃ、ｄ、ｅに剥離が伝搬して拡大することを防止できる。同様に、ａに示すダイパッド１１と樹脂部４０との界面から水分が侵入しても、ｂまでは侵入するが、高密度凹凸部１３が設けられている部分ではダイパッド１１と樹脂部４０との密着力が大きいため、ｃ、ｄ、ｅに水分が侵入することを防止できる。
以上は段差部１１ｘについて説明したが、段差部１２ｘについても同様の効果を奏する。又、段差部１１ｘや１２ｘ以外の部分に高密度凹凸部１３を設けた場合にも、その部分では樹脂部４０との密着力が大きくなるため、段差部１１ｘや１２ｘの場合と同様に、剥離の伝搬を防止する効果や、水分の侵入を防止する効果が得られる。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図４〜図９は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図４に示す工程では、所定形状の金属製の板材１０Ｂを準備する。板材１０Ｂは、最終的に破線で示す切断ラインに沿って切断されて個片化領域Ｃ毎に個片化され、複数のリードフレーム１０（図１参照）となる部材である。板材１０Ｂの材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ等を用いることができる。板材１０Ｂの厚さは、例えば、１００〜２００μｍ程度とすることができる。なお、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＡ−Ａ線に沿う断面図である。図４（ａ）の平面図において、便宜上、図４（ｂ）の断面図に対応するハッチングを施している。
次に、図５に示す工程では、板材１０Ｂの上面に感光性のレジスト３００を形成し、板材１０Ｂの下面に感光性のレジスト３１０を形成する。そして、レジスト３００及び３１０を露光及び現像し、所定の位置に開口部３００ｘ、並びに開口部３１０ｘ及び３１０ｙを形成する。
開口部３００ｘ及び３１０ｘは、板材１０Ｂにダイパッド１１、リード１２、及びサポートバー１５３を形成するための開口部であり、互いに平面視で重複する位置に設けられる。又、開口部３１０ｙは、高密度凹凸部１３を形成すると共に板材１０Ｂの下面側を薄型化するための開口部であり、段差部１１ｘ及び１２ｘを形成する部分と、サポートバー１５３を形成する部分に設けられる。開口部３１０ｙは、例えば、多数の円形の開口が縦横に配列されたものである。円形の開口の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。円形の開口のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。
なお、図５は、図４の個片化領域Ｃの１つを示したものであり、図５（ａ）は底面図、図５（ｂ）は図５（ａ）のＡ−Ａ線に沿う断面図、図５（ｃ）は図５（ｂ）のＢの部分拡大断面図、図５（ｄ）は図５（ｂ）のＢの部分拡大底面図である。又、図５（ａ）及び図５（ｄ）において、便宜上、図５（ｂ）の断面図に対応するハッチングを施している。又、高密度凹凸部１３形成用の開口部３１０ｙが設けられている領域は、図５（ａ）では梨地模様、図５（ｂ）では波線で模式的に示している。以降の図６及び図７についても同様である。
次に、図６に示す工程では、レジスト３００及び３１０をエッチングマスクとして板材１０Ｂをエッチング（例えば、ウェットエッチング）する。エッチングにより、開口部３００ｘ及び３１０ｘが平面視で重複するように形成されている部分では、板材１０Ｂが貫通する。
又、開口部３１０ｙが形成されている部分では、各円形開口の周囲（レジスト３１０が形成されている部分）では、エッチング初期にはエッチング液の侵入が制限されるため、板材１０Ｂが部分的にエッチングされない。その後、エッチング中期から末期にかけて周囲からエッチング液が侵入し開口部３１０ｙの全面にわたって腐食される。その結果、各円形開口の周囲は、各円形開口内に比べてエッチング深さが浅くなるため、各円形開口内が各円形開口の周囲に比べて窪んで平面形状が円形の凹部となり、高密度凹凸部１３が形成されると共に、全体の厚さが薄くなる。
すなわち、開口部３１０ｙが形成されていた段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３となる部分の夫々の下面は、開口部が形成されていなかった部分の下面よりも窪み、段差部１１ｘ及び１２ｘが形成されると共にサポートバー１５３の部分が薄型化される。そして、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３の夫々の下面に、高密度凹凸部１３が形成される。なお、段差部１１ｘの段差面１１ｄ、段差部１２ｘの段差面１２ｄ、及びサポートバー１５３の下面は、樹脂部４０による被覆領域である。
開口部３１０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、様々な形状や深さの凹部を有する高密度凹凸部１３を形成することができる。又、開口部３１０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、エッチング量が変わるため、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３を任意の厚さに薄型化できる。
次に、図７に示す工程では、図６に示すレジスト３００及び３１０を除去する。これにより、図８に示す平面形状のリードフレーム１０Ｓとなる。なお、図８（ａ）は底面図、図８（ｂ）は図８（ａ）のＡ−Ａ線に沿う断面図である。図８に示すリードフレーム１０Ｓは、リードフレーム１０となる複数の個片化領域Ｃが連結部１５を介して連結された構造である。連結部１５は、リードフレーム１０Ｓの外縁部に額縁状に形成された外枠部１５１と、外枠部１５１の内側において各個片化領域Ｃ間に格子状に配置されたダムバー１５２と、各個片化領域Ｃ内に斜めに配置されたサポートバー１５３とを有する。サポートバー１５３は、一端が外枠部１５１又はダムバー１５２と連結され、他端がダイパッド１１の四隅に連結され、ダイパッド１１を支持している。外枠部１５１又はダムバー１５２の各個片化領域Ｃ側には、ダイパッド１１を囲むように複数のリード１２が設けられている。
図７及び図８の工程の後、リードフレーム１０Ｓの所要部分に、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等をめっき等により形成してもよい。ここでは、一例として、ワイヤボンディング性向上のため、リード１２の上面に銀めっき等によりめっき膜１８を形成する。
引き続き半導体装置１を作製する工程について説明する。まず、図９（ａ）に示す工程では、各個片化領域Ｃのダイパッド１１上に半導体チップ２０をフェイスアップ状態で搭載する。半導体チップ２０は、例えば、ダイアタッチフィルム等の接着材１７を介してダイパッド１１上に搭載することができる。この場合、所定の温度に加熱してダイアタッチフィルムを硬化させる。接着材１７として、ダイアタッチフィルム等のフィルム状の接着材に代えて、ペースト状の接着材を用いてもよい。
次に、図９（ｂ）に示す工程では、半導体チップ２０の上面側に形成された電極端子を、金属線３０を介して、リード１２の上面に形成されためっき膜１８と電気的に接続する。金属線３０は、例えば、ワイヤボンディングにより、半導体チップ２０の電極端子及びめっき膜１８と接続できる。
次に、図９（ｃ）に示す工程では、リードフレーム１０Ｓ、半導体チップ２０、及び金属線３０を封止する樹脂部４０を形成する。樹脂部４０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部４０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。
なお、樹脂部４０を形成する際に、リードフレーム１０Ｓの下面に樹脂が回り込まないようにするため、リードフレーム１０Ｓの下面に保護テープ等を貼りつける。リードフレーム１０Ｓの下面には高密度凹凸部１３が形成されていないため、リードフレーム１０Ｓの下面に保護テープ等が隙間なく貼り付けられ、樹脂の回り込みを確実に防止できる。
但し、保護テープ等が確実に貼り付けられればよいため、例えば、ダイパッド１１の下面の外周部のみを平坦面とし、その内側に高密度凹凸部１３を形成してもよい。この場合には、半導体装置１が完成して実装される際に、ダイパッド１１の下面と、ダイパッド１１の下面に設けられるはんだ等の接合材との密着性を向上する効果がある。
その後、図９（ｃ）に示す構造体を切断ラインに沿って切断し、個片化領域Ｃ毎に個片化することにより、複数の半導体装置１（図１参照）が完成する。切断は、例えば、スライサー等により実行できる。
なお、半導体装置１を１つの製品として出荷してもよいし、図８に示した個片化前のリードフレーム１０Ｓを１つの製品として出荷してもよい。この場合には、個片化前のリードフレーム１０Ｓを製品として入手した者が図９に示す各工程を実行し、複数の半導体装置１を作製することができる。
このように、リードフレーム１０Ｓの製造工程では、板材をエッチングしてダイパッド１１やリード１２、サポートバー１５３を形成する際に用いるエッチングマスクに高密度凹凸部１３を形成するための所定のパターンを作製する。これにより、ダイパッド１１やリード１２、サポートバー１５３を形成する工程と同一工程で、段差部１１ｘ及び１２ｘを形成すると共にサポートバー１５３を薄型化し、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３の下面に高密度凹凸部１３を形成できる。そのため、製造工程を効率化することが可能となり、製造コストを低減できる。
又、１つのエッチングマスクでダイパッド１１、リード１２、サポートバー１５３、段差部１１ｘ、段差部１２ｘ、及び高密度凹凸部１３を同時に形成できるため、これら各部の位置ずれが原理的に発生しない。従って、段差部１１ｘ、段差部１２ｘ、サポートバー１５３の所望の位置に高密度凹凸部１３を形成することができる。
なお、従来のように、ダイパッド１１やリード１２、サポートバー１５３を形成するエッチングとは別に、表面を粗化する処理を行う方法（酸化処理、粗化めっき処理、粗化エッチング処理等）では、製造工程が複雑化してコスト上昇に繋がる。又、粗化を部分的に行う場合は、マスキング等で粗化する領域を限定するが、エッチングで形成されたリードフレームと粗化処理のマスクの位置ずれが避けられないため、位置精度が悪くなる。
〈第２の実施の形態〉
第２の実施の形態では、ダイパッドの上面等に高密度凹凸部を形成する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［第２の実施の形態に係る半導体装置の構造］
まず、第２の実施の形態に係る半導体装置の構造について説明する。図１０は、第２の実施の形態に係る半導体装置を例示する図であり、図１０（ａ）は平面図、図１０（ｂ）は図１０（ａ）のＡ−Ａ線に沿う断面図、図１０（ｃ）は図１０（ｂ）のＢの部分拡大断面図、図１０（ｄ）は図１０（ｂ）のＢの部分拡大平面図である。但し、図１０（ａ）では、便宜上、接着材１７、金属線３０、樹脂部４０の図示は省略され、図１０（ｂ）の断面図に対応するハッチングを施している。又、図１０（ｄ）では、便宜上、樹脂部４０の図示は省略されている。
図１０を参照するに、半導体装置２は、ダイパッド１１、リード１２、及びサポートバー１５３の夫々の上面側が薄型化されていると共に、ダイパッド１１、リード１２、及びサポートバー１５３の夫々の上面に高密度凹凸部１３が形成されている点が半導体装置１（図１参照）と相違する。なお、高密度凹凸部１３が設けられている領域は、図１０（ａ）では梨地模様、図１０（ｂ）では波線で模式的に示している。
このように、ダイパッド１１、リード１２、及びサポートバー１５３の夫々の上面に高密度凹凸部１３を設けることにより、ダイパッド１１、リード１２、及びサポートバー１５３の夫々の上面の樹脂部４０と接する部分の表面積が増加する。そのため、アンカー効果が生じ、リードフレーム１０と樹脂部４０との密着性を向上することができる。その結果、リードフレーム１０と樹脂部４０との界面での剥離を防止することができる。
又、ダイパッド１１の上面に高密度凹凸部１３を設けることにより、ダイパッド１１の上面に接着材１７によりダイボンディングされた半導体チップ２０の接合強度を、接着材１７のアンカー効果により向上できる。段差面１１ｄ及び１２ｄに高密度凹凸部１３を設ける効果については、第１の実施形態と同様である。
なお、第１の実施形態と同様に、ワイヤボンディング性向上のため、リード１２の上面に銀（Ａｇ）めっき膜等のめっき１８膜が形成されている。銀めっき膜の厚さは通常２〜６μｍ程度であるが、銀めっき膜を形成した場合にも高密度凹凸部１３が平坦化されることはなく、銀めっき膜を形成する前と同程度のＳレシオが維持される。そのため、リード１２の上面にめっき膜１８が形成されても、リード１２と樹脂部との密着性を向上することができる。
但し、金属線３０との接続条件（ワイヤボンディングの条件）によっては高密度凹凸部１３が存在しない方が好ましい場合もある。この場合は、リード１２の上面の金属線３０と接続される領域以外に、高密度凹凸部１３を形成すればよい。
［第２の実施の形態に係る半導体装置の製造方法］
次に、第２の実施の形態に係る半導体装置の製造方法について説明する。図１１〜図１４は、第２の実施の形態に係る半導体装置の製造工程を例示する図である。
なお、図１１は、図４の個片化領域Ｃの１つを示したものであり、図１１（ａ）は平面図、図１１（ｂ）は図１１（ａ）のＡ−Ａ線に沿う断面図、図１１（ｃ）は図１１（ｂ）のＢの部分拡大断面図、図１１（ｄ）は図１１（ｂ）のＢの部分拡大平面図である。又、図１１（ａ）及び図１１（ｄ）において、便宜上、図１１（ｂ）の断面図に対応するハッチングを施している。又、高密度凹凸部１３形成用の開口部３４０ｙ及び３５０ｙが設けられている領域は、図１１（ａ）では梨地模様、図１１（ｂ）では波線で模式的に示している。以降の図１２及び図１３についても同様である。
まず、図１１に示す工程では、図４と同様の所定形状の金属製の板材１０Ｂを準備し、板材１０Ｂの上面に感光性のレジスト３４０を形成し、板材１０Ｂの下面に感光性のレジスト３５０を形成する。そして、レジスト３４０及び３５０を露光及び現像し、所定の位置に開口部３４０ｘ及び３４０ｙ、並びに開口部３５０ｘ及び３５０ｙを形成する。
開口部３４０ｘ及び３５０ｘは、板材１０Ｂにダイパッド１１、複数のリード１２、及びサポートバー１５３を形成するための開口部であり、互いに平面視で重複する位置に設けられる。又、開口部３４０ｙは、高密度凹凸部１３を形成すると共に板材１０Ｂの上面側を薄型化するための開口部であり、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の上面に設けられる。又、開口部３５０ｙは、高密度凹凸部１３を形成すると共に板材１０Ｂの下面側を薄型化するための開口部であり、段差部１１ｘ及び１２ｘを形成する部分と、サポートバー１５３を形成する部分に設けられる。
開口部３４０ｙ及び３５０ｙは、例えば、多数の円形の開口が縦横に配列されたものである。円形の開口の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。円形の開口のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。なお、開口部３４０ｙ及び３５０ｙを六角形等の多角形としてもよい。
このように、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の上面、並びに外枠部１５１及びダムバー１５２となる部分の上面を被覆するレジスト３４０が形成される。但し、レジスト３４０の、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の上面を被覆する領域には、開口部３４０ｙが形成される。
又、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の下面、並びに外枠部１５１及びダムバー１５２となる部分の下面を被覆するレジスト３５０が形成される。但し、レジスト３５０の、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３となる部分の下面を被覆する領域には、開口部３５０ｙが形成される。
次に、図１２に示す工程では、レジスト３４０及び３５０をエッチングマスクとして板材１０Ｂをエッチング（例えば、ウェットエッチング）する。エッチングにより、開口部３４０ｘ及び３５０ｘが平面視で重複するように形成されている部分では、板材１０Ｂが貫通する。
又、開口部３４０ｙが形成されている部分では、高密度凹凸部１３が形成されると共に、厚さが薄くなる。すなわち、開口部３４０ｙが形成されていたダイパッド１１、リード１２、及びサポートバー１５３の夫々の上面は、開口部が形成されていなかった外枠部１５１及びダムバー１５２の上面よりも窪み、ダイパッド１１、リード１２、及びサポートバー１５３の部分が薄型化される。
又、開口部３５０ｙが形成されている部分では、高密度凹凸部１３が形成されると共に、厚さが薄くなる。すなわち、開口部３５０ｙが形成されていた段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３の夫々の下面は、開口部が形成されていなかった部分の下面よりも窪み、段差部１１ｘ及び１２ｘが形成されると共にサポートバー１５３の部分が薄型化される。そして、段差部１１ｘの段差面１１ｄ、段差部１２ｘの段差面１２ｄ、及びサポートバー１５３の夫々の下面に、高密度凹凸部１３が形成される。
開口部３４０ｙ及び開口部３５０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、様々な形状や深さの凹部を有する高密度凹凸部１３を形成することができる。又、開口部３４０ｙ及び開口部３５０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、エッチング量が変わるため、ダイパッド１１、リード１２、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３を任意の厚さに薄型化できる。
次に、図１３に示す工程では、図１２に示すレジスト３４０及び３５０を除去する。これにより、図１４に示すリードフレーム１０Ｔが完成する。リードフレーム１０Ｔでは、外枠部１５１の上面、ダムバー１５２の上面が同一面に形成される。又、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面が同一面に形成される。又、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面が同一面に形成される。又、外枠部１５１の下面、ダムバー１５２の下面、ダイパッド１１の下面、リード１２の下面が同一面に形成される。
又、外枠部１５１の上面、ダムバー１５２の上面から、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面までの間隔（深さ）が、外枠部１５１の下面、ダムバー１５２の下面、ダイパッド１１の下面、リード１２の下面から、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面まで間隔（深さ）よりも大きい。又、段差部１１ｘ、段差部１２ｘ、サポートバー１５３の厚さが、ダイパッド１１、リード１２の厚さよりも薄い。
このように、第２の実施の形態に係るリードフレーム１０Ｔでは、最終的には除去されて製品（半導体装置）とはならない部分の厚さを、最終的に製品（半導体装置）となる部分の厚さよりも厚くしている。そのため、高い剛性を維持しながら、最終的に製品（半導体装置）となる部分を薄型化することができる。その結果、最終的な製品である半導体装置を薄型化することができる。
又、剛性を維持するために、リードフレーム自体を複雑な形状にしたり、材料を硬いものに変更したりする手法を用いていないため、完成した半導体装置の性能に影響を与えることもない。
又、最終的に製品（半導体装置）となる部分の厚さを任意に薄くできるため、市場では一般的でない厚さのリードフレームを備えた半導体装置を製造できる。
なお、本例では、最終的には除去されて製品（半導体装置）とはならない部分は、外枠部１５１及びダムバー１５２である。又、最終的に製品（半導体装置）となる部分は、ダイパッド１１、リード１２、及びサポートバー１５３である。
以降、図９と同様の工程を実行し、作製した構造体を切断ラインに沿って切断し、個片化領域Ｃ毎に個片化することにより、複数の半導体装置２（図１０参照）が完成する。切断は、例えば、スライサー等により実行できる。
なお、上記工程の変形例１として、図１２及び図１３に示す工程に代えて、図１５及び図１６の工程としてもよい。すなわち、図１５に示す開口部３４０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、図１６に示すように、ダイパッド１１、リード１２、及びサポートバー１５３の上面に、平坦なハーフエッチング面を形成できる。つまり、高密度凹凸部１３を形成することなく、ハーフエッチングを行うことができる。例えば、開口部３４０ｙを、円形、多角形、市松模様状等の各種パターンの何れかのパターンとし、何れかのパターンのピッチとサイズの選択によって、平面が平坦なハーフエッチング面を形成できる。
又、上記工程の変形例２として、図１２及び図１３に示す工程に代えて、図１７及び図１８の工程としてもよい。すなわち、図１７に示すように、開口部３４０ｙにおいて、開口のピッチを広くすることにより、図１８に示すように、部分的に初期の板厚を残しながら、ダイパッド１１、リード１２、及びサポートバー１５３の上面に高密度凹凸部１３を形成することができる。
〈実施例１〉
まず、図１９に示す試験用サンプルを作製した。具体的には、銅からなる平坦な金属板であるリードフレーム材１００の上面に、凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円である凹凸部を形成した。そして、凹凸部の表面にめっきを施さないで、凹凸部上に表１に示す作製条件で樹脂カップ１４０を形成した。なお、６種類のＳレシオにおいて、各々６個の試験用サンプルを作製し、６回測定を行った。但し、Ｓレシオ＝１は、凹凸部を形成しない試験用サンプル（比較例：従来品）である。又、Ｓレシオを求める際の表面積の測定は、３次元測定レーザ顕微鏡（オリンパス社製 LEXT OLS4100）を用いて行った。
Figure 2017092153
なお、表１に示すように、試験用サンプルに、熱履歴として、窒素雰囲気中で１７５℃１時間、その後大気中で２３０℃１０分の熱を加えている。熱履歴は、リードフレームから半導体装置に至る製造工程中で、半導体チップ等を樹脂部で封止する前に行われる、半導体チップ搭載工程（ダイアタッチ工程）、及びワイヤボンディング工程での加熱を想定したものである。
すなわち、これらの工程での加熱により、少なからずリードフレームが酸化し、樹脂部とリードフレームとの密着力に影響がある。そのため、本試験でも、試験用サンプルのリードフレーム材１００に対し実際のダイアタッチ工程、及びワイヤボンディング工程の加熱に相当する熱履歴を加えた後、樹脂カップ１４０を形成している。これにより、信頼度の高い試験結果が得られる。
次に、ＳＥＭＩ標準規格Ｇ６９−０９９６により規定される手順に従って、カップシェア試験を実施した。具体的には、各試験用サンプルの樹脂カップ１４０にゲージ（図示せず）を押し付けて図１９（ｂ）の矢印方向に移動させ、せん断強さを測定した。試験は、室温（約２５℃）において、ゲージの高さ２０μｍ、速度２００μｍ／秒で行った。
結果を図２０に示す。図２０より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で１３［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．８以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．８以上で、リードフレームと樹脂との密着性が従来品より大幅に向上することがわかった。なお、Ｓレシオが２．５程度になると、せん断強さの上昇が飽和するが、これはリードフレームと樹脂との界面が剥がれる前に、樹脂の一部が剥がれてしまう（破壊してしまう）ためである。
〈実施例２〉
銅からなるリードフレーム材１００の上面に実施例１と同様の凹凸部を形成し、凹凸部の表面に銀めっきを施し、銀めっきを施した凹凸部上に樹脂カップ１４０を形成した以外は実施例１と同様にしてカップシェア試験を実施した。なお、銀めっき膜の厚さは約６μｍとした。
結果を図２１に示す。図２１より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で１３［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．７以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．７以上で、リードフレーム上に形成した銀めっき膜と樹脂との密着性が従来品より大幅に向上することがわかった。
〈実施例３〉
銅からなるリードフレーム材１００の上面に実施例１と同様の凹凸部を形成し、凹凸部の表面にＮｉ／Ｐｄ／Ａｕめっきを施し、Ｎｉ／Ｐｄ／Ａｕめっきを施した凹凸部上に樹脂カップ１４０を形成した以外は実施例１と同様にしてカップシェア試験を実施した。
なお、Ｎｉ／Ｐｄ／Ａｕめっきとは、リードフレーム材１００の上面にニッケルめっき膜、パラジウムめっき膜、及び金めっき膜をこの順番で積層したものである。本実施例では、ニッケルめっき膜の厚さは約０．８μｍ、パラジウムめっき膜の厚さは約０．０３μｍ、金めっき膜の厚さは約０．００６μｍとした。
結果を図２２に示す。図２２より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で６［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．８以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．８以上で、リードフレーム上に形成したＮｉ／Ｐｄ／Ａｕめっき膜と樹脂との密着性が大幅に向上することがわかった。
〈実施例のまとめ〉
銅からなるリードフレームの上面に、凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円であって、Ｓレシオが１．７以上の凹凸部、すなわち高密度凹凸部を形成することにより、樹脂部と接する部分の表面積が増加する。そのため、アンカー効果が生じ、リードフレームと樹脂部との密着性を向上することができる。
又、高密度凹凸部は、銀めっきやＮｉ／Ｐｄ／Ａｕめっきを施した後も一定以上のＳレシオを維持できるため、めっき後の表面に樹脂部を形成した場合にも、リードフレームと樹脂部との密着性を向上することができる。
又、Ｓレシオは１．７〜２．５程度が好適に使用できる範囲であり、密着力向上効果や密着力向上の飽和を鑑みると、Ｓレシオの更に好適な範囲は１．８〜２．０程度である。
なお、凹凸部における凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形である場合にも、同様の効果が確認されている。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、上記の実施の形態では、リードフレームにおいて、複数の個片化領域が行列状に配置される例を示したが、複数の個片化領域は１列に配置されてもよい。又、リードフレームは、１つの個片化領域と、その個片化領域を周辺側から支持する外枠部により構成されてもよい。
又、上記の実施の形態では、ＱＦＮタイプのリードフレームを例にして説明したが、本発明は、他のタイプのリードフレームにも適用可能である。他のタイプの例としては、ＱＦＰ（Quad Flat Package）タイプ、ＬＯＣ（Lead On Chip）タイプ等を挙げることができる。
又、上記の実施の形態では、ＱＦＮタイプのリードフレームがダイパッドを有している例を示したが、ＱＦＮタイプのリードフレームではダイパッドを設けない場合がある。本発明は、その場合にも適用可能である。
１ 半導体装置
１０、１０Ｓ、１０Ｔ リードフレーム
１１ ダイパッド
１１ｄ、１２ｄ 段差面
１１ｘ、１２ｘ 段差部
１２ リード
１３ 高密度凹凸部
１５ 連結部
１７ 接着材
１８ めっき膜
２０ 半導体チップ
３０ 金属線
４０ 樹脂部
１５１ 外枠部
１５２ ダムバー
１５３ サポートバー

Claims (18)

  1. リードフレームと、
    前記リードフレームの一方の面に搭載された半導体チップと、
    前記リードフレーム及び前記半導体チップを被覆する封止樹脂と、を有し、
    前記リードフレームには、前記リードフレームの他方の面側が薄型化された段差部が設けられ、
    前記段差部の段差面は前記封止樹脂に被覆され、
    前記段差面には凹凸部が形成されている半導体装置。
  2. 前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上である請求項１に記載の半導体装置。
  3. 前記リードフレームは、外部接続端子となる端子部を有し、
    前記端子部の下面側に前記段差部が設けられている請求項１又は２に記載の半導体装置。
  4. 前記端子部は、前記封止樹脂の側面から露出する第１露出面と、前記封止樹脂の底面から露出する第２露出面と、を備え、
    前記段差面は、平面視において、第２露出面の周囲に設けられている請求項３に記載の半導体装置。
  5. 前記リードフレームは、前記半導体チップを搭載するチップ搭載部を有し、
    前記チップ搭載部の下面側に前記段差部が設けられている請求項１乃至４の何れか一項に記載の半導体装置。
  6. 前記チップ搭載部は、前記封止樹脂の底面から露出する第３露出面を備え、
    前記段差面は、平面視において、前記第３露出面の周囲に設けられている請求項５に記載の半導体装置。
  7. 一方の面に半導体チップが搭載され、封止樹脂により被覆されて半導体装置となるリードフレームであって、
    前記半導体装置となる個片化領域を有し、
    前記個片化領域には、前記個片化領域の他方の面側が薄型化された段差部が設けられ、
    前記段差部の段差面は前記封止樹脂による被覆領域であり、
    前記段差部の段差面には凹凸部が形成されているリードフレーム。
  8. 前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上である請求項７に記載のリードフレーム。
  9. 前記個片化領域に、外部接続端子となる端子部を有し、
    前記端子部の下面側に前記段差部が設けられている請求項７又は８に記載のリードフレーム。
  10. 前記端子部の下面側の外周に前記段差部が設けられている請求項９に記載のリードフレーム。
  11. 前記個片化領域に、前記半導体チップを搭載するチップ搭載部を有し、
    前記チップ搭載部の下面側に前記段差部が設けられている請求項７乃至１０の何れか一項に記載のリードフレーム。
  12. 前記チップ搭載部の下面側の外周に前記段差部が設けられている請求項１１に記載のリードフレーム。
  13. 前記個片化領域を囲む外枠部を有し、
    前記個片化領域の厚さは、前記外枠部の厚さよりも薄い請求項７乃至１２の何れか一項に記載のリードフレーム。
  14. 一方の面に半導体チップが搭載され、封止樹脂により被覆されて半導体装置となるリードフレームの製造方法であって、
    金属製の板材をエッチングして、前記半導体装置となる個片化領域を形成する工程と、
    前記個片化領域の他方の面側が薄型化された段差部を形成すると共に、前記段差部の段差面に凹凸部を形成する工程と、を有し、
    前記段差部の段差面は前記封止樹脂による被覆領域であるリードフレームの製造方法。
  15. 前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上である請求項１４に記載のリードフレームの製造方法。
  16. 前記個片化領域を形成する工程と、前記凹凸部を形成する工程と、は同一工程であり、
    前記個片化領域、及び前記凹凸部は、同一のエッチングマスクを用いてエッチングにより形成される請求項１４又は１５に記載のリードフレームの製造方法。
  17. 前記個片化領域を囲む外枠部を形成する工程と、
    前記個片化領域を一方の面側から薄型化し、前記個片化領域の厚さを前記外枠部の厚さよりも薄型化する工程と、を有する請求項１４乃至１６の何れか一項に記載のリードフレームの製造方法。
  18. 前記個片化領域を形成する工程と、前記外枠部を形成する工程と、前記個片化領域を薄型化する工程と、は同一工程であり、
    前記個片化領域の形成及び薄型化、並びに前記外枠部の形成は、同一のエッチングマスクを用いてエッチングにより行われる請求項１７に記載のリードフレームの製造方法。
JP2015217896A 2015-11-05 2015-11-05 リードフレーム及びその製造方法、半導体装置 Active JP6576796B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015217896A JP6576796B2 (ja) 2015-11-05 2015-11-05 リードフレーム及びその製造方法、半導体装置
US15/290,102 US9984958B2 (en) 2015-11-05 2016-10-11 Leadframe and semiconductor device
TW105134397A TWI716477B (zh) 2015-11-05 2016-10-25 引線架及其製造方法、半導體裝置
CN201610949306.0A CN106876359A (zh) 2015-11-05 2016-10-26 引线架及其制造方法、半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015217896A JP6576796B2 (ja) 2015-11-05 2015-11-05 リードフレーム及びその製造方法、半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019094629A Division JP6774531B2 (ja) 2019-05-20 2019-05-20 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017092153A true JP2017092153A (ja) 2017-05-25
JP6576796B2 JP6576796B2 (ja) 2019-09-18

Family

ID=58663770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015217896A Active JP6576796B2 (ja) 2015-11-05 2015-11-05 リードフレーム及びその製造方法、半導体装置

Country Status (4)

Country Link
US (1) US9984958B2 (ja)
JP (1) JP6576796B2 (ja)
CN (1) CN106876359A (ja)
TW (1) TWI716477B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040058A (ja) * 2019-09-04 2021-03-11 三菱電機株式会社 半導体装置および半導体素子
KR102249465B1 (ko) * 2019-10-31 2021-05-07 주식회사 코스텍시스 고방열 플라스틱 패키지

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368055B2 (ja) * 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造
CN112133640B (zh) * 2020-11-24 2021-02-09 宁波康强电子股份有限公司 一种具有粗糙侧壁的引线框架的制备方法
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01296653A (ja) * 1988-05-25 1989-11-30 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP2000208693A (ja) * 1999-01-11 2000-07-28 Dainippon Printing Co Ltd リ―ドフレ―ム部材とその製造方法および樹脂封止型半導体装置
EP1202347A2 (de) * 2000-10-31 2002-05-02 W.C. Heraeus GmbH & Co. KG Verfahren zur Herstellung eines Metallträgerrahmens, Metallträgerrahmen und seine Verwendung
US7205180B1 (en) * 2003-07-19 2007-04-17 Ns Electronics Bangkok (1993) Ltd. Process of fabricating semiconductor packages using leadframes roughened with chemical etchant
JP2010087129A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112474B1 (en) * 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JPWO2007061112A1 (ja) * 2005-11-28 2009-05-07 大日本印刷株式会社 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US9305859B2 (en) * 2006-05-02 2016-04-05 Advanced Analogic Technologies Incorporated Integrated circuit die with low thermal resistance
US8174096B2 (en) * 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
TW201021119A (en) * 2008-09-25 2010-06-01 Lg Innotek Co Ltd Structure and manufacture method for multi-row lead frame and semiconductor package
US20100171201A1 (en) * 2009-01-06 2010-07-08 Wyant M Todd Chip on lead with small power pad design
US7858443B2 (en) * 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
JP6028454B2 (ja) 2012-08-24 2016-11-16 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01296653A (ja) * 1988-05-25 1989-11-30 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP2000208693A (ja) * 1999-01-11 2000-07-28 Dainippon Printing Co Ltd リ―ドフレ―ム部材とその製造方法および樹脂封止型半導体装置
EP1202347A2 (de) * 2000-10-31 2002-05-02 W.C. Heraeus GmbH & Co. KG Verfahren zur Herstellung eines Metallträgerrahmens, Metallträgerrahmen und seine Verwendung
US7205180B1 (en) * 2003-07-19 2007-04-17 Ns Electronics Bangkok (1993) Ltd. Process of fabricating semiconductor packages using leadframes roughened with chemical etchant
JP2010087129A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040058A (ja) * 2019-09-04 2021-03-11 三菱電機株式会社 半導体装置および半導体素子
JP7149907B2 (ja) 2019-09-04 2022-10-07 三菱電機株式会社 半導体装置および半導体素子
KR102249465B1 (ko) * 2019-10-31 2021-05-07 주식회사 코스텍시스 고방열 플라스틱 패키지

Also Published As

Publication number Publication date
CN106876359A (zh) 2017-06-20
US9984958B2 (en) 2018-05-29
TW201727847A (zh) 2017-08-01
US20170133300A1 (en) 2017-05-11
JP6576796B2 (ja) 2019-09-18
TWI716477B (zh) 2021-01-21

Similar Documents

Publication Publication Date Title
JP6650723B2 (ja) リードフレーム及びその製造方法、半導体装置
TWI705543B (zh) 引線架及其製造方法
JP6576796B2 (ja) リードフレーム及びその製造方法、半導体装置
JP3436159B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002261228A (ja) リードフレーム
JP2013225595A (ja) リードフレーム及び半導体パッケージ並びにそれらの製造方法
CN106847782B (zh) 半导体装置及其制造方法、引线框架及其制造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP7311226B2 (ja) リードフレーム
JP6774531B2 (ja) リードフレーム及びその製造方法
JP2009038145A (ja) リード端子型半導体装置
JP2011091326A (ja) リードフレーム及び半導体装置の中間製品
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP6083740B2 (ja) 半導体素子搭載用リードフレームの製造方法
JP2011044748A (ja) リードフレームの製造方法
JP2017152496A (ja) リードフレーム、及び半導体パッケージの製造方法
JP6168589B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP2010050491A (ja) 半導体装置の製造方法
JP2012186207A (ja) リードフレーム、それを用いた半導体装置及びその製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190821

R150 Certificate of patent or registration of utility model

Ref document number: 6576796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150