JP6028454B2 - 半導体装置製造用リードフレーム及び半導体装置の製造方法 - Google Patents

半導体装置製造用リードフレーム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6028454B2
JP6028454B2 JP2012184965A JP2012184965A JP6028454B2 JP 6028454 B2 JP6028454 B2 JP 6028454B2 JP 2012184965 A JP2012184965 A JP 2012184965A JP 2012184965 A JP2012184965 A JP 2012184965A JP 6028454 B2 JP6028454 B2 JP 6028454B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
lead frame
continuous
suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012184965A
Other languages
English (en)
Other versions
JP2014044980A (ja
Inventor
柴崎 聡
聡 柴崎
知加雄 池永
知加雄 池永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012184965A priority Critical patent/JP6028454B2/ja
Publication of JP2014044980A publication Critical patent/JP2014044980A/ja
Application granted granted Critical
Publication of JP6028454B2 publication Critical patent/JP6028454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent

Description

本発明は、半導体装置を製造するために用いられるリードフレーム及び当該リードフレームを用いた半導体装置の製造方法に関する。
近年、基板実装の高密度化に伴い、基板に実装される半導体装置の小型化・薄型化が要求されてきている。かかる要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂にて封止するとともに、下面側にリードの一部分を露出させてなる、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。
このようなQFNタイプの半導体装置を製造するためのリードフレームとして、図7及び図8に示すように、上面に半導体素子を搭載するダイパッド200と、ダイパッド200に先端部を対向させるようにして当該ダイパッド200の周囲に並設されている複数のリード300と、一端部410をダイパッド200の四隅に連続させ、ダイパッド200を支持する吊りリード400とを含む単位リードフレームLFUが、縦横に複数マトリックス状に配列されてなるリードフレーム100が提案されている。そして、このリードフレーム100において、隣接する単位リードフレームLFUの境界部には、ダイパッド200の周囲に並設されている複数のリード300を支持するタイバー500が設けられている。
かかるリードフレーム100において、吊りリード400の他端部420は、二股に分岐した、いわゆるフィッシュテール形状をなしており、隣接する単位リードフレームLFUの分岐端部420a同士が連続している。そして、タイバー500は、その両端部を吊りリード400の一の分岐端部420a(分岐端部420a,420a同士の連続部)に連続させて、隣接する単位リードフレームLFUの境界部に設けられている。
このような構成を有するリードフレーム100においては、吊りリード400の分岐点400Aから分岐端部420aまでの距離D100が、分岐端部420a,420a同士の連続部400Bから当該連続部400Bの最近傍に位置するリード300までの距離D200以下であって、隣接する各リード300,300間の距離D300が、分岐端部420a,420a同士の連続部400Bから当該連続部400Bの最近傍に位置するリード300までの距離D200よりも短く設計されている(特許文献1参照)。
特許第3879452号公報
上記のようなリードフレーム100において、複数のリード300を支持するタイバー500は、その両端部のみが吊りリード400の一の分岐端部420a(分岐端部420a,420a同士の連続部400B)に連続した状態で単位リードフレームLFUの境界部に設けられているため、かかるリードフレーム100の製造工程や当該リードフレーム100を用いた半導体装置の製造工程におけるハンドリング時等にタイバー500が揺動することがある。
ここで、タイバー500と、吊りリード400の一の分岐端部420aとが交差する点(分岐端部420a,420a同士の連続部400B)を支点とし、遥動により吊りリード400に最も近接したリード300に加わる応力を考える。当該リード300に加わる応力は、支点(連続部400B)から当該リード300までの距離(支点(連続部400B)から当該リード300までのタイバー500の長さ)に比例するため、その距離が長いほどリード300に加わる応力も大きくなる。
このとき、上記リードフレーム100においては、吊りリード400の分岐点400Aから分岐端部420aまでの距離D100が、分岐端部420a,420a同士の連続部400Bから当該連続部400Bの最近傍に位置するリード300までの距離D200以下である。その結果、上記タイバー500の揺動により、吊りリード400の一の分岐端部420a(分岐端部420a,420a同士の連続部400B)とタイバー500の端部との連続部分に対し相対的に大きな応力がかかることになり、当該連続部分の近傍において、タイバー500の捩れや撓み等の変形が生じてしまうという問題がある。
このようにしてリードフレームや半導体装置の製造過程においてタイバー500の変形が生じてしまうと、半導体素子の端子と各リード300との間におけるワイヤーの接続不良が生じたり、半導体装置を製造する際の樹脂封止が困難となったりすることがある。
特に、近年のリードフレーム用基材の薄板化、半導体装置における多ピン化等により、タイバー500(タイバー500の端部と吊りリード400の一の分岐端部420aとの連続部400B)にかかる負荷が増大するため、上記のような問題がより顕著に現れることとなってしまう。
上記のような課題に鑑みて、本発明は、吊りリードの他端部とタイバーの端部との連続部近傍におけるタイバーの変形等を防止することのできる多面付リードフレーム及びその製造方法、並びに当該多面付リードフレームを用いた半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、上面に半導体素子が搭載される半導体素子搭載部と、一端部が前記半導体素子搭載部に連続し、他端部が二股に分岐する吊りリードと、前記半導体素子搭載部に先端部を対向させるようにして当該半導体素子搭載部の周囲に並設されてなる複数のリードとを有する単位リードフレームが、縦横に複数個マトリックス状に配列されてなる多面付リードフレームであって、前記多面付リードフレームは、隣接する前記単位リードフレーム間の境界部に位置するように格子状に設けられ、前記複数のリードを支持するタイバーを備え、一の前記単位リードフレームにおける前記吊りリードの二股に分岐する各分岐端部は、隣接する他の前記単位リードフレームにおける前記吊りリードの二股に分岐する各分岐端部に連続し、前記タイバーの両端部のそれぞれは、隣接する2つの前記単位リードフレームにおける各吊りリードの分岐端部同士の連続部に連続し、前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離よりも長く、前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記前記半導体素子搭載部に連続する部分から前記吊りリードの分岐点までの距離よりも長いことを特徴とする多面付リードフレームを提供する(発明1)。
上記発明(発明1)においては、前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離と、隣接する前記リード間の距離とが同一であるのが好まし(発明2)、前記半導体搭載部は、肉厚部と、前記肉厚部の周縁に位置する肉薄部とを有し、前記吊りリードの厚さは、前記肉薄部と同一の厚さであるのが好ましく(発明3)、隣接する前記単位リードフレームの前記吊りリードの各分岐端部が前記連続部にて連続することで、前記吊りリードの端部による略方形状の枠部が形成され、前記タイバーは、前記吊りリードの各分岐端部の連続部から前記枠部内に延在され、前記枠部内の略中央で交差するようにして十字状に形成されているのが好ましい(発明4)
また、本発明は、上記発明(発明1〜4)に係る多面付リードフレームを製造する方法であって、金属基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程とを含み、前記レジストパターン形成工程において、前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離よりも長く、かつ前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が前記半導体素子搭載部に連続する前記一端部から前記吊りリードの分岐点までの距離よりも長くなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法を提供する(発明5)。
さらに、本発明は、上記発明(発明1〜4)に係る多面付リードフレームにおける前記半導体素子搭載部の上面に半導体素子を固着する工程と、前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、前記封止樹脂にて封止されたリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程とを含むことを特徴とする半導体装置の製造方法を提供する(発明)。
本発明によれば、吊りリードの他端部とタイバーの端部との連続部近傍におけるタイバーの変形等を防止することのできる多面付リードフレーム及びその製造方法、並びに当該多面付リードフレームを用いた半導体装置の製造方法を提供することができる。
図1は、本発明の一実施形態に係る多面付リードフレームの概略構成を示す平面図である。 図2は、本発明の一実施形態に係る多面付リードフレームの要部を示す、図1におけるA部拡大平面図である。 図3は、本発明の一実施形態に係る多面付リードフレームの概略構成を示す、図1におけるB−B線切断端面図である。 図4は、本発明の一実施形態に係る多面付リードフレームの製造工程を示す切断端面図(図1におけるB−B線切断端面に相当する端面図)である。 図5は、本発明の一実施形態における半導体装置の製造工程を示す切断端面図である。 図6は、本発明の他の実施形態に係る多面付リードフレームにおける吊りリード他端部近傍を主に示す、拡大平面図である。 図7は、従来のQFNタイプの半導体装置を製造するために用いられる多面付リードフレームの概略構成を示す平面図である。 図8は、従来のQFNタイプの半導体装置を製造するために用いられる多面付リードフレームにおけるタイバーの構成を主に示す、図7におけるX部拡大平面図である。
本発明の実施の形態を、図面を参照しながら説明する。
〔多面付リードフレーム〕
図1は、本発明の一実施形態に係る多面付リードフレームの概略構成を示す、下面側から見た平面図であり、図2は、同実施形態に係る多面付リードフレームを示す、図1におけるA部拡大平面図であり、図3は、同実施形態に係る多面付リードフレームを示す、図1におけるB−B線切断端面図であり、図4は、同実施形態に係る多面付リードフレームの製造工程を示す、図1におけるB−B線切断端面に相当する端面図である。
図1〜3に示すように、本実施形態に係る多面付リードフレーム1は、半導体素子が搭載される上面(搭載面)を有する略方形状の半導体素子搭載部2、半導体素子搭載部2の周囲に、先端部を対向させるようにして並設されてなる複数のリード3及び半導体素子搭載部2の四隅のそれぞれに一端部41を連続させることにより半導体素子搭載部2を支持する吊りリード4を有する単位リードフレームLFUと、隣接する単位リードフレームLFUの境界部に位置するようにして設けられ、複数のリード3を支持するタイバー5とを備え、隣接する単位リードフレームLFUにおける対向する各吊りリード4の他端部42を相互に連続させることで、複数の単位リードフレームLFUが、マトリックス状(複数行×複数列)に配列されて構成されている。
半導体素子搭載部2は、肉厚部21と、当該肉厚部21の周縁に位置する肉薄部22とを有する。肉薄部22の厚さは、肉厚部21の厚さよりも薄く、好ましくは肉厚部21の厚さの略半分である(図3参照)。かかる肉薄部22の厚さは、多面付リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。
複数のリード3は、半導体素子搭載部2の各辺に沿ってそれぞれ並設されている。なお、本実施形態においては、半導体素子搭載部2の各辺に沿ってそれぞれ6個(単位リードフレームLFUあたり合計24個)のリード3が並設されているが、リード3の数は半導体素子搭載部2の上面に搭載される半導体素子の端子数等に応じて適宜変更することができる。
リード3は、肉厚部31と、肉厚部31の先端部及び両側面の一部に連続する肉薄部32とを有する(図2,3参照)。リード3の肉薄部32の厚さは、肉厚部31の厚さよりも薄く、好ましくは肉厚部31の厚さの略半分である(図3参照)。肉薄部32の厚さは、多面付リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。リード3の肉厚部31は、樹脂封止型半導体装置において下面側に露出し、外部端子としての役割を果たすこととなり、リード3の肉薄部32は、樹脂封止型半導体装置において当該肉薄部32の下方に封止樹脂が充填されることでリード3が抜け落ちるのを防止する役割を果たすこととなる。
吊りリード4は、半導体素子搭載部2の四隅のそれぞれに一端部41を連続させることで、半導体素子搭載部2を支持する。吊りリード4の他端部42は、所定の分岐点4Aから二股に分岐してなる分岐端部42a,42aを有し、いわゆるフィッシュテール形状をなしている。
吊りリード4の各分岐端部42a,42aは、隣接する単位リードフレームLFUの吊りリード4の各分岐端部42a,42aに連続し、分岐端部42a,42a同士の連続部4Bにタイバー5の一の端部が連続している(図2参照)。
吊りリード4の厚さは、半導体素子搭載部2の肉薄部22(リード3の肉薄部32)と略同一の厚さである。半導体装置の多ピン化等に伴い、吊りリード4とその最近傍に位置するリード3との間隔が狭くなるが、吊りリード4の厚さが半導体素子搭載部2の肉厚部21(リード3の肉厚部31)と略同一の厚さであると、樹脂封止型半導体装置において吊りリード4が下面側から露出し、当該半導体装置をはんだ付け等により配線基板等に搭載する際に、吊りリード4とその最近傍に位置する外部端子(半導体装置の下面側に露出するリード3の肉厚部31)とが電気的に接続されてしまうおそれがある。しかしながら、吊りリード4の厚さが、半導体素子搭載部2の肉薄部22(リード3の肉薄部32)と略同一の厚さであることで、当該リードフレーム1を用いて製造される樹脂封止型半導体装置において、吊りリード4の下面側に封止樹脂が充填され、当該半導体装置の下面側に吊りリード4が露出しない。そのため、当該半導体装置を配線基板等に搭載するにあたり、配線基板等における接続箇所(端子)と外部端子とをはんだ等により接続するときに、吊りリード4とその最近傍に位置する外部端子(リード3)とが電気的に接続されてしまうのを防止することができる。
タイバー5は、隣接する単位リードフレームLFUの境界部に位置するようにして格子状に設けられており、タイバー5の両端部51,51のそれぞれは、吊りリード4の分岐端部42a,42a同士の連続部4Bに連続している。
本実施形態に係る多面付リードフレーム1において、吊りリード4の分岐点4Aから当該吊りリード4の分岐端部42aまでの距離D1は、分岐端部42a,42a同士の連続部4Bから当該連続部4Bの最近傍に位置するリード3までの距離D2(分岐端部42a,42a同士の連続部4Bと、当該連続部4Bの最近傍に位置するリード3の短手方向(幅方向)中心を通る線分との間の長さ)よりも長い。距離D1が距離D2よりも長いことで、吊りリード4に最も近接したリード3に加わる応力が相対的に低減する。すなわち、タイバー5と吊りリード4の一の分岐端部42aの交差する点を支点として、遥動により吊りリード4に最も近接したリード3に加わる応力は、支点からの距離に比例するため、距離D2が短ければ短いほどリード3に加わる応力が相対的に低減する。
また、本実施形態に係る多面付リードフレーム1において、分岐端部42a,42a同士の連続部4Bから当該連続部4Bの最近傍に位置するリード3までの距離D2(分岐端部42a,42a同士の連続部4Bと、当該連続部4Bの最近傍に位置するリード3の短手方向(幅方向)中心を通る線分との間の長さ)と、隣接するリード3,3間の距離D3(隣接するリード3,3の短手方向(幅方向)中心を通る線分(軸線)間の長さ)とが同一である。
〔多面付リードフレームの製造方法〕
上述した本実施形態に係る多面付リードフレーム1の製造方法について説明する。
図4(a)〜(d)は、本実施形態に係る多面付リードフレーム1の製造工程を示す切断端面図(図1におけるA−A線に相当する位置で切断した端面図)である。
まず、導電性基板60として、銅、銅合金、42合金(Ni41%のFe合金)等の金属基板(厚み100〜250μm)を用意する(図4(a)参照)。なお、導電性基板60は、その両面(上面及び下面)に脱脂処理、洗浄処理等を施したものを用いるのが好ましい。
次に、導電性基板60の上面及び下面に感光性レジストを塗布し、乾燥させ、所望のフォトマスクを介して露光した後に現像してレジストパターン71,72を形成する(図4(b)参照)。感光性レジストとしては、従来公知のものを用いることができる。なお、図4(b)において、レジストパターン71は多面付リードフレーム1における半導体素子搭載部2の上面(肉厚部21及び肉薄部22の上面)及びリード3の上面(肉厚部31及び肉薄部32の上面)に相当する位置に形成されるものであり、レジストパターン72は多面付リードフレーム1における半導体素子搭載部2の肉厚部21の下面及びリード3の肉厚部31の下面に相当する位置に形成されるものである。また、図示しないが、吊りリード4及びタイバー5の上面に相当する位置にもレジストパターンが形成されている。
導電性基板60の上面及び下面にレジストパターンを形成する際に、吊りリード4の分岐点4Aに相当する部位から当該吊りリード4の分岐端部42aに相当する部位までの距離D1(図2参照)が、分岐端部42a,42a同士の連続部4Bに相当する部位から当該連続部4Bの最近傍に位置するリード3に相当する部位までの距離D2(分岐端部42a,42a同士の連続部4Bに相当する部位と、当該連続部4Bの最近傍に位置するリード3に相当する部位の短手方向(幅方向)中心を通る線分との間の長さ,図2参照)よりも長くなるように、かつ分岐端部42a,42a同士の連続部4Bに相当する部位から当該連続部4Bの最近傍に位置するリード3に相当する部位までの距離D2(分岐端部42a,42a同士の連続部4Bに相当する部位と、当該連続部4Bの最近傍に位置するリード3に相当する部位の短手方向(幅方向)中心を通る線分との間の長さ,図2参照)と、隣接するリード3,3に相当する部位の間の距離D3(隣接するリード3,3に相当する部位の短手方向(幅方向)中心を通る線分(軸線)間の長さ,図2参照)とが同一になるようにする。
続いて、レジストパターン71,72をマスクとして、エッチング液を用いて導電性基板60にエッチング処理を施す(図4(c)参照)。エッチング処理に用いるエッチング液は、導電性基板60の材質に応じて適宜選択され得るものであり、例えば、導電性基板60として銅基板を用いる場合、一般に塩化第二鉄水溶液又は塩化銅水溶液をエッチング液として用い、導電性基板60の両面(上面及び下面)からエッチング処理を施す。
このとき、導電性基板60において、多面付リードフレーム1における半導体素子搭載部2の肉薄部22の下面、リード3の肉薄部32の下面、吊りリード4の下面及びタイバー5の下面に相当する位置には、レジストパターンが形成されていないため、これらの部分は下面側から切り欠かれた状態、すなわちハーフエッチングされることになる。これにより、半導体素子搭載部2の肉厚部21及びリード3の肉厚部31の厚さの略半分の厚さを有する半導体素子搭載部2の肉薄部22、リード3の肉薄部32、吊りリード4及びタイバー5を形成することができる。
最後に、導電性基板60の両面(上面及び下面)に残存するレジストパターン71,72を剥離して除去する(図4(d)参照)。これにより、本実施形態に係る多面付リードフレーム1を製造することができる。
〔半導体装置の製造方法〕
本発明の一実施形態における半導体装置の製造方法について説明する。
図5(a)〜(d)は、本発明の一実施形態における半導体装置の製造工程を示す断面図である。
まず、図4(a)〜(d)に示す工程により作製された多面付リードフレーム1を準備し、当該多面付リードフレーム1の半導体素子搭載部2の上面に、ダイボンド材(図示せず)等により半導体素子11を固着する(図5(a)参照)。
次に、半導体素子搭載部2に半導体素子11が搭載されたリードフレーム1を、ワイヤーボンディング装置のステージ上に載置し、当該ワイヤーボンディング装置を用いて、半導体素子11の端子11aとリード3又は半導体素子搭載部2の肉薄部22とをワイヤー12により接続する(図5(b)参照)。このとき、本実施形態に係る多面付リードフレーム1において、吊りリード4の分岐点4Aから当該吊りリード4の分岐端部42aまでの距離D1(図2参照)が、分岐端部42a,42a同士の連続部4Bから当該連続部4Bの最近傍に位置するリード3までの距離D2(分岐端部42a,42a同士の連続部4Bと、当該連続部4Bの最近傍に位置するリード3の短手方向(幅方向)中心を通る線分との間の長さ,図2参照)よりも長いことで、吊りリード4に最も近接したリード3に加わる応力が相対的に低減する。すなわち、タイバー5と吊りリード4の一の分岐端部42aの交差する点を支点として、遥動により吊りリード4に最も近接したリード3に加わる応力は、支点からの距離に比例するため、距離D2が短ければ短いほどリード3に加わる応力が相対的に低減する。
そのため、連続部4B近傍におけるタイバー5の変形が抑制され得る。その結果として、ワイヤー12とリード3との接続不良が生じるのを抑制することができ、製造される半導体装置10におけるワイヤー12の接続信頼性を向上させることができる。
このようにして、半導体素子11におけるすべての接続すべき端子11aと各リード3又は半導体素子搭載部2の肉薄部22とをワイヤー12により接続した後、当該リードフレーム1を成形金型内に収容し、半導体素子搭載部2の肉厚部21及び各リード3の肉厚部31の下面を外部に露出させるようにして、半導体素子11、半導体素子搭載部2、リード3、吊りリード4及びワイヤー12を封止樹脂13により封止する(図5(c)参照)。
続いて、封止樹脂13により封止されたリードフレーム1を成形金型から取り出し、リード3の肉厚部31と吊りリード4とを切断し、半導体装置10ごとに分離する。具体的には、単位リードフレームLFU(半導体素子11)ごとにタイバー5に沿ってダイシングすることにより、各リード3の肉厚部31及び各吊りリード4(分岐端部42a)を切断し、タイバー5を除去する。このようにして、半導体素子搭載部2と、半導体素子搭載部2の上面に搭載された半導体素子11と、半導体素子搭載部2と電気的に独立するようにして当該半導体素子搭載部2の周囲に設けられてなる複数の外部端子30と、半導体素子11の各端子11aと半導体素子搭載部2又は各外部端子30とを電気的に接続するワイヤー12と、外部端子30の下面及び先端部に対向する側面を外部に露出させるようにして、半導体素子搭載部2、各外部端子30、吊りリード(図5(d)において図示せず)、半導体素子11及びワイヤー12を封止する封止樹脂13とを備える半導体装置10を得ることができる(図5(d)参照)。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
上記実施形態に係る多面付リードフレーム1においては、分岐端部42a,42a同士の連続部4Bから当該連続部4Bの最近傍に位置するリード3までの距離D2(分岐端部42a,42a同士の連続部4Bと、当該連続部4Bの最近傍に位置するリード3の短手方向(幅方向)中心を通る線分との間の長さ)と、隣接するリード3,3間の距離D3(隣接するリード3,3に相当する部位の短手方向(幅方向)中心を通る線分(軸線)間の長さ)とが同一であるが、本発明はこのような態様に限定されるものではない。少なくとも、吊りリード4の分岐点4Aから当該吊りリード4の分岐端部42aまでの距離D1が、分岐端部42a,42a同士の連続部4Bから当該連続部4Bの最近傍に位置するリード3までの距離D2(分岐端部42a,42a同士の連続部4Bと、当該連続部4Bの最近傍に位置するリード3の短手方向(幅方向)中心を通る線分との間の長さ)よりも長く構成されていれば、吊りリード4に最も近接したリード3に加わる応力が相対的に低減する。よって、分岐端部42a,42a同士の連続部4Bから当該連続部4Bの最近傍に位置するリード3までの距離D2(分岐端部42a,42a同士の連続部4Bと、当該連続部4Bの最近傍に位置するリード3の短手方向(幅方向)中心を通る線分との間の長さ)と、隣接するリード3,3間の距離D3(隣接するリード3,3に相当する部位の短手方向(幅方向)中心を通る線分(軸線)間の長さ)とが同一でなくてもよく、距離D2が距離D3よりも長くてもよいし、短くてもよい。
上記実施形態においては、隣接する単位リードフレームLFUの吊りリード4の各分岐端部42a,42aが連続部4Bにて連続することで、4つの吊りリード4の端部42による略方形状の枠部が形成され、上記連続部4Bに端部51が連続するタイバー5は当該枠部内に存在しないが、本発明はこのような態様に限定されるものではなく、図6に示すように、吊りリード4の各分岐端部42a,42aの連続部4Bから上記枠部内にタイバー5が延在し、当該枠部内の略中央で交差するようにして、上記枠部内に十字状のタイバー5が設けられていてもよい。吊りリード4の他端部42近傍がこのように構成されていることで、吊りリード4の分岐端部42aとタイバー5との連続部4B近傍におけるタイバー5の変形をより抑制することができる。
本発明は、QFNタイプ等のような樹脂封止型半導体装置を製造するためのリードフレームとして有用である。
1…多面付リードフレーム
2…半導体素子搭載部
21…肉厚部
22…肉薄部
3…リード
31…肉厚部
32…肉薄部
4…吊りリード
42a…分岐端部
5…タイバー
10…半導体装置
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子

Claims (6)

  1. 上面に半導体素子が搭載される半導体素子搭載部と、一端部が前記半導体素子搭載部に連続し、他端部が二股に分岐する吊りリードと、前記半導体素子搭載部に先端部を対向させるようにして当該半導体素子搭載部の周囲に並設されてなる複数のリードとを有する単位リードフレームが、縦横に複数個マトリックス状に配列されてなる多面付リードフレームであって、
    前記多面付リードフレームは、隣接する前記単位リードフレーム間の境界部に位置するように格子状に設けられ、前記複数のリードを支持するタイバーを備え、
    一の前記単位リードフレームにおける前記吊りリードの二股に分岐する各分岐端部は、隣接する他の前記単位リードフレームにおける前記吊りリードの二股に分岐する各分岐端部に連続し、
    前記タイバーの両端部のそれぞれは、隣接する2つの前記単位リードフレームにおける各吊りリードの分岐端部同士の連続部に連続し、
    前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離よりも長く、
    前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記半導体素子搭載部に連続する前記一端部から前記吊りリードの分岐点までの距離よりも長いことを特徴とする多面付リードフレーム。
  2. 前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離と、隣接する前記リード間の距離とが同一であることを特徴とする請求項1に記載の多面付リードフレーム。
  3. 前記半導体素子搭載部は、肉厚部と、前記肉厚部の周縁に位置する肉薄部とを有し、
    前記吊りリードの厚さは、前記肉薄部と同一の厚さであることを特徴とする請求項1又は2に記載の多面付リードフレーム。
  4. 前記多面付リードフレームの平面視において、前記複数のリードは、実質的に直線形状を有しており、
    前記複数のリードのそれぞれの長手方向は、当該リードを支持する前記タイバーの長手方向に直交することを特徴とする請求項1〜3のいずれかに記載の多面付リードフレーム。
  5. 請求項1〜4のいずれかに記載の多面付リードフレームを製造する方法であって、
    金属基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程と
    を含み、
    前記レジストパターン形成工程において、前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離よりも長く、かつ前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が前記半導体素子搭載部に連続する前記一端部から前記吊りリードの分岐点までの距離よりも長くなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法。
  6. 請求項1〜4のいずれかに記載の多面付リードフレームにおける前記半導体素子搭載部の上面に半導体素子を固着する工程と、
    前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、
    前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、
    前記封止樹脂にて封止されたリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2012184965A 2012-08-24 2012-08-24 半導体装置製造用リードフレーム及び半導体装置の製造方法 Active JP6028454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012184965A JP6028454B2 (ja) 2012-08-24 2012-08-24 半導体装置製造用リードフレーム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012184965A JP6028454B2 (ja) 2012-08-24 2012-08-24 半導体装置製造用リードフレーム及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016204095A Division JP2017034274A (ja) 2016-10-18 2016-10-18 多面付リードフレーム、リードフレーム、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2014044980A JP2014044980A (ja) 2014-03-13
JP6028454B2 true JP6028454B2 (ja) 2016-11-16

Family

ID=50396074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012184965A Active JP6028454B2 (ja) 2012-08-24 2012-08-24 半導体装置製造用リードフレーム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6028454B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610087B2 (ja) * 2014-10-09 2019-11-27 大日本印刷株式会社 リードフレームおよびその製造方法
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6603538B2 (ja) 2015-10-23 2019-11-06 新光電気工業株式会社 リードフレーム及びその製造方法
JP6576796B2 (ja) 2015-11-05 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US8609467B2 (en) * 2009-03-31 2013-12-17 Sanyo Semiconductor Co., Ltd. Lead frame and method for manufacturing circuit device using the same

Also Published As

Publication number Publication date
JP2014044980A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5214911B2 (ja) モールドパッケージの製造方法
JP6143468B2 (ja) リードフレーム
JP7044142B2 (ja) リードフレームおよびその製造方法
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP5807800B2 (ja) リードフレームおよびリードフレームの製造方法
JP5899614B2 (ja) リードフレームおよびリードフレームの製造方法
JP6028454B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
TWI650840B (zh) 引線支架、半導體裝置及引線支架之製造方法
KR20140130805A (ko) 강성보강부를 갖는 마이크로 리드프레임
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6107995B2 (ja) リードフレームおよびリードフレームの製造方法
JP4215814B2 (ja) 半導体装置の製造方法
JP5884506B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2017034274A (ja) 多面付リードフレーム、リードフレーム、及び半導体装置
JPH09172130A (ja) 樹脂封止型半導体装置
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5183572B2 (ja) リードフレーム及び半導体装置
JP4835449B2 (ja) 半導体装置
JP2015082572A (ja) 半導体装置
JP6705654B2 (ja) リードフレーム及びその製造方法
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
KR0128247Y1 (ko) 반도체 패키지용 리드 프레임
JP6399126B2 (ja) リードフレームおよびリードフレームの製造方法
CN105355619A (zh) 导线框架条

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6028454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150