JP6028454B2 - 半導体装置製造用リードフレーム及び半導体装置の製造方法 - Google Patents
半導体装置製造用リードフレーム及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6028454B2 JP6028454B2 JP2012184965A JP2012184965A JP6028454B2 JP 6028454 B2 JP6028454 B2 JP 6028454B2 JP 2012184965 A JP2012184965 A JP 2012184965A JP 2012184965 A JP2012184965 A JP 2012184965A JP 6028454 B2 JP6028454 B2 JP 6028454B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- lead frame
- continuous
- suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Description
〔多面付リードフレーム〕
図1は、本発明の一実施形態に係る多面付リードフレームの概略構成を示す、下面側から見た平面図であり、図2は、同実施形態に係る多面付リードフレームを示す、図1におけるA部拡大平面図であり、図3は、同実施形態に係る多面付リードフレームを示す、図1におけるB−B線切断端面図であり、図4は、同実施形態に係る多面付リードフレームの製造工程を示す、図1におけるB−B線切断端面に相当する端面図である。
上述した本実施形態に係る多面付リードフレーム1の製造方法について説明する。
図4(a)〜(d)は、本実施形態に係る多面付リードフレーム1の製造工程を示す切断端面図(図1におけるA−A線に相当する位置で切断した端面図)である。
本発明の一実施形態における半導体装置の製造方法について説明する。
図5(a)〜(d)は、本発明の一実施形態における半導体装置の製造工程を示す断面図である。
2…半導体素子搭載部
21…肉厚部
22…肉薄部
3…リード
31…肉厚部
32…肉薄部
4…吊りリード
42a…分岐端部
5…タイバー
10…半導体装置
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子
Claims (6)
- 上面に半導体素子が搭載される半導体素子搭載部と、一端部が前記半導体素子搭載部に連続し、他端部が二股に分岐する吊りリードと、前記半導体素子搭載部に先端部を対向させるようにして当該半導体素子搭載部の周囲に並設されてなる複数のリードとを有する単位リードフレームが、縦横に複数個マトリックス状に配列されてなる多面付リードフレームであって、
前記多面付リードフレームは、隣接する前記単位リードフレーム間の境界部に位置するように格子状に設けられ、前記複数のリードを支持するタイバーを備え、
一の前記単位リードフレームにおける前記吊りリードの二股に分岐する各分岐端部は、隣接する他の前記単位リードフレームにおける前記吊りリードの二股に分岐する各分岐端部に連続し、
前記タイバーの両端部のそれぞれは、隣接する2つの前記単位リードフレームにおける各吊りリードの分岐端部同士の連続部に連続し、
前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離よりも長く、
前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記半導体素子搭載部に連続する前記一端部から前記吊りリードの分岐点までの距離よりも長いことを特徴とする多面付リードフレーム。 - 前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離と、隣接する前記リード間の距離とが同一であることを特徴とする請求項1に記載の多面付リードフレーム。
- 前記半導体素子搭載部は、肉厚部と、前記肉厚部の周縁に位置する肉薄部とを有し、
前記吊りリードの厚さは、前記肉薄部と同一の厚さであることを特徴とする請求項1又は2に記載の多面付リードフレーム。 - 前記多面付リードフレームの平面視において、前記複数のリードは、実質的に直線形状を有しており、
前記複数のリードのそれぞれの長手方向は、当該リードを支持する前記タイバーの長手方向に直交することを特徴とする請求項1〜3のいずれかに記載の多面付リードフレーム。 - 請求項1〜4のいずれかに記載の多面付リードフレームを製造する方法であって、
金属基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程と
を含み、
前記レジストパターン形成工程において、前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が、前記分岐端部同士の連続部から当該連続部の最近傍に位置するリードまでの距離よりも長く、かつ前記吊りリードの分岐点から当該吊りリードの分岐端部までの距離が前記半導体素子搭載部に連続する前記一端部から前記吊りリードの分岐点までの距離よりも長くなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法。 - 請求項1〜4のいずれかに記載の多面付リードフレームにおける前記半導体素子搭載部の上面に半導体素子を固着する工程と、
前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、
前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、
前記封止樹脂にて封止されたリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184965A JP6028454B2 (ja) | 2012-08-24 | 2012-08-24 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184965A JP6028454B2 (ja) | 2012-08-24 | 2012-08-24 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016204095A Division JP2017034274A (ja) | 2016-10-18 | 2016-10-18 | 多面付リードフレーム、リードフレーム、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014044980A JP2014044980A (ja) | 2014-03-13 |
JP6028454B2 true JP6028454B2 (ja) | 2016-11-16 |
Family
ID=50396074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184965A Active JP6028454B2 (ja) | 2012-08-24 | 2012-08-24 | 半導体装置製造用リードフレーム及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6028454B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6610087B2 (ja) * | 2014-10-09 | 2019-11-27 | 大日本印刷株式会社 | リードフレームおよびその製造方法 |
JP6650723B2 (ja) * | 2015-10-16 | 2020-02-19 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
JP6603538B2 (ja) | 2015-10-23 | 2019-11-06 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
JP6576796B2 (ja) | 2015-11-05 | 2019-09-18 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4840893B2 (ja) * | 2000-05-12 | 2011-12-21 | 大日本印刷株式会社 | 樹脂封止型半導体装置用フレーム |
JP2004214233A (ja) * | 2002-12-26 | 2004-07-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8609467B2 (en) * | 2009-03-31 | 2013-12-17 | Sanyo Semiconductor Co., Ltd. | Lead frame and method for manufacturing circuit device using the same |
-
2012
- 2012-08-24 JP JP2012184965A patent/JP6028454B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014044980A (ja) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5214911B2 (ja) | モールドパッケージの製造方法 | |
JP6143468B2 (ja) | リードフレーム | |
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
JP5807800B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
JP5899614B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
JP6028454B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
TWI650840B (zh) | 引線支架、半導體裝置及引線支架之製造方法 | |
KR20140130805A (ko) | 강성보강부를 갖는 마이크로 리드프레임 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP6107995B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
JP4215814B2 (ja) | 半導体装置の製造方法 | |
JP5884506B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP2017034274A (ja) | 多面付リードフレーム、リードフレーム、及び半導体装置 | |
JPH09172130A (ja) | 樹脂封止型半導体装置 | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP6274553B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5183572B2 (ja) | リードフレーム及び半導体装置 | |
JP4835449B2 (ja) | 半導体装置 | |
JP2015082572A (ja) | 半導体装置 | |
JP6705654B2 (ja) | リードフレーム及びその製造方法 | |
JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
KR0128247Y1 (ko) | 반도체 패키지용 리드 프레임 | |
JP6399126B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
CN105355619A (zh) | 导线框架条 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6028454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |