JP6603538B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP6603538B2
JP6603538B2 JP2015209349A JP2015209349A JP6603538B2 JP 6603538 B2 JP6603538 B2 JP 6603538B2 JP 2015209349 A JP2015209349 A JP 2015209349A JP 2015209349 A JP2015209349 A JP 2015209349A JP 6603538 B2 JP6603538 B2 JP 6603538B2
Authority
JP
Japan
Prior art keywords
outer frame
lead
frame portion
region
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015209349A
Other languages
English (en)
Other versions
JP2017084880A (ja
JP2017084880A5 (ja
Inventor
真太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015209349A priority Critical patent/JP6603538B2/ja
Priority to US15/275,560 priority patent/US9793194B2/en
Priority to TW105132522A priority patent/TWI705543B/zh
Priority to CN201610883704.7A priority patent/CN106981470A/zh
Publication of JP2017084880A publication Critical patent/JP2017084880A/ja
Publication of JP2017084880A5 publication Critical patent/JP2017084880A5/ja
Application granted granted Critical
Publication of JP6603538B2 publication Critical patent/JP6603538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム及びその製造方法に関する。
従来、ＱＦＮ（Quad Flat Non-leaded package）と称されるリードレスの半導体装置が知られている。ＱＦＮタイプの半導体装置は、例えば、リードフレームに半導体チップを搭載し、樹脂で封止し、個片化して形成される。
ＱＦＮタイプの半導体装置に使用されるリードフレームは、最終的に製品（半導体装置）となる領域と、最終的には除去されて製品（半導体装置）とはならない領域とを備えている。
特開２０１４−４４９８０号公報
しかしながら、従来のリードフレームでは、最終的に製品（半導体装置）となる領域と、最終的には除去されて製品（半導体装置）とはならない領域とが同一の厚さである。そのため、半導体装置を薄型化するために、リードフレーム全体の板厚を薄型化すると、剛性が低下して変形するおそれが生じる。そこで、リードフレーム自体の形状を工夫したり、材料を硬いものに変更したりして剛性を確保し、リードフレーム全体の板厚を薄型化する検討がなされている。
ところが、リードフレームの形状や材料を変更すると、完成した半導体装置の性能に影響を与える場合があるため、変更は容易ではなく、結局のところ剛性を維持したままリードフレームの板厚を薄型化することは困難であった。
本発明は、上記の点に鑑みてなされたものであり、剛性を維持しつつ薄型化したリードフレームを提供することを課題とする。
本リードフレームは、半導体装置となる個片化領域と、前記個片化領域を周辺側から支持する外枠部と、を有し、前記個片化領域は、前記外枠部の上面から前記外枠部の下面方向に窪み、前記外枠部より薄型化された第１部分と、前記外枠部の上面から前記外枠部の下面方向に窪むと共に前記外枠部の下面から前記外枠部の上面方向に窪み、前記外枠部及び前記第１部分より薄型化された第２部分と、を含み、前記外枠部の厚さは、前記個片化領域の厚さよりも厚いことを要件とする。
開示の技術によれば、剛性を維持しつつ薄型化したリードフレームを提供できる。
第１の実施の形態に係るリードフレームを例示する図である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その１）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その２）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その３）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その４）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その５）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その６）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その７）である。 第２の実施の形態に係るリードフレームを例示する図である。 Ｓレシオについて説明する図である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その１）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その２）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その３）である。 第２の実施の形態に係るリードフレームを用いた半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例１に係るリードフレームを例示する図である。 第１の実施の形態の変形例２に係るリードフレームを例示する図である。 第１の実施の形態の変形例３に係るリードフレームの製造工程を例示する図である。 カップシェア試験の試験用サンプル等について説明する図である。 実施例１に係るカップシェア試験の結果を例示する図である。 実施例２に係るカップシェア試験の結果を例示する図である。 実施例３に係るカップシェア試験の結果を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係るリードフレームの構造］
まず、第１の実施の形態に係るリードフレームの構造について説明する。図１は、第１の実施の形態に係るリードフレームを例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図である。なお、図１（ａ）の平面図において、便宜上、図１（ｂ）の断面図に対応するハッチングを施している。
図１を参照するに、リードフレーム１０Ｓは、複数の個片化領域Ｃが行列状に配置され、連結部１５を介して連結された構造である。各個片化領域Ｃは、リードフレーム１０Ｓに半導体チップが搭載され、樹脂部で封止された後に切断され個片化されて半導体装置の一部となる領域である。リードフレーム１０Ｓの材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ（ＦｅとＮｉとの合金）等を用いることができる。リードフレーム１０Ｓの表面の全部又は一部に、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等をめっき等により形成してもよい。
各個片化領域Ｃには、半導体チップが搭載されるダイパッド１１（チップ搭載部）と、複数のリード１２（端子部）とが設けられている。又、ダイパッド１１の下面の外周には段差部１１ｘが設けられている。言い換えれば、ダイパッド１１の下面は上面よりも小面積に形成されている。又、外枠部１５１又はダムバー１５２と連結する側を除くリード１２の下面の外周には段差部１２ｘが設けられている。言い換えれば、リード１２の下面は上面よりも小面積に形成されている。段差部１１ｘ及び１２ｘを設けることにより、リードフレーム１０Ｓに半導体チップが搭載され、樹脂部で封止される際に、段差部１１ｘ及び１２ｘに樹脂部を構成する樹脂が回り込むため、ダイパッド１１及びリード１２の樹脂部からの脱落を防止できる。
連結部１５は、リードフレーム１０Ｓの外周部に額縁状に形成され、個片化領域Ｃを周辺側から支持する外枠部１５１と、外枠部１５１の内側において夫々の個片化領域Ｃ間に格子状に配置され、外枠部１５１と連結するダムバー１５２とを有する。又、連結部１５は、夫々の個片化領域Ｃ内に斜めに設けられたサポートバー１５３を有する。サポートバー１５３は、一端が外枠部１５１又はダムバー１５２と連結され、他端がダイパッド１１の四隅に連結され、ダイパッド１１を支持している。サポートバー１５３の裏面はハーフエッチングされており、サポートバー１５３の厚さは段差部１１ｘ及び１２ｘと略同一である。外枠部１５１又はダムバー１５２の各個片化領域Ｃ側には、ダイパッド１１を囲むように複数のリード１２が設けられている。
リードフレーム１０Ｓでは、外枠部１５１及びダムバー１５２は、ダイパッド１１、リード１２、及びサポートバー１５３よりも厚く形成されている。外枠部１５１及びダムバー１５２の厚さｔ１は、例えば、２００μｍ程度とすることができる。ダイパッド１１及びリード１２の厚さｔ２は、例えば、１００μｍ程度とすることができる。段差部１１ｘ及び１２ｘが設けられている部分のダイパッド１１及びリード１２の厚さ、並びにサポートバー１５３の厚さｔ３は、例えば、５０μｍ程度とすることができる。
リードフレーム１０Ｓでは、外枠部１５１の上面、ダムバー１５２の上面が同一面に形成される。又、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面が同一面に形成される。又、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面が同一面に形成される。又、外枠部１５１の下面、ダムバー１５２の下面、ダイパッド１１の下面、リード１２の下面が同一面に形成される。
又、外枠部１５１の上面、ダムバー１５２の上面から、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面までの間隔（深さ）が、外枠部１５１の下面、ダムバー１５２の下面、ダイパッド１１の下面、リード１２の下面から、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面まで間隔（深さ）よりも大きい。又、段差部１１ｘ、段差部１２ｘ、サポートバー１５３の厚さが、ダイパッド１１、リード１２の厚さよりも薄い。
［第１の実施の形態に係るリードフレームの製造方法］
次に、第１の実施の形態に係るリードフレームの製造方法について説明する。図２〜図８は、第１の実施の形態に係るリードフレームの製造工程を例示する図である。まず、図２に示す工程では、所定形状の金属製の板材１０Ｂを準備する。板材１０Ｂは、個片化領域Ｃとなる複数の領域を備えている。板材１０Ｂの材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ等を用いることができる。板材１０Ｂの厚さは、例えば、２００μｍ程度とすることができる。なお、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ａ線に沿う断面図である。図２（ａ）の平面図において、便宜上、図２（ｂ）の断面図に対応するハッチングを施している。
次に、図３に示す工程では、板材１０Ｂの上面に感光性のレジスト３００を形成し、下面に感光性のレジスト３１０を形成する。そして、レジスト３００及び３１０を露光及び現像し、所定の位置に開口部３００ｘ及び３１０ｘを形成する。開口部３００ｘ及び３１０ｘは、板材１０Ｂにダイパッド１１、リード１２、段差部１１ｘ及び１２ｘ、連結部１５を形成するための開口部である。
なお、図３は、図２の個片化領域Ｃの１つを示したものであり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ線に沿う断面図である。又、図３（ａ）の平面図において、便宜上、図３（ｂ）の断面図に対応するハッチングを施している。以降の図４〜図８についても同様である。
次に、図４に示す工程では、レジスト３００及び３１０をエッチングマスクとして板材１０Ｂをエッチングする。開口部３００ｘ及び３１０ｘが平面視で重複するように形成されている部分では、板材１０Ｂが貫通し、ダイパッド１１、複数のリード１２、及び連結部１５が形成される。又、平面視で開口部３１０ｘのみが形成されている部分（開口部３１０ｘの方が開口部３００ｘよりも大きい部分）では、板材１０Ｂの下面側のみがハーフエッチングされ、段差部１１ｘ及び１２ｘが形成される。又、サポートバー１５３となる部分の下面は開口部３１０ｘに露出しており、この部分では板材１０Ｂの下面側のみがハーフエッチングされ、段差部１１ｘ及び１２ｘと略同一厚さのサポートバー１５３が形成される。次に、図５に示す工程では、図４に示すレジスト３００及び３１０を除去する。
次に、図６に示す工程では、板材１０Ｂの上面に感光性のレジスト３２０を形成し、板材１０Ｂの下面に感光性のレジスト３３０を形成する。そして、レジスト３２０を露光及び現像し、所定の位置に開口部３２０ｘを形成する。開口部３２０ｘは、板材１０Ｂの上面側を部分的にエッチングして薄型化するための開口部である。なお、レジスト３３０には開口部を形成する必要はないが、図４に示す開口部３１０ｘと同様の位置に同様の形状の開口部を形成してもよい。
このように、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面を露出し、外枠部１５１及びダムバー１５２の上面を被覆するレジスト３２０（第１レジスト）が形成される。又、ダイパッド１１の下面、リード１２の下面、及び連結部１５の下面を被覆するレジスト３３０（第２レジスト）が形成される。
次に、図７に示す工程では、レジスト３２０及び３３０をエッチングマスクとして板材１０Ｂをエッチングする。開口部３２０ｘが形成されている部分では、板材１０Ｂの上面側のみがエッチングされ、板材１０Ｂが薄型化されてリードフレーム１０Ｓとなる。具体的には、ダイパッド１１、リード１２、及びサポートバー１５３のみが薄型化され、外枠部１５１及びダムバー１５２は板材１０Ｂと同等の厚さである。なお、エッチング条件の調整により、ダイパッド１１、リード１２、及びサポートバー１５３を任意の厚さにすることができる。次に、図８に示す工程では、図７に示すレジスト３２０及び３３０を除去する。これにより、リードフレーム１０Ｓが完成する。
図８の工程の後、リードフレーム１０Ｓの所要部分に、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等をめっき等により形成してもよい。例えば、ワイヤボンディング性向上のため、リード１２の上面に銀めっきを施すことができる。
このように、第１の実施の形態に係るリードフレーム１０Ｓでは、最終的には除去されて製品（半導体装置）とはならない部分の厚さを、最終的に製品（半導体装置）となる部分の厚さよりも厚くしている。そのため、高い剛性を維持しながら、最終的に製品（半導体装置）となる部分を薄型化することができる。その結果、最終的な製品である半導体装置を薄型化することができる。
又、剛性を維持するために、リードフレーム自体を複雑な形状にしたり、材料を硬いものに変更したりする手法を用いていないため、完成した半導体装置の性能に影響を与えることもない。
又、最終的に製品（半導体装置）となる部分の厚さを任意に薄くできるため、市場では一般的でない厚さのリードフレームを備えた半導体装置を製造できる。
なお、本例では、最終的には除去されて製品（半導体装置）とはならない部分は、外枠部１５１及びダムバー１５２である。又、最終的に製品（半導体装置）となる部分は、ダイパッド１１、リード１２、及びサポートバー１５３である。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とは異なる製造方法でリードフレームを部分的に薄型化する例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
［第２の実施の形態に係るリードフレームの構造］
まず、第２の実施の形態に係るリードフレームの構造について説明する。図９は、第２の実施の形態に係るリードフレームを例示する図であり、図９（ａ）は平面図、図９（ｂ）は図９（ａ）のＡ−Ａ線に沿う断面図である。なお、図９（ａ）の平面図において、便宜上、図９（ｂ）の断面図に対応するハッチングを施している。
図９を参照するに、リードフレーム１０Ｔは、外枠部１５１及びダムバー１５２が、ダイパッド１１、リード１２、及びサポートバー１５３よりも厚く形成されている点は、リードフレーム１０Ｓ（図１参照）と同様である。しかし、薄型化されているダイパッド１１、リード１２、及びサポートバー１５３の夫々の上面、段差部１１ｘ及び１２ｘの下面（リードフレーム１０の裏面のハーフエッチング部分）、サポートバー１５３の下面に高密度凹凸部１３が形成されている点がリードフレーム１０Ｓ（図１参照）と相違する。なお、高密度凹凸部１３が設けられている領域は、図９（ａ）では梨地模様、図９（ｂ）では波線で模式的に示している。
高密度凹凸部１３は、例えば、平面形状が略円形の微小な凹部（ディンプル）が縦横に高密度に配列された部分である。高密度凹凸部１３は、例えば、面心格子等、格子状に配列することができる。
凹部の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。凹部のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。凹部の深さは、リードフレーム１０の板厚の３５〜７０％程度とすることが好ましく、例えば、０．０１０〜０．０５０ｍｍ程度とすることができる。
但し、高密度凹凸部１３において、凹部の平面形状は略円形でなくてもよく、例えば、六角形等の多角形としてもよい。この場合には、多角形の外接円の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。多角形の外接円のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。
なお、本願において、高密度凹凸部とは、凹凸部における凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であって、凹凸部のＳレシオが１．７以上であるものを指す。ここで、Ｓレシオとは、図１０に示すように、表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合の、Ｓ０とＳとの比率である。つまり、Ｓレシオ＝Ｓ／Ｓ０である。
凹部の直径や多角形の外接円の直径が０．０２０ｍｍより小さい場合や、０．０６ｍｍよりも大きい場合、Ｓレシオを増加させることが困難であり、樹脂部との密着性が向上しない。
このように、高密度凹凸部１３を設けることにより、リードフレーム１０Ｔに半導体チップが搭載され、樹脂部で封止される際に、樹脂部と接する部分の表面積が増加するため、アンカー効果が生じ、リードフレーム１０Ｔと樹脂部との密着性を向上することができる。その結果、リードフレーム１０Ｔと樹脂部との界面での剥離を防止することができる。又、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３の下面にも高密度凹凸部１３を形成しているため、樹脂部との密着性が更に向上する。なお、従来の凹凸部は、Ｓレシオが１〜１．２程度であるため、樹脂部との十分な密着性を確保することが困難であった。
リードフレーム１０Ｔの材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ（ＦｅとＮｉとの合金）等を用いることができるが、ワイヤボンディング性向上等のため、リードフレーム１０Ｔの上面等に銀（Ａｇ）めっき等のめっきが施される場合がある。銀めっきの厚さは通常２〜６μｍ程度であるが、銀めっきを施した場合にも高密度凹凸部１３が平坦化されることはなく、銀めっきを施す前と同程度のＳレシオが維持される。そのため、リードフレーム１０Ｔの上面等に銀（Ａｇ）めっきが施される場合であっても、リードフレーム１０Ｔと樹脂部との密着性を向上することができる。
又、銀膜に代えて、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等をめっきで形成した場合も、リードフレーム１０Ｔと樹脂部との密着性を向上することができる。
リードフレーム１０Ｔでは、外枠部１５１の上面、ダムバー１５２の上面が同一面に形成される。又、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面が同一面に形成される。又、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面が同一面に形成される。又、外枠部１５１の下面、ダムバー１５２の下面、ダイパッド１１の下面、リード１２の下面が同一面に形成される。
又、外枠部１５１の上面、ダムバー１５２の上面から、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面までの間隔（深さ）が、外枠部１５１の下面、ダムバー１５２の下面、ダイパッド１１の下面、リード１２の下面から、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面まで間隔（深さ）よりも大きい。又、段差部１１ｘ、段差部１２ｘ、サポートバー１５３の厚さが、ダイパッド１１、リード１２の厚さよりも薄い。
［第２の実施の形態に係るリードフレームの製造方法］
次に、第２の実施の形態に係るリードフレームの製造方法について説明する。図１１〜図１３は、第２の実施の形態に係るリードフレームの製造工程を例示する図である。
まず、図１１に示す工程では、図２と同様の所定形状の金属製の板材１０Ｂを準備し、板材１０Ｂの上面に感光性のレジスト３４０を形成し、板材１０Ｂの下面に感光性のレジスト３５０を形成する。そして、レジスト３４０及び３５０を露光及び現像し、所定の位置に開口部３４０ｘ及び３４０ｙ、並びに開口部３５０ｘ及び３５０ｙを形成する。
開口部３４０ｘ及び３５０ｘは、板材１０Ｂにダイパッド１１、複数のリード１２、及び連結部１５を形成するための開口部であり、互いに平面視で重複する位置に設けられる。又、開口部３４０ｙは、高密度凹凸部１３を形成すると共に板材１０Ｂの上面側を薄型化するための開口部であり、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の上面に設けられる。又、開口部３５０ｙは、高密度凹凸部１３を形成すると共に板材１０Ｂの下面側を薄型化するための開口部であり、段差部１１ｘ及び１２ｘを形成する部分と、サポートバー１５３を形成する部分に設けられる。
開口部３４０ｙ及び３５０ｙは、例えば、多数の円形の開口が縦横に配列されたものである。円形の開口の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。円形の開口のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。個片化領域Ｃは、半導体チップを搭載後に樹脂部４０（封止樹脂）に被覆される被覆領域となる。高密度凹凸部１３は、被覆領域の少なくとも一部の領域に形成される。
このように、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の上面、並びに外枠部１５１及びダムバー１５２となる部分の上面を被覆するレジスト３４０（第１レジスト）が形成される。但し、レジスト３４０の、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の上面を被覆する領域には、開口部３４０ｙが形成される。
又、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の下面、並びに外枠部１５１及びダムバー１５２となる部分の下面を被覆するレジスト３５０（第２レジスト）が形成される。但し、レジスト３５０の、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３となる部分の下面を被覆する領域には、開口部３５０ｙが形成される。
なお、図１１は、図９の個片化領域Ｃの１つを示したものであり、図１１（ａ）は平面図、図１１（ｂ）は図１１（ａ）のＡ−Ａ線に沿う断面図、図１１（ｃ）は図１１（ｂ）のＢの部分拡大断面図、図１１（ｄ）は図１１（ｂ）のＢの部分拡大平面図である。又、図１１（ａ）及び図１１（ｄ）において、便宜上、図１１（ｂ）の断面図に対応するハッチングを施している。又、高密度凹凸部１３形成用の開口部３４０ｙが設けられている領域は、図１１（ａ）では梨地模様、図１１（ｂ）では波線で模式的に示している。以降の図１２及び図１３についても同様である。
次に、図１２に示す工程では、レジスト３４０及び３５０をエッチングマスクとして板材１０Ｂをエッチング（例えば、ウェットエッチング）する。そして、図１３に示す工程では、図１２に示すレジスト３４０及び３５０を除去する。これにより、リードフレーム１０Ｔが完成する。
エッチングにより、開口部３４０ｘ及び３５０ｘが平面視で重複するように形成されている部分では、板材１０Ｂが貫通する。
又、開口部３４０ｙが形成されている部分では、各円形開口の周囲（レジスト３４０が形成されている部分）では、エッチング初期にはエッチング液の侵入が制限されるため、板材１０Ｂが部分的にエッチングされない。その後、エッチング中期から末期にかけて周囲からエッチング液が侵入し開口部３４０ｙの全面にわたって腐食される。その結果、各円形開口の周囲は、各円形開口内に比べてエッチング深さが浅くなるため、各円形開口内が各円形開口の周囲に比べて窪んで平面形状が円形の凹部となり、高密度凹凸部１３が形成されると共に、全体の厚さが薄くなる。
すなわち、開口部３４０ｙが形成されていたダイパッド１１、リード１２、及びサポートバー１５３の夫々の上面は、開口部が形成されていなかった外枠部１５１及びダムバー１５２の上面よりも窪み、ダイパッド１１、リード１２、及びサポートバー１５３の部分が薄型化される。
又、開口部３５０ｙが形成されている部分では、開口部３４０ｙが形成されている部分と同様に、高密度凹凸部１３が形成されると共に、厚さが薄くなる。すなわち、開口部３５０ｙが形成されていた段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３の夫々の下面は、開口部が形成されていなかった部分の下面よりも窪み、段差部１１ｘ及び１２ｘが形成されると共にサポートバー１５３の部分が薄型化される。そして、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３の夫々の下面に、高密度凹凸部１３が形成される。
開口部３４０ｙ及び開口部３５０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、様々な形状や深さの凹部を有する高密度凹凸部１３を形成することができる。又、開口部３４０ｙ及び開口部３５０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、エッチング量が変わるため、ダイパッド１１、リード１２、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３を任意の厚さに薄型化できる。
又、開口部３５０ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、段差部１１ｘ、段差部１２ｘ、及びサポートバー１５３の下面に、平坦なハーフエッチング面を形成できる。つまり、高密度凹凸部１３を形成することなく、ハーフエッチングを行うことができる。例えば、開口部３５０ｙを、後述の図１７（ｂ）に示すように市松模様（チェッカー）状のレジストパターンとすることで、平面が平坦なハーフエッチング面を形成できる。
なお、図１３（ｃ）では、高密度凹凸部１３の各凹部の断面を矩形状に示しているが、実際には、凹部底面が下方に向かって湾曲した、曲面状の断面に形成される。
図１３の工程の後、リードフレーム１０Ｔの所要部分に、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等をめっき等により形成してもよい。例えば、ワイヤボンディング性向上のため、リード１２の上面に銀めっきを施すことができる。
なお、リード１２の上面のワイヤボンディングを行う領域にも高密度凹凸部１３を形成可能であり、この場合もワイヤボンディングに支障はない。この場合、リード１２の上面のワイヤボンディングを行う領域の高密度凹凸部１３上に、ワイヤボンディング性向上のため、銀めっき等を施してもよく、銀めっき等を施した場合にも、樹脂部との密着性を確保できる。
引き続き半導体装置を作製する工程について説明する。まず、図１４（ａ）に示す工程では、各個片化領域Ｃのダイパッド１１上に半導体チップ２０をフェイスアップ状態で搭載する。半導体チップ２０は、例えば、ダイアタッチフィルム等の接着材（図示せず）を介してダイパッド１１上に搭載（ダイボンディング）することができる。この場合、所定の温度に加熱してダイアタッチフィルムを硬化させる。ダイアタッチフィルムに代えて、ペースト状の接着材で、ダイパッド１１上に半導体チップ２０を搭載してもよい。
なお、ダイパッド１１の上面に高密度凹凸部１３を設けることにより、ダイパッド１１の上面に接着材によりダイボンディングされた半導体チップ２０の接合強度を、接着材のアンカー効果により向上できる。
次に、図１４（ｂ）に示す工程では、半導体チップ２０の上面側に形成された電極端子を、金属線３０を介して、リード１２と電気的に接続する。金属線３０は、例えば、ワイヤボンディングにより、半導体チップ２０の電極端子及びリード１２と接続できる。この際、金属線３０の接合性（ワイヤボンディング性）向上のため、リード１２のワイヤボンディング部に銀めっき等（図示せず）を施しておいてもよい。
なお、本実施の形態では、リード１２の上面の金属線と接続される領域にも高密度凹凸部１３が形成されている。しかし、金属線３０との接続条件（ワイヤボンディングの条件）によっては高密度凹凸部１３が存在しない方が好ましい場合もあり、その場合には、リード１２の上面の金属線３０と接続される領域に高密度凹凸部１３を形成しなくてもよい。
次に、図１４（ｃ）に示す工程では、リードフレーム１０Ｔ、半導体チップ２０、及び金属線３０を封止する樹脂部４０を形成する。樹脂部４０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部４０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。
なお、樹脂部４０を形成する際に、リードフレーム１０Ｔの下面に樹脂が回り込まないようにするため、リードフレーム１０Ｔの下面に保護テープ等を貼りつける。リードフレーム１０Ｔの下面には高密度凹凸部１３が形成されていないため、リードフレーム１０Ｔの下面に保護テープ等が隙間なく貼り付けられ、樹脂の回り込みを確実に防止できる。
但し、保護テープ等が確実に貼り付けられればよいため、例えば、ダイパッド１１の下面の外周部のみを平坦面とし、その内側に高密度凹凸部１３を形成してもよい。この場合には、半導体装置が完成して実装される際に、ダイパッド１１の下面と、ダイパッド１１の下面に設けられるはんだ等の接合材との密着性を向上する効果がある。
その後、図１４（ｃ）に示す構造体を切断ラインに沿って切断し、個片化領域Ｃ毎に個片化することにより、図１４（ｄ）に示す半導体装置が複数完成する。切断は、例えば、スライサー等により実行できる。
なお、図１４（ｄ）に示す半導体装置では、半導体チップ２０をダイパッド１１上に搭載（ダイボンディング）する際に用いる接着材１７と、金属線３０の接合性（ワイヤボンディング性）向上のためリード１２のワイヤボンディング部に施すめっき膜１８とを図示している。
このように、リードフレーム１０Ｔの製造工程では、板材１０Ｂをエッチングしてダイパッド１１やリード１２等を形成する際に用いるエッチングマスクに高密度凹凸部１３を形成するための所定のパターンを作製する。これにより、一度のエッチングでダイパッド１１やリード１２等を形成できると共に、高密度凹凸部１３用の所定パターンを形成した部分を薄型化できる。つまり、ダイパッド１１やリード１２等を形成する工程と同一工程で所定の部分を薄型化できるため、製造工程を効率化することが可能となり、製造コストを低減できる。
又、１つのエッチングマスクでダイパッド１１やリード１２等と高密度凹凸部１３とを同時に形成できるため、これら各部の位置ずれが原理的に発生しない。従って、ダイパッド１１やリード１２等の所望の位置に、高密度凹凸部１３を形成することができる。
なお、従来のように、ダイパッド１１やリード１２等を形成するエッチングとは別に、表面を粗化するためのエッチングを行う方法では、製造工程が複雑化してコスト上昇に繋がると共に、粗化する領域の位置精度が悪くなる。
又、ダイパッド１１の上面やリード１２の上面、サポートバー１５３の上面に高密度凹凸部１３を形成することにより、第１の実施形態で示した効果に加えて、以下の効果を奏する。すなわち、リードフレーム１０Ｔを用いて半導体装置を形成した際に、ダイパッド１１やリード１２、サポートバー１５３の樹脂部４０と接する部分の表面積が増加するため、アンカー効果が生じ、リードフレーム１０Ｔと樹脂部４０との密着性を向上することができる。その結果、リードフレーム１０Ｔと樹脂部４０との界面での剥離を防止することができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、ダムバーを薄型化する例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１５は、第１の実施の形態の変形例１に係るリードフレームを例示する図であり、図１５（ａ）は平面図、図１５（ｂ）は図１５（ａ）のＡ−Ａ線に沿う断面図である。なお、図１５（ａ）の平面図において、便宜上、図１５（ｂ）の断面図に対応するハッチングを施している。
図１５を参照するに、リードフレーム１０Ｕは、ダムバー１５２がダムバー１５２Ａに置換された点が、リードフレーム１０Ｓ（図１参照）と相違する。ダムバー１５２Ａは、下面側がハーフエッチングされて全体がダムバー１５２よりも薄型化されている。
リードフレーム１０Ｕでは、外枠部１５１の上面、ダムバー１５２Ａの上面が同一面に形成される。又、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面が同一面に形成される。又、段差部１１ｘの下面、段差部１２ｘの下面、ダムバー１５２Ａの下面、サポートバー１５３の下面が同一面に形成される。又、外枠部１５１の下面、ダイパッド１１の下面、リード１２の下面が同一面に形成される。
又、外枠部１５１の上面、ダムバー１５２Ａの上面から、ダイパッド１１の上面、リード１２の上面、サポートバー１５３の上面までの間隔（深さ）が、外枠部１５１の下面、ダイパッド１１の下面、リード１２の下面から、段差部１１ｘの下面、段差部１２ｘの下面、ダムバー１５２Ａの下面、サポートバー１５３の下面まで間隔（深さ）よりも大きい。又、段差部１１ｘ、段差部１２ｘ、サポートバー１５３の厚さが、ダイパッド１１、リード１２の厚さよりも薄い。又、ダムバー１５２Ａの厚さが、外枠部１５１の厚さよりも薄く、ダイパッド１１、リード１２の厚さよりも厚い。
ダムバー１５２Ａを薄型化するには、例えば、第１の実施の形態の図３の工程において、レジスト３１０にダムバー１５２Ａとなる部分の下面を露出する開口部を追加し、図４と同様の工程を実行すればよい。これにより、ダイパッド１１やリード１２等を形成できると共に、下面側がハーフエッチングされたダムバー１５２Ａを形成できる。
リードフレーム１０Ｕは、ダムバー１５２Ａが薄型化されているが、外枠部１５１は薄型化されていないため、リードフレーム１０Ｕ全体の剛性は維持されている。ダムバー１５２Ａの下面側を薄型化することにより、リードフレーム１０Ｕをスライサーにより切断ラインに沿って切断し、個片化領域Ｃ毎に個片化する際のストレスを低減できる。又、リードフレーム１０Ｕの切断部にバリが生じるおそれを低減できると共に、スラーサーに用いるブレードを長寿命化できる。
なお、第２の実施の形態に同様の変形を加えることも可能である。この場合には、例えば、第２の実施の形態の図１１の工程において、レジスト３５０にダムバー１５２Ａとなる部分の下面を露出する開口部を追加し、図１２と同様の工程を実行すればよい。これにより、ダイパッド１１やリード１２等を形成できると共に、下面側がハーフエッチングされたダムバー１５２Ａを形成できる。
或いは、第２の実施の形態の図１１の工程において、レジスト３５０のダムバー１５２Ａとなる部分に開口部３４０ｙと同様の開口部を追加し、図１２と同様の工程を実行すればよい。これにより、ダイパッド１１やリード１２等を形成できると共に、下面側がハーフエッチングされたダムバー１５２Ａを形成できる。この場合には、ダムバー１５２Ａの下面に高密度凹凸部１３が形成される。
この方法では、高密度凹凸部１３を形成するためのレジストの開口の平面形状や大きさやピッチを調整することで、エッチング量を変えることができる。そのため、ダムバー１５２Ａを、他の薄型化する部分とは異なる任意の厚さにすることができる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、ダムバーを薄型化する他の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１６は、第１の実施の形態の変形例２に係るリードフレームを例示する図であり、図１６（ａ）は平面図、図１６（ｂ）は図１６（ａ）のＡ−Ａ線に沿う断面図である。なお、図１６（ａ）の平面図において、便宜上、図１６（ｂ）の断面図に対応するハッチングを施している。
図１６を参照するに、リードフレーム１０Ｖは、ダムバー１５２がダムバー１５２Ｂに置換された点が、リードフレーム１０Ｓ（図１参照）と相違する。ダムバー１５２Ｂは、上面側がハーフエッチングされて全体がダムバー１５２よりも薄型化されている。
リードフレーム１０Ｖでは、ダイパッド１１の上面、リード１２の上面、ダムバー１５２Ｂの上面、サポートバー１５３の上面が同一面に形成される。又、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面が同一面に形成される。又、外枠部１５１の下面、ダムバー１５２Ｂの下面、ダイパッド１１の下面、リード１２の下面が同一面に形成される。
又、外枠部１５１の上面から、ダイパッド１１の上面、リード１２の上面、ダムバー１５２Ｂの上面、サポートバー１５３の上面までの間隔（深さ）が、外枠部１５１の下面、ダムバー１５２Ｂの下面、ダイパッド１１の下面、リード１２の下面から、段差部１１ｘの下面、段差部１２ｘの下面、サポートバー１５３の下面まで間隔（深さ）よりも大きい。又、段差部１１ｘ、段差部１２ｘ、サポートバー１５３の厚さが、ダイパッド１１、リード１２の厚さよりも薄い。又、ダムバー１５２Ｂの厚さが、外枠部１５１の厚さよりも薄く、ダイパッド１１、リード１２の厚さと等しい。
ダムバー１５２Ｂを薄型化するには、例えば、第１の実施の形態の図６の工程において、レジスト３２０の開口部３２０ｘをダムバー１５２Ｂとなる部分の上面を露出するように形成し、図７と同様の工程を実行すればよい。これにより、ダイパッド１１やリード１２と同様にダムバー１５２Ｂを薄型化できる。
リードフレーム１０Ｖは、ダムバー１５２Ｂが薄型化されているが、外枠部１５１は薄型化されていないため、リードフレーム１０Ｖ全体の剛性は維持されている。ダムバー１５２Ｂの上面側を薄型化することにより、リードフレーム１０Ｖをスライサーにより切断ラインに沿って切断し、個片化領域Ｃ毎に個片化する際のストレスを低減できる。又、リードフレーム１０Ｖの切断部にバリが生じるおそれを低減できると共に、スラーサーに用いるブレードを長寿命化できる。
なお、第２の実施の形態に同様の変形を加えることも可能である。この場合には、例えば、第２の実施の形態の図１１の工程において、レジスト３４０にダムバー１５２Ｂとなる部分の上面を露出する開口部を追加し、図１２と同様の工程を実行すればよい。これにより、ダイパッド１１やリード１２等を形成できると共に、上面側がハーフエッチングされたダムバー１５２Ｂを形成できる。
或いは、第２の実施の形態の図１１の工程において、レジスト３４０のダムバー１５２Ｂとなる部分に開口部３４０ｙと同様の開口部を追加し、図１２と同様の工程を実行すればよい。これにより、ダイパッド１１やリード１２等を形成できると共に、上面側がハーフエッチングされたダムバー１５２Ｂを形成できる。この場合には、ダムバー１５２Ｂの上面に高密度凹凸部１３が形成される。
この方法では、高密度凹凸部１３を形成するためのレジストの開口の平面形状や大きさやピッチを調整することで、エッチング量を変えることができる。そのため、ダムバー１５２Ｂを、他の薄型化する部分とは異なる任意の厚さにすることができる。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、第１の実施の形態のリードフレーム１０Ｓを得るための他の製造方法の例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１７は、第１の実施の形態の変形例３に係るリードフレームの製造工程を例示する図であり、図１７（ａ）、図１７（ｃ）、及び図１７（ｄ）は図３（ｂ）に対応する断面を示している。又、図１７（ｂ）は、図１７（ａ）のＤの部分拡大平面図である。
まず、図１７（ａ）に示す工程では、図２に示す工程と同様に所定形状の金属製の板材１０Ｂを準備し、板材１０Ｂの上面に感光性のレジスト３６０を形成し、下面に感光性のレジスト３７０を形成する。そして、レジスト３６０及び３７０を露光及び現像し、所定の位置に開口部３６０ｘ及び３６０ｙ、並びに開口部３７０ｘ及び３７０ｙを形成する。
開口部３６０ｘ及び３７０ｘは、板材１０Ｂにダイパッド１１、複数のリード１２、及び連結部１５を形成するための開口部である。つまり、板材１０Ｂをエッチングで貫通させるための開口部である。又、開口部３６０ｙ及び３７０ｙは、ハーフエッチングの深さをコントロールするための開口部であり、例えば、図１７（ｂ）に示すように市松模様（チェッカー）状のレジストパターンとすることができる。開口部３６０ｙは、ダイパッド１１、リード１２、及びサポートバー１５３となる部分の夫々の上面に形成する。又、開口部３６０ｙは、段差部１１ｘ及び１２ｘとなる部分の夫々の下面、サポートバー１５３となる部分の下面に形成する。
次に、図１７（ｃ）に示す工程では、レジスト３６０及び３７０をエッチングマスクとして板材１０Ｂをエッチング（例えば、ウェットエッチング）する。そして、図１７（ｄ）に示す工程では、図１７（ｃ）に示すレジスト３６０及び３７０を除去する。これにより、リードフレーム１０Ｓが完成する。
エッチングにより、開口部３６０ｘ及び３７０ｘが平面視で重複するように形成されている部分では板材１０Ｂが貫通し、開口部３６０ｙが形成されている部分では板材１０Ｂの上面側のみがハーフエッチングされ薄型化され、更に、開口部３７０ｙが形成されている部分では板材１０Ｂの下面側のみがハーフエッチングされ薄型化される。これにより、上面側が薄型化されたダイパッド１１、リード１２、及びサポートバー１５３が形成されると同時に、下面側に段差部１１ｘ及び１２ｘが形成され、サポートバー１５３の下面側が段差部１１ｘ及び１２ｘと同様に薄型化される。
なお、図１７（ｂ）に示したレジストパターンにおいて、開口部３６０ｙ及び３７０ｙを構成する各開口の形状やピッチを工夫することで、ダイパッド１１、リード１２、及びサポートバー１５３の上面や、段差部１１ｘ及び１２ｘ、サポートバー１５３の下面に、平面が平坦なハーフエッチング面を形成できる。
このように、図１７に示した製造工程では、図１７（ｂ）に示したレジストパターンを工夫することで、１回のエッチングにより、リードフレーム１０Ｓを形成することができる。これにより、製造工程を効率化することが可能となり、製造コストを低減できる。
〈実施例１〉
まず、図１８に示す試験用サンプルを作製した。具体的には、銅からなる平坦な金属板であるリードフレーム材１００の上面に、凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円である凹凸部を形成した。そして、凹凸部の表面にめっきを施さないで、凹凸部上に表１に示す作製条件で樹脂カップ１４０を形成した。なお、６種類のＳレシオにおいて、各々６個の試験用サンプルを作製し、６回測定を行った。但し、Ｓレシオ＝１は、凹凸部を形成しない試験用サンプル（比較例：従来品）である。又、Ｓレシオを求める際の表面積の測定は、３次元測定レーザ顕微鏡（オリンパス社製 LEXT OLS4100）を用いて行った。
なお、表１に示すように、試験用サンプルに、熱履歴として、窒素雰囲気中で１７５℃１時間、その後大気中で２３０℃１０分の熱を加えている。熱履歴は、リードフレームから半導体装置に至る製造工程中で、半導体チップ等を樹脂部で封止する前に行われる、半導体チップ搭載工程（ダイアタッチ工程）、及びワイヤボンディング工程での加熱を想定したものである。
すなわち、これらの工程での加熱により、少なからずリードフレームが酸化し、樹脂部とリードフレームとの密着力に影響がある。そのため、本試験でも、試験用サンプルのリードフレーム材１００に対し実際のダイアタッチ工程、及びワイヤボンディング工程の加熱に相当する熱履歴を加えた後、樹脂カップ１４０を形成している。これにより、信頼度の高い試験結果が得られる。
次に、ＳＥＭＩ標準規格Ｇ６９−０９９６により規定される手順に従って、カップシェア試験を実施した。具体的には、各試験用サンプルの樹脂カップ１４０にゲージ（図示せず）を押し付けて図１８（ｂ）の矢印方向に移動させ、せん断強さを測定した。試験は、室温（約２５℃）において、ゲージの高さ２０μｍ、速度２００μｍ／秒で行った。
結果を図１９に示す。図１９より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で１３［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．８以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．８以上で、リードフレームと樹脂との密着性が従来品より大幅に向上することがわかった。なお、Ｓレシオが２．５程度になると、せん断強さの上昇が飽和するが、これはリードフレームと樹脂との界面が剥がれる前に、樹脂の一部が剥がれてしまう（破壊してしまう）ためである。
〈実施例２〉
銅からなるリードフレーム材１００の上面に実施例１と同様の凹凸部を形成し、凹凸部の表面に銀めっきを施し、銀めっきを施した凹凸部上に樹脂カップ１４０を形成した以外は実施例１と同様にしてカップシェア試験を実施した。なお、銀めっき膜の厚さは約６μｍとした。
結果を図２０に示す。図２０より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で１３［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．７以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．７以上で、リードフレーム上に形成した銀めっき膜と樹脂との密着性が従来品より大幅に向上することがわかった。
〈実施例３〉
銅からなるリードフレーム材１００の上面に実施例１と同様の凹凸部を形成し、凹凸部の表面にＮｉ／Ｐｄ／Ａｕめっきを施し、Ｎｉ／Ｐｄ／Ａｕめっきを施した凹凸部上に樹脂カップ１４０を形成した以外は実施例１と同様にしてカップシェア試験を実施した。
なお、Ｎｉ／Ｐｄ／Ａｕめっきとは、リードフレーム材１００の上面にニッケルめっき膜、パラジウムめっき膜、及び金めっき膜をこの順番で積層したものである。本実施例では、ニッケルめっき膜の厚さは約０．８μｍ、パラジウムめっき膜の厚さは約０．０３μｍ、金めっき膜の厚さは約０．００６μｍとした。
結果を図２１に示す。図２１より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で６［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．８以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．８以上で、リードフレーム上に形成したＮｉ／Ｐｄ／Ａｕめっき膜と樹脂との密着性が大幅に向上することがわかった。
〈実施例のまとめ〉
銅からなるリードフレームの上面に、凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円であって、Ｓレシオが１．７以上の凹凸部、すなわち高密度凹凸部を形成することにより、樹脂部と接する部分の表面積が増加する。そのため、アンカー効果が生じ、リードフレームと樹脂部との密着性を向上することができる。
又、高密度凹凸部は、銀めっきやＮｉ／Ｐｄ／Ａｕめっきを施した後も一定以上のＳレシオを維持できるため、めっき後の表面に樹脂部を形成した場合にも、リードフレームと樹脂部との密着性を向上することができる。
又、Ｓレシオは１．７〜２．５程度が好適に使用できる範囲であり、密着力向上効果や密着力向上の飽和を鑑みると、Ｓレシオの更に好適な範囲は１．８〜２．０程度である。
なお、凹凸部における凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形である場合にも、同様の効果が確認されている。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、上記の実施の形態では、リードフレームにおいて、複数の個片化領域が行列状に配置される例を示したが、複数の個片化領域は１列に配置されてもよい。又、リードフレームは、１つの個片化領域と、その個片化領域を周辺側から支持する外枠部により構成されてもよい。
又、上記の実施の形態では、ＱＦＮタイプのリードフレームを例にして説明したが、本発明は、他のタイプのリードフレームにも適用可能である。他のタイプの例としては、ＱＦＰ（Quad Flat Package）タイプ、ＬＯＣ（Lead On Chip）タイプ等を挙げることができる。
又、上記の実施の形態では、ＱＦＮタイプのリードフレームがダイパッドを有している例を示したが、ＱＦＮタイプのリードフレームではダイパッドを設けない場合がある。本発明は、その場合にも適用可能である。
又、第２の実施の形態以外の実施の形態においても、第２の実施の形態と同様に、リードフレームに半導体チップを搭載し、半導体装置を作製することができる。
１０、１０Ｓ、１０Ｕ、１０Ｖ リードフレーム
１０Ｂ 板材
１１ ダイパッド
１１ｘ、１２ｘ 段差部
１２ リード
１３ 高密度凹凸部
１５ 連結部
１７ 接着材
１８ めっき膜
２０ 半導体チップ
３０ 金属線
４０ 樹脂部
１５１ 外枠部
１５２、１５２Ａ、１５２Ｂ ダムバー
１５３ サポートバー

Claims (13)

  1. 半導体装置となる個片化領域と、
    前記個片化領域を周辺側から支持する外枠部と、を有し、
    前記個片化領域は、
    前記外枠部の上面から前記外枠部の下面方向に窪み、前記外枠部より薄型化された第１部分と、
    前記外枠部の上面から前記外枠部の下面方向に窪むと共に前記外枠部の下面から前記外枠部の上面方向に窪み、前記外枠部及び前記第１部分より薄型化された第２部分と、を含み、
    前記外枠部の厚さは、前記個片化領域の厚さよりも厚いリードフレーム。
  2. 前記個片化領域は、前記外枠部と連結するリードを含み、
    前記リードは、前記第１部分及び前記第２部分を有し、
    前記リードの下面は前記外枠部の下面と同一平面であり、
    前記外枠部と連結する側を除く前記リードの下面の外周全体に、前記第２部分の一部をなす段差部が設けられている請求項１に記載のリードフレーム。
  3. 複数の前記個片化領域が配置され、
    複数の前記個片化領域の周辺側に額縁状に形成された前記外枠部と、
    前記外枠部の内側において夫々の前記個片化領域間に配置され、前記外枠部と連結するダムバーと、
    夫々の前記個片化領域内に設けられ、前記外枠部又は前記ダムバーと連結されるサポートバーと、を有し、
    前記外枠部の厚さは、前記サポートバーの厚さよりも厚い請求項１又は２に記載のリードフレーム。
  4. 前記外枠部の厚さは、前記サポートバー及び前記ダムバーの厚さよりも厚い請求項３に記載のリードフレーム。
  5. 前記個片化領域は、封止樹脂による被覆領域を有し、
    前記被覆領域には凹凸部が形成され、
    前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上である請求項１乃至４の何れか一項に記載のリードフレーム。
  6. 前記リードフレームは、金属線の接続領域を備え、
    前記接続領域に、前記凹凸部が形成されている請求項５に記載のリードフレーム。
  7. 前記凹凸部上にめっき膜が形成され、
    前記めっき膜が形成された前記凹凸部の前記比率Ｓ／Ｓ０が１．７以上である請求項５又は６に記載のリードフレーム。
  8. 金属製の板材に、半導体装置となる個片化領域、及び前記個片化領域を周辺側から支持する外枠部を形成する工程と、
    前記個片化領域の上面を露出し、前記外枠部の上面を被覆する第１レジストと、前記個片化領域の下面及び前記外枠部の下面を被覆する第２レジストと、を形成する工程と、
    前記第１レジスト及び前記第２レジストをエッチングマスクとしてエッチングし、前記個片化領域を前記外枠部よりも薄型化する工程と、を有し、
    前記薄型化する工程では、
    前記外枠部の上面から前記外枠部の下面方向に窪み、前記外枠部より薄型化された第１部分と、
    前記外枠部の上面から前記外枠部の下面方向に窪むと共に前記外枠部の下面から前記外枠部の上面方向に窪み、前記外枠部及び前記第１部分より薄型化された第２部分と、が形成されるリードフレームの製造方法。
  9. 前記個片化領域は、前記外枠部と連結するリードを含み、
    前記リードは、前記第１部分及び前記第２部分を有し、
    前記薄型化する工程では、
    前記リードの下面は前記外枠部の下面と同一平面となり、
    前記外枠部と連結する側を除く前記リードの下面の外周全体に、前記第２部分の一部をなす段差部が設けられる請求項８に記載のリードフレームの製造方法。
  10. 金属製の板材に、半導体装置を形成する個片化領域となる部分の上面及び前記個片化領域を周辺側から支持する外枠部となる部分の上面を被覆する第１レジストと、前記個片化領域となる部分の下面及び前記外枠部となる部分の下面を被覆する第２レジストと、を形成する工程と、
    前記第１レジスト及び前記第２レジストをエッチングマスクとしてエッチングし、前記個片化領域及び前記外枠部を形成すると共に、前記個片化領域を前記外枠部よりも薄型化する工程と、を有し、
    前記第１レジスト及び前記第２レジストを形成する工程では、前記第１レジストの前記個片化領域となる部分の上面を被覆する領域には、複数の開口部が縦横に形成されるリードフレームの製造方法。
  11. 前記薄型化する工程では、前記個片化領域の上面に凹凸部が形成され、
    前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上である請求項１０に記載のリードフレームの製造方法。
  12. 前記個片化領域及び前記外枠部を形成する工程では、
    複数の前記個片化領域と、
    複数の前記個片化領域の周辺側に額縁状に形成された前記外枠部と、
    前記外枠部の内側において夫々の前記個片化領域間に配置され、前記外枠部と連結するダムバーと、
    夫々の前記個片化領域内に設けられ、前記外枠部又は前記ダムバーと連結されるサポートバーと、が形成され、
    前記薄型化する工程では、前記サポートバーを前記外枠部よりも薄型化する請求項１０又は１１に記載のリードフレームの製造方法。
  13. 前記薄型化する工程では、前記サポートバー及び前記ダムバーを前記外枠部よりも薄型化する請求項１２に記載のリードフレームの製造方法。
JP2015209349A 2015-10-23 2015-10-23 リードフレーム及びその製造方法 Active JP6603538B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015209349A JP6603538B2 (ja) 2015-10-23 2015-10-23 リードフレーム及びその製造方法
US15/275,560 US9793194B2 (en) 2015-10-23 2016-09-26 Leadframe
TW105132522A TWI705543B (zh) 2015-10-23 2016-10-07 引線架及其製造方法
CN201610883704.7A CN106981470A (zh) 2015-10-23 2016-10-10 引线架及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015209349A JP6603538B2 (ja) 2015-10-23 2015-10-23 リードフレーム及びその製造方法

Publications (3)

Publication Number Publication Date
JP2017084880A JP2017084880A (ja) 2017-05-18
JP2017084880A5 JP2017084880A5 (ja) 2018-10-11
JP6603538B2 true JP6603538B2 (ja) 2019-11-06

Family

ID=58558967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015209349A Active JP6603538B2 (ja) 2015-10-23 2015-10-23 リードフレーム及びその製造方法

Country Status (4)

Country Link
US (1) US9793194B2 (ja)
JP (1) JP6603538B2 (ja)
CN (1) CN106981470A (ja)
TW (1) TWI705543B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP6798670B2 (ja) * 2017-02-08 2020-12-09 大口マテリアル株式会社 リードフレーム及びその製造方法
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
DE102018130936B4 (de) * 2018-12-05 2022-08-11 Infineon Technologies Ag Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
CN112750796A (zh) * 2019-10-30 2021-05-04 新光电气工业株式会社 半导体装置以及半导体装置的制造方法
JP7509584B2 (ja) 2020-06-12 2024-07-02 長華科技股▲ふん▼有限公司 リードフレーム
JP7506564B2 (ja) 2020-09-10 2024-06-26 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components
US12040259B2 (en) 2021-03-10 2024-07-16 Innoscience (suzhou) Semiconductor Co., Ltd. III-nitride-based semiconductor packaged structure and method for manufacturing the same
KR102791017B1 (ko) 2021-09-03 2025-04-07 다이니폰 인사츠 가부시키가이샤 리드 프레임 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079961B2 (ja) * 1988-05-25 1995-02-01 三菱電機株式会社 樹脂封止形半導体装置
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH06260580A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd リードフレームおよび前記リードフレームを使用した半導体装置
TW445601B (en) * 2000-01-17 2001-07-11 Chipmos Technologies Inc Die-embedded ball grid array packaging structure with leadframe
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
TWI249833B (en) * 2004-10-06 2006-02-21 Airoha Tech Corp Active device base, leadframe utilizing the base, and fabrication method of the leadframe
JP4329678B2 (ja) * 2004-11-11 2009-09-09 株式会社デンソー 半導体装置に用いるリードフレームの製造方法
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US20090146280A1 (en) * 2005-11-28 2009-06-11 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
TW200849521A (en) * 2007-06-06 2008-12-16 Advanced Semiconductor Eng Leadframe with die pad and leads corresponding there to
JP2010087129A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
TWI419289B (zh) * 2009-05-27 2013-12-11 Ｌｇ伊諾特股份有限公司 導線架及其製造方法
CN102237280A (zh) * 2010-04-23 2011-11-09 飞思卡尔半导体公司 包括锯切分割的组装半导体器件的方法
JP5613463B2 (ja) * 2010-06-03 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6028454B2 (ja) 2012-08-24 2016-11-16 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法
US20140346656A1 (en) * 2013-05-27 2014-11-27 Texas Instruments Incorporated Multilevel Leadframe

Also Published As

Publication number Publication date
JP2017084880A (ja) 2017-05-18
US9793194B2 (en) 2017-10-17
US20170117210A1 (en) 2017-04-27
TWI705543B (zh) 2020-09-21
CN106981470A (zh) 2017-07-25
TW201715679A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
JP6603538B2 (ja) リードフレーム及びその製造方法
JP6650723B2 (ja) リードフレーム及びその製造方法、半導体装置
US6674154B2 (en) Lead frame with multiple rows of external terminals
US6710430B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JP5613463B2 (ja) 半導体装置及びその製造方法
JP6576796B2 (ja) リードフレーム及びその製造方法、半導体装置
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP6608672B2 (ja) 半導体装置及びその製造方法、リードフレーム及びその製造方法
TWI820314B (zh) 半導體元件搭載用基板
JP6774531B2 (ja) リードフレーム及びその製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP2008113021A (ja) 半導体装置の製造方法
US12040260B2 (en) Electronic package with surface contact wire extensions
JP6083740B2 (ja) 半導体素子搭載用リードフレームの製造方法
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP2002026192A (ja) リードフレーム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191011

R150 Certificate of patent or registration of utility model

Ref document number: 6603538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150