JP5613463B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5613463B2
JP5613463B2 JP2010127422A JP2010127422A JP5613463B2 JP 5613463 B2 JP5613463 B2 JP 5613463B2 JP 2010127422 A JP2010127422 A JP 2010127422A JP 2010127422 A JP2010127422 A JP 2010127422A JP 5613463 B2 JP5613463 B2 JP 5613463B2
Authority
JP
Japan
Prior art keywords
semiconductor device
dimples
chip
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010127422A
Other languages
English (en)
Other versions
JP2011253972A (ja
Inventor
真哉 水崎
真哉 水崎
福原　和矢
和矢 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010127422A priority Critical patent/JP5613463B2/ja
Priority to US13/118,401 priority patent/US8373258B2/en
Publication of JP2011253972A publication Critical patent/JP2011253972A/ja
Application granted granted Critical
Publication of JP5613463B2 publication Critical patent/JP5613463B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、ＭＡＰ方式で、かつリードフレームを用いて組み立てる半導体装置に適用して有効な技術に関する。
配線基板を用いた半導体装置の製造方法において、マトリクス基板を複数の個片に分割する工程に先立って、樹脂封止型半導体装置のそれぞれにアドレス情報パターンを付与する技術が記載されている（例えば、特許文献１参照）。
特開２００６−３０３５１７号公報
リードフレームを用いて組み立てられる小型の半導体装置（半導体パッケージ）の一例として、ＱＦＮ（Quad Flat Non-leaded Package) が知られている。半導体装置の組み立ての樹脂封止工程で行われる樹脂モールディングの方式には、個片モールド方式とＭＡＰ（Mold Array Package）方式とがある。
個片モールド方式は、半導体装置の封止体と樹脂成形金型のキャビティとを１対１で対応させて樹脂モールディングを行うものである。したがって、個片モールド方式では、樹脂成形金型のキャビティＮＯ．を刻印しておくことで、個片化後であってもどのキャビティで樹脂モールディングが行われたかを知ることができる。
一方、ＭＡＰ方式は、複数のデバイス領域を一括して樹脂成形金型の１つのキャビティで覆って樹脂モールディングを行うものである。そこで、デバイス領域を隣接して敷き詰めて配置することで、１枚のリードフレーム当たりの取り数を増やすことが可能であり、したがって、ＱＦＮ等の小型の半導体装置の組み立てで採用することが有効とされている。
しかしながら、ＭＡＰ方式の場合、パッケージサイズに関わらず樹脂モールドでは同一の金型を使用するため、樹脂成形金型によるキャビティＮＯ．の刻印ができない。したがって、キャビティＮＯ．の刻印がされていないため、個片後の製品（半導体装置）のキャビティの特定ができないことが課題である。
さらに、個片化後の半導体装置について、リードフレームにおけるデバイス領域の位置も特定できないという課題も発生する。
したがって、不具合が生じた際には、その原因を追求するのが困難なことが課題である。
なお、前記特許文献１（特開２００６−３０３５１７号公報）には、ＭＡＰ方式を採用し、かつ配線基板を用いた半導体装置の組み立てについての記載がある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の品質管理を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置は、主面と、前記主面の反対側の裏面とを備え、前記主面に複数の表面電極が形成された半導体チップと、前記半導体チップがダイボンド材を介して搭載された上面と、前記上面の反対側の下面とを備えた薄板状のチップ搭載部と、前記チップ搭載部の周囲に設けられ、それぞれにインナ部とアウタ部とを備えた複数のリードと、前記複数のリードと前記半導体チップの前記複数の表面電極とを電気的に接続する複数の導電性ワイヤと、前記半導体チップと前記複数のリードそれぞれの前記インナ部と前記複数の導電性ワイヤとを樹脂封止する封止体と、を有し、前記複数のリードそれぞれの前記アウタ部が前記封止体の裏面に露出し、前記チップ搭載部の前記上面に刻印が形成されているものである。
さらに、代表的な実施の形態による半導体装置の製造方法は、（ａ）チップ搭載部と前記チップ搭載部の周囲に配置された複数のリードとを含むデバイス領域が複数形成され、前記チップ搭載部の上面に刻印が形成されたリードフレームを準備する工程と、（ｂ）複数の前記チップ搭載部それぞれの前記上面にダイボンド材を介して半導体チップを搭載する工程と、（ｃ）前記半導体チップの表面電極と前記リードとを導電性ワイヤによって電気的に接続する工程と、（ｄ）前記リードフレームにおける複数の前記デバイス領域を樹脂成形金型の１つのキャビティで覆って樹脂封止して一括封止体を形成する工程と、（ｅ）前記一括封止体を分割して個々の半導体装置に個片化する工程と、を有し、前記チップ搭載部の上面に前記刻印が形成された前記リードフレームを用いて組み立てるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置の組み立てにおける品質管理を向上させることができる。
本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す平面図である。 図１に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 図１に示す半導体装置の裏面側の構造の一例を示す裏面図である。 図１に示す半導体装置における刻印の形状の一例を示す平面図である。 図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図である。 図５に示すＢ部の構造を拡大して示す拡大平面図である。 図６に示すＡ−Ａ線に沿って切断した構造を示す断面図である。 図５に示すリードフレームにおけるディンプル加工時のエッチング前の状態を示す断面図である。 図５に示すリードフレームにおけるディンプル加工時のエッチングマスク搭載時の状態を示す断面図である。 図５に示すリードフレームにおけるディンプル加工時のエッチング時の状態を示す断面図である。 図５に示すリードフレームにおけるディンプル加工後の状態を示す断面図である。 図１に示す半導体装置の組み立てにおけるポリイミドテープ貼り付け時の構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組み立ての樹脂封止工程における金型クランプ時の構造の一例を示す部分断面図である。 図１に示す半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す断面図である。 図１に示す半導体装置の組み立ての樹脂封止工程におけるポリイミドテープ剥がし時の構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるレーザマーキング時の構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるパッケージダイシング時の構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置における刻印の形状の一例を示す平面図である。 本発明の実施の形態２の変形例の半導体装置における刻印の形状を示す平面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を封止体を透過して示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造を示す断面図、図３は図１に示す半導体装置の裏面側の構造の一例を示す裏面図、図４は図１に示す半導体装置における刻印の形状の一例を示す平面図である。
本実施の形態１の半導体装置は、ＭＡＰ方式を採用した組み立てによるもので、かつリードフレームを用いて組み立てられるものであり、本実施の形態１では、前記半導体装置の一例として、図１に示すような表面実装型で、かつ樹脂封止型で、さらに小型の半導体パッケージであるＱＦＮ１を取り上げて説明する。
ＱＦＮ１は、半導体チップ２の周囲に配置された複数のリード５ａが４つの方向に延在し、かつ分散して設けられ、かつ図３に示すように封止体３の裏面３ａの周縁部に外部接続用端子として各リード５ａが露出するものである。
図１〜図３に示すＱＦＮ１の詳細構成について説明すると、ＱＦＮ１に組み込まれる半導体チップ２は、主面２ａと、主面２ａの反対側の裏面２ｂとを備え、かつ主面２ａに複数の表面電極である電極パッド２ｃが形成されている。さらに、半導体チップ２は、金属製の薄板状のチップ搭載部であるダイパッド（タブともいう）５ｄの上面５ｅに搭載された状態で封止体３の平面方向の略中央部に配置されており、ダイボンド材を介してダイパッド５ｄの上面５ｅにその裏面２ｂが固着されている。
ダイボンド材は、例えば、銀ペースト等のペースト材４を採用することが好ましい。また、ダイパッド５ｄは、その上面５ｅの大きさが半導体チップ２よりも大きな、いわゆる大タブ構造を採用している。なお、ダイパッド５ｄは、半導体チップ２が搭載された上面５ｅと、上面５ｅの反対側の下面５ｆとを備え、下面５ｆは、図３に示すように封止体３の裏面３ａに露出している。さらに、ダイパッド５ｄは、これと一体に形成され、かつ封止体３のコーナー部方向に延在する４本の吊りリード５ｇによって支持されている。
また、半導体チップ２が搭載されたダイパッド５ｄの周囲には、複数のリード５ａがほぼ等間隔で配置されている。つまり、ＱＦＮ１の平面視における対角線方向に延在する４本の吊りリード５ｇによって区切られて形成される４つの領域それぞれに、複数のリード５ａが配置されている。それぞれのリード５ａは、インナ部５ｂとアウタ部５ｃを備えており、インナ部５ｂは封止用樹脂によって覆われて封止体３の内部に埋め込まれている部分であり、アウタ部５ｃは、外部接続用端子として封止体３の裏面３ａに露出している部分である。
なお、各リード５ａの封止体３の裏面３ａに露出したアウタ部５ｃには、外装めっきとして、例えば、錫−ビスマス等のめっきが形成されている。
また、各リード５ａは、それぞれの一端部側（半導体チップ２に近い側）が、金線などの導電性ワイヤ６を介して半導体チップ２の主面２ａの表面電極である電極パッド２ｃと電気的に接続されており、それとは反対側の他端部側が、封止体３の側面３ｂ側に配置されている。さらに、図２に示すように各リード５ａの切断面５ｍは封止体３の側面３ｂに露出して終端している。
なお、各リード５ａは、ダイパッド５ｄ及び吊りリード５ｇ等と同一の合金からなり、例えば、銅合金であり、その厚さは、例えば、０．１５ｍｍ〜０．２ｍｍ程度である。
また、複数の導電性ワイヤ６は、複数のリード５ａと半導体チップ２の複数の電極パッド２ｃとを電気的に接続するものである。
また、封止用樹脂によって形成される封止体３は、半導体チップ２と複数のリード５ａそれぞれのインナ部５ｂと複数の導電性ワイヤ６とを樹脂封止するものであり、前記封止用樹脂は、例えば、エポキシ系の熱硬化性樹脂である。
本実施の形態１のＱＦＮ１では、半導体チップ２が搭載されるダイパッド５ｄの上面５ｅに刻印が形成されている。前記刻印は、例えば、樹脂封止工程で用いられる図１５に示す樹脂成形金型８のキャビティＮＯ．やこのキャビティ８ｃにおけるフレーム上でのパッケージ位置を表すものである。
例えば、実施の形態１のＱＦＮ１では、図１及び図４に示すようにダイパッド５ｄの上面５ｅに複数のディンプル（窪み）５ｈが格子状配列で形成されており、これら複数のディンプル５ｈのうち、半導体チップ２の外側の最外周の位置に並んで形成された複数のディンプル５ｈにおいて、そのディンプル列の間引きパターン５ｉが目印（刻印）となっている。
すなわち、本実施の形態１のＱＦＮ１では、ダイパッド５ｄの上面５ｅにおける半導体チップ２の裏面２ｂに対応した領域に複数のディンプル５ｈが格子状配列で形成されており、さらに複数のディンプル５ｈは、刻印として、半導体チップ２の外側の領域、好ましくは図２に示すように、ダイボンド用のペースト材４の塗布領域５ｑより外側の位置である最外周に形成されている。
このように複数のディンプル５ｈがダイパッド５ｄの上面５ｅの半導体チップ２の裏面２ｂに対応した領域に形成されていることにより、ダイボンド材であるペースト材４が複数のディンプル５ｈに入り込むため、ペースト材４とダイパッド５ｄの密着度を高めることができる。さらに、刻印としての複数のディンプル５ｈが、ペースト材４の塗布領域５ｑより外側の位置（例えば、最外周）に形成されていることにより、ディンプル５ｈの間引きパターン５ｉを形成してもペースト材４の塗布領域５ｑより外側であれば、ペースト材４との密着は関係ないため、ペースト材４とダイパッド５ｄの密着度の低下を抑制できる。
つまり、ペースト材４の塗布領域５ｑにおけるペースト材４とダイパッド５ｄの密着度を考慮すると、ペースト材４の塗布領域５ｑには、ディンプル５ｈの間引きパターン５ｉは無い方が好ましく、したがって、ディンプル５ｈの間引きパターン５ｉは、ペースト材４の塗布領域５ｑより外側の位置（例えば、最外周）に形成することが、より有効である。
なお、ＱＦＮ１では、図４のＬ部、Ｍ部及びＮ部に示すように、半導体チップ２の外側の最外周の位置に規則正しく並んで形成された複数のディンプル５ｈの配置において、間引きパターン５ｉ（ディンプル５ｈを形成しない箇所）を設けてこれを目印（刻印）としている。
例えば、図４に示す刻印の場合には、Ｌ部、Ｍ部はそれぞれフレーム上でのパッケージ位置情報（図１５に示す樹脂成形金型８のキャビティ８ｃ内における半導体装置の位置情報）を表しており、Ｎ部はキャビティ情報を表している。
まず、Ｌ部においては下から３番目のディンプル５ｈが間引かれて形成されていない。この場合、「Ｙ方向において下から３番目のパッケージ位置」を意味する。また、図４のＭ部では、向かって左から４番目のディンプル５ｈが間引かれて形成されていない。この場合、「Ｘ方向において向かって左から４番目のパッケージ位置」を意味する。さらに、図４のＮ部では、向かって右から３番目のディンプル５ｈが間引かれて形成されていない。この場合、「向かって右から３番目のキャビティ」を意味する。
つまり、図４に示されたディンプル５ｈの間引きパターン５ｉのＬ部、Ｍ部及びＮ部の情報を、図５に示す１枚のリードフレーム５に対応させると、Ｎ部の表示による右から３番目のキャビティに対応するモールド領域５ｎにおいて、Ｍ部の表示によるＸ方向に左から４番目のパッケージ位置（デバイス領域５ｐ）で、かつＬ部の表示によるＹ方向に下から３番目のパッケージ位置（デバイス領域５ｐ）となり、図５のＢ部のデバイス領域５ｐ（パッケージ位置）を表していることになる。
このようにダイパッド５ｄの上面５ｅにディンプル５ｈを用いた刻印を付すことで、個片化後であってもリードフレーム５上におけるパッケージ位置情報（半導体装置（デバイス領域５ｐ）の位置情報）や、キャビティ情報を知ることができる。
なお、複数のディンプル５ｈは、エッチング加工によって形成されていることが好ましいが、ただし、エッチング加工以外のスタンピング加工等によって形成されていてもよい。
また、ＱＦＮ１は、ダイパッド５ｄに繋がる４本の吊りリード５ｇを有しているが、これらの吊りリード５ｇは、図３に示すように封止体３の裏面３ａには、露出していない。すなわち、ダイパッド５ｄの角部に繋がり、封止体３の平面視で対角線方向に延在する４本の吊りリード５ｇは、封止体３の裏面３ａに露出せずに封止体３内に埋め込まれている。これは、吊りリード５ｇの裏面側をハーフエッチング加工によって削ってそのリード厚さを１／２程度と薄くしたものであり、これにより、吊りリード５ｇを封止体３内に埋め込んでいる。
なお、吊りリード５ｇを封止体３の裏面３ａに露出させずに封止体３内に埋め込むのは、封止体３の裏面３ａの周縁部に並ぶリード列においてパッケージ角部の吊りリード５ｇ近傍は、隣接するリード５ａが吊りリード５ｇに非常に接近して配置されている。この場合、ＱＦＮ１を半田実装する際に、吊りリード５ｇとリード５ａとが半田ブリッジすることがあるため、この半田ブリッジの発生を防ぐために吊りリード５ｇを封止体３内に埋め込んでいる。すなわち、吊りリード５ｇをハーフエッチング加工して封止体３内に埋め込み、封止体３の裏面３ａに露出しないようにすることにより、パッケージ角部での半田ブリッジの発生を防ぐことができる。
その際、ハーフエッチング加工によって吊りリード５ｇは、各リード５ａの１／２程度の厚さに形成されている。したがって、ＱＦＮ１では、各吊りリード５ｇに刻印やディンプル５ｈを形成するのは、厚さ的に困難であるため、刻印もディンプル５ｈも形成していない。
本実施の形態１のＱＦＮ１によれば、ダイパッド５ｄの上面５ｅにパッケージの位置情報やキャビティ８ｃの位置情報等を表す刻印が形成されていることにより、パッケージ個片化後でもＸ線検査等で刻印を確認することができ、樹脂成形金型８のキャビティ８ｃを特定することができる。さらに、リードフレーム５におけるデバイス領域５ｐの位置（パッケージ位置）も特定することができる。
これによって、ＱＦＮ（半導体装置）１の組み立てで不具合が発生した際には、外観検査において不具合のあるＱＦＮ１を選別することが可能になり、ＱＦＮ１の組み立てにおける品質管理を向上させることができる。また、不具合が発生したＱＦＮ１の各工程での履歴や傾向を確認することができる。
また、刻印がディンプル５ｈであることにより、マーキングとは異なって簡単に消えることもなく、かつＸ線を用いて透過することでパッケージ個片化後でも封止体３や半導体チップ２の上からでも容易に認識することができる。
また、ダイパッド５ｄの上面５ｅのチップ下部の領域（半導体チップ２の裏面２ｂに対応した領域）に複数のディンプル５ｈが形成されていることで、ダイボンド材がディンプル内に埋め込まれるため、ダイボンド材とダイパッド５ｄとの密着性を向上させることができる。ダイボンド材が銀ペースト等のペースト材４を使用している場合には、より有効である。
また、刻印がディンプル（窪み）５ｈであり、このディンプル５ｈがエッチング加工によって形成されていることにより、リードフレーム５のリードパターン形成時にディンプル５ｈも同じ工程で容易に形成することができる。
さらに、刻印がディンプル５ｈとしてエッチング加工によって形成されていることにより、デバイス領域５ｐごとに刻印のパターンが異なっていてもマスクパターンでそれらを形成することができ、スタンピングに比べて容易に個々のＱＦＮ１の刻印を形成することができる。
また、ＱＦＮ１における吊りリード５ｇがハーフエッチング加工によって薄く形成されていることにより、吊りリード５ｇの加工においてもリードパターン形成時に同じ工程で容易に加工を行うことができる。
次に、本実施の形態１のＱＦＮ１の組み立てについて説明する。
図５は図１に示す半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図６は図５に示すＢ部の構造を拡大して示す拡大平面図、図７は図６に示すＡ−Ａ線に沿って切断した構造を示す断面図、図８は図５に示すリードフレームにおけるディンプル加工時のエッチング前の状態を示す断面図である。さらに、図９は図５に示すリードフレームにおけるディンプル加工時のエッチングマスク搭載時の状態を示す断面図、図１０は図５に示すリードフレームにおけるディンプル加工時のエッチング時の状態を示す断面図、図１１は図５に示すリードフレームにおけるディンプル加工後の状態を示す断面図である。
また、図１２は図１に示す半導体装置の組み立てにおけるポリイミドテープ貼り付け時の構造の一例を示す断面図、図１３は図１に示す半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す断面図、図１４は図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す断面図、図１５は図１に示す半導体装置の組み立ての樹脂封止工程における金型クランプ時の構造の一例を示す部分断面図である。
さらに、図１６は図１に示す半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す断面図、図１７は図１に示す半導体装置の組み立ての樹脂封止工程におけるポリイミドテープ剥がし時の構造の一例を示す断面図、図１８は図１に示す半導体装置の組み立てにおけるレーザマーキング時の構造の一例を示す断面図、図１９は図１に示す半導体装置の組み立てにおけるパッケージダイシング時の構造の一例を示す断面図である。
本実施の形態１のＱＦＮ１は、ＭＡＰ方式を採用して組み立てる半導体装置である。したがって、図５に示すように、リードフレーム５は、複数のデバイス領域５ｐがマトリクス配置で形成されて成るモールド領域５ｎを有しており、このリードフレーム５を用いて、複数のデバイス領域５ｐを図１５に示すように樹脂成形金型８の１つのキャビティ８ｃで覆った状態で樹脂モールディングして一括封止体９（図１６参照）を成形した後、一括封止体９とリードフレーム５を一緒に切断してパッケージの個片化を行って製造するものである。
図５は、３つのモールド領域５ｎを有するリードフレーム５の構造を示すものであり、それぞれのモールド領域５ｎには、５個×５個＝２５個のデバイス領域５ｐがマトリクス配置で設けられている。例えば、図５のＢ部が１つのデバイス領域５ｐを示しており、その詳細パターンが図６及び図７に示されている。
図６及び図７に示すように、ダイパッド５ｄの上面５ｅには複数のディンプル５ｈが格子状配列で形成されているとともに、その最外周には、パッケージ（デバイス領域５ｐ）の位置情報やキャビティ８ｃの位置情報等を表す刻印が、ディンプル５ｈの間引きパターン５ｉとして形成されている。なお、複数のディンプル５ｈは、エッチング加工によって形成されたものである。
また、図５に示すように、リードフレーム５には、各モールド領域５ｎを支持する外枠である枠部５ｊと、この枠部５ｊに形成された複数のガイド用孔５ｋとが設けられている。
ここで、刻印の一例の表示内容について説明すると、図６のＬ部においては下から３番目のディンプル５ｈが間引かれて形成されていない。この場合、「図５のＹ方向において下から３番目のパッケージ位置」を意味する。また、図６のＭ部では、向かって左から４番目のディンプル５ｈが間引かれて形成されていない。この場合、「図５のＸ方向において向かって左から４番目のパッケージ位置」を意味する。さらに、図６のＮ部では、向かって右から３番目のディンプル５ｈが間引かれて形成されていない。この場合、「図５の向かって右から３番目のキャビティ」を意味する。
つまり、図６に示されたディンプル５ｈの間引きパターン５ｉのＬ部、Ｍ部及びＮ部の情報を、図５に示す１枚のリードフレーム５に対応させると、Ｎ部の表示による右から３番目のキャビティに対応するモールド領域５ｎにおいて、Ｍ部の表示によるＸ方向に左から４番目のパッケージ位置（デバイス領域５ｐ）で、かつＬ部の表示によるＹ方向に下から３番目のパッケージ位置（デバイス領域５ｐ）となり、図５のＢ部のデバイス領域５ｐ（パッケージ位置）を表していることになる。
なお、リードフレーム５を形成する図８に示すフレーム基材５ｒは、例えば、銅合金から成り、その厚さは、例えば、０．１５ｍｍ〜０．２ｍｍ程度である。
次に、リードフレーム５を形成する際のフレーム基材５ｒに対するエッチング加工について説明する。すなわち、リードフレーム５を形成するエッチング加工では、リードフレーム５の各リード５ａや吊りリード５ｇ、および吊りリード５ｇのハーフエッチング、さらにはダイパッド５ｄ等を加工するとともに、同時に、ダイパッド５ｄ上の複数のディンプル５ｈも形成する。
まず、図８及び図９に示すように、フレーム基材５ｒ上に所望のパターン７ａが形成されたエッチングマスク７を配置する。続いて、図１０に示すように、エッチングマスク７の上方から所定のエッチング液１０を塗布してエッチング加工を行う。
これにより、フレーム基材５ｒにおいてエッチング液１０が付着した箇所は削られ、リードパターン等が形成されるとともに、図１１に示すように複数のディンプル５ｈも形成される。すなわち、本エッチング加工では、所望のリードパターンと刻印である複数のディンプル５ｈと、チップ下部に配置される複数のディンプル５ｈを同時に形成することができる。
次に、パッケージ（ＱＦＮ１）の組み立てを説明する。
まず、ダイパッド５ｄと、ダイパッド５ｄの周囲に配置された複数のリード５ａとを含むデバイス領域５ｐがマトリクス配置で複数形成され、かつダイパッド５ｄの上面５ｅに刻印が形成された図５に示すリードフレーム５を準備する。複数のディンプル５ｈは、図６に示すように、ダイパッド５ｄの上面５ｅに格子状配置で形成されており、そのうち、最外周に刻印としてディンプル５ｈによる間引きパターン５ｉが形成されている。なお、複数のディンプル５ｈは、エッチング加工によって形成されたものである。
つまり、リードフレーム５は、ダイパッド５ｄの上面５ｅに複数のディンプル５ｈが格子状配列で形成され、さらに、刻印として間引きパターン５ｉを形成する最外周のディンプル５ｈと、それ以外のチップ裏面に対応した領域の複数のディンプル５ｈと、各リードパターンとがエッチング加工によって同時に（同一の工程で）形成されて成るものである。
その後、図１２に示すように、リードフレーム５の裏面（ダイパッド５ｄの下面５ｆと同じ側の面）にポリイミドテープ１１を貼り付ける。このポリイミドテープ１１は、樹脂モールディング時の封止用樹脂のダイパッド５ｄの下面５ｆやリード裏面への回り込みを阻止するものであり、少なくともダイボンディングを行う前にリードフレーム５に貼り付ける。
その後、図１３に示すようにダイボンディングを行う。ここでは、図５に示すリードフレーム５の各モールド領域５ｎの複数のダイパッド５ｄそれぞれの上面５ｅにダイボンド材を介して半導体チップ２を搭載する。なお、前記ダイボンド材は、銀ペースト等のペースト材４である。
また、ダイパッド５ｄの上面５ｅにペースト材４を塗布する際には、図２に示すように、刻印としての最外周のディンプル５ｈが、ペースト材４の塗布領域５ｑより外側の位置となるようにペースト材４を塗布する。
これにより、半導体チップ２の裏面２ｂとダイパッド５ｄの上面５ｅとをペースト材４を介して固着する。その際、ダイパッド５ｄの上面５ｅには、半導体チップ２の裏面２ｂに対応した領域に複数のディンプル５ｈが形成されているため、ペースト材４を複数のディンプル５ｈに埋め込ませることができ、ペースト材４とダイパッド５ｄの密着性を向上させることができる。
その後、図１４に示すようにワイヤボンディングを行う。ここでは、図２に示すように、ダイパッド５ｄ上に搭載された複数の半導体チップ２の表面電極である電極パッド２ｃとリード５ａとを導電性ワイヤ６によって電気的に接続する。なお、導電性ワイヤ６は、例えば、金線である。
その後、図１５に示す樹脂モールディングを行う。ここでは、ワイヤボンディング済みのリードフレーム５における複数のデバイス領域５ｐ（図５参照）を樹脂成形金型８の１つのキャビティ８ｃで覆って樹脂封止して図１６に示す一括封止体９を形成する。
樹脂モールディング時には、樹脂成形金型８の下金型８ｂ上にワイヤボンディング済みのリードフレーム５を配置し、その後、下金型８ｂと上金型８ａをクランプする。これにより、図１５に示すように１つのキャビティ８ｃで複数のデバイス領域５ｐ（図５参照）を覆った状態で、かつリードフレーム５に貼り付けられたポリイミドテープ１１を下金型８ｂの金型面に密着させた状態で樹脂封止を行う。この状態でキャビティ８ｃ内に封止用樹脂を供給し、図１６に示す一括封止体９を形成する。なお、前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂等である。
このようにリードフレーム５に貼り付けられたポリイミドテープ１１を下金型８ｂの金型面に密着させた状態で樹脂モールディングを行うことで、樹脂モールディング時の封止用樹脂のダイパッド５ｄの下面５ｆやリード裏面への回り込みを阻止することができ、封止用樹脂がダイパッド５ｄの下面５ｆやリード裏面に付着することを防止できる。
前記封止用樹脂の充填完了後、前記封止用樹脂を熱硬化させて一括封止体９を形成する。また、一括封止体９形成完了後、図１７に示すようにリードフレーム５からポリイミドテープ１１を剥がす。
その後、図１８に示すマーキングを行う。ここでは、例えば、レーザ１２を用いてマーキングを行う。すなわち、レーザ１２を一括封止体９の表面に照射し、一括封止体９の表面にマークを付す。なお、ここで付すマークは、例えば、製品の名称やロット番号等である。
その後、図１９に示すパッケージ個片化を行う。ここでは、ダイシングによって一括封止体９を切断・分割して個々の半導体装置（ＱＦＮ１）に個片化する。その際、まず、一括封止体９の天面にダイシングテープ１３を貼り付け、表裏を反転させてリードフレーム５側を上方に向け、この状態でダイシング用のブレード１４をリードフレーム５上から進入させてリードフレーム５と一括封止体９をブレード１４によって切断・分離してパッケージの個片化を行う。
以上により、図１〜図４に示すＱＦＮ１の組み立て完了となる。
本実施の形態１のＱＦＮ１の製造方法によれば、ダイパッド５ｄの上面５ｅにパッケージの位置情報やキャビティ８ｃの位置情報等を表す刻印が、ディンプル５ｈによる間引きパターン５ｉとして形成されていることにより、パッケージ個片化後であってもＸ線検査等でディンプル５ｈの間引きパターン５ｉを確認することができる。
これにより、樹脂成形金型８のキャビティ８ｃを特定することができる。さらに、リードフレーム５におけるデバイス領域５ｐの位置（パッケージ位置）も特定することができる。
その結果、ＱＦＮ（半導体装置）１の組み立てで不具合が発生した際には、外観検査において不具合のあるＱＦＮ１を選別することが可能になり、ＱＦＮ１の組み立てにおける品質管理を向上させることができる。また、不具合が発生したＱＦＮ１の各工程での履歴や傾向を確認することができる。これにより、不具合の原因を追求することが容易に行えるようになる。
また、リードフレーム５のダイパッド５ｄに形成された刻印がディンプル５ｈの間引きパターン５ｉによって形成されており、かつこのディンプル５ｈがエッチング加工で形成されていることにより、リードフレーム５の加工において、各リード５ａやダイパッド５ｄ等のリードパターンをエッチング加工で形成する際に、同じエッチング加工で複数のディンプル５ｈもいっしょに形成することができる。
すなわち、リードフレーム形成時のエッチング加工で複数のディンプル５ｈも同時に形成することができ、特別な工程を加えることなく刻印を容易に形成することができる。
（実施の形態２）
図２０は本発明の実施の形態２の半導体装置における刻印の形状の一例を示す平面図、図２１は本発明の実施の形態２の変形例の半導体装置における刻印の形状を示す平面図である。
図２０に示す本実施の形態２の半導体装置は、実施の形態１のＱＦＮ１と同様のＱＦＮ１５であるが、ＱＦＮ１との相違点は、ダイパッド５ｄに形成された刻印を表すディンプル５ｈが、図４に示す間引きパターン５ｉではなく、並べられた純粋なディンプル列で表されていることと、ダイパッド５ｄのチップ裏面に対応した領域にはディンプル５ｈが形成されていないことである。
つまり、刻印用ディンプル５ｓのみがディンプル列を形成して設けられており、それ以外のディンプル５ｈは一切形成されていない。その際、ＱＦＮ１と同様に複数の刻印用ディンプル５ｓは、ダイパッド５ｄの半導体チップ２より外側の位置に形成されていることが好ましいが、ダイパッド５ｄのチップ裏面に対応する領域に形成されていてもよい。
例えば、図２０に示すダイパッド５ｄの刻印では、Ｐ部、Ｑ部はそれぞれフレーム上でのパッケージ位置情報（図１５に示す樹脂成形金型８のキャビティ８ｃ内における半導体装置の位置情報）を表しており、Ｒ部はキャビティ情報を表している。
まず、Ｐ部においては下から３番目まで刻印用ディンプル５ｓが形成されている。この場合、図５に示すリードフレーム５で、「Ｙ方向において下から３番目」のパッケージ位置を意味する。また、図２０のＱ部では、向かって左から４番目まで刻印用ディンプル５ｓが形成されている。この場合、図５では、「Ｘ方向において向かって左から４番目のパッケージ位置」を意味する。さらに、図２０のＲ部では、向かって右から３番目まで刻印用ディンプル５ｓが形成されている。この場合、「向かって右から３番目のキャビティ」を意味する。
つまり、図２０に示された刻印用ディンプル５ｓのＰ部、Ｑ部及びＲ部の情報を、図５に示す１枚のリードフレーム５に対応させると、Ｒ部の表示による右から３番目のキャビティに対応するモールド領域５ｎにおいて、Ｑ部の表示によるＸ方向に左から４番目のパッケージ位置（デバイス領域５ｐ）で、かつＰ部の表示によるＹ方向に下から３番目のパッケージ位置（デバイス領域５ｐ）となり、図４と同様に、図５のＢ部のデバイス領域５ｐ（パッケージ位置）を表していることになる。
したがって、本実施の形態２のＱＦＮ１５においても、ダイパッド５ｄの上面５ｅにパッケージの位置情報やキャビティ８ｃの位置情報等を表す刻印用ディンプル５ｓが形成されていることにより、パッケージ個片化後でもＸ線検査等で刻印を確認することができ、樹脂成形金型８のキャビティ８ｃを特定することができる。さらに、リードフレーム５におけるデバイス領域５ｐの位置（パッケージ位置）も特定することができる。
これによって、ＱＦＮ（半導体装置）１５の組み立てで不具合が発生した際には、外観検査において不具合のあるＱＦＮ１５を選別することが可能になり、ＱＦＮ１５の組み立てにおける品質管理を向上させることができる。また、不具合が発生したＱＦＮ１５の各工程での履歴や傾向を確認することができる。
本実施の形態２のＱＦＮ１５のその他の構造とその他の効果については、実施の形態１のＱＦＮ１と同様であるため、その重複説明は省略する。
次に、本実施の形態２の変形例について説明する。
図２１に示す本実施の形態２の変形例の半導体装置は、実施の形態１のＱＦＮ１と同様のＱＦＮ１６であるが、ＱＦＮ１との相違点は、ダイパッド５ｄに形成された刻印が記号（例えば、英数字）５ｔによって表されていることと、ダイパッド５ｄのチップ裏面に対応した領域には、ＱＦＮ１５と同様にディンプル５ｈが形成されていないことである。
つまり、刻印が英数字等の記号５ｔで表され、その際、ＱＦＮ１と同様に複数の記号５ｔは、ダイパッド５ｄの半導体チップ２より外側の位置に形成されていることが好ましいが、ダイパッド５ｄのチップ裏面に対応する領域に形成されていてもよい。
例えば、図２１に示すダイパッド５ｄの刻印（記号５ｔ）では、Ｓ部、Ｔ部はそれぞれフレーム上でのパッケージ位置情報（図１５に示す樹脂成形金型８のキャビティ８ｃ内における半導体装置の位置情報）を表しており、Ｕ部はキャビティ情報を表している。
まず、Ｓ部においては下から１，２，３まで記号５ｔが付されている。この場合、図５に示すリードフレーム５で、「Ｙ方向において下から３番目のパッケージ位置」を意味する。また、図２１のＴ部では、向かって左から１，２，３，４まで記号５ｔが付されている。この場合、図５では、「Ｘ方向において向かって左から４番目のパッケージ位置」を意味する。さらに、図２１のＵ部では、向かって右から１，２，３まで記号５ｔが付されている。この場合、「向かって右から３番目のキャビティ」を意味する。
つまり、図２１に示された刻印（記号５ｔ）のＳ部、Ｔ部及びＵ部の情報を、図５に示す１枚のリードフレーム５に対応させると、Ｕ部の表示による右から３番目のキャビティに対応するモールド領域５ｎにおいて、Ｔ部の表示によるＸ方向に左から４番目のパッケージ位置（デバイス領域５ｐ）で、かつＳ部の表示によるＹ方向に下から３番目のパッケージ位置（デバイス領域５ｐ）となり、図４と同様に、図５のＢ部のデバイス領域５ｐ（パッケージ位置）を表していることになる。
したがって、本実施の形態２の変形例のＱＦＮ１６においても、ダイパッド５ｄの上面５ｅにパッケージの位置情報やキャビティ８ｃの位置情報等を表す刻印（記号５ｔ）が形成されていることにより、パッケージ個片化後でもＸ線検査等で刻印を確認することができ、樹脂成形金型８のキャビティ８ｃを特定することができる。さらに、リードフレーム５におけるデバイス領域５ｐの位置（パッケージ位置）も特定することができる。
これによって、ＱＦＮ（半導体装置）１６の組み立てで不具合が発生した際には、外観検査において不具合のあるＱＦＮ１６を選別することが可能になり、ＱＦＮ１６の組み立てにおける品質管理を向上させることができる。また、不具合が発生したＱＦＮ１６の各工程での履歴や傾向を確認することができる。
本実施の形態２のＱＦＮ１６のその他の構造とその他の効果については、実施の形態１のＱＦＮ１と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、半導体装置がＱＦＮの場合を説明したが、前記半導体装置は、リードフレームを用いるとともに、ＭＡＰ方式を採用して組み立てられ、かつダイパッド５ｄにディンプル５ｈや記号５ｔからなる刻印が形成された半導体装置であれば、ＱＦＮ以外のＳＯＮ（Small Outline Non-leaded Package) 等であってもよい。
また、１枚のリードフレーム５に形成されるモールド領域５ｎの数は、３個に限らず、少なくとも１個あればよく、すなわち何個であってもよい。
本発明は、ＭＡＰ方式を採用した半導体装置の組み立てに好適である。
１ ＱＦＮ（半導体装置）
２ 半導体チップ
２ａ 主面
２ｂ 裏面
２ｃ 電極パッド（表面電極）
３ 封止体
３ａ 裏面
３ｂ 側面
４ ペースト材（ダイボンド材）
５ リードフレーム
５ａ リード
５ｂ インナ部
５ｃ アウタ部
５ｄ ダイパッド（チップ搭載部）
５ｅ 上面
５ｆ 下面
５ｇ 吊りリード
５ｈ ディンプル
５ｉ 間引きパターン（刻印）
５ｊ 枠部
５ｋ ガイド用孔
５ｍ 切断面
５ｎ モールド領域
５ｐ デバイス領域
５ｑ 塗布領域
５ｒ フレーム基材
５ｓ 刻印用ディンプル
５ｔ 記号（刻印）
６ 導電性ワイヤ
７ エッチングマスク
７ａ パターン
８ 樹脂成形金型
８ａ 上金型
８ｂ 下金型
８ｃ キャビティ
９ 一括封止体
１０ エッチング液
１１ ポリイミドテープ
１２ レーザ
１３ ダイシングテープ
１４ ブレード
１５，１６ ＱＦＮ（半導体装置）

Claims (12)

  1. 主面と、前記主面の反対側の裏面とを備え、前記主面に複数の表面電極が形成された半導体チップと、
    前記半導体チップがダイボンド材を介して搭載された上面と、前記上面の反対側の下面とを備えたチップ搭載部と、
    複数のリードと前記半導体チップの前記複数の表面電極とをそれぞれ電気的に接続する複数の導電性ワイヤと、
    前記半導体チップと前記複数の導電性ワイヤとを樹脂封止する封止体と、
    を有し、
    前記複数のリードのそれぞれの一部は、前記封止体の裏面から露出し、
    前記チップ搭載部の前記上面には、第1方向に沿って、かつ、間引き部分を有するように、複数の第１ディンプルが形成され、
    前記間引き部分および前記複数の第１ディンプルにより半導体装置の位置情報を示している、半導体装置。
  2. 請求項１記載の半導体装置において、前記複数の第１ディンプルのうち、前記第1方向に沿って互いに隣り合い、かつ、その間に前記間引き部分を有する第１ディンプルの間隔は、前記複数の第１ディンプルのうち、前記第1方向に沿って互いに隣り合う第１ディンプルの間隔よりも大きい、半導体装置。
  3. 請求項２記載の半導体装置において、前記第1方向に沿った前記間引き部分の大きさは、前記複数の第１ディンプルのそれぞれの直径よりも大きい、半導体装置。
  4. 請求項３記載の半導体装置において、前記半導体チップの平面形状は、ほぼ四角形から成り、
    前記第1方向は、前記半導体チップの辺に沿う方向である、半導体装置。
  5. 請求項1または４に記載の半導体装置において、前記複数の第１ディンプルのそれぞれは、刻印である、半導体装置。
  6. 請求項５記載の半導体装置において、前記ダイボンド材は、ペースト材であり、
    複数の第２ディンプルが、前記チップ搭載部の前記上面の前記ペースト材に覆われている領域に形成されている、半導体装置。
  7. 請求項６記載の半導体装置において、前記間引き部分は、前記チップ搭載部の前記上面の前記ペースト材に覆われていない領域に配置されている、半導体装置。
  8. （ａ）チップ搭載部と複数のリードとを含むデバイス領域が複数形成されたリードフレームを準備する工程と、
    （ｂ）前記チップ搭載部の上面にダイボンド材を介して半導体チップを搭載する工程と、
    （ｃ）前記半導体チップの複数の表面電極と前記複数のリードとをそれぞれ複数の導電性ワイヤによって電気的に接続する工程と、
    （ｄ）複数の前記デバイス領域を樹脂成形金型の１つのキャビティで覆って樹脂封止し、一括封止体を形成する工程と、
    （ｅ）前記一括封止体を個々の半導体装置に個片化する工程と、
    を有し、
    前記（ａ）工程で準備する前記リードフレームの前記チップ搭載部の前記上面には、第１方向に沿って、かつ、間引き部分を有するように、複数のディンプルが形成されており、
    前記間引き部分および前記複数のディンプルにより前記リードフレームにおける前記デバイス領域の位置情報を示している、半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、前記複数のディンプルは、エッチング加工によって形成されている、半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、前記複数のディンプルのうち、前記第１方向に沿って互いに隣り合い、かつ、その間に前記間引き部分を有するディンプルの間隔は、前記複数のディンプルのうち、前記第1方向に沿って互いに隣り合うディンプルの間隔よりも大きい、半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、前記第1方向に沿った前記間引き部分の大きさは、前記複数のディンプルのそれぞれの直径よりも大きい、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、前記半導体チップの平面形状は、ほぼ四角形から成り、
    前記第1方向は、前記半導体チップの辺に沿う方向である、半導体装置の製造方法。
JP2010127422A 2010-06-03 2010-06-03 半導体装置及びその製造方法 Expired - Fee Related JP5613463B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010127422A JP5613463B2 (ja) 2010-06-03 2010-06-03 半導体装置及びその製造方法
US13/118,401 US8373258B2 (en) 2010-06-03 2011-05-28 Semiconductor device and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010127422A JP5613463B2 (ja) 2010-06-03 2010-06-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011253972A JP2011253972A (ja) 2011-12-15
JP5613463B2 true JP5613463B2 (ja) 2014-10-22

Family

ID=45063837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010127422A Expired - Fee Related JP5613463B2 (ja) 2010-06-03 2010-06-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8373258B2 (ja)
JP (1) JP5613463B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227445A (ja) 2011-04-21 2012-11-15 Renesas Electronics Corp 半導体装置及びその製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014203861A (ja) 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
DE102014008587B4 (de) 2014-06-10 2022-01-05 Vitesco Technologies GmbH Leistungs-Halbleiterschaltung
US9679831B2 (en) * 2015-08-13 2017-06-13 Cypress Semiconductor Corporation Tape chip on lead using paste die attach material
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6603538B2 (ja) * 2015-10-23 2019-11-06 新光電気工業株式会社 リードフレーム及びその製造方法
TWM531057U (zh) * 2016-08-09 2016-10-21 Chang Wah Technology Co Ltd 預成形封裝導線架
US9911684B1 (en) * 2016-08-18 2018-03-06 Semiconductor Components Industries, Llc Holes and dimples to control solder flow
US10290608B2 (en) 2016-09-13 2019-05-14 Allegro Microsystems, Llc Signal isolator having bidirectional diagnostic signal exchange
WO2018074035A1 (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
CN111033245B (zh) * 2017-10-23 2022-08-05 东丽株式会社 树脂成形品的检查方法和制造方法、树脂成形品的检查装置和制造装置
DE102019110191A1 (de) * 2019-04-17 2020-10-22 Infineon Technologies Ag Package aufweisend einen Identifizierer auf und/oder in einem Träger
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission
JP7377092B2 (ja) * 2019-12-16 2023-11-09 Ｔｏｗａ株式会社 統計データ生成方法、切断装置及びシステム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178342U (ja) * 1987-05-12 1988-11-18
US5952711A (en) * 1996-09-12 1999-09-14 Wohlin; Leslie Theodore Lead finger immobilization apparatus
JP2000150722A (ja) * 1998-11-13 2000-05-30 Hitachi Maxell Ltd 半導体装置及びこれを用いた積層型半導体装置
JP2001127236A (ja) * 1999-10-28 2001-05-11 Mitsumi Electric Co Ltd Ｉｃパッケージ
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
JP2003124365A (ja) * 2001-10-18 2003-04-25 Oki Electric Ind Co Ltd 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
TWI257693B (en) * 2003-08-25 2006-07-01 Advanced Semiconductor Eng Leadless package
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
JP4948035B2 (ja) 2006-05-22 2012-06-06 ルネサスエレクトロニクス株式会社 樹脂封止型半導体装置の製造方法
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
JP5144294B2 (ja) * 2008-02-06 2013-02-13 オンセミコンダクター・トレーディング・リミテッド リードフレームおよびそれを用いた回路装置の製造方法
US7821113B2 (en) * 2008-06-03 2010-10-26 Texas Instruments Incorporated Leadframe having delamination resistant die pad
JP2010062365A (ja) * 2008-09-04 2010-03-18 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8373258B2 (en) 2013-02-12
JP2011253972A (ja) 2011-12-15
US20110298116A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5613463B2 (ja) 半導体装置及びその製造方法
US6841414B1 (en) Saw and etch singulation method for a chip package
US6229200B1 (en) Saw-singulated leadless plastic chip carrier
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US7993980B2 (en) Lead frame, electronic component including the lead frame, and manufacturing method thereof
US7846774B2 (en) Multiple row exposed leads for MLP high density packages
US7808084B1 (en) Semiconductor package with half-etched locking features
JP6603538B2 (ja) リードフレーム及びその製造方法
US8115288B2 (en) Lead frame for semiconductor device
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP3634757B2 (ja) リードフレーム
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP5701579B2 (ja) 半導体装置の製造方法
WO2017203928A1 (ja) リードフレームの製造方法、電子装置の製造方法、および電子装置
JP2006269719A (ja) 電子装置
JP2015060876A (ja) 半導体装置の製造方法
JP2004022981A (ja) 半導体装置およびその製造方法
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JP2010004080A (ja) 樹脂封止型半導体装置及びその製造方法
JP4835449B2 (ja) 半導体装置
US10217697B2 (en) Semiconductor device and lead frame with high density lead array
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP2002110879A (ja) 樹脂封止型半導体装置
JP5911615B2 (ja) リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5613463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees