JP5701579B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5701579B2 JP5701579B2 JP2010259314A JP2010259314A JP5701579B2 JP 5701579 B2 JP5701579 B2 JP 5701579B2 JP 2010259314 A JP2010259314 A JP 2010259314A JP 2010259314 A JP2010259314 A JP 2010259314A JP 5701579 B2 JP5701579 B2 JP 5701579B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- manufacturing
- cover sheet
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
特許文献1では、リードフレームの裏面(実装面)にカバーシート(テープ)を貼着することにより樹脂封止を行う際に樹脂がリードフレームの裏面に付着するのを防止している。
しかしながら、特許文献1には、カバーシートの貼り付け位置を短時間で確認するための方法について開示がない。
従って、カバーシートの貼り付け位置の確認を短時間でかつ正確に行うための技術が必要であった。
本発明は、かかる事情に鑑みてなされるもので、リードフレームにカバーシートが貼付された位置を確認するための確認マークを設けたリードフレームを用いた半導体装置の製造方法を提供することを目的とする。
前記リードフレームの裏面に前記カバーシートを貼着し、該リードフレームに貼着された該カバーシートの位置が正規位置であることを前記確認マークによって検知した後に、前記素子搭載部に搭載された半導体素子を樹脂封止する。
特に、本発明に係る半導体装置の製造方法は、リードフレームに、裏面に、貼着されたカバーシートの縁線の位置を確認する確認マークが設けられているので、カバーシートが正規位置(貼付目標領域)に貼り付けられているか否かを容易かつ確実に確認することができる。
図1(A)、(B)、図2(A)、図3(A)、(B)、図4(D)に示すように、本発明の第1の実施の形態に係る半導体装置の製造方法に使用するリードフレーム10は、半導体装置40を製造するために用いられ、半導体素子11が搭載される素子搭載部12を中央に、導体接続端子13を素子搭載部12の周囲に備える単位リードフレーム15が縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシート28が貼着される。
以下、これらについて詳細に説明する。
リードフレーム10は、半導体素子11がそれぞれ搭載される複数の単位リードフレーム15が多列又は単列に配置されて構成されるフレーム群16を単数又は複数有し、各フレーム群16の周囲には中枠17が設けられている。
なお、図1(A)、(B)には、単位リードフレーム15を多列に配置した例を記載しているが、単位リードフレーム15は単列に配置されていてもよい。
フレーム群16の周囲に設けられた中枠17は、リードフレーム10の長手方向に沿って一列に並んでいる。一列に並んだ中枠17の周囲に設けられたリードフレーム10の外枠18には、リードフレーム10の長手方向に沿う直線部にリードフレーム10の位置決めを行うために用いられる複数のパイロット孔19が設けられている。
導体接続端子13の表裏にはそれぞれめっき層からなる端子部21、21aが形成され、導体接続端子13は、図4(D)に示す半導体装置40において、表面側の端子部21に接触するボンディングワイヤ22を介して半導体素子11に電気接続される。
なお、図2(A)がリードフレーム10の裏面を上側にして描かれているのに対し、図3(B)及び図4(A)〜(D)はリードフレーム10、リードフレーム材14及び半導体装置40の裏面を下側にして描かれている。
枠リード23及び支持リード23aは共にリードフレーム材14の裏面をハーフエッチングすることによって形成されている。
なお、図3(A)、(B)において、ハッチングで描いている部分がリードフレーム材14の裏面をハーフエッチングして形成した箇所である。
また、導体接続端子13の裏面側にある端子部21aは、半導体装置40において、導体接続端子13の、外部と電気的に接続される部位となる(図4(D)参照)。
単位リードフレーム15は、素子搭載部12、導体接続端子13、枠リード23及び支持リード23aを除いた部分が表面側から裏面側まで貫通した状態になっている。このため、リードフレーム10の表面側を樹脂封止する工程(図4(C)参照)で樹脂27が半導体装置40の外部との接続箇所(即ち端子部21a及び素子搭載部12の裏面)に流れるのを防ぐため、樹脂封止の前工程(図4(B)参照)で樹脂漏れを防止するカバーシート28がリードフレーム10の裏面に貼り付けられる。
カバーシート28は、例えばポリイミドから形成され、リードフレーム10より幅狭の矩形状(本実施の形態では長方形)のテープであり、リードフレーム10の裏面に貼着される面には粘着液が塗付されている。
貼付目標領域29はカバーシート28より大きく、カバーシート28は、全体がリードフレーム10裏面の貼付目標領域29内に収まる位置(正規位置)に貼り付けられることによって、全部のフレーム群16を覆うことができる。
窪み30は、リードフレーム材14の面取りされた4隅近傍をプレス加工あるいはハーフエッチング(即ちエッチング加工)することによって、リードフレーム10の4つの角部で、貼付目標領域29に貼着されたカバーシート28の対向する縁線と平面視して交差する位置にそれぞれ設けられている。
本実施の形態では、図1(A)、(B)に示すように窪み30は平面視して矩形であるが、その他の形状、例えば円形や三角形等であってもよい。そして、確認マークはリードフレーム10の裏面に形成された窪みに限定されず、図2(B)に示すように、プレス加工、エッチング加工等により形成された貫通孔30aにすることもできる。
貼付目標領域29は、リードフレーム10より幅狭(即ち短辺がリードフレーム10の短辺より短く)で長辺(縁線)がリードフレーム10の長辺と同じあるいは短い長さの長方形の領域である。
人(あるいは位置検出カメラ)は、カバーシート28が貼着されたリードフレーム10の4つの角部を視認(位置検出カメラの場合は、撮像)することにより、カバーシート28の貼着位置を確認可能である。
また、カバーシート28は、リードフレーム10と異なる色彩を備え、人あるいは位置検出カメラがリードフレーム10に貼り付けられたカバーシート28を簡単に検知できるようにしている。本実施の形態では、リードフレーム10が銀色であるのに対し、カバーシート28は半透明の黄色である。
この半導体装置の製造方法は、リードフレーム10を用いて図4(D)に示す半導体装置40を製造するための製造方法である。この製造方法は、図4(A)〜(D)に示すように、リードフレーム10の裏面にカバーシート28を貼着し、リードフレーム10に貼着されたカバーシート28の位置が正規位置であることを窪み30によって検知した後に、素子搭載部12に搭載された半導体素子11を樹脂封止するものである。以下、本製造方法を詳細に説明する。
窪み30等が形成されたリードフレーム材14に対して、裏面側からのハーフエッチングによる枠リード23及び支持リード23aの形成と、プレス加工あるいはエッチング加工等による素子搭載部12及び導体接続端子13の形成を行い、リードフレーム10を完成する(図4(A)参照)。
次に、リードフレーム10の裏面にカバーシート28を貼り付けた後に、半導体素子11を素子搭載部12に搭載し、ボンディングワイヤ22によって半導体素子11と導体接続端子13を電気的に接続する(図4(B)参照)。
一方、カバーシート28が貼付目標領域29に貼着されていないことを確認した場合には、リードフレーム10に樹脂封止処理をすることなくそのリードフレーム10を半導体装置の製造ラインから退避させる。
樹脂封止がなされたリードフレーム10の裏面からカバーシート28を取り除いた後、枠リード23を切断線として個片化を行って、半導体装置40を完成する(図4(D)参照)。
図5(A)、(B)に示すように、リードフレーム50は、カバーシート28の貼付目標領域51を示す複数の窪み52(確認マークの一例)が、個片化によって半導体装置40を製造する際の切断位置を示す目印も兼ねている。
リードフレーム50の一側に配置された複数の窪み52には、その窪み52のそれぞれに対向する位置でリードフレーム50の他側に配置された窪み52が対応しており、この対応する組の窪み52を結ぶ線上は、個片化工程で切断線となる。
本実施の形態では、窪みの全部が貼付目標領域51と、個片化によって半導体装置40を製造する際の切断位置とを示す目印として機能しているが、貼付目標領域51及び切断位置を示す窪みと貼付目標領域51のみを示す窪みとをそれぞれリードフレームに設けることもできる。
なお、リードフレーム50に設けられる確認マークは、窪みでなく貫通孔であってもよい。
また、本発明の第2の実施の形態に係る半導体素子の製造方法は、第1の実施の形態に係る半導体素子の製造方法に対して、リードフレーム材14に形成する窪みの形状及び位置が異なっているが、その他の工程は、第1の実施の形態に係る半導体素子の製造方法と同じである。
例えば、窪みは、素子搭載部及び導体接続端子を形成した後で、かつカバーシートをリードフレームに貼着する前に形成してもよい。
また、リードフレームの表裏を反対にしてもよく、この場合、カバーシートはリードフレームの表面に貼着され、半導体素子が搭載されるリードフレームの裏面に樹脂封止がなされる。
Claims (5)
- 中央に素子搭載部を、表裏に端子部が形成された導体接続端子を前記素子搭載部の周囲に備える単位リードフレームが、縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシートが貼着され、しかも、裏面には、貼着された前記カバーシートの縁線の位置を確認する確認マークが設けられているリードフレームを用いて製造する半導体装置の製造方法において、
前記リードフレームの裏面に前記カバーシートを貼着し、該リードフレームに貼着された該カバーシートの位置が正規位置であることを前記確認マークによって検知した後に、前記素子搭載部に搭載された半導体素子を樹脂封止することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記リードフレームは矩形状、前記カバーシートは前記リードフレームより幅狭の矩形状であって、前記確認マークは、前記カバーシートの対向する縁線と交差する位置に設けられていることを特徴とする半導体装置の製造方法。
- 請求項1又は2記載の半導体装置の製造方法において、前記リードフレームの4つの角部に前記確認マークを有することを特徴とする半導体装置の製造方法。
- 請求項1又は2記載の半導体装置の製造方法において、前記確認マークは複数あって、該複数の確認マークの全部又は一部は、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねることを特徴とする半導体装置の製造方法。
- 請求項1〜4のいずれか1記載の半導体装置の製造方法において、前記確認マークは窪み又は貫通孔であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259314A JP5701579B2 (ja) | 2010-11-19 | 2010-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259314A JP5701579B2 (ja) | 2010-11-19 | 2010-11-19 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015010422A Division JP5911615B2 (ja) | 2015-01-22 | 2015-01-22 | リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012114115A JP2012114115A (ja) | 2012-06-14 |
JP5701579B2 true JP5701579B2 (ja) | 2015-04-15 |
Family
ID=46498038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259314A Active JP5701579B2 (ja) | 2010-11-19 | 2010-11-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5701579B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6375753B2 (ja) * | 2014-07-24 | 2018-08-22 | 大日本印刷株式会社 | リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体 |
WO2016006650A1 (ja) * | 2014-07-10 | 2016-01-14 | 大日本印刷株式会社 | リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、それに使用される射出成形用金型、成形装置 |
JP6389768B2 (ja) * | 2015-01-23 | 2018-09-12 | 新日本無線株式会社 | リード内蔵型回路パッケージの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110884A (ja) * | 2000-10-02 | 2002-04-12 | Nitto Denko Corp | リードフレーム積層物 |
JP3634757B2 (ja) * | 2001-02-02 | 2005-03-30 | 株式会社三井ハイテック | リードフレーム |
JP3671900B2 (ja) * | 2001-11-20 | 2005-07-13 | 住友金属鉱山株式会社 | 半導体装置用リードフレーム構造体 |
JP2006261525A (ja) * | 2005-03-18 | 2006-09-28 | Disco Abrasive Syst Ltd | パッケージ基板 |
JP2010244399A (ja) * | 2009-04-08 | 2010-10-28 | Nikon Corp | データ転送装置及び撮像装置 |
-
2010
- 2010-11-19 JP JP2010259314A patent/JP5701579B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012114115A (ja) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613463B2 (ja) | 半導体装置及びその製造方法 | |
JP6370071B2 (ja) | 半導体装置及びその製造方法 | |
US9337130B2 (en) | Leadframe strip and leadframes | |
US8552542B2 (en) | Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device | |
JP2003332513A (ja) | 半導体装置およびその製造方法 | |
US8164203B2 (en) | Leadframe, semiconductor device, and method of manufacturing the same | |
JP2018056369A (ja) | 半導体装置の製造方法 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP2013239740A (ja) | 半導体装置 | |
JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
JP5701579B2 (ja) | 半導体装置の製造方法 | |
JP2007294715A (ja) | 半導体装置の製造方法 | |
JP2009188150A (ja) | リードフレームおよびそれを用いた回路装置の製造方法 | |
JP5529494B2 (ja) | リードフレーム | |
JP5911615B2 (ja) | リードフレーム | |
US20100244209A1 (en) | Circuit device and method for manufacturing the same | |
JP4031005B2 (ja) | 半導体装置の製造方法 | |
JP2010010634A (ja) | リードフレーム及び半導体装置の製造方法 | |
JP2014229719A (ja) | リードフレーム | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP4835449B2 (ja) | 半導体装置 | |
JP2008235557A (ja) | リードフレームおよび半導体装置 | |
JP2009099946A (ja) | 半導体装置 | |
KR20010010860A (ko) | 몰딩후 불량 반도체 패키지 검출 방법 | |
KR101660442B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5701579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |