JP5911615B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP5911615B2 JP5911615B2 JP2015010422A JP2015010422A JP5911615B2 JP 5911615 B2 JP5911615 B2 JP 5911615B2 JP 2015010422 A JP2015010422 A JP 2015010422A JP 2015010422 A JP2015010422 A JP 2015010422A JP 5911615 B2 JP5911615 B2 JP 5911615B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- cover sheet
- lead
- back surface
- confirmation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 38
- 238000012790 confirmation Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 9
- 239000011347 resin Substances 0.000 description 21
- 229920005989 resin Polymers 0.000 description 21
- 238000005530 etching Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000007789 sealing Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000003825 pressing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
特許文献1では、リードフレームの裏面(実装面)にカバーシート(テープ)を貼着することにより樹脂封止を行う際に樹脂がリードフレームの裏面に付着するのを防止している。
しかしながら、特許文献1には、カバーシートの貼り付け位置を短時間で確認するための方法について開示がない。
従って、カバーシートの貼り付け位置の確認を短時間でかつ正確に行うための技術が必要であった。
本発明は、かかる事情に鑑みてなされるもので、リードフレームにカバーシートが貼付された位置を確認するための確認マークを設けたリードフレームを提供することを目的とする。
該リードフレームの裏面には、貼着された前記カバーシートの縁線の位置を確認する窪みからなる確認マークが設けられている。
図1(A)、(B)、図2(A)、図3(A)、(B)、図4(D)に示すように、本発明の第1の実施の形態に係るリードフレーム10は、半導体装置40を製造するために用いられ、半導体素子11が搭載される素子搭載部12を中央に、導体接続端子13を素子搭載部12の周囲に備える単位リードフレーム15が縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシート28が貼着される。
以下、これらについて詳細に説明する。
リードフレーム10は、半導体素子11がそれぞれ搭載される複数の単位リードフレーム15が多列又は単列に配置されて構成されるフレーム群16を単数又は複数有し、各フレーム群16の周囲には中枠17が設けられている。
なお、図1(A)、(B)には、単位リードフレーム15を多列に配置した例を記載しているが、単位リードフレーム15は単列に配置されていてもよい。
フレーム群16の周囲に設けられた中枠17は、リードフレーム10の長手方向に沿って一列に並んでいる。一列に並んだ中枠17の周囲に設けられたリードフレーム10の外枠18には、リードフレーム10の長手方向に沿う直線部にリードフレーム10の位置決めを行うために用いられる複数のパイロット孔19が設けられている。
導体接続端子13の表裏にはそれぞれめっき層からなる端子部21、21aが形成され、導体接続端子13は、図4(D)に示す半導体装置40において、表面側の端子部21に接触するボンディングワイヤ22を介して半導体素子11に電気接続される。
なお、図2(A)がリードフレーム10の裏面を上側にして描かれているのに対し、図3(B)及び図4(A)〜(D)はリードフレーム10、リードフレーム材14及び半導体装置40の裏面を下側にして描かれている。
枠リード23及び支持リード23aは共にリードフレーム材14の裏面をハーフエッチングすることによって形成されている。
なお、図3(A)、(B)において、ハッチングで描いている部分がリードフレーム材14の裏面をハーフエッチングして形成した箇所である。
また、導体接続端子13の裏面側にある端子部21aは、半導体装置40において、導体接続端子13の、外部と電気的に接続される部位となる(図4(D)参照)。
単位リードフレーム15は、素子搭載部12、導体接続端子13、枠リード23及び支持リード23aを除いた部分が表面側から裏面側まで貫通した状態になっている。このため、リードフレーム10の表面側を樹脂封止する工程(図4(C)参照)で樹脂27が半導体装置40の外部との接続箇所(即ち端子部21a及び素子搭載部12の裏面)に流れるのを防ぐため、樹脂封止の前工程(図4(B)参照)で樹脂漏れを防止するカバーシート28がリードフレーム10の裏面に貼り付けられる。
カバーシート28は、例えばポリイミドから形成され、リードフレーム10より幅狭の矩形状(本実施の形態では長方形)のテープであり、リードフレーム10の裏面に貼着される面には粘着液が塗付されている。
貼付目標領域29はカバーシート28より大きく、カバーシート28は、全体がリードフレーム10裏面の貼付目標領域29内に収まる位置(正規位置)に貼り付けられることによって、全部のフレーム群16を覆うことができる。
窪み30は、リードフレーム材14の面取りされた4隅近傍をプレス加工あるいはハーフエッチング(即ちエッチング加工)することによって、リードフレーム10の4つの角部で、貼付目標領域29に貼着されたカバーシート28の対向する縁線と平面視して交差する位置にそれぞれ設けられている。
本実施の形態では、図1(A)、(B)に示すように窪み30は平面視して矩形であるが、その他の形状、例えば円形や三角形等であってもよい。そして、確認マークはリードフレーム10の裏面に形成された窪みに限定されず、図2(B)に示すように、プレス加工、エッチング加工等により形成された貫通孔30aにすることもできる。
貼付目標領域29は、リードフレーム10より幅狭(即ち短辺がリードフレーム10の短辺より短く)で長辺(縁線)がリードフレーム10の長辺と同じあるいは短い長さの長方形の領域である。
人(あるいは位置検出カメラ)は、カバーシート28が貼着されたリードフレーム10の4つの角部を視認(位置検出カメラの場合は、撮像)することにより、カバーシート28の貼着位置を確認可能である。
また、カバーシート28は、リードフレーム10と異なる色彩を備え、人あるいは位置検出カメラがリードフレーム10に貼り付けられたカバーシート28を簡単に検知できるようにしている。本実施の形態では、リードフレーム10が銀色であるのに対し、カバーシート28は半透明の黄色である。
この半導体装置の製造方法は、リードフレーム10を用いて図4(D)に示す半導体装置40を製造するための製造方法である。この製造方法は、図4(A)〜(D)に示すように、リードフレーム10の裏面にカバーシート28を貼着し、リードフレーム10に貼着されたカバーシート28の位置が正規位置であることを窪み30によって検知した後に、素子搭載部12に搭載された半導体素子11を樹脂封止するものである。以下、本製造方法を詳細に説明する。
窪み30等が形成されたリードフレーム材14に対して、裏面側からのハーフエッチングによる枠リード23及び支持リード23aの形成と、プレス加工あるいはエッチング加工等による素子搭載部12及び導体接続端子13の形成を行い、リードフレーム10を完成する(図4(A)参照)。
次に、リードフレーム10の裏面にカバーシート28を貼り付けた後に、半導体素子11を素子搭載部12に搭載し、ボンディングワイヤ22によって半導体素子11と導体接続端子13を電気的に接続する(図4(B)参照)。
一方、カバーシート28が貼付目標領域29に貼着されていないことを確認した場合には、リードフレーム10に樹脂封止処理をすることなくそのリードフレーム10を半導体装置の製造ラインから退避させる。
樹脂封止がなされたリードフレーム10の裏面からカバーシート28を取り除いた後、枠リード23を切断線として個片化を行って、半導体装置40を完成する(図4(D)参照)。
図5(A)、(B)に示すように、リードフレーム50は、カバーシート28の貼付目標領域51を示す複数の窪み52(確認マークの一例)が、個片化によって半導体装置40を製造する際の切断位置を示す目印も兼ねている。
リードフレーム50の一側に配置された複数の窪み52には、その窪み52のそれぞれに対向する位置でリードフレーム50の他側に配置された窪み52が対応しており、この対応する組の窪み52を結ぶ線上は、個片化工程で切断線となる。
本実施の形態では、窪みの全部が貼付目標領域51と、個片化によって半導体装置40を製造する際の切断位置とを示す目印として機能しているが、貼付目標領域51及び切断位置を示す窪みと貼付目標領域51のみを示す窪みとをそれぞれリードフレームに設けることもできる。
なお、リードフレーム50に設けられる確認マークは、窪みでなく貫通孔であってもよい。
また、本発明の第2の実施の形態に係る半導体素子の製造方法は、第1の実施の形態に係る半導体素子の製造方法に対して、リードフレーム材14に形成する窪みの形状及び位置が異なっているが、その他の工程は、第1の実施の形態に係る半導体素子の製造方法と同じである。
例えば、窪みは、素子搭載部及び導体接続端子を形成した後で、かつカバーシートをリードフレームに貼着する前に形成してもよい。
また、リードフレームの表裏を反対にしてもよく、この場合、カバーシートはリードフレームの表面に貼着され、半導体素子が搭載されるリードフレームの裏面に樹脂封止がなされる。
Claims (4)
- 中央に素子搭載部を、表裏に端子部が形成された導体接続端子を前記素子搭載部の周囲に備える単位リードフレームが、縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシートが貼着されたリードフレームであって、
該リードフレームの裏面には、貼着された前記カバーシートの縁線の位置を確認する窪みからなる確認マークが設けられていることを特徴とするリードフレーム。 - 請求項1記載のリードフレームにおいて、該リードフレームは矩形状、前記カバーシートは該リードフレームより幅狭の矩形状であって、前記確認マークは、前記カバーシートの対向する縁線と交差する位置に設けられていることを特徴とするリードフレーム。
- 請求項1又は2記載のリードフレームにおいて、4つの角部に前記確認マークを有することを特徴とするリードフレーム。
- 請求項1又は2記載のリードフレームにおいて、前記確認マークは複数あって、該複数の確認マークの全部又は一部は、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねることを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010422A JP5911615B2 (ja) | 2015-01-22 | 2015-01-22 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010422A JP5911615B2 (ja) | 2015-01-22 | 2015-01-22 | リードフレーム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259314A Division JP5701579B2 (ja) | 2010-11-19 | 2010-11-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015092627A JP2015092627A (ja) | 2015-05-14 |
JP5911615B2 true JP5911615B2 (ja) | 2016-04-27 |
Family
ID=53195576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015010422A Active JP5911615B2 (ja) | 2015-01-22 | 2015-01-22 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5911615B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110884A (ja) * | 2000-10-02 | 2002-04-12 | Nitto Denko Corp | リードフレーム積層物 |
JP3634757B2 (ja) * | 2001-02-02 | 2005-03-30 | 株式会社三井ハイテック | リードフレーム |
JP3874337B2 (ja) * | 2001-02-20 | 2007-01-31 | 株式会社三井ハイテック | 半導体装置の製造方法 |
JP3671900B2 (ja) * | 2001-11-20 | 2005-07-13 | 住友金属鉱山株式会社 | 半導体装置用リードフレーム構造体 |
-
2015
- 2015-01-22 JP JP2015010422A patent/JP5911615B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015092627A (ja) | 2015-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613463B2 (ja) | 半導体装置及びその製造方法 | |
US9337130B2 (en) | Leadframe strip and leadframes | |
US8552542B2 (en) | Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device | |
JP2018056369A (ja) | 半導体装置の製造方法 | |
JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
JP5701579B2 (ja) | 半導体装置の製造方法 | |
US20110241187A1 (en) | Lead frame with recessed die bond area | |
JP2007294715A (ja) | 半導体装置の製造方法 | |
JP5911615B2 (ja) | リードフレーム | |
JP5529494B2 (ja) | リードフレーム | |
US8829685B2 (en) | Circuit device having funnel shaped lead and method for manufacturing the same | |
KR20080025001A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP5215980B2 (ja) | 半導体装置の製造方法 | |
JP7068640B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP2010010634A (ja) | リードフレーム及び半導体装置の製造方法 | |
JP2014229719A (ja) | リードフレーム | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP2005217451A (ja) | 半導体装置の製造方法 | |
JP4835449B2 (ja) | 半導体装置 | |
US20150206829A1 (en) | Semiconductor package with interior leads | |
JP2010118712A (ja) | Qfnパッケージの製造方法 | |
JP5910950B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 | |
KR101660442B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 | |
JP5622128B2 (ja) | 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5911615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |