JP5911615B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP5911615B2
JP5911615B2 JP2015010422A JP2015010422A JP5911615B2 JP 5911615 B2 JP5911615 B2 JP 5911615B2 JP 2015010422 A JP2015010422 A JP 2015010422A JP 2015010422 A JP2015010422 A JP 2015010422A JP 5911615 B2 JP5911615 B2 JP 5911615B2
Authority
JP
Japan
Prior art keywords
lead frame
cover sheet
lead
back surface
confirmation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015010422A
Other languages
English (en)
Other versions
JP2015092627A (ja
Inventor
石橋 貴弘
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2015010422A priority Critical patent/JP5911615B2/ja
Publication of JP2015092627A publication Critical patent/JP2015092627A/ja
Application granted granted Critical
Publication of JP5911615B2 publication Critical patent/JP5911615B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造に用いられるリードフレームに関する。
QFN(Quad Flat Non−Lead)パッケージ等のMAPモールド(一括モールド)により製造される半導体装置においては、リードフレームに搭載された半導体素子等を樹脂封止する際、その樹脂が半導体素子の搭載面(表面)の反対側に漏れるのを防ぐ必要があり、その具体的な方法が例えば特許文献1に記載されている。
特許文献1では、リードフレームの裏面(実装面)にカバーシート(テープ)を貼着することにより樹脂封止を行う際に樹脂がリードフレームの裏面に付着するのを防止している。
特開2010−10634号公報
樹脂漏れを防ぐカバーシートが所定位置からずれてリードフレームの裏面に貼り付けられている場合、樹脂の付着を防ぐべき箇所に樹脂が達する恐れがあるため、カバーシートを貼り付けた後、樹脂封止を行う前にカバーシートが所定位置に貼り付けられているのを確認する必要がある。この確認作業に時間を要すると半導体装置の製造リードタイムの短縮化を妨げることになる。
しかしながら、特許文献1には、カバーシートの貼り付け位置を短時間で確認するための方法について開示がない。
また、この確認作業が正確になされない場合には、製造された半導体装置に不良品率が高くなり、歩留まり率が低下することになるが、特許文献1には、カバーシートの貼り付け位置を正確に確認すための方法についても記載がない。
従って、カバーシートの貼り付け位置の確認を短時間でかつ正確に行うための技術が必要であった。
本発明は、かかる事情に鑑みてなされるもので、リードフレームにカバーシートが貼付された位置を確認するための確認マークを設けたリードフレームを提供することを目的とする。
前記目的に沿う本発明に係るリードフレームは、中央に素子搭載部を、表裏に端子部が形成された導体接続端子を前記素子搭載部の周囲に備える単位リードフレームが、縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシートが貼着されたリードフレームであって、
該リードフレームの裏面には、貼着された前記カバーシートの縁線の位置を確認する窪みからなる確認マークが設けられている。
本発明に係るリードフレームにおいて、該リードフレームは矩形状、前記カバーシートは該リードフレームより幅狭の矩形状であって、前記確認マークは、前記カバーシートの対向する縁線と交差する位置に設けられているのが好ましい。
本発明に係るリードフレームにおいて、4つの角部に前記確認マークを有することができる。
本発明に係るリードフレームにおいて、前記確認マークは複数あって、該複数の確認マークの全部又は一部は、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねることができる。
本発明に係るリードフレームは、裏面に、貼着されたカバーシートの縁線の位置を確認する確認マークが設けられているので、カバーシートが正規位置(貼付目標領域)に貼り付けられているか否かを容易かつ確実に確認することができる。
本発明に係るリードフレームにおいて、リードフレームが矩形状、カバーシートがリードフレームより幅狭の矩形状であって、確認マークが、カバーシートの対向する縁線と交差する位置に設けられている場合には、カバーシートが正規位置に貼り付けられていることを容易に確認でき、カバーシートの貼着位置を確認する作業の短縮化を図ることが可能である。
本発明に係るリードフレームにおいて、4つの角部に確認マークを有する場合、リードフレームの4つの角部を視認することで、カバーシートの貼着位置を効率的に確認することができる。
本発明に係るリードフレームにおいて、確認マークが複数あって、複数の確認マークの全部又は一部が、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねる場合には、個片化処理を行う際、確認マークを目印に切断位置を正確に検知することができる。
本発明に係るリードフレーム、確認マークが窪みであるので、リードフレームの製造工程で通常行われるエッチング加工やプレス加工により確認マークを形成することができ、確認マークを形成するためのリードフレームの製造ラインの大幅な設計変更を回避できる。
(A)、(B)は、それぞれ本発明の第1の実施の形態に係るリードフレームの説明図である。 (A)、(B)は、それぞれ図1のX−X’矢視断面図及びリードフレームの変形例の断面図である。 (A)は単位リードフレームを示す底面図であり、(B)は本図(A)のY−Y’矢視端面図である。 (A)〜(D)は本発明の第1の実施の形態に係る半導体装置の製造方法を示す説明図である。 (A)、(B)は、それぞれ本発明の第2の実施の形態に係るリードフレームの説明図である。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
図1(A)、(B)、図2(A)、図3(A)、(B)、図4(D)に示すように、本発明の第1の実施の形態に係るリードフレーム10は、半導体装置40を製造するために用いられ、半導体素子11が搭載される素子搭載部12を中央に、導体接続端子13を素子搭載部12の周囲に備える単位リードフレーム15が縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシート28が貼着される。
以下、これらについて詳細に説明する。
リードフレーム10は、図1(A)、(B)、図3(A)、図4(A)に示すように、銅又は銅合金もしくは鉄ニッケル合金を素材とする板状のリードフレーム材14にエッチング加工等が施されて形成される。
リードフレーム10は、半導体素子11がそれぞれ搭載される複数の単位リードフレーム15が多列又は単列に配置されて構成されるフレーム群16を単数又は複数有し、各フレーム群16の周囲には中枠17が設けられている。
なお、図1(A)、(B)には、単位リードフレーム15を多列に配置した例を記載しているが、単位リードフレーム15は単列に配置されていてもよい。
リードフレーム10の形状は、矩形(「矩形」は正方形を含む、以下同じ)のリードフレーム材14の4隅を面取りした矩形(本実施の形態では長方形)状である。
フレーム群16の周囲に設けられた中枠17は、リードフレーム10の長手方向に沿って一列に並んでいる。一列に並んだ中枠17の周囲に設けられたリードフレーム10の外枠18には、リードフレーム10の長手方向に沿う直線部にリードフレーム10の位置決めを行うために用いられる複数のパイロット孔19が設けられている。
各単位リードフレーム15には、図3(A)、(B)に示すように、中央に半導体素子11が搭載される素子搭載部12が設けられ、素子搭載部12の周囲には素子搭載部12と間隔を有して配置された複数の導体接続端子13が設けられている。
導体接続端子13の表裏にはそれぞれめっき層からなる端子部21、21aが形成され、導体接続端子13は、図4(D)に示す半導体装置40において、表面側の端子部21に接触するボンディングワイヤ22を介して半導体素子11に電気接続される。
なお、図2(A)がリードフレーム10の裏面を上側にして描かれているのに対し、図3(B)及び図4(A)〜(D)はリードフレーム10、リードフレーム材14及び半導体装置40の裏面を下側にして描かれている。
素子搭載部12の周囲には、図3(A)、(B)に示すように、素子搭載部12と間隔を有して配置された枠リード23が設けられ、枠リード23には、平面視して四角形(本実施の形態では正方形)の素子搭載部12を支持する支持リード23aが連結されている。
枠リード23及び支持リード23aは共にリードフレーム材14の裏面をハーフエッチングすることによって形成されている。
なお、図3(A)、(B)において、ハッチングで描いている部分がリードフレーム材14の裏面をハーフエッチングして形成した箇所である。
枠リード23は、単位リードフレーム15の縁に沿って設けられ、半導体装置40を製造する際の個片化作業で切断される切断線となる。
また、導体接続端子13の裏面側にある端子部21aは、半導体装置40において、導体接続端子13の、外部と電気的に接続される部位となる(図4(D)参照)。
半導体装置40は、リードフレーム10の表面側からの樹脂封止によって、半導体素子11、素子搭載部12の表面側及び導体接続端子13の表面側が、図4(D)に示すように、樹脂27で覆われている。
単位リードフレーム15は、素子搭載部12、導体接続端子13、枠リード23及び支持リード23aを除いた部分が表面側から裏面側まで貫通した状態になっている。このため、リードフレーム10の表面側を樹脂封止する工程(図4(C)参照)で樹脂27が半導体装置40の外部との接続箇所(即ち端子部21a及び素子搭載部12の裏面)に流れるのを防ぐため、樹脂封止の前工程(図4(B)参照)で樹脂漏れを防止するカバーシート28がリードフレーム10の裏面に貼り付けられる。
カバーシート28は、例えばポリイミドから形成され、リードフレーム10より幅狭の矩形状(本実施の形態では長方形)のテープであり、リードフレーム10の裏面に貼着される面には粘着液が塗付されている。
カバーシート28は、全てのフレーム群16を覆う位置に配置される必要があり、このためにリードフレーム10の裏面には、カバーシート28の貼付目標領域29が設けられている。
貼付目標領域29はカバーシート28より大きく、カバーシート28は、全体がリードフレーム10裏面の貼付目標領域29内に収まる位置(正規位置)に貼り付けられることによって、全部のフレーム群16を覆うことができる。
リードフレーム10の裏面には、図1(A)、(B)、図2(A)に示すように、貼着されたカバーシート28の縁線の位置を確認するための窪み30(確認マークの一例)が設けられている。
窪み30は、リードフレーム材14の面取りされた4隅近傍をプレス加工あるいはハーフエッチング(即ちエッチング加工)することによって、リードフレーム10の4つの角部で、貼付目標領域29に貼着されたカバーシート28の対向する縁線と平面視して交差する位置にそれぞれ設けられている。
本実施の形態では、図1(A)、(B)に示すように窪み30は平面視して矩形であるが、その他の形状、例えば円形や三角形等であってもよい。そして、確認マークはリードフレーム10の裏面に形成された窪みに限定されず、図2(B)に示すように、プレス加工、エッチング加工等により形成された貫通孔30aにすることもできる。
また、本実施の形態では、図1(A)、(B)に示すように、リードフレーム10は長方形の4つの角を面取りした形状であり、対となる長辺と短辺を備えている。
貼付目標領域29は、リードフレーム10より幅狭(即ち短辺がリードフレーム10の短辺より短く)で長辺(縁線)がリードフレーム10の長辺と同じあるいは短い長さの長方形の領域である。
リードフレーム10の裏面に貼着されたカバーシート28が貼付目標領域29に正しく貼着されているか否かは、人あるいは位置検出カメラによって確認される。
人(あるいは位置検出カメラ)は、カバーシート28が貼着されたリードフレーム10の4つの角部を視認(位置検出カメラの場合は、撮像)することにより、カバーシート28の貼着位置を確認可能である。
具体的には、カバーシート28の長辺が、4つの窪み30の全てに重なって(交差して)配置されていれば、カバーシート28が貼付目標領域29に貼り付けられているという判断ができ、カバーシート28の長辺が、4つの窪み30のいずれかに重なっていない場合、カバーシート28は貼付目標領域29に貼り付けられていないという判断が可能である。
また、カバーシート28は、リードフレーム10と異なる色彩を備え、人あるいは位置検出カメラがリードフレーム10に貼り付けられたカバーシート28を簡単に検知できるようにしている。本実施の形態では、リードフレーム10が銀色であるのに対し、カバーシート28は半透明の黄色である。
次に、本発明の第1の実施の形態に係る半導体装置の製造方法について説明する。
この半導体装置の製造方法は、リードフレーム10を用いて図4(D)に示す半導体装置40を製造するための製造方法である。この製造方法は、図4(A)〜(D)に示すように、リードフレーム10の裏面にカバーシート28を貼着し、リードフレーム10に貼着されたカバーシート28の位置が正規位置であることを窪み30によって検知した後に、素子搭載部12に搭載された半導体素子11を樹脂封止するものである。以下、本製造方法を詳細に説明する。
4つの角部を面取りしたリードフレーム材14にプレス加工及びハーフエッチングによりパイロット孔19及び窪み30を形成する(図1(A)、(B)参照)。
窪み30等が形成されたリードフレーム材14に対して、裏面側からのハーフエッチングによる枠リード23及び支持リード23aの形成と、プレス加工あるいはエッチング加工等による素子搭載部12及び導体接続端子13の形成を行い、リードフレーム10を完成する(図4(A)参照)。
次に、リードフレーム10の裏面にカバーシート28を貼り付けた後に、半導体素子11を素子搭載部12に搭載し、ボンディングワイヤ22によって半導体素子11と導体接続端子13を電気的に接続する(図4(B)参照)。
リードフレーム10の裏面に貼着されたカバーシート28の長辺が、4つの窪み30の形成位置に配置されているか否かにより、カバーシート28の貼着位置を確認する。そして、カバーシート28が貼付目標領域29(正規位置)に貼着されているのを確認した場合には、リードフレーム10の表面側から樹脂封止を行い、半導体素子11等を樹脂27によって封止する(図4(C)参照)。
一方、カバーシート28が貼付目標領域29に貼着されていないことを確認した場合には、リードフレーム10に樹脂封止処理をすることなくそのリードフレーム10を半導体装置の製造ラインから退避させる。
樹脂封止がなされたリードフレーム10の裏面からカバーシート28を取り除いた後、枠リード23を切断線として個片化を行って、半導体装置40を完成する(図4(D)参照)。
次に、本発明の第2の実施の形態に係るリードフレーム50について説明する。なお、リードフレーム10と同一の構成要素については同一の符号を付して詳しい説明を省略する。
図5(A)、(B)に示すように、リードフレーム50は、カバーシート28の貼付目標領域51を示す複数の窪み52(確認マークの一例)が、個片化によって半導体装置40を製造する際の切断位置を示す目印も兼ねている。
リードフレーム50の裏面に設けられる複数の窪み52は、図5(A)、(B)に示すように、平面視してT字である。そして、窪み52は、リードフレーム50の両側の外枠18と中枠17が交わる箇所に配列され、貼付目標領域51に貼着されたカバーシート28の対向する長辺(縁線)が、平面視して、全ての窪み52に交差するように配置されている。
リードフレーム50の一側に配置された複数の窪み52には、その窪み52のそれぞれに対向する位置でリードフレーム50の他側に配置された窪み52が対応しており、この対応する組の窪み52を結ぶ線上は、個片化工程で切断線となる。
本実施の形態では、窪みの全部が貼付目標領域51と、個片化によって半導体装置40を製造する際の切断位置とを示す目印として機能しているが、貼付目標領域51及び切断位置を示す窪みと貼付目標領域51のみを示す窪みとをそれぞれリードフレームに設けることもできる。
なお、リードフレーム50に設けられる確認マークは、窪みでなく貫通孔であってもよい。
人(あるいは位置検出カメラ)は、リードフレーム50の、窪み52が配列された箇所を視認(位置検出カメラの場合は、撮像)することにより、カバーシート28の貼着位置を確認することができる。
また、本発明の第2の実施の形態に係る半導体素子の製造方法は、第1の実施の形態に係る半導体素子の製造方法に対して、リードフレーム材14に形成する窪みの形状及び位置が異なっているが、その他の工程は、第1の実施の形態に係る半導体素子の製造方法と同じである。
以上、本発明の実施の形態を説明したが、本発明は、上記した形態に限定されるものでなく、要旨を逸脱しない条件の変更等は全て本発明の適用範囲である。
例えば、窪みは、素子搭載部及び導体接続端子を形成した後で、かつカバーシートをリードフレームに貼着する前に形成してもよい。
また、リードフレームの表裏を反対にしてもよく、この場合、カバーシートはリードフレームの表面に貼着され、半導体素子が搭載されるリードフレームの裏面に樹脂封止がなされる。
10:リードフレーム、11:半導体素子、12:素子搭載部、13:導体接続端子、14:リードフレーム材、15:単位リードフレーム、16:フレーム群、17:中枠、18:外枠、19:パイロット孔、21、21a:端子部、22:ボンディングワイヤ、23:枠リード、23a:支持リード、27:樹脂、28:カバーシート、29:貼付目標領域、30:窪み、30a:貫通孔、40:半導体装置、50:リードフレーム、51:貼付目標領域、52:窪み

Claims (4)

  1. 中央に素子搭載部を、表裏に端子部が形成された導体接続端子を前記素子搭載部の周囲に備える単位リードフレームが、縦、横又は縦横に複数配置され、樹脂封止時には、裏面から樹脂漏れ防止用のカバーシートが貼着されたリードフレームであって、
    該リードフレームの裏面には、貼着された前記カバーシートの縁線の位置を確認する窪みからなる確認マークが設けられていることを特徴とするリードフレーム。
  2. 請求項1記載のリードフレームにおいて、該リードフレームは矩形状、前記カバーシートは該リードフレームより幅狭の矩形状であって、前記確認マークは、前記カバーシートの対向する縁線と交差する位置に設けられていることを特徴とするリードフレーム。
  3. 請求項1又は2記載のリードフレームにおいて、4つの角部に前記確認マークを有することを特徴とするリードフレーム。
  4. 請求項1又は2記載のリードフレームにおいて、前記確認マークは複数あって、該複数の確認マークの全部又は一部は、個片化によって半導体装置を製造する際の切断位置を示す目印も兼ねることを特徴とするリードフレーム。
JP2015010422A 2015-01-22 2015-01-22 リードフレーム Active JP5911615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015010422A JP5911615B2 (ja) 2015-01-22 2015-01-22 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015010422A JP5911615B2 (ja) 2015-01-22 2015-01-22 リードフレーム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010259314A Division JP5701579B2 (ja) 2010-11-19 2010-11-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015092627A JP2015092627A (ja) 2015-05-14
JP5911615B2 true JP5911615B2 (ja) 2016-04-27

Family

ID=53195576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015010422A Active JP5911615B2 (ja) 2015-01-22 2015-01-22 リードフレーム

Country Status (1)

Country Link
JP (1) JP5911615B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110884A (ja) * 2000-10-02 2002-04-12 Nitto Denko Corp リードフレーム積層物
JP3634757B2 (ja) * 2001-02-02 2005-03-30 株式会社三井ハイテック リードフレーム
JP3874337B2 (ja) * 2001-02-20 2007-01-31 株式会社三井ハイテック 半導体装置の製造方法
JP3671900B2 (ja) * 2001-11-20 2005-07-13 住友金属鉱山株式会社 半導体装置用リードフレーム構造体

Also Published As

Publication number Publication date
JP2015092627A (ja) 2015-05-14

Similar Documents

Publication Publication Date Title
JP5613463B2 (ja) 半導体装置及びその製造方法
US9337130B2 (en) Leadframe strip and leadframes
US8552542B2 (en) Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device
JP2018056369A (ja) 半導体装置の製造方法
JP5278037B2 (ja) 樹脂封止型半導体装置
JP2005142554A (ja) リードフレーム及びこれを適用した半導体パッケージの製造方法
JP5701579B2 (ja) 半導体装置の製造方法
US20110241187A1 (en) Lead frame with recessed die bond area
JP2007294715A (ja) 半導体装置の製造方法
JP5911615B2 (ja) リードフレーム
JP5529494B2 (ja) リードフレーム
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5215980B2 (ja) 半導体装置の製造方法
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP2014229719A (ja) リードフレーム
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP2005217451A (ja) 半導体装置の製造方法
JP4835449B2 (ja) 半導体装置
US20150206829A1 (en) Semiconductor package with interior leads
JP2010118712A (ja) Qfnパッケージの製造方法
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
KR101660442B1 (ko) 반도체 패키지 제조용 리드프레임 및 이의 제조 방법
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160329

R150 Certificate of patent or registration of utility model

Ref document number: 5911615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250