KR20010010860A - 몰딩후 불량 반도체 패키지 검출 방법 - Google Patents

몰딩후 불량 반도체 패키지 검출 방법 Download PDF

Info

Publication number
KR20010010860A
KR20010010860A KR1019990029972A KR19990029972A KR20010010860A KR 20010010860 A KR20010010860 A KR 20010010860A KR 1019990029972 A KR1019990029972 A KR 1019990029972A KR 19990029972 A KR19990029972 A KR 19990029972A KR 20010010860 A KR20010010860 A KR 20010010860A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pattern film
defective
molding process
semiconductor package
Prior art date
Application number
KR1019990029972A
Other languages
English (en)
Other versions
KR100300497B1 (ko
Inventor
고재원
호문호
Original Assignee
이수남
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이수남, 주식회사 칩팩코리아 filed Critical 이수남
Priority to KR1019990029972A priority Critical patent/KR100300497B1/ko
Publication of KR20010010860A publication Critical patent/KR20010010860A/ko
Application granted granted Critical
Publication of KR100300497B1 publication Critical patent/KR100300497B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 몰딩후 불량 반도체 패키지 검출 방법을 개시한다. 개시된 본 발명은, 복수개의 반도체 칩을 패턴 필름에 접착한 후, 와이어 본딩 공정을 실시하여 패턴 필름과 각 반도체 칩을 전기적으로 연결시킨다. 그런 다음, 각 반도체 칩들을 테스트하여 정상과 불량으로 구분한 후, 불량 반도체 칩에 불량 마크를 각인한다. 이어서, 패턴 필름 상부를 비젼 시스템으로 스캐닝한 후, 불량 마크가 각인된 위치를 고배율로 축소하여 패턴 필름의 가장자리 표면에 레이저로 마킹한다. 레이저 마킹 부분이 노출되도록 패턴 필름 상부를 봉지제로 몰딩한 다음, 레이저 마킹부를 비젼 시스템으로 판독하여 어느 위치의 반도체 패키지가 불량인지를 검출한다. 그런 다음, 패턴 필름을 절단하여 개개의 반도체 패키지로 분리한 후, 위치가 검출된 불량 반도체 패키지만을 폐기한다.

Description

몰딩후 불량 반도체 패키지 검출 방법{method of detecting inferior semiconductor package after molding process}
본 발명은 몰딩 후 불량 반도체 패키지 검출 방법에 관한 것으로서, 보다 구체적으로는 패턴 필름에 부착되어 패키징화되는 복수개의 반도체 칩들중 몰딩 공정 후에 불량 반도체 칩을 선별하여 검출하는 방법에 관한 것이다.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.
먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.
이후 일정 온도에서 일정시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 볼 그리드 어레이 패키지는 기판에 실장하기 위해서 수 개의 솔더 볼이 어레이식으로 배열된 구조로 이루어진다.
볼 그리드 어레이 패키지의 구조를 개략적으로 설명하면 다음과 같다. 구리 재질의 금속 패턴이 절연층 사이에 형성된 패턴 필름에 반도체 칩이 접착제를 매개로 접착되어 있다. 반도체 칩의 패드와 패턴 필름의 금속 패턴이 금속 와이어에 의해 전기적으로 연결되어 있다. 한편, 패턴 필름의 밑면에는 볼 랜드가 형성되어 있고, 볼 랜드만이 노출되도록 전체 결과물이 봉지제로 몰딩되어 있다. 봉지제에서 노출된 볼 랜드에 솔더 볼이 마운트되어 있다.
여기서, 각 반도체 칩은 개별적으로 패턴 필름에 접착되는 것이 아니라, 복수개를 하나의 패턴 필름에 접착한 상태에서 각종 패키징 공정을 실시하도록 되어 있다. 즉, 웨이퍼 한 장에서 제조되는 반도체 칩의 수와 대응하는 단위 공간들이 하나의 큰 패턴 필름에 종횡 일정 간격으로 형성되어 있고, 복수개의 반도체 칩을 각 단위 공간상에 접착한 후, 상기 공간을 통해서 와이어 본딩 공정을 실시한 다음, 몰딩 공정 및 솔더 볼 마운트 공정을 실시한 후, 패턴 필름을 절단하여 개개의 반도체 패키지로 분리하도록 되어 있다.
그런데, 웨이퍼 한 장으로부터 정상적으로 제조된 반도체 칩의 수율이 100%가 되기에는 현재 기술로는 불가능하다. 따라서, 웨이퍼 한 장에서 생산된 복수개의 반도체 칩들중 수 개는 불량 처리된다. 또한, 반도체 칩을 패턴 필름에 접착하는 공정이나 와이어 본딩 공정시에도 불량 반도체 칩이 발생될 소지가 있다. 이러한 요인들 때문에, 도 1과 같이 하나의 패턴 필름(1)에 형성된 복수개의 단위 공간에 접착된 반도체 칩(2)들 중에서 ×로 표시된 반도체 칩(2)이 불량으로 판정된 상태이다.
그런데, 도 1의 상태는 몰딩 공정전이다. 따라서, 도 2와 같이 패턴 필름(1) 전체를 봉지제(3)로 트랜스퍼 몰딩하게 되면, 반도체 칩이 봉지제(3)로부터 노출되지 않게 되므로, 어느 반도체 칩이 불량으로 판정되었는지를 육안이나 비젼 시스템(vision system)으로 확인할 수가 없게 되는 문제점이 있었다.
본 발명은 상기된 문제점을 해소하기 위해 안출된 것으로서, 몰딩 공정후에도 불량 반도체 칩의 위치를 검출할 수 있는 몰딩후 불량 반도체 패키지 검출 방법을 제공하는데 목적이 있다.
도 1 및 도 2는 종래 문제점을 설명하기 위한 도면.
도 3 및 도 4는 본 발명에 따른 불량 반도체 패키지 검출 방법을 설명하기 위한 도면.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 패턴 필름 20 ; 반도체 칩
30 ; 봉지제 40 ; 레이저 마킹부
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 검출 방법은 다음과 같다.
복수개의 반도체 칩을 패턴 필름에 접착한 후, 와이어 본딩 공정을 실시하여 패턴 필름과 각 반도체 칩을 전기적으로 연결시킨다. 그런 다음, 각 반도체 칩들을 테스트하여 정상과 불량으로 구분한 후, 불량 반도체 칩에 불량 마크를 각인한다. 이어서, 패턴 필름 상부를 비젼 시스템으로 스캐닝한 후, 불량 마크가 각인된 위치를 고배율로 축소하여 패턴 필름의 가장자리 표면에 레이저로 마킹한다. 레이저 마킹 부분이 노출되도록 패턴 필름 상부를 봉지제로 몰딩한 다음, 레이저 마킹부를 비젼 시스템으로 판독하여 어느 위치의 반도체 패키지가 불량인지를 검출한다. 그런 다음, 패턴 필름을 절단하여 개개의 반도체 패키지로 분리한 후, 위치가 검출된 불량 반도체 패키지만을 폐기한다.
상기된 본 발명의 구성에 의하면, 몰딩 공정전에, 불량 반도체 칩의 위치를 패턴 필름에 고배율로 축소하여 마킹하게 되므로써, 몰딩 공정후에도 불량 반도체 칩의 위치를 정확하게 검출할 수가 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 3 및 도 4는 본 발명에 따른 몰딩후 불량 반도체 패키지 검출 방법을 설명하기 위한 도면이다.
스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩(20)으로 분리한다. 각 반도체 칩(20)을 도 3에 도시된 바와 같이, 패턴 필름(10)에 형성된 각 단위 공간에 접착한다. 패턴 필름(20)의 각 단위 공간은 매트릭스 형태로 배열되어 있으므로, 각 반도체 칩(20)도 매트릭스 형태로 배열되어진다. 그런 다음, 와이어 본딩 공정을 통해 반도체 칩(20)의 본딩 패드와 패턴 필름(20)의 금속 패턴을 전기적으로 연결시킨다.
이어서, 기존의 패키지 공정에서는 바로 몰딩 공정이 실시되었지만, 본 발명에서는 우선 불량 반도체 칩(20)을 검출하고 그 위치를 표시하는 공정이 실시된다. 불량으로 판정된 반도체 칩(20)에는 도 3과 같이 × 표시를 마킹한다.
이어서, 비젼 시스템으로 패턴 필름(10) 상부를 스캐닝하여, 매핑(mapping) 작업을 실시한다. 즉, 패턴 필름(10)상에 매트릭스 형태로 배열된 반도체 칩(20) 위치를 고배율로 축소하고, 이 축소된 상을 도 3에 도시된 바와 같이, 패턴 필름(10)의 가장자리 표면에 레이저로 마킹한다. 레이저로 마킹된 부분(40)에는 육안으로는 식별되지는 않는 미소한 크기로 불량 반도체 칩(20)의 위치가 표시되어 있다.
그런 다음, 레이저 마킹부(40)가 노출되도록 패턴 필름(10)을 봉지제(30)로 몰딩한다. 몰딩 공정에 의해 불량 반도체 칩(20)을 포함하는 전체 반도체 칩(20)이 봉지제(30)로 차단되고, 오직 레이저 마킹부(40)만이 노출된다.
이어서, 레이저 마킹부(40)를 판독하여, 어느 위치에 있는 반도체 칩(20)이 불량인지를 인식한 상태에서 패턴 필름(10)을 절단하여 개개의 반도체 패키지로 분리한다. 그런 다음, 불량으로 판정된 위치에 있던 반도체 패키지를 폐기 처분한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 불량 반도체 칩의 위치를 패턴 필름에 레이저로 마킹하게 되므로, 몰딩 후에 각 반도체 칩이 봉지제로 차단되어 노출되지 않게 되어도, 레이저 마킹부의 판독으로 불량 반도체 패키지의 위치를 정확하게 인식할 수가 있게 된다.
이상에서는 본 발명에 의한 검출 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (1)

  1. 패턴 필름에 복수개의 반도체 칩이 매트릭스 형태로 배열되어 서로 전기적으로 연결된 상태에서, 상기 각 반도체 칩들중 불량 반도체 칩을 판별한 후, 해당 불량 반도체 칩에 불량 마크를 표시하는 단계;
    상기 패턴 필름 상부 전체를 비젼 시스템으로 스캐닝한 후, 스캐닝된 상을 고배율로 축소하여 이 축소된 상을 상기 패턴 필름의 가장자리 표면에 레이저로 마킹하는 단계; 및
    상기 레이저 마킹부만이 노출되도록 상기 패턴 필름을 몰딩한 후, 상기 레이저 마킹부를 판독하여 불량 반도체 칩의 위치를 인식하는 단계를 포함하는 것을 특징으로 하는 몰딩후 불량 반도체 패키지 검출 방법.
KR1019990029972A 1999-07-23 1999-07-23 몰딩후 불량 반도체 패키지 검출 방법 KR100300497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990029972A KR100300497B1 (ko) 1999-07-23 1999-07-23 몰딩후 불량 반도체 패키지 검출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990029972A KR100300497B1 (ko) 1999-07-23 1999-07-23 몰딩후 불량 반도체 패키지 검출 방법

Publications (2)

Publication Number Publication Date
KR20010010860A true KR20010010860A (ko) 2001-02-15
KR100300497B1 KR100300497B1 (ko) 2001-11-01

Family

ID=19603995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990029972A KR100300497B1 (ko) 1999-07-23 1999-07-23 몰딩후 불량 반도체 패키지 검출 방법

Country Status (1)

Country Link
KR (1) KR100300497B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478205B1 (ko) * 2001-12-28 2005-03-23 동부아남반도체 주식회사 다이본더의 불량마킹방법
KR100542667B1 (ko) * 2000-07-18 2006-01-12 앰코 테크놀로지 코리아 주식회사 반도체패키지용 회로기판 및 캐리어프레임과 이를 이용한불량 회로기판의 감지 방법
KR100598091B1 (ko) * 1999-10-29 2006-07-07 삼성전자주식회사 웨이퍼 척을 갖는 웨이퍼 수리 시스템
WO2016163731A1 (ko) * 2015-04-10 2016-10-13 삼성에스디아이 주식회사 더미 칩 패키지 및 이를 제조하는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283555A (ja) * 1993-03-30 1994-10-07 Nippon Steel Corp 半導体レーザデバイスの組立て装置
JP3013768B2 (ja) * 1995-11-24 2000-02-28 松下電工株式会社 ダイボンディング前処理方法、ダイボンディング方法およびダイボンディング用回路基板
JPH09283543A (ja) * 1996-04-19 1997-10-31 Sony Corp ダイボンド装置
JPH10214882A (ja) * 1997-01-29 1998-08-11 Teijin Ltd レーザマーキング可能なシリコンウェーハーキャリア

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598091B1 (ko) * 1999-10-29 2006-07-07 삼성전자주식회사 웨이퍼 척을 갖는 웨이퍼 수리 시스템
KR100542667B1 (ko) * 2000-07-18 2006-01-12 앰코 테크놀로지 코리아 주식회사 반도체패키지용 회로기판 및 캐리어프레임과 이를 이용한불량 회로기판의 감지 방법
KR100478205B1 (ko) * 2001-12-28 2005-03-23 동부아남반도체 주식회사 다이본더의 불량마킹방법
WO2016163731A1 (ko) * 2015-04-10 2016-10-13 삼성에스디아이 주식회사 더미 칩 패키지 및 이를 제조하는 방법

Also Published As

Publication number Publication date
KR100300497B1 (ko) 2001-11-01

Similar Documents

Publication Publication Date Title
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
JP3827497B2 (ja) 半導体装置の製造方法
US6555400B2 (en) Method for substrate mapping
KR100662690B1 (ko) 반도체 장치의 제조 방법
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
KR100616052B1 (ko) 반도체 장치의 제조 방법
KR100300497B1 (ko) 몰딩후 불량 반도체 패키지 검출 방법
JP2000183218A (ja) Icパッケージの製造方法
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
KR100378093B1 (ko) 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP5308464B2 (ja) 半導体装置の製造方法
JP2002329813A (ja) 半導体装置の製造方法
KR100379084B1 (ko) 반도체패키지제조방법
KR100307021B1 (ko) 반도체 패키지의 솔더 볼 마운트용 지그
TWI305398B (en) Method for checking a lead frame structure
JP5444382B2 (ja) 樹脂封止型半導体装置
KR19990041909A (ko) 반도체 칩
CN117012742A (zh) 制造半导体器件的方法、对应的器件和系统
US20040217449A1 (en) Electronic component packaging
JP2003078072A (ja) 半導体装置の製造方法
JP2015097297A (ja) 樹脂封止型半導体装置およびその製造方法
JP2002246400A (ja) 半導体装置の製造方法
JP2014132682A (ja) 樹脂封止型半導体装置の製造方法
KR20050038503A (ko) 칩 스택 패키지용 칩 마운트 프레임 스트립

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 19

EXPY Expiration of term