KR20010010860A - 몰딩후 불량 반도체 패키지 검출 방법 - Google Patents
몰딩후 불량 반도체 패키지 검출 방법 Download PDFInfo
- Publication number
- KR20010010860A KR20010010860A KR1019990029972A KR19990029972A KR20010010860A KR 20010010860 A KR20010010860 A KR 20010010860A KR 1019990029972 A KR1019990029972 A KR 1019990029972A KR 19990029972 A KR19990029972 A KR 19990029972A KR 20010010860 A KR20010010860 A KR 20010010860A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- pattern film
- defective
- molding process
- semiconductor package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
Claims (1)
- 패턴 필름에 복수개의 반도체 칩이 매트릭스 형태로 배열되어 서로 전기적으로 연결된 상태에서, 상기 각 반도체 칩들중 불량 반도체 칩을 판별한 후, 해당 불량 반도체 칩에 불량 마크를 표시하는 단계;상기 패턴 필름 상부 전체를 비젼 시스템으로 스캐닝한 후, 스캐닝된 상을 고배율로 축소하여 이 축소된 상을 상기 패턴 필름의 가장자리 표면에 레이저로 마킹하는 단계; 및상기 레이저 마킹부만이 노출되도록 상기 패턴 필름을 몰딩한 후, 상기 레이저 마킹부를 판독하여 불량 반도체 칩의 위치를 인식하는 단계를 포함하는 것을 특징으로 하는 몰딩후 불량 반도체 패키지 검출 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990029972A KR100300497B1 (ko) | 1999-07-23 | 1999-07-23 | 몰딩후 불량 반도체 패키지 검출 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990029972A KR100300497B1 (ko) | 1999-07-23 | 1999-07-23 | 몰딩후 불량 반도체 패키지 검출 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010010860A true KR20010010860A (ko) | 2001-02-15 |
KR100300497B1 KR100300497B1 (ko) | 2001-11-01 |
Family
ID=19603995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990029972A KR100300497B1 (ko) | 1999-07-23 | 1999-07-23 | 몰딩후 불량 반도체 패키지 검출 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100300497B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100478205B1 (ko) * | 2001-12-28 | 2005-03-23 | 동부아남반도체 주식회사 | 다이본더의 불량마킹방법 |
KR100542667B1 (ko) * | 2000-07-18 | 2006-01-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 회로기판 및 캐리어프레임과 이를 이용한불량 회로기판의 감지 방법 |
KR100598091B1 (ko) * | 1999-10-29 | 2006-07-07 | 삼성전자주식회사 | 웨이퍼 척을 갖는 웨이퍼 수리 시스템 |
WO2016163731A1 (ko) * | 2015-04-10 | 2016-10-13 | 삼성에스디아이 주식회사 | 더미 칩 패키지 및 이를 제조하는 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283555A (ja) * | 1993-03-30 | 1994-10-07 | Nippon Steel Corp | 半導体レーザデバイスの組立て装置 |
JP3013768B2 (ja) * | 1995-11-24 | 2000-02-28 | 松下電工株式会社 | ダイボンディング前処理方法、ダイボンディング方法およびダイボンディング用回路基板 |
JPH09283543A (ja) * | 1996-04-19 | 1997-10-31 | Sony Corp | ダイボンド装置 |
JPH10214882A (ja) * | 1997-01-29 | 1998-08-11 | Teijin Ltd | レーザマーキング可能なシリコンウェーハーキャリア |
-
1999
- 1999-07-23 KR KR1019990029972A patent/KR100300497B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100598091B1 (ko) * | 1999-10-29 | 2006-07-07 | 삼성전자주식회사 | 웨이퍼 척을 갖는 웨이퍼 수리 시스템 |
KR100542667B1 (ko) * | 2000-07-18 | 2006-01-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 회로기판 및 캐리어프레임과 이를 이용한불량 회로기판의 감지 방법 |
KR100478205B1 (ko) * | 2001-12-28 | 2005-03-23 | 동부아남반도체 주식회사 | 다이본더의 불량마킹방법 |
WO2016163731A1 (ko) * | 2015-04-10 | 2016-10-13 | 삼성에스디아이 주식회사 | 더미 칩 패키지 및 이를 제조하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100300497B1 (ko) | 2001-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6889902B2 (en) | Descriptor for identifying a defective die site and methods of formation | |
JP3827497B2 (ja) | 半導体装置の製造方法 | |
US6555400B2 (en) | Method for substrate mapping | |
KR100662690B1 (ko) | 반도체 장치의 제조 방법 | |
US20060231959A1 (en) | Bonding pad for a packaged integrated circuit | |
KR100616052B1 (ko) | 반도체 장치의 제조 방법 | |
KR100300497B1 (ko) | 몰딩후 불량 반도체 패키지 검출 방법 | |
JP2000183218A (ja) | Icパッケージの製造方法 | |
JP4948035B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
JP5592526B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP5308464B2 (ja) | 半導体装置の製造方法 | |
JP2002329813A (ja) | 半導体装置の製造方法 | |
KR100379084B1 (ko) | 반도체패키지제조방법 | |
KR100307021B1 (ko) | 반도체 패키지의 솔더 볼 마운트용 지그 | |
TWI305398B (en) | Method for checking a lead frame structure | |
JP5444382B2 (ja) | 樹脂封止型半導体装置 | |
KR19990041909A (ko) | 반도체 칩 | |
CN117012742A (zh) | 制造半导体器件的方法、对应的器件和系统 | |
US20040217449A1 (en) | Electronic component packaging | |
JP2003078072A (ja) | 半導体装置の製造方法 | |
JP2015097297A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2002246400A (ja) | 半導体装置の製造方法 | |
JP2014132682A (ja) | 樹脂封止型半導体装置の製造方法 | |
KR20050038503A (ko) | 칩 스택 패키지용 칩 마운트 프레임 스트립 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130409 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20140522 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20150605 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20160610 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20170612 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20190611 Year of fee payment: 19 |
|
EXPY | Expiration of term |