KR100307021B1 - 반도체 패키지의 솔더 볼 마운트용 지그 - Google Patents

반도체 패키지의 솔더 볼 마운트용 지그 Download PDF

Info

Publication number
KR100307021B1
KR100307021B1 KR1019990029969A KR19990029969A KR100307021B1 KR 100307021 B1 KR100307021 B1 KR 100307021B1 KR 1019990029969 A KR1019990029969 A KR 1019990029969A KR 19990029969 A KR19990029969 A KR 19990029969A KR 100307021 B1 KR100307021 B1 KR 100307021B1
Authority
KR
South Korea
Prior art keywords
pattern film
jig
block
pin
vacuum
Prior art date
Application number
KR1019990029969A
Other languages
English (en)
Other versions
KR20010010857A (ko
Inventor
고재원
장정상
Original Assignee
이수남
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이수남, 주식회사 칩팩코리아 filed Critical 이수남
Priority to KR1019990029969A priority Critical patent/KR100307021B1/ko
Publication of KR20010010857A publication Critical patent/KR20010010857A/ko
Application granted granted Critical
Publication of KR100307021B1 publication Critical patent/KR100307021B1/ko

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E05LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05BLOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B35/00Locks for use with special keys or a plurality of keys ; keys therefor
    • E05B35/08Locks for use with special keys or a plurality of keys ; keys therefor operable by a plurality of keys
    • E05B35/12Locks for use with special keys or a plurality of keys ; keys therefor operable by a plurality of keys requiring the use of two keys, e.g. safe-deposit locks
    • EFIXED CONSTRUCTIONS
    • E05LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05BLOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B1/00Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
    • E05B1/0007Knobs

Abstract

본 발명은 반도체 패키지의 솔더 볼 마운트용 지그를 개시한다. 개시된 본 발명은, 복수개의 반도체 칩이 접착된 패턴 필름이 안치되는 블럭에는 진공 수단에 연결된 진공홈이 형성되어, 진공홈을 통해 제공되는 진공압에 의해 패턴 필름의 양측부가 블럭 표면에 흡착된다. 블럭의 표면에는 패턴 필름의 단위 공간과 대응하는 위치마다 핀홈이 형성된다. 각 핀홈에 균형핀이 승강가능하게 끼워진다. 각 균형핀은 스프링에 의해 상향으로 탄력지지된다.

Description

반도체 패키지의 솔더 볼 마운트용 지그{jig for mounting solder balls of semiconductor package}
본 발명은 반도체 패키지의 솔더 볼 마운트용 지그에 관한 것으로서, 보다 구체적으로는 반도체 패키지의 패턴 필름에 형성된 볼 랜드에 솔더 볼을 마운트하기 위해 사용되는 지그에 관한 것이다.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다.
먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.
이후 일정 온도에서 일정시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정, 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 볼 그리드 어레이 패키지는 기판에 실장하기 위해서 수 개의 솔더 볼이 어레이식으로 배열된 구조로 이루어진다.
볼 그리드 어레이 패키지의 구조를 개략적으로 설명하면 다음과 같다. 구리 재질의 금속 패턴이 절연층 사이에 형성된 패턴 필름에 반도체 칩이 접착제를 매개로 접착되어 있다. 반도체 칩의 패드와 패턴 필름의 금속 패턴이 금속 와이어에 의해 전기적으로 연결되어 있다. 한편, 패턴 필름의 밑면에는 볼 랜드가 형성되어 있고, 볼 랜드만이 노출되도록 전체 결과물이 봉지제로 몰딩되어 있다. 봉지제에서 노출된 볼 랜드에 솔더 볼이 마운트되어 있다.
여기서, 솔더 볼 마운트는 각 반도체 칩이 개별적으로 접착된 패턴 필름에 실시하는 것이 아니라, 복수개의 반도체 칩을 하나의 패턴 필름에 접착한 상태에서 솔더 볼을 마운트하도록 되어 있다. 즉, 웨이퍼 한 장에서 제조되는 반도체 칩의 수와 대응하는 단위 공간들이 하나의 큰 패턴 필름에 종횡 일정 간격으로 형성되어 있고, 복수개의 반도체 칩을 각 단위 공간상에 접착한 후, 상기 공간을 통해서 와이어 본딩 공정을 실시한 다음, 몰딩 공정후에 한 번의 공정으로 솔더 볼을 패턴 필름의 볼 랜드에 마운트하도록 되어 있다.
따라서, 솔더 볼 마운트시, 복수개의 반도체 칩이 접착된 패턴 필름을 지지해주어야 하는데, 이때 사용되는 도구가 지그이다. 종래의 지그는 패턴 필름이 안치되는 블럭을 포함한다. 블럭의 양측 상부면에는 지지부가 돌출되어 있고, 이 지지부에 블럭에는 진공 라인이 연결되어 있다. 즉, 패턴 필름의 양측 부분이 지지부상에 진공압으로 흡착되고, 단위 공간이 형성된 부분은 양측 지지부 사이에 위치하여 지지를 받지 않게 된다. 이와 같이 패턴 필름을 블럭의 지지부상에 지지시킨 상태에서, 각 반도체 칩의 해당 볼 랜드마다 솔더 볼을 마운트하게 된다.
그런데, 웨이퍼 한 장당 반도체 칩의 제조 수율이 100%가 될 수는 없다. 따라서, 반도체 칩들중 수 개는 불량 처리된다. 그러나, 패턴 필름의 각 단위 공간은 제조 수율을 100%로 간주하여 형성되므로, 실제 솔더 볼 마운트시 불량 처리된 반도체 칩 수와 대응하는 수 개의 단위 공간은 비어있는 상태가 된다.
그런데, 상기와 같이 단위 공간 수 개소가 비어 있는 상태에서 솔더 볼을 마운트하게 되면, 마운트시 패턴 필름에 가해지는 압력에 의해 비어 있는 부분이 약간 밑으로 벤딩된다. 이로 인하여, 패턴 필름의 수평도가 파괴되고, 따라서 솔더 볼이 볼 랜드에 마운트되지 못하고, 다른 위치에 마운트되게 된다.
이러한 현상을 방지하려면, 비어 있는 단위 공간이 존재하면 안된다. 이를 위해, 종래에는 불량으로 판정된 반도체 칩도 각 단위 공간에 접착한 상태에서 마운트 공정을 실시하였다.
그러나, 상기된 종래의 방법은 이미 불량으로 처리된 반도체 칩들을 패턴 필름의 각 단위 공간상에 접착해야 하기 때문에, 불필요한 공정이 추가되는 문제점이 있었다. 특히, 제조 수율이 낮아서 불량으로 처리된 반도체 칩의 수가 많을 경우에는, 상기된 문제가 더욱 심각해진다.
따라서, 본 발명은 종래의 방법이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 불량으로 판정된 반도체 칩을 패턴 필름의 단위 공간상에 접착하지 않은 상태에서도 패턴 필름의 수평도가 유지될 수가 있도록 하므로써, 솔더 볼을 정확한 위치에 마운트할 수 있는 반도체 패키지의 솔더 볼 마운트용 지그를 제공하는데 목적이 있다.
도 1 및 도 2는 본 발명에 따른 지그를 나타낸 부분 정단면도 및 평면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 블럭 11 ; 진공홈
12 ; 핀홈 20 ; 균형핀
30 ; 스프링
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 지그는 다음과 같은구성으로 이루어진다.
복수개의 반도체 칩이 접착된 패턴 필름이 안치되는 블럭에는 진공 수단에 연결된 진공홈이 형성되어, 진공홈을 통해 제공되는 진공압에 의해 패턴 필름의 양측부가 블럭 표면에 흡착된다. 블럭의 표면에는 패턴 필름의 단위 공간과 대응하는 위치마다 핀홈이 형성된다. 각 핀홈에 균형핀이 승강가능하게 끼워진다. 각 균형핀은 스프링에 의해 상향으로 탄력지지된다.
상기된 본 발명의 구성에 의하면, 블럭 표면에 패턴 필름의 각 단위 공간과 대응하는 위치마다 균형핀이 배치되므로써, 단위 공간상에 접착된 반도체 칩에 의해 균형핀이 하강하는 반면에 반도체 칩이 접착되지 않은 단위 공간과 대응하는 위치에 있는 균형핀은 하강하지 않고 패턴 필름을 지지하여 수평도를 유지시키게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 1 및 도 2는 본 발명에 따른 지그를 나타낸 부분 정단면도 및 평면도이다.
도 2에 도시된 바와 같이, 블럭(10)은 대략 직육면체 형상으로서, 그의 표면에 패턴 필름(P)이 안치된다. 패턴 필름(P)에는 전술된 바와 같이, 복수개의 단위 공간(S)이 종횡 일정 간격으로 형성된다. 각 단위 공간(S)상에는 반도체 칩들이 접착되는데, 도 2에서는 반도체 칩이 도시되지 않았다.
블럭(10)의 양측 표면 4개소에 진공홈(11)이 형성된다. 도 1에 진공홈(11)의 구조가 상세히 도시되어 있다. 각 진공홈(11)은 진공 펌프와 같은 진공 수단(미도시)에 연결되어서, 패턴 필름(P)의 양측부가 진공홈(11)을 통해 제공되는 진공압에 의해 블럭(10) 표면에 흡착된다.
한편, 도 1에 도시된 바와 같이, 블럭(10)의 표면에는 복수개의 핀홈(12)이 형성된다. 각 핀홈(12)이 형성되는 위치는 패턴 필름(P)의 각 단위 공간(S) 위치와 대응된다. 패턴 필름(P)의 수평도를 유지시키는 균형핀(20)이 각 핀홈(12)에 승강가능하게 끼워진다. 핀홈(12)의 저면에는 스프링(30)이 배치되어, 각 균형핀(20)이 스프링(30)에 의해 상향으로 탄력지지된다.
이하, 상기와 같이 구성된 지그를 이용해서 솔더 볼을 마운트하는 동작을 상세히 설명한다.
먼저, 웨이퍼 한 장에서 수 개의 반도체 칩이 불량으로 처리되므로써, 패턴 필름(P)의 단위 공간(S)들중 수 개는 비어 있고, 정상으로 판정된 반도체 칩만이 각 단위 공간(S)상에 접착된다. 패턴 필름(P)의 볼 랜드가 상부를 향해야 하므로, 반도체 칩은 하부를 향하게 된다.
이러한 패턴 필름(P)을 블럭(10)상에 안치시키고, 진공 펌프를 가동한다. 진공 펌프에서 발생된 진공압은 진공홈(11)을 통해 블럭(10) 표면을 제공되므로써, 패턴 필름(P)의 양측부가 블럭(10) 표면에 견고히 흡착된다.
이때, 패턴 필름(P)의 블럭(10) 표면에 밀착되면서, 반도체 칩이 균형핀(20)을 누르게 된다. 따라서, 균형핀(20)은 스프링(30)을 압축시키면서 하강하게 된다. 반면에, 빈 공간으로 남아 있는 단위 공간(S) 부분은 반도체 칩이 접착되어 있지 않으므로, 반도체 칩 두께만큼 다른 부분과 두께 차이가 나게 된다. 따라서, 비어있는 단위 공간(S) 부분은 균형핀(20)을 누르지 못하게 되므로, 이 부분의 패턴 필름(P)은 원래 높이로 유지되어 있는 균형핀(20)에 의해 지지를 받게 된다. 따라서, 패턴 필름(P) 전체가 수평 상태로 유지된다.
이러한 상태에서, 솔더 볼을 패턴 필름(P)의 각 볼 랜드에 마운트하게 되면, 밑으로 처진 부분이 존재하지 않으므로, 솔더 볼이 각 볼 랜드에 정확하게 마운트될 수가 있다. 따라서, 종래와 같이 불량 반도체 칩도 패턴 필름(P)에 접착할 필요가 없게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 스프링으로 탄력지지되는 균형핀들이 블럭의 표면에 배치되어, 패턴 필름의 각 단위 공간 부분을 지지하게 되므로써, 반도체 칩이 없는 부분이 패턴 필름의 각 단위 공간에 국부적으로 존재하여도 패턴 필름의 수평도가 유지된다. 따라서, 솔더 볼이 각 볼 랜드에 정확하게 마운트된다. 결과적으로, 종래와 같이 불량 반도체 칩을 패턴 필름의 단위 공간에 접착하지 않아도 되므로, 불필요한 공정을 실시하지 않아도 된다.
이상에서는 본 발명에 의한 지그를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (1)

  1. 복수개의 반도체 칩이 접착되는 단위 공간들이 형성된 패턴 필름의 볼 랜드에 솔더 볼을 마운트하기 위해, 상기 반도체 칩들이 접착된 패턴 필름을 지지하는 지그로서,
    표면에 상기 패턴 필름이 안치되고, 상기 표면의 양측에는 상기 패턴 필름의 양측으로 진공압을 제공하기 위한 진공홈이 형성되며, 상기 표면 중앙에는 패턴 필름의 각 단위 공간 위치와 대응하는 위치마다 핀홈이 형성된 블럭;
    상기 블럭의 각 핀홈에 승강가능하게 끼워져서, 상기 패턴 필름을 지지하여 패턴 필름의 수평도를 유지시키는 균형핀; 및
    상기 각 핀홈의 저면에 배치되어, 상기 각 균형핀을 상향으로 탄력지지하는 스프링을 포함하는 것을 특징으로 하는 반도체 패키지의 솔더 볼 마운트용 지그.
KR1019990029969A 1999-07-23 1999-07-23 반도체 패키지의 솔더 볼 마운트용 지그 KR100307021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990029969A KR100307021B1 (ko) 1999-07-23 1999-07-23 반도체 패키지의 솔더 볼 마운트용 지그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990029969A KR100307021B1 (ko) 1999-07-23 1999-07-23 반도체 패키지의 솔더 볼 마운트용 지그

Publications (2)

Publication Number Publication Date
KR20010010857A KR20010010857A (ko) 2001-02-15
KR100307021B1 true KR100307021B1 (ko) 2001-11-01

Family

ID=19603989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990029969A KR100307021B1 (ko) 1999-07-23 1999-07-23 반도체 패키지의 솔더 볼 마운트용 지그

Country Status (1)

Country Link
KR (1) KR100307021B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577917B1 (ko) 2004-03-26 2006-05-10 이주일 소형부품 가공용 지그

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880652B1 (ko) * 2007-02-09 2009-01-30 한미반도체 주식회사 반도체 패키지 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577917B1 (ko) 2004-03-26 2006-05-10 이주일 소형부품 가공용 지그

Also Published As

Publication number Publication date
KR20010010857A (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
JP3493088B2 (ja) ボール・グリッド・アレイ・アセンブリ用マルチ・ストランド基板および方法
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7288439B1 (en) Leadless microelectronic package and a method to maximize the die size in the package
US6372539B1 (en) Leadless packaging process using a conductive substrate
US6519846B2 (en) Chip size package and method of fabricating the same
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US20040046256A1 (en) Semiconductor device and method of manufacturing semiconductor device including semiconductor elements mounted on base plate
US5849608A (en) Semiconductor chip package
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP4615282B2 (ja) 半導体パッケージの製造方法
KR100355795B1 (ko) 반도체패키지 및 그 제조 방법
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
KR0179834B1 (ko) 컬럼형 패키지
JP5378643B2 (ja) 半導体装置及びその製造方法
KR100307021B1 (ko) 반도체 패키지의 솔더 볼 마운트용 지그
KR100333386B1 (ko) 칩 스캐일 패키지
US7220619B2 (en) Process of cutting electronic package
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR20080084075A (ko) 적층 반도체 패키지
KR100321149B1 (ko) 칩사이즈 패키지
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
KR100374542B1 (ko) 반도체 패키지 및 그 제조방법
KR100800159B1 (ko) 반도체 패키지 및 그 제조방법
KR100210161B1 (ko) Bga 반도체패키지용 몰드금형의 라이너
KR20020001422A (ko) 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130716

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140729

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170808

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180807

Year of fee payment: 18

EXPY Expiration of term