KR100800159B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100800159B1
KR100800159B1 KR1020060083807A KR20060083807A KR100800159B1 KR 100800159 B1 KR100800159 B1 KR 100800159B1 KR 1020060083807 A KR1020060083807 A KR 1020060083807A KR 20060083807 A KR20060083807 A KR 20060083807A KR 100800159 B1 KR100800159 B1 KR 100800159B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
semiconductor chip
level substrate
substrate
Prior art date
Application number
KR1020060083807A
Other languages
English (en)
Inventor
김진용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083807A priority Critical patent/KR100800159B1/ko
Application granted granted Critical
Publication of KR100800159B1 publication Critical patent/KR100800159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지(Semiconductor Package) 및 그 제조방법을 개시한다. 개시된 본 발명의 반도체 패키지는, 전극단자를 구비한 인쇄회로기판과, 상기 인쇄회로기판 상에 접착제를 매개로 하여 부착되며, 본딩패드를 구비한 반도체칩과, 상기 반도체칩의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결해주는 금속와이어와, 상기 금속와이어를 포함한 반도체칩과 인쇄회로기판의 측면을 밀봉하는 봉지제를 포함하며, 상기 인쇄회로기판은, 상기 반도체칩보다 작은 크기를 가지며, 상기 전극단자들이 배열된 계단면을 구비하고, 저면이 봉지제로부터 노출되며, 상기 노출된 저면에 볼랜드들이 배열된 것을 특징으로 한다.

Description

반도체 패키지 및 그 제조방법{Semiconductor Package and method of fabricating the same}
도 1은 종래의 반도체 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도.
도 3a 및 도 3b는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 본딩패드 2 : 인쇄회로기판, 유닛레벨기판
3 : 전극단자 4 : 반도체칩
5 : 접착제 6 : 금속와이어
7 : 봉지제 8 : 볼랜드
9 : 솔더볼 31 : 스트립레벨기판
33 : 윈도우
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는, 요철형의 인쇄회로기판을 이용하여 구성한 반도체 패키지 및 그 제조방법에 관한것이다.
웨이퍼(wafer) 한 장에는 동일한 전기회로가 인쇄된 칩이 수백개에서 혹은 수천개가 구비된다. 그러나, 칩 자체만으로는 외부로부터 전기를 공급 받아 전기신호를 전달해 주거나 전달받을 수 없으며, 또한, 칩은 미세한 회로를 담고 있어 외부충격에 쉽게 손상될 수도 있다. 따라서, 칩에 전기적인 연결을 해 주고, 외부의 충격에 견디도록, 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 것이 반도체 패키지이다.
통상적으로 반도체 패키지는 금속재 등으로 만들어진 리드프레임, 소정의 회로경로가 집약된 수지계열의 인쇄회로기판 또는 회로필름 등과 같이 각종 자재(기판)를 이용하여 여러가지 구조로 제조되는 바, 최근에는 단위 시간당 생산성을 증대시키고자 매트릭스(matrix) 배열 구조의 칩 부착 영역을 갖는 기판을 이용하여, 반도체 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정 등을 거치게 한 다음, 낱개로 소잉 내지 싱글레이션 공정 등을 거치게 하여, 한번에 많은 반도체 패키지를 제조하는 추세에 있다.
대개, 반도체 패키지는 기판에 칩을 부착하는 공정과, 칩과 기판간의 전기적 신호를 위한 와이어 본딩 공정, 칩과 와이어 등을 감싸는 몰딩 공정 및 인출단자(솔더볼) 부착 공정 등을 필수적으로 거쳐 제조된다.
그러나, 전술한 바와 같은 종래의 반도체 패키지는, 도 1에 도시된 바와 같이 스트립 레벨(strip level)로, 즉, 하나의 인쇄회로기판에 여러 개의 칩을 부착한 후, 와이어 본딩 공정을 수행하고, 그리고, 동시에 몰딩 공정을 진행하여 제작하는 것이 일반적이다.
또한, 상기와 같은 종래의 반도체 패키지는 몰드 공정이 끝난 후, 인쇄회로기판과 봉지제간의 열팽창계수 차이로 인하여 기판이 휘어지거나 비틀어지는 현상이 발생한다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 몰드 공정 이후 인쇄회로기판의 휨이나 비틀어짐 현상을 방지할 수 있는 반도체 패키지 및 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 전극단자를 구비한 인쇄회로기판; 상기 인쇄회로기판 상에 접착제를 매개로 하여 부착되며, 본딩패드를 구비한 반도체칩; 상기 반도체칩의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결해주는 금속와이어; 및 상기 금속와이어를 포함한 반도체칩과 인쇄회로기판의 측면을 밀봉하는 봉지제;를 포함하며, 상기 인쇄회로기판은, 상기 반도체칩보다 작은 크기를 가지며, 상기 전극단자들이 배열된 계단면을 구비하고, 저면이 봉지제로부터 노출되며, 상기 노출된 저면에 볼랜드들이 배열된 것을 특징으로 한다.
삭제
여기서, 상기 기판 저면의 볼랜드에 부착된 솔더 볼을 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 다수의 유닛 레벨 기판을 포함하고, 각 유닛 레벨 기판 사이에 윈도우가 구비된 스트립 레벨 기판을 마련하는 단계; 상기 스트립 레벨 기판 의 각 유닛 레벨 기판상에 반도체 칩을 부착하는 단계; 상기 각 유닛 레벨 기판과 반도체 칩간을 금속와이어로 연결하는 단계; 상기 모든 반도체 칩과 금속와이어를 포함하는 스트립 레벨 기판의 상면을 봉지제로 밀봉하는 단계; 상기 각 유닛 레벨 기판의 저면에 솔더 볼을 부착하는 단계; 및 상기 스트립 레벨 기판을 유닛 레벨 기판으로 절단하는 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
여기서, 상기 봉지제로 밀봉하는 단계는 각 유닛 레벨 기판 저면은 외부로 노출되도록 수행하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 몰딩 공정을 이용하여 반도체 패키지를 구성하는데 있어서, 반도체칩보다 작은 크기 및 측면이 계단면을 갖게 형성된 인쇄회로기판으로 반도체 패키지를 구성한다.
특별히, 본 발명은 스트립 레벨 기판을 마련함에 있어서 유닛 레벨 기판들 사이에 윈도우를 구비시킨다.
이 경우, 본 발명은 인쇄회로기판이 반도체칩보다 작은 크기를 갖게 형성시켜 공간을 확보하여 반도체 패키지를 구성함으로서, 몰드 공정 이후 인쇄회로기판과 봉지제간의 열팽창계수로 인한 기판의 휨 현상을 방지할 수 있다.
자세하게, 도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 단면도로 서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 반도체 패키지는 전극단자(1)를 구비한 인쇄회로기판(2) 상에 본딩패드(3)를 구비한 반도체칩(4)이 접착제(5)를 매개로 배치되고, 상기 인쇄회로기판(2)과 반도체칩(4)이 금속와이어(6)로 연결되며, 상기 금속와이어(6)와 반도체칩(4) 및 인쇄회로기판(2)의 측면이 봉지제(7)로 밀봉된 구조이다.
상기 인쇄회로기판(2)은 반도체칩(4)보다 작은 크기를 갖도록 구비되며, 상기 전극단자(1)들이 배열된 계단면을 갖는다.
이 경우, 본 발명은 종래 반도체 패키지의 인쇄회로기판과 달리. 인쇄회로기판을 반도체칩보다 작게 형성하여 인쇄회로기판내에 계단면을 갖음으로서, 상기 계단면으로 인해 공간을 확보하여 몰드 공정 이후 인쇄회로기판과 봉지제간의 열팽창계수의 차이에 의한 기판의 휨 현상을 완화시킬 수 있다.
또한, 상기 인쇄회로기판의 크기가 작아짐으로서, 원가절감의 효과도 얻을 수 있다.
그리고, 상기 인쇄회로기판(2)의 저면은 상기 봉지제(7)로부터 노출되어 볼랜드(8)들이 배열되고, 상기 볼 랜드(8)에는 실장수단으로서의 솔더 볼(9)이 부착된다.
이하에서는, 도 3a 및 3b를 참조하여 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하도록 한다.
도 3a에 도시된 바와 같이, 일면에 다수의 유닛 레벨 기판(2)을 포함하는 스 트립 레벨 기판(31)상에 다수의 윈도우(33)를 형성한다.
그런 다음, 도 3b에 도시된 바와 같이, 상기 각 유닛 레벨 기판(2) 상에 접착제를(5) 매개로 반도체 칩(4)을 배치시키고, 상기 각 유닛 레벨 기판(2)의 전극단자(1)와 반도체 칩(4)의 본딩패드(3)간을 금속와이어(6)로 전기적 연결시킨다.
그리고 나서, 상기 각각의 반도체 칩(4)과 금속와이어(6)를 포함하는 상기 스트립 레벨 기판(31)의 상면을 봉지제(7)로 밀봉시킨다.
여기서, 상기 각 유닛 레벨 기판(2)의 저면은 외부로 노출되도록 밀봉시키는 것이 바람직하다.
게다가, 도시하지는 않았지만, 상기 봉지제(7)로 밀봉된 각 유닛 레벨 기판(2)의 저면에는 솔더 볼을 부착하고, 그 후, 각각의 유닛 레벨 기판(2)으로 절단하여 반도체 패키지를 구성한다.
이 경우, 본 발명은 다수의 유닛 레벨 기판을 포함하는 스트립 레벨 기판상에 윈도우를 형성하여 반도체 패키지를 구성함으로서, 상기 윈도우에 의해서 몰딩 후 스트립 레벨 기판과 봉지제간의 높은 열팽창계수의 차이로 인한 기판의 휨 현상을 감소시킬 수 있다.
결국, 본 발명의 반도체 패키지는, 인쇄회로기판에 휨 현상을 감소시킬 수 있는 공간을 확보하여 반도체 패키지를 구성함으로서, 몰드 공정후 인쇄회로기판의 휨 현상을 완화시킬 수가 있다.
이상, 여기에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야 를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 인쇄회로기판을 반도체칩보다 작게 형성시켜 인쇄회로기판의 공간을 확보하여 반도체 패키지를 구성함으로서, 상기 공간에 의해 몰드 공정이후 인쇄회로기판의 휨 현상을 완화할 수 있다.
또한, 종래의 그것보다 기판의 크기를 작게 형성함으로서, 원가절감의 효과를 얻을 수 있다.

Claims (4)

  1. 전극단자를 구비한 인쇄회로기판;
    상기 인쇄회로기판 상에 접착제를 매개로 하여 부착되며, 본딩패드를 구비한 반도체칩;
    상기 반도체칩의 본딩패드와 인쇄회로기판의 전극단자간을 전기적으로 연결해주는 금속와이어; 및
    상기 금속와이어를 포함한 반도체칩과 인쇄회로기판의 측면을 밀봉하는 봉지제;를 포함하며,
    상기 인쇄회로기판은, 상기 반도체칩보다 작은 크기를 가지며, 상기 전극단자들이 배열된 계단면을 구비하고, 저면이 봉지제로부터 노출되며, 상기 노출된 저면에 볼랜드들이 배열된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 기판 저면의 볼랜드에 부착된 솔더볼을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 다수의 유닛 레벨 기판을 포함하고, 각 유닛 레벨 기판 사이에 윈도우가 구비된 스트립 레벨 기판을 마련하는 단계;
    상기 스트립 레벨 기판의 각 유닛 레벨 기판상에 반도체 칩을 부착하는 단계;
    상기 각 유닛 레벨 기판과 반도체 칩간을 금속와이어로 연결하는 단계;
    상기 모든 반도체 칩과 금속와이어를 포함하는 스트립 레벨 기판의 상면을 봉지제로 밀봉하는 단계;
    상기 각 유닛 레벨 기판의 저면에 솔더 볼을 부착하는 단계; 및
    상기 스트립 레벨 기판을 유닛 레벨 기판으로 절단하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 제 3 항에 있어서, 상기 봉지제로 밀봉하는 단계는 각 유닛 레벨 기판 저면은 외부로 노출되도록 수행하는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020060083807A 2006-08-31 2006-08-31 반도체 패키지 및 그 제조방법 KR100800159B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083807A KR100800159B1 (ko) 2006-08-31 2006-08-31 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083807A KR100800159B1 (ko) 2006-08-31 2006-08-31 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100800159B1 true KR100800159B1 (ko) 2008-02-01

Family

ID=39342068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083807A KR100800159B1 (ko) 2006-08-31 2006-08-31 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100800159B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002214A (ko) * 1999-06-12 2001-01-05 마이클 디. 오브라이언 반도체패키지와 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010002214A (ko) * 1999-06-12 2001-01-05 마이클 디. 오브라이언 반도체패키지와 그 제조방법

Similar Documents

Publication Publication Date Title
US7808084B1 (en) Semiconductor package with half-etched locking features
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US20110304036A1 (en) Semiconductor package with heat dissipation devices
CN102208391A (zh) 具有凹陷的单元片接合区域的引线框
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
KR100913171B1 (ko) 스택 패키지의 제조방법
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
US20120241926A1 (en) Integrated circuit packaging system with leveling standoff and method of manufacture thereof
EP3982405A1 (en) Semiconductor package with improved board level reliability
KR100800159B1 (ko) 반도체 패키지 및 그 제조방법
KR100871379B1 (ko) 반도체 패키지의 제조방법
TW201436146A (zh) 具有覆晶晶粒附著之引線框陣列封裝
KR100922370B1 (ko) 반도체 패키지 제조용 자재
US20090096070A1 (en) Semiconductor package and substrate for the same
KR20090009137U (ko) 인쇄회로기판
KR100319400B1 (ko) 반도체패키지및그제조방법
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR20090036944A (ko) 반도체 패키지
JP2017199888A (ja) 半導体装置の製造方法及び半導体装置
JP4207671B2 (ja) 半導体パッケージの製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法
KR100772112B1 (ko) 반도체 패키지
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법
KR100772107B1 (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee