TW201436146A - 具有覆晶晶粒附著之引線框陣列封裝 - Google Patents
具有覆晶晶粒附著之引線框陣列封裝 Download PDFInfo
- Publication number
- TW201436146A TW201436146A TW102147610A TW102147610A TW201436146A TW 201436146 A TW201436146 A TW 201436146A TW 102147610 A TW102147610 A TW 102147610A TW 102147610 A TW102147610 A TW 102147610A TW 201436146 A TW201436146 A TW 201436146A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- leads
- edge
- lead
- array
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims description 123
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 20
- 239000012778 molding material Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- KXDHJXZQYSOELW-UHFFFAOYSA-M Carbamate Chemical compound NC([O-])=O KXDHJXZQYSOELW-UHFFFAOYSA-M 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000005469 granulation Methods 0.000 description 1
- 230000003179 granulation Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010421 standard material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本發明提供一種小外觀尺寸近晶片級封裝(300)，其不僅包括沿著該封裝之周邊之輸入/輸出觸點(310、320)，且亦包括沿著封裝底部區域之輸入/輸出觸點(330)。實施例透過使用覆晶接合技術而藉由使用耦合至晶粒信號觸點(410、420、430)下方之一陣列引線框(600)來提供此等額外觸點。透過使用在封裝單粒化期間執行之一部分鋸割程序來將該等陣列引線框觸點電隔離。
Description
本發明一般而言係關於半導體裝置封裝，且更特定而言係關於在小外觀尺寸封裝上提供充足輸入/輸出觸點。
較小電子裝置及對相同空間中之電子電路之增加之功能性之需求產生對近晶片級封裝之需要。一種類型之近晶片級封裝係平坦無框封裝，諸如雙扁平無引線(DFN)及四扁平無引線(QFN)封裝。扁平無引線封裝提供囊封於一模製材料中且透過一引線框基板耦合至裝置封裝之周邊上之輸入/輸出觸點或著陸點之一半導體裝置。
對較小封裝佔用面積之持續需求已產生減小之封裝大小，在某些情形中減小至2mm×2mm或更小。在此等尺寸下，觸點間距限制限制可沿著封裝之周邊提供之觸點之數目。另外，對此等小封裝中之增加之功能性之需求使得期望在封裝中併入較大半導體裝置。但傳統扁平無引線封裝技術需要晶粒觸點至引線框之線接合，此佔用封裝內之空間。此外，此增加之功能性通常需要不能沿著傳統小扁平無引線封裝之周邊提供之額外輸入/輸出觸點。另外，由於重複之機械程序(諸如執行線接合)，形成扁平無引線封裝之傳統技術可係資源及時間密集的。
因此期望提供可提供增加數目之輸入/輸出觸點同時在相同封裝佔用面積中提供用於較大半導體裝置之容量之一小型近晶片級封裝。
100‧‧‧習用雙扁平無引線(DFN)封裝/DFN封裝
110‧‧‧半導體裝置晶粒
120‧‧‧引線框
130‧‧‧晶粒接合墊
135‧‧‧晶粒接合墊
140‧‧‧封裝引線
145‧‧‧封裝引線
150‧‧‧線接合件
155‧‧‧線接合件
160‧‧‧模製材料
300‧‧‧小外觀尺寸近晶片級封裝/半導體裝置封裝
310‧‧‧輸入/輸出觸點
320‧‧‧輸入/輸出觸點
330‧‧‧輸入/輸出觸點/中心輸入/輸出觸點
400‧‧‧半導體裝置晶粒
410‧‧‧晶粒信號觸點/接合墊列
420‧‧‧晶粒信號觸點/接合墊列
430‧‧‧晶粒信號觸點/接合墊列/中心接合墊列
510‧‧‧導電凸塊
520‧‧‧導電凸塊
530‧‧‧導電凸塊
600‧‧‧陣列引線框/實例性陣列引線框條帶/陣列引線框條帶部分/陣列引線框條帶
605‧‧‧陣列引線框單元
610‧‧‧邊緣引線組/邊緣引線
615‧‧‧繫桿
620‧‧‧邊緣引線組/邊緣引線
625‧‧‧繫桿
630‧‧‧中心引線組/中心引線
640‧‧‧鎖定特徵
800‧‧‧半導體裝置結構
810‧‧‧囊封
910‧‧‧半導體裝置封裝
1005‧‧‧印刷電路板(PCB)
1010‧‧‧電觸點
1020‧‧‧電觸點
1030‧‧‧電觸點
熟習此項技術者藉由參照附圖，可更好地理解本發明且易知本發明之眾多目的、特徵及優點。
圖1係圖解說明一習用雙扁平無引線(DFN)封裝之一透視圖之一簡化方塊圖。
圖2係圖解說明在單粒化之後DFN封裝之一底部表面之一簡化方塊圖。
圖3係根據本發明之實施例之提供額外輸入/輸出觸點之一半導體裝置封裝之一簡化方塊圖。
圖4係圖解說明經組態以與本發明之實施一同使用之一半導體裝置晶粒之一項實施例之一簡化方塊圖。
圖5係圖解說明在半導體裝置晶粒之作用表面之接合墊上之導電凸塊形成之後半導體裝置晶粒之一項實施例之一簡化方塊圖。
圖6係圖解說明可用於本發明之實施例之一實例性陣列引線框條帶之一部分之一簡化方塊圖。
圖7係圖解說明在一覆晶晶粒附著程序之後附著至一陣列引線框單元之半導體裝置晶粒之一透視圖之一簡化方塊圖。
圖8係圖解說明在圖7中所圖解說明之步驟之後之處理中之一步驟處之一半導體裝置結構之一透視圖之一簡化方塊圖。
圖9係圖解說明根據本發明之實施例在部分鋸穿及單粒化之後半導體裝置結構之一透視圖之一簡化方塊圖。
圖10係圖解說明電耦合至一印刷電路板(PCB)之一半導體裝置封裝之一剖面之一簡化方塊圖。
除非另有說明，否則在不同圖式中使用相同之參考符號來指示相同之物項。該等圖未必按比例繪製。
提供一小外觀尺寸近晶片級封裝，其不僅包括沿著封裝之周邊之輸入/輸出觸點，且亦包括沿著封裝底部區域之輸入/輸出觸點。實施例透過使用覆晶接合技術而藉由使用耦合至晶粒信號觸點下方之一陣列引線框來提供此等額外觸點。透過使用在封裝單粒化期間執行之一部分鋸割程序來將陣列引線框觸點電隔離。
某些電子學應用已導致對愈來愈小半導體裝置封裝之需求。對於某些應用，提出大約2mm×2mm或更小之扁平無引線封裝。此等小封裝大小導致可將輸入/輸出觸點放置於其中之一極有限區。給定間距限制(當前約0.4mm)，沿著一2mm×2mm DFN封裝之相對側可僅放置五個輸入/輸出觸點。某些應用，雖然渴望此等小外觀尺寸，但需要比該有限數目多之輸入/輸出觸點。本發明之實施例提供此問題之一解決方案。
圖1係圖解說明一習用雙扁平無引線(DFN)封裝100之一透視圖之一簡化方塊圖。一半導體裝置晶粒110作用側向上安裝於一引線框120之一晶粒墊(未圖解說明)上。出於此論述之目的，作用側向上係指(舉例而言)上面具有晶粒接合墊130及135之半導體裝置晶粒110之主表面。半導體裝置晶粒110之作用表面上之晶粒接合墊(例如，晶粒接合墊130及135)使用對應線接合件(例如，線接合件150及155)電耦合至對應引線(例如，封裝引線140及145)。半導體裝置晶粒110、引線框120以及線接合件150及155囊封於一模製材料160中。在單粒化後，封裝引線彼此電隔離且沿著DFN封裝100之側提供曝露之觸點。
圖2係圖解說明在單粒化之後DFN封裝100之一底部表面之一簡化方塊圖。沿著DFN封裝100之底部表面的係曝露之封裝引線，包括封裝引線140及145。一模製材料160形成DFN封裝100之底部表面之塊體。封裝底部表面上之封裝引線提供半導體裝置晶粒110與形成於DFN封裝安裝於其上用於操作之一印刷電路板上之電觸點之間之電連
接。
通常，一扁平無引線封裝(諸如DFN封裝100)使用焊料回熔技術電耦合至印刷電路板。焊料回熔技術及印刷電路板之製造中所涉及之技術之限制限制可將封裝引線沿著DFN封裝之周邊放置之靠近程度。0.4mm之一引線間距(亦即，自一個引線之頂部至相鄰引線之頂部之距離)係現今無引線封裝上之引線間隔之實際限制。因此，對於一2mm×2mm DFN封裝，沿著封裝之引線承載周邊邊緣可放置五個引線，從而產生封裝上總共最多10個引線。對於某些應用及所要功能性，此係過少輸入/輸出觸點。
圖3係根據本發明之實施例之提供額外輸入/輸出觸點之一半導體裝置封裝300之一簡化方塊圖。如所圖解說明，半導體裝置封裝300不僅提供沿著封裝之一底部表面之相對邊緣之輸入/輸出觸點(例如，310及320)，且亦提供一組中心輸入/輸出觸點330。該組中心輸入/輸出觸點330提供於經囊封封裝內之一半導體裝置晶粒之一位置下面之封裝之一區中。中心輸入/輸出觸點330使半導體裝置封裝300之輸入/輸出觸點之數目增加1/2，同時繼續將半導體裝置封裝之佔地面積保持在與一傳統DFN封裝(例如，DFN封裝100)相同之面積。如下文將更完全論述，可使用一半導體裝置晶粒透過使用覆晶晶粒附著技術而非線接合電耦合至其之一陣列引線框提供半導體裝置封裝300之實施例。
圖4係圖解說明經組態以與本發明之實施一同使用之一半導體裝置晶粒400之一項實施例之一簡化方塊圖。半導體裝置晶粒400之作用表面包括三列接合墊。沿著半導體裝置晶粒400之一周邊邊緣提供接合墊列410及420，同時在半導體裝置晶粒400之一中心區中提供接合墊列430。如下文將更清楚，接合墊之位置應與併入於半導體裝置封裝中之陣列引線框之引線位置對應。提供半導體裝置晶粒400上之接
合墊之組合物及用於提供半導體裝置晶粒400上之接合墊之技術對應於在半導體裝置晶粒製作技術中通常使用之彼等組合物及技術。此外，接合墊經金屬化，或以其他方式經處理，以使接合墊更能接納用於一覆晶組裝程序之導電凸塊。
圖5係圖解說明在半導體裝置晶粒之作用表面之接合墊上之導電凸塊形成之後半導體裝置晶粒400之一項實施例之一簡化方塊圖。對於一典型覆晶附著程序，在半導體裝置晶粒之每一接合墊上形成導電凸塊(例如，導電凸塊510、520及530)。每一凸塊提供自半導體裝置晶粒400之一觸點至晶片將附著(如下文將進一步詳細論述)至其之一引線框之一導電路徑，而且形成半導體裝置晶粒至引線框之機械安裝。本發明之實施例不受所使用之形成凸塊程序之類型限制，且因此諸如藉由噴濺或電鍍形成之焊料凸塊、藉由無電極鎳電鍍形成之鎳-金凸塊、金螺柱凸塊、導電黏合劑凸塊及類似物等導電凸塊皆可使用。一較佳實施例使用藉由一電鍍程序形成之銅柱凸塊，其中銅柱凸塊具有一焊料蓋。銅柱凸塊係較佳的，部分乃因此一技術極其適合於細間距應用，且使用現有凸塊基礎結構以及標準材料及程序流程且因此較容易且成本高效地併入至製造程序流程中。
圖6係圖解說明可用於本發明之實施例之實例性陣列引線框條帶600之一部分之一簡化方塊圖。陣列引線框條帶部分600係可將諸多半導體裝置晶粒放置至其上之陣列引線框架之一較大條帶。每一陣列引線框單元605包括對應半導體裝置晶粒觸點(例如，接合墊列410、420及430)之若干個引線。如所圖解說明，邊緣引線組610及620分別對應於半導體裝置晶粒400之接合墊列410及420。同樣，中心引線組630對應於中心接合墊列430。邊緣引線610藉由對應繫桿615耦合至中心引線630且邊緣引線620藉由對應繫桿625耦合至中心引線630。
每一引線提供可將半導體裝置晶粒上之一對應導電凸塊附接至
其之一表面。每一引線亦提供在一模製及單粒化程序之後將在一半導體裝置封裝外部曝露之一單獨表面，如下文將更詳細論述。如所圖解說明，每一引線亦可併入有經組態以幫助限制一囊封內之一相關聯引線之移動之一鎖定特徵(例如，鎖定特徵640)。陣列引線框條帶600內之引線框經由條帶繫桿650彼此耦合。陣列引線框條帶600可包括與一應用之所需一樣多之陣列引線框單元605。在一項實施例中，250mm×70mm之一條帶可提供2496個2mm×2mm陣列引線框單元。
圖7係圖解說明在一覆晶晶粒附著程序之後附著至陣列引線框單元605之半導體裝置晶粒400之一透視圖之一簡化方塊圖。使用一典型拾取及放置技術將半導體裝置晶粒400放置於陣列引線框單元605上。如上文所論述，接合墊列410上之凸塊耦合至邊緣引線組610，接合墊列420上之凸塊耦合至邊緣引線組620，且接合墊列430上之凸塊耦合至中心引線組630。可使用如此項技術中已知之一典型覆晶晶粒附著程序，其中凸塊上之(或形成凸塊之)焊料形成附接及導電路徑。以此方式，實施例避免使用先前技術扁平無引線封裝中存在之線接合技術。由於避免了線接合，附著至引線框之半導體裝置晶粒在邊緣引線組上方延伸，且因此在面積上可大於一標準扁平無引線封裝中所併入之一半導體裝置晶粒。
圖8係圖解說明在圖7中所圖解說明之步驟之後之處理中之一步驟處之一半導體裝置結構800之一透視圖之一簡化方塊圖。將一模製材料施加至附加至陣列引線框條帶600之半導體裝置晶粒，從而形成囊封模製材料內之結構且形成一面板之一囊封810。模製材料可係任何適當囊封劑，舉例而言，包括填充有矽土之環氧模製化合物、塑膠囊封樹脂及其他聚合材料，諸如聚矽氧、聚醯亞胺、酚醛塑膠及聚胺基甲酸酯。可藉由在囊封中使用之多種標準處理技術來施加模製材料，舉例而言，包括印刷、壓力模製及旋轉施加。一旦施加模製材
料，便可藉由將材料曝露於某些溫度達一時間段或藉由施加固化劑或兩者來使面板固化。在一典型囊封程序中，囊封810之一深度超過嵌入於模製材料中之結構之一最大高度。圖8中僅圖解說明一面板之一部分。
圖9係圖解說明根據本發明之實施例在部分鋸穿及單粒化之後半導體裝置結構800之一透視圖之一簡化方塊圖。藉由基於繫桿615及625將曝露之邊緣引線610及620與中心引線630隔離。在一項實施例中，使用切割穿過繫桿及囊封劑至足以移除所有繫桿材料之一深度之一部分鋸割程序來移除繫桿。部分鋸割亦可提供足以曝露中心引線之側之一寬度之切割，同時留下充足中心引線材料以形成半導體裝置結構在使用期間將附接至其之一印刷電路板之良好接觸。在一替代實施例中，可使用一遮罩及蝕刻程序來移除繫桿。使用一遮罩及蝕刻程序之一個優點係，蝕刻可對模製材料具有選擇性，且因此在蝕刻程序期間不移除任何模製材料。一旦繫桿材料經移除(藉由部分鋸割或蝕刻)，便可藉由執行一穿過切割鋸割來將個別半導體裝置封裝910自面板單粒化，藉此移除條帶繫桿650且電隔離所有封裝引線。使用部分鋸割方法來移除繫桿之一個優點係，可在與單粒化相同之程序步驟期間執行此部分鋸割，藉此簡化程序流程。
圖10係圖解說明電耦合至一印刷電路板(PCB)1005之半導體裝置封裝910之剖面之一簡化方塊圖。PCB 1005具有分別對應於邊緣引線610及620以及中心引線630之電觸點1010、1020及1030。半導體裝置封裝910之引線放置於PCB觸點上方且可使用(舉例而言)此項技術中已知之焊料回熔技術電耦合至PCB觸點。
如上文所論述，本發明之實施例提供優於標準近晶片級封裝之眾多優點。優於需要小外觀尺寸，標準近晶片級封裝在可沿著封裝之周邊提供之輸入/輸出觸點之數目上受限。所論述之實施例藉由沿著
半導體裝置封裝之中心區提供一列引線而提供引線之數目之至少50%之一增加。此允許經封裝半導體裝置之增加之輸入/輸出容量。另外，藉由使用覆晶附著技術來將半導體裝置晶粒接合至陣列引線框，避免了線接合。因此，半導體裝置晶粒之大小可延伸較靠近半導體裝置封裝之邊緣，從而允許半導體裝置之可能增加之功能能力。此外，優先於線接合使用一批量附著程序(諸如覆晶)允許用於組裝半導體裝置封裝之一更簡單、更快速且可能更便宜之程序流程。
到現在為止應瞭解，已提供用於一半導體裝置封裝之一陣列引線框，該陣列引線框包括：一第一複數個邊緣引線之一第一列；一第二複數個邊緣引線之一第二列；一第三複數個中心引線之一第三列；一第一組繫桿，其將該第三複數個中心引線中之一中心引線耦合至該第一複數個邊緣引線中之一或多個邊緣引線；及一第二組繫桿，其將該第三複數個中心引線中之該中心引線耦合至該第二複數個邊緣引線中之一或多個邊緣引線。每一引線經組態以用於使用一覆晶晶粒附著電耦合至一對應晶粒接合墊。
在以上實施例之一項態樣中，該第一複數個邊緣引線之一數量與該第二複數個邊緣引線之一數量相同。在另一態樣中，中心引線之一數量與該第一複數個邊緣引線之該數量相同，該第一組繫桿包括自該中心引線至該第一複數個邊緣引線中之一對應邊緣引線之一個繫桿，且該第二組繫桿包括自該中心引線至該第二複數個邊緣引線中之一對應邊緣引線之一個繫桿。
另一實施例提供一半導體裝置封裝，其包括：一陣列引線框，其具有：一第一複數個邊緣引線之一第一列；一第二複數個邊緣引線之一第二列；一第三複數個中心引線之一第三列；一第一組繫桿，其將一中心引線耦合至該第一複數個邊緣引線中之一或多個邊緣引線；及一第二組繫桿，其將該中心引線耦合至該第二複數個邊緣引線中之
一或多個邊緣引線；一半導體裝置晶粒；及一模製化合物，其形成於該半導體裝置晶粒上方及周圍且囊封該陣列引線框之每一引線之一部分。該半導體裝置晶粒具有一第一主表面及在該第一主表面上之複數個接合墊。每一接合墊位於對應於該陣列引線框之一邊緣引線或中心引線之一幾何位置中。每一接合墊電耦合至該陣列引線框之該對應邊緣引線或中心引線。
在以上實施例之一項態樣中，該半導體裝置晶粒進一步包括形成於每一接合墊上之一導電凸塊。每一接合墊至一對應邊緣引線或中心引線之電耦合係將該導電凸塊用於一覆晶晶粒附著而執行。在另一態樣中，該導電凸塊係一銅柱凸塊、一焊料凸塊、一螺柱及一導電黏合劑凸塊中之一者。
在以上實施例之另一態樣中，該半導體中之進一步包括：該第一複數個邊緣引線，其在該半導體裝置封裝之一第一主表面上沿著該半導體裝置封裝之一第一邊緣曝露；該第二複數個邊緣引線，其在該半導體裝置封裝之該第一主表面上沿著該半導體裝置封裝之一第二邊緣曝露，其中該第二邊緣與該半導體裝置封裝之該第一邊緣相對；及該第三複數個中心引線，其在該半導體裝置封裝之該第一主表面之一中心區中曝露。在以上實施例之另一態樣中，該第一複數個邊緣引線、該第二複數個邊緣引線及該第三複數個中心引線係在形成該模製化合物之後藉由移除該第一組繫桿及該第二組繫桿而電隔離。在另一態樣中，該第一組繫桿及第二組繫桿之移除係藉由一部分鋸割操作來執行。
本發明之另一實施例提供形成一半導體裝置封裝之一方法，其中該方法包括：提供具有複數個引線之一陣列引線框；將一半導體裝置晶粒導電附著至該陣列引線框；及藉由在該半導體裝置晶粒及該陣列引線框之一部分上方及周圍形成一模製化合物來囊封該半導體裝置
晶粒及該陣列引線框之該部分。該半導體裝置晶粒包括該半導體裝置晶粒之一主表面上之複數個接合墊。每一接合墊具有該複數個引線中之一對應引線。導電附著包含一覆晶晶粒附著程序。
以上實施例之一項態樣進一步包含部分鋸割該半導體裝置封裝及自由該囊封形成之一面板單粒化該半導體裝置封裝。在該囊封之後執行該部分鋸割且其移除耦合該陣列引線框之若干對該等引線之複數個繫桿，以便使該等引線電隔離。在另一態樣中，在部分鋸割及單粒化之後，該半導體裝置封裝包括沿著該半導體裝置封裝之一主表面之兩個或兩個以上周邊邊緣曝露之複數個引線及在該半導體裝置封裝之該主表面之一中心區上曝露之複數個引線。
以上實施例之另一態樣進一步包括在該半導體裝置晶粒之每一接合墊上形成一導電凸塊。在另一態樣中，該導電凸塊包括一銅柱凸塊、一焊料凸塊、一螺柱及一導電黏合劑中之一者。以上實施例之又一態樣包括將該半導體裝置晶粒放置於該陣列引線框上，使得每一導電凸塊與該陣列引線框上之一引線接觸。
由於實施本發明之設備在很大程度上係由熟習此項技術者已知之電子組件及電路構成，因此為理解及瞭解本發明之基本概念且為了不模糊或分散對本發明之教示之注意將不在大於如上文所圖解說明視為必需的任何程度上闡釋電路細節。
此外，在說明及申請專利範圍中，術語「前」、「後」、「頂部」、「底部」、「在...上方」、「在...下方」及類似術語係用於說明性目的而未必用於闡述永久之相對位置。應理解，如此使用之術語在合適情形下可互換，使得本文中所闡述之本發明之實施例能夠(舉例而言)以本文中所圖解說明之外的或不同於本文中所闡述的定向之定向來操作。
雖然本文中參考特定實施例對本發明加以闡述，但可做出各種修改及改變，此並不背離下文申請專利範圍中所陳述之本發明範疇。
舉例而言，取決於在間距大小上所做出之進步，可在一半導體裝置封裝之任何列中防止額外輸入/輸出引線，且可沿著一封裝之中心區域提供可能多列連接器。因此，應將本說明書及各圖視作闡釋性而非具有一限制意義，且所有此等修改皆意欲包括於本發明之範疇內。本文中關於特定實施例所闡述之任何益處、優點或問題之解決方案皆非意欲被理解為任何或所有請求項之一關鍵、必需或基本特徵或元件。
如本文中所使用，術語「耦合」並非意欲限於一直接耦合或一機械耦合。
此外，將本文中所使用之術語「一(a)」或「一(an)」界定為一或多個。此外，在申請專利範圍中使用諸如「至少一個(at least one)」或「一或多個(one or more)」之介紹性片語不應被理解為暗指藉由不定冠詞「一(a)」或「一(an)」引入另一請求項元件將含有此被引入請求項元件之任何特定請求項限制為僅含有一個此類元件之發明，即使當同一請求項包括介紹性片語「一或多個(one or more)」或「至少一個(at least one)」及諸如「一(a)」或「一(an)」等不定冠詞時亦係如此。此同樣適用於定冠詞之使用。
除非另有說明，否則，諸如「第一(first)」及「第二(second)」等術語係用於任意區分此等術語所闡述之元件。因此，此等術語未必意欲指示此等元件之時間或其他優先順序。
400‧‧‧半導體裝置晶粒
605‧‧‧陣列引線框單元
610‧‧‧邊緣引線組/邊緣引線
615‧‧‧繫桿
620‧‧‧邊緣引線組/邊緣引線
625‧‧‧繫桿
630‧‧‧中心引線組/中心引線
Claims (15)
- 一種用於一半導體裝置封裝之陣列引線框，該陣列引線框包含：第一複數個邊緣引線之一第一列；第二複數個邊緣引線之一第二列；第三複數個中心引線之一第三列；一第一組繫桿，其將該第三複數個中心引線中之一中心引線耦合至該第一複數個邊緣引線中之一或多個邊緣引線；及一第二組繫桿，其將該第三複數個中心引線中之該中心引線耦合至該第二複數個邊緣引線中之一或多個邊緣引線，其中每一引線經組態以用於使用一覆晶晶粒附著電耦合至一對應晶粒接合墊。
- 如請求項1之陣列引線框，其中該第一複數個邊緣引線之一數量與該第二複數個邊緣引線之一數量相同。
- 如請求項2之陣列引線框，其中該第三複數個中心引線之一數量與該第一複數個邊緣引線之該數量相同；該第一組繫桿包含自該中心引線至該第一複數個邊緣引線中之一對應邊緣引線之一個繫桿；且該第二組繫桿包含自該中心引線至該第二複數個邊緣引線中之一對應邊緣引線之一個繫桿。
- 一種半導體裝置封裝，其包含：一陣列引線框，其包含第一複數個邊緣引線之一第一列， 第二複數個邊緣引線之一第二列，第三複數個中心引線之一第三列，一第一組繫桿，其將該第三複數個中心引線中之一中心引線耦合至該第一複數個邊緣引線中之一或多個邊緣引線，一第二組繫桿，其將該第三複數個中心引線中之該中心引線耦合至該第二複數個邊緣引線中之一或多個邊緣引線；一半導體裝置晶粒，其包含一第一主表面及在該第一主表面上之複數個接合墊，其中每一接合墊位於對應於該陣列引線框之一邊緣引線或中心引線之一幾何位置中，且每一接合墊電耦合至該陣列引線框之該對應邊緣引線或中心引線；及一模製化合物，其形成於該半導體裝置晶粒上方及周圍且囊封該陣列引線框之每一引線之一部分。
- 如請求項4之半導體裝置封裝，其中該半導體裝置晶粒進一步包含：一導電凸塊，其形成於每一接合墊上，其中每一接合墊至一對應邊緣引線或中心引線之該電耦合係將該導電凸塊用於一覆晶晶粒附著而執行。
- 如請求項5之半導體裝置封裝，其中該導電凸塊包含一銅柱凸塊、一焊料凸塊、一螺柱及一導電黏合劑凸塊中之一者。
- 如請求項4之半導體裝置封裝，其進一步包含：該第一複數個邊緣引線，其在該半導體裝置封裝之一第一主表面上沿著該半導體裝置封裝之一第一邊緣曝露；該第二複數個邊緣引線，其在該半導體裝置封裝之該第一主表面上沿著該半導體裝置封裝之一第二邊緣曝露，其中該第二 邊緣與該半導體裝置封裝之該第一邊緣相對；及該第三複數個中心引線，其在該半導體裝置封裝之該第一主表面之一中心區中曝露。
- 如請求項4之半導體裝置封裝，其中該第一複數個邊緣引線、該第二複數個邊緣引線及該第三複數個中心引線係在形成該模製化合物之後藉由移除該第一組繫桿及該第二組繫桿而電隔離。
- 如請求項8之半導體裝置封裝，其中該第一組繫桿及該第二組繫桿之該移除係藉由一部分鋸割操作來執行。
- 一種形成一半導體裝置封裝之方法，該方法包含：提供具有複數個引線之一陣列引線框；將一半導體裝置晶粒導電附著至該陣列引線框，其中該半導體裝置晶粒包含該半導體裝置晶粒之一主表面上之複數個接合墊，每一接合墊具有該複數個引線中之一對應引線，該導電附著包含一覆晶晶粒附著程序；藉由在該半導體裝置晶粒及該陣列引線框之一部分上方及周圍形成一模製化合物來囊封該半導體裝置晶粒及該陣列引線框之該部分。
- 如請求項10之方法，其進一步包含：部分鋸割該半導體裝置封裝，其中在該囊封之後執行該部分鋸割，該部分鋸割移除耦合該陣列引線框之若干對該等引線之複數個繫桿，以便使該等引線電隔離；及自由該囊封形成之一面板單粒化該半導體裝置封裝。
- 如請求項11之方法，其中，在該部分鋸割及該單粒化之後，該半導體裝置封裝包含沿著該半導體裝置封裝之一主表面之兩個或 兩個以上周邊邊緣曝露之複數個引線及在該半導體裝置封裝之該主表面之一中心區上曝露之複數個引線。
- 如請求項10之方法，其進一步包含：在該半導體裝置晶粒之每一接合墊上形成一導電凸塊。
- 如請求項13之方法，其中該導電凸塊包含一銅柱凸塊、一焊料凸塊、一螺柱及一導電黏合劑中之一者。
- 如請求項14之方法，其中該覆晶晶粒附著程序包含：將該半導體裝置晶粒放置於該陣列引線框上，使得每一導電凸塊與該陣列引線框上之一引線接觸。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/758,263 US8710636B1 (en) | 2013-02-04 | 2013-02-04 | Lead frame array package with flip chip die attach |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201436146A true TW201436146A (zh) | 2014-09-16 |
Family
ID=50514220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102147610A TW201436146A (zh) | 2013-02-04 | 2013-12-20 | 具有覆晶晶粒附著之引線框陣列封裝 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8710636B1 (zh) |
| CN (1) | CN103972196B (zh) |
| TW (1) | TW201436146A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI712123B (zh) * | 2015-10-22 | 2020-12-01 | 美商艾馬克科技公司 | 半導體裝置及其製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140020926A1 (en) * | 2012-07-20 | 2014-01-23 | Dow Corning Taiwan Inc. | Lead frame, lead frame assembly and method of cutting lead frame assembly |
| CN107919339B (zh) * | 2016-10-11 | 2022-08-09 | 恩智浦美国有限公司 | 具有高密度引线阵列的半导体装置及引线框架 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229200B1 (en) * | 1998-06-10 | 2001-05-08 | Asat Limited | Saw-singulated leadless plastic chip carrier |
| US6392288B1 (en) * | 2000-12-04 | 2002-05-21 | Semiconductor Components Industries Llc | Lead frame for assembly for thin small outline plastic encapsulated packages |
| JP4034073B2 (ja) * | 2001-05-11 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| SG120858A1 (en) | 2001-08-06 | 2006-04-26 | Micron Technology Inc | Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same |
| US6661087B2 (en) * | 2001-10-09 | 2003-12-09 | Siliconware Precision Industries Co., Ltd. | Lead frame and flip chip semiconductor package with the same |
| JP3606837B2 (ja) * | 2001-12-19 | 2005-01-05 | 株式会社三井ハイテック | リードフレームおよびこれを用いた半導体装置 |
| SG120879A1 (en) * | 2002-08-08 | 2006-04-26 | Micron Technology Inc | Packaged microelectronic components |
| DE102006024943A1 (de) * | 2006-05-29 | 2007-12-06 | Texas Instruments Deutschland Gmbh | Entwurf und Verfahren für die Befestigung eines Dies auf einem Leiterrahmen in einem Halbleiterbauelement |
| US20080067639A1 (en) * | 2006-09-15 | 2008-03-20 | Stats Chippac Ltd. | Integrated circuit package system with encapsulation lock |
| US7786557B2 (en) | 2008-05-19 | 2010-08-31 | Mediatek Inc. | QFN Semiconductor package |
| US8008784B2 (en) * | 2008-10-02 | 2011-08-30 | Advanced Semiconductor Engineering, Inc. | Package including a lead frame, a chip and a sealant |
| US8071427B2 (en) * | 2009-01-29 | 2011-12-06 | Semiconductor Components Industries, Llc | Method for manufacturing a semiconductor component and structure therefor |
| US20110248392A1 (en) * | 2010-04-12 | 2011-10-13 | Texas Instruments Incorporated | Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe |
| US9494660B2 (en) * | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
-
2013
- 2013-02-04 US US13/758,263 patent/US8710636B1/en active Active
- 2013-12-20 CN CN201310710875.6A patent/CN103972196B/zh active Active
- 2013-12-20 TW TW102147610A patent/TW201436146A/zh unknown
-
2014
- 2014-03-17 US US14/215,680 patent/US8969139B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI712123B (zh) * | 2015-10-22 | 2020-12-01 | 美商艾馬克科技公司 | 半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8710636B1 (en) | 2014-04-29 |
| CN103972196B (zh) | 2018-05-29 |
| US20140220738A1 (en) | 2014-08-07 |
| CN103972196A (zh) | 2014-08-06 |
| US8969139B2 (en) | 2015-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
| US6917097B2 (en) | Dual gauge leadframe | |
| US6689640B1 (en) | Chip scale pin array | |
| US7879653B2 (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same | |
| CN110010489B (zh) | 用于制作带有侧壁凹陷的半导体器件的方法及相关器件 | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US20050260795A1 (en) | Method for fabricating leadless packages with mold locking characteristics | |
| US8716861B2 (en) | Semiconductor package having electrical connecting structures and fabrication method thereof | |
| US9196470B1 (en) | Molded leadframe substrate semiconductor package | |
| US20080290487A1 (en) | Lead frame for semiconductor device | |
| KR20060126645A (ko) | 집적 회로 다이를 패키징하는 방법 | |
| CN213601865U (zh) | 半导体封装件 | |
| TW201436146A (zh) | 具有覆晶晶粒附著之引線框陣列封裝 | |
| US9870986B2 (en) | Single or multi chip module package and related methods | |
| US9362212B1 (en) | Integrated circuit package having side and bottom contact pads | |
| US9761435B1 (en) | Flip chip cavity package | |
| US11195812B2 (en) | Method for fabricating an encapsulated electronic package using a supporting plate | |
| KR100871379B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| US8912046B2 (en) | Integrated circuit packaging system with lead frame and method of manufacture thereof | |
| US9947605B2 (en) | Flip chip cavity package | |
| KR101120718B1 (ko) | 듀얼 게이지 리드프레임 | |
| KR100640585B1 (ko) | 열방출 특성을 개선한 반도체 패키지 | |
| JP2004031561A (ja) | 半導体装置およびその製造方法 | |
| JP2004056032A (ja) | 半導体装置の製造方法 |