KR20020001422A - 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이 - Google Patents

칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이 Download PDF

Info

Publication number
KR20020001422A
KR20020001422A KR1020000036136A KR20000036136A KR20020001422A KR 20020001422 A KR20020001422 A KR 20020001422A KR 1020000036136 A KR1020000036136 A KR 1020000036136A KR 20000036136 A KR20000036136 A KR 20000036136A KR 20020001422 A KR20020001422 A KR 20020001422A
Authority
KR
South Korea
Prior art keywords
post
solder
lead frame
semiconductor chip
land
Prior art date
Application number
KR1020000036136A
Other languages
English (en)
Inventor
박창준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036136A priority Critical patent/KR20020001422A/ko
Publication of KR20020001422A publication Critical patent/KR20020001422A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

본 발명은 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드 다이를 개시한다. 개시된 칩 스캐일 패키지는 반도체 칩을 포함하고, 반도체 칩의 밑면에 리드 프레임이 접착제로 부착된다. 리드 프레임의 인너 리드가 금속 와이어로 반도체 칩의 본드 패드에 연결된다. 리드 프레임의 밑면 수개소에 상하면이 평면인 솔더 포스트가 마운트된다. 솔더 포스트의 소정 높이만이 노출되도록, 전체 결과물이 봉지제로 봉지된다. 제조 방법은 반도체 칩의 밑면에 리드 프레임을 접착시키는 공정을 포함한다. 그런 다음, 리드 프레임의 와이어 본딩 랜드와 반도체 칩의 본드 패드를 금속 와이어로 전기적으로 연결시킨다. 이어서, 리드 프레임의 포스트 랜드에 미리 솔더 포스트를 마운트하고, 이 상태에서 트랜스퍼 몰딩 공정을 실시하여, 솔더 포스트의 소정 높이만이 노출되도록 전체 결과물을 봉지제로 봉지한다. 몰드 다이는 상하부 다이를 포함한다. 상하부 다이는 합치되면 패키지가 수용되는 캐비티를 갖는다. 상부 다이에는 리드 프레임의 포스트 랜드와 대응하는 위치마다 수직 통로가 관통 형성된다. 상부 다이의 외측면으로부터는 솔더 포스트가 반입되는 수평 통로가 형성되어, 이 수평 통로가 각 수직 통로로 이어진다. 수직 통로에는 트랜스퍼 몰딩시 솔더 포스트를 계속해서 눌러 지지하는 피스톤이 승강 가능하게 삽입된다.

Description

칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드 다이{CHIP SCALE PACKAGE AND METHOD OF FABRICATING THE SAME AND MOLD DIE FOR FABRICATING THE SAME}
본 발명은 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드 다이에 관한 것으로서, 보다 구체적으로는 보드에 실장되는 복수개의 솔더 볼을 갖는 칩 스캐일 패키지과 이를 제조하는 방법 및 제조시에 사용되는 몰드 다이에 관한 것이다.
패키지의 한 예로서, 가장 범용으로 사용되고 있는 에스오제이(SOJ:Small Outline J-lead) 타입이 있고, 특수한 경우에 사용하는 지프(ZIP: Zigzag Inline Package) 타입이 있으며, 또 규격화되고 있는 메모리 카드(memory card)에 적합하도록 구성된 티에스오피(TSOP: Thin Small Outline Package) 타입 등이 있다.
이러한 패키지 제조 방법을 개략적으로 설명하면 다음과 같다. 먼저, 웨이퍼를 스크라이빙 라인을 따라 절단하는 소잉(sawing) 공정을 진행하여 개개의 반도체 칩으로 분리한 다음, 리드 프레임의 인너 리드를 각 반도체 칩에 부착하는 다이 어태치 공정을 진행한다.
이후, 일정 온도에서 일정 시간 동안 큐어링(curing)을 실시한 후, 반도체 칩의 패드와 리드 프레임의 인너 리드를 금속 와이어로 상호 연결시켜 전기적으로 연결시키는 와이어 본딩 공정을 수행한다.
와이어 본딩이 끝나면, 봉지제를 사용하여 반도체 칩을 몰딩하는 몰딩 공정을 수행한다. 이와 같이 반도체 칩을 몰딩해야만, 외부의 열적, 기계적 충격으로 부터 반도체 칩을 보호할 수가 있는 것이다.
상기와 같은 몰딩 공정이 완료된 후에는 아우터 리드을 도금하는 플래팅 공정, 아우터 리드를 지지하고 있는 댐바를 절단하는 트림 공정 및 기판에 실장이 용이하도록 아우터 리드를 소정 형태로 절곡 형성하는 포밍 공정을 진행하여, 패키지를 제조한다.
이러한 공정으로 제작되는 일반적인 패키지에 대해, 패키지의 경박화를 위해 제시된 칩 스캐일 패키지는 보드에 실장되는 수 개의 솔더 볼이 어레이식으로 배열된 구조로 이루어진다.
종래의 칩 사이즈 패키지 구조를 도 1을 참고로 하여 설명한다. 도 1에 도시된 바와 같이, 반도체 칩(1)의 밑면에 리드 프레임(3)이 접착제(2)로 부착되어 있다. 리드 프레임(3)의 인너 리드(3a)가 금속 와이어(4)로 반도체 칩(1)의 본딩 패드(2)에 연결되어 있다. 한편, 리드 프레임(3)의 밑면은 부분 식각되어서, 복수개의 돌출부(3b)가 리드 프레임(3)의 밑면에 형성되어 있다. 리드 프레임(3)의 돌출부(3b)와 인너 리드(3a)로부터 양측으로 연장된 아우터 리드가 노출되도록 전체 결과물이 봉지제(5)로 몰딩되어 있다. 봉지제(5)에서 노출된 돌출부(3b) 밑면에 외부 접속 단자인 솔더 볼(6)이 마운팅되어 있다. 특히, 아우터 리드가 봉지제(5)로부터 양측으로 노출되어 있으므로, 반도체 칩(1) 구동중에 발생되는 열이 아우터 리드를 통해서 외부로 용이하게 발산될 수가 있다.
그런데, 도 1에 도시된 칩 스캐일 패키지는 전술된 잇점 외에도 여러 가지 잇점을 갖고 있다. 그러나, 솔더 볼을 외부 접속 단자로 사용하는 모든 패키지가 안고 있는 근본적인 문제는 여전히 해결하고 있지 못하고 있는 상태이다.
근본적인 문제란 솔더 볼의 접합 강도이다. 보다 구체적으로 설명하면, 솔더 볼은 보드에 실장되어서, 패키지와 보드 사이에서 신호 전달 역할을 하게 된다. 따라서, 솔더 볼은 패키지와 보드간에 2개의 계면을 갖게 되는데, 이 계면들에서 크랙이 발생되므로써, 솔더 볼의 접합 강도가 취약해지는 것이 바로 근본적인 문제이다. 이러한 문제는 패키지 개발사들이 공통적으로 안고 있으면서 근본적으로는 해결하지 못하고 있는 상태이다.
솔더 볼의 계면들에서 크랙이 발생되는 원인을 도 2 및 도 3을 참고로 하여 보다 구체적으로 설명한다. 도 2는 도 1에 도시된 칩 스캐일 패키지가 보드에 실장된 상태를 도시하고 있다. 즉, 솔더 볼(6)이 보드(7)에 실장되어서, 반도체 칩(1)과 보드(7)가 전기적으로 접속된 상태이다. 따라서, 반도체 칩(1)이 구동되면, 그의 전기 신호가 리드 프레임(3)과 솔더 볼(6)을 통해서 보드(7)로 전달되거나 또는 그 반대로 전달되므로써, 신호 전달이 이루어지게 된다. 이러한 반도체 칩(1) 구동중에는 고온의 열이 자연적으로 발생하게 되므로, 이 열에 의해서 보드(7)와 봉지제(5)가 팽창하게 되고, 열이 제거되면 다시 수축하게 된다. 즉, 보드(7)와 봉지제(5)는 팽창과 수축 작용을 반복하게 되는데, 이러한 신축 동작시에 솔더 볼(6)의 계면에 크랙이 발생된다.
봉지제(5)의 열팽창계수보다 보드(7)의 열팽창계수가 크다는 것은 주지된 사실이다. 그러므로, 도 2의 Ⅲ 부위의 상세도인 도 3에 도시된 바와 같이, 수직선을 중심으로 솔더 볼(6)의 하단이 좌측과 우측 각각으로 치우치게 되는 결과가 초래된다. 솔더 볼(6)이 상기와 같이 좌우로 치우치게 되는 현상이 반복되면, 당연히 솔더 볼(6)의 계면에서 크랙이 발생되어, 이러한 상태로 일정 시간이 경과하게 되면 전기 신호 경로가 오픈되는 사태가 초래된다.
솔더 볼의 계면이 크랙이 발생되는 원인은 전술된 설명이 주된 것이지만, 리드 프레임에 의한 요인도 상당히 크다. 종래에는 솔더 볼이 돌출부의 밑면에만 접촉되어, 측부에서는 전혀 지지를 받지 못하므로, 리드 프레임측으로부터 솔더 볼을 지지하는 강도가 취약할 수 밖에 없다.
또한, 종래의 칩 스캐일 패키지에서는 솔더 볼이 마운트되는 리드 프레임의 밑면에 볼 랜드를 형성하기 위해서, 리드 프레임의 밑면을 절반 정도의 두께로 부분 식각하게 된다. 그런데, 식각 공정시, 식각폭과 깊이가 서로 차이가 나는 경우가 많아서, 복수개의 솔더 볼이 볼 랜드에 균일한 높이로 마운트되지 못하는 문제가 있다. 각 솔더 볼의 높이가 다르게 되면, 도 2와 같이 패키지가 보드에 실장된 후, 솔더 볼과 보드간의 접촉 면적이 각 솔더 볼마다 상이하게 된다. 즉, 접촉 면적이 상대적으로 좁은 솔더 볼에서 상기된 이유로 인해 다른 솔더 볼에서보다 균열이 더욱 신속하게 발생되는 사태가 유발된다.
그리고, 솔더 볼의 형상은 명칭대로 구이므로, 보드와 리드 프레임에 접촉되는 면적이 평면인 경우보다는 절대적으로 좁아서, 솔더 볼의 접합 강도가 약화될 수밖에 없다.
본 발명은 이러한 사실들을 전제로 해서, 외부 접속 단자가 측부에서도 견고히 지지를 받을 수 있도록 함과 아울러 리드 프레임과 보드간의 접촉 면적이 확장되도록 하여 균열이 발생되는 현상을 억제시킬 수 있는 칩 스캐일 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
또한, 본 발명은 상기된 칩 스캐일 패키지를 제조하는데 사용되는 몰드 다이를 제공하는데 또 다른 목적이 있다.
도 1은 종래의 칩 스캐일 패키지를 나타낸 단면도.
도 2는 도 1에 도시된 패키지가 보드에 실장된 상태를 나타낸 단면도.
도 3은 도 2의 Ⅲ 부위를 확대해서 나타낸 상세도.
도 4는 본 발명에 따른 칩 스캐일 패키지에 적용되는 리드 프레임을 나타낸 평면도.
도 5는 솔더 포스트 마운트 공정과 트랜스퍼 몰딩 공정에 사용되는 본 발명에 따른 몰드 다이를 나타낸 단면도.
도 6은 도 5에 도시된 몰드 다이를 이용해서 리드 프레임에 솔더 포스트를 마운트한 후 트랜스퍼 몰딩 공정을 실시하는 동작을 나타낸 단면도.
도 7은 본 발명에 따라 최종적으로 완성된 칩 스캐일 패키지를 나타낸 단면도.
도 8은 본 발명에 따른 칩 스캐일 패키지가 보드에 실장된 상태를 나타낸 단면도.
도 9는 도 8의 상태에서 리플로우 공정을 거쳐 솔더 포스트가 구형으로 형성된 상태를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 반도체 칩 30 ; 리드 프레임
31 ; 리드 32 ; 와이어 본딩 랜드
33 ; 포스트 랜드 40 ; 금속 와이어
50 ; 하부 다이 51 ; 상부 다이
52 ; 수평 통로 53 ; 수직 통로
54 ; 피스톤 60 ; 솔더 포스트
70 ; 봉지제
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 칩 스캐일 패키지는 다음과 같은 구성으로 이루어진다.
반도체 칩의 밑면에 리드 프레임이 접착제로 부착된다. 리드 프레임의 인너 리드가 금속 와이어로 반도체 칩의 본드 패드에 연결된다. 리드 프레임의 밑면 수개소에 상하면이 평면인 솔더 포스트가 마운트된다. 솔더 포스트의 소정 높이만이노출되도록, 전체 결과물이 봉지제로 봉지된다.
상기된 구성으로 이루어진 칩 스캐일 패키지를 제조하는 방법은 다음과 같다. 반도체 칩의 밑면에 리드 프레임을 접착시킨다. 그런 다음, 리드 프레임의 와이어 본딩 랜드와 반도체 칩의 본드 패드를 금속 와이어로 전기적으로 연결시킨다. 이어서, 리드 프레임의 포스트 랜드에 미리 솔더 포스트를 마운트하고, 이 상태에서 트랜스퍼 몰딩 공정을 실시하여, 솔더 포스트의 소정 높이만이 노출되도록 전체 결과물을 봉지제로 봉지한다.
한편, 솔더 포스트를 마운트하고 이 상태에서 트랜스퍼 몰딩 공정을 실시하는데 사용되는 몰드 다이는 상하부 다이를 포함한다. 상하부 다이는 합치되면 패키지가 수용되는 캐비티를 갖는다. 상부 다이에는 리드 프레임의 포스트 랜드와 대응하는 위치마다 수직 통로가 관통 형성된다. 상부 다이의 외측면으로부터는 솔더 포스트가 반입되는 수평 통로가 형성되어, 이 수평 통로가 각 수직 통로로 이어진다. 수직 통로에는 반입된 솔더 포스트를 아래로 눌러서 리드 프레임의 포스트 랜드에 밀착시킴과 아울러 트랜스퍼 몰딩시 솔더 포스트를 계속해서 눌러 지지하는 피스톤이 승강 가능하게 삽입된다.
상기된 본 발명의 구성에 의하면, 외부 접속 단자로서 솔더 포스트가 사용되고, 이 솔더 포스트의 주위가 봉지제로 봉지되어 견고히 지지를 받게 된다. 또한, 솔더 포스트의 상하면 모두가 평면이므로, 솔더 포스트가 리드 프레임과 보드에 접촉하는 면적이 구형일 경우보다 대폭 확장된다. 이와 같이, 솔더 포스트의 지지 강도가 대폭 강화되고, 접촉 면적도 확장되므로써, 솔더 포스트의 접합 강도를 대폭강화시킬 수가 있게 된다. 아울러, 리드 프레임의 밑면이 부분 식각되지 않게 되므로, 솔더 포스트의 높이가 전체적으로 균일해진다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 4는 본 발명에 따른 칩 스캐일 패키지에 적용되는 리드 프레임을 나타낸 평면도이고, 도 5는 솔더 포스트 마운트 공정과 트랜스퍼 몰딩 공정에 사용되는 본 발명에 따른 몰드 다이를 나타낸 단면도이며, 도 6은 도 5에 도시된 몰드 다이를 이용해서 리드 프레임에 솔더 포스트를 마운트한 후 트랜스퍼 몰딩 공정을 실시하는 동작을 나타낸 단면도이고, 도 7은 본 발명에 따라 최종적으로 완성된 칩 스캐일 패키지를 나타낸 단면도이며, 도 8은 본 발명에 따른 칩 스캐일 패키지가 보드에 실장된 상태를 나타낸 단면도이고, 도 9는 도 8의 상태에서 리플로우 공정을 거쳐 솔더 포스트가 구형으로 형성된 상태를 나타낸 단면도이다.
먼저, 본 발명에 따른 칩 스캐일 패키지에는 도 4에 도시된 리드 프레임(30)이 사용된다. 리드 프레임(30)은 반도체 칩의 본드 패드 수와 동일하게 등간격으로 배열된 리드(31)들을 포함한다. 각 리드(31)의 내측에는 금속 와이어가 연결되는 와이어 본딩 랜드(32)가 형성되고, 외측에는 외부 접속 단자, 종래에는 솔더 볼, 본 발명에서는 후술하겠지만 솔더 포스트가 마운트되는 포스트 랜드(33)가 형성된다. 특히, 본 발명의 리드 프레임(30)은 기존과 같이 식각되는 부분이 전혀 없고 원래의 두께로 유지된다.
한편, 본 발명에서는 기존의 트랜스퍼 몰딩 공정에 사용되는 몰드 다이에 몇가지 구조가 추가된다. 도 5에 도시된 바와 같이, 몰드 다이는 서로 합치되면 캐비티를 형성하는 하부 다이(50)와 상부 다이(51)를 포함한다. 상부 다이(51)에는 캐비티와 연결되는 수 개의 수직 통로(53)가 관통 형성된다. 또한, 상부 다이(51)에는 각 수직 통로(53)로 이어지는 수평 통로(52)가 외측면으로부터 형성된다. 수직 통로(52) 내부에는 피스톤(54)이 승강 가능하게 삽입되고, 수평 통로(53)를 통해서는 솔더 포스트(60)가 반입된다. 즉, 솔더 포스트(60)는 수평 통로(53)를 통해서 수직 통로(52)로 반입된 후 하강하는 피스톤(54)에 의해 캐비티내로 진입된다.
이러한 몰드 다이를 이용해서 리드 프레임에 솔더 포스트(60)를 마운트하고, 이어서 트랜스퍼 몰딩 공정을 일괄적으로 진행하는 방법을 상세히 설명한다.
그 전에, 도 6에 도시된 몰드 다이의 캐비티내에 배치된 패키지를 제조하는 방법부터 먼저 설명한다. 도시된 바와 같이, 반도체 칩(10)의 표면에 상기된 리드 프레임(30)을 접착제(20)를 매개로 접착시킨다. 그런 다음, 리드 프레임(30)의 와이어 본딩 랜드와 반도체 칩(10)의 본드 패드를 금속 와이어(40)로 전기적으로 연결시킨다.
반도체 칩(10)이 접착된 리드 프레임(30)을 하부 다이(50)의 측부 표면에 안치시키고, 그 상부를 상부 다이(51)로 눌러서, 상하부 다이(51,50)를 합치시킨다. 그러면, 리드 프레임(30)의 포스트 랜드가 위를 향하면서 수직 통로(53)의 연직 하부에 위치하게 된다. 이 상태에서, 수평 통로(52)를 통해 솔더 포스트(60)를 진입시키면, 솔더 포스트(60)는 수직 통로(53)에 도달된 후 하강하는 피스톤(54)에 의해 리드 프레임(30)의 포스트 랜드에 밀착된다. 이때의 온도는 240℃ 정도가 바람직하다. 특히, 솔더 포스트(60)는 중간을 기준으로 그의 하부는 캐비티내에 위치하고, 반면에 상부는 수직 통로(53)내에 위치하게 된다. 한편, 본 실시예에서는 솔더 포스트(60)의 형상을 원통형으로 예시한다. 그러나, 솔더 포스트(60)는 원통형 뿐만이 아니라 직육면체와 같은 다른 형상이 될 수가 있음은 물론이고, 다만 접촉 면적 확장을 위해 상하면이 평면으로 한정될 뿐이다.
이러한 상태에서, 즉 피스톤(54)이 솔더 포스트(60)를 아래로 눌러 지지하고 있는 상태에서, 도시되지는 않았지만 몰드 다이에 형성된 게이트를 통해서 175℃ 정도의 온도하에서 봉지제(70)를 플로우시키면, 도 7과 같이 봉지제(70)가 전체 결과물을 봉지하게 된다. 이때, 캐비티로 노출된 솔더 포스트(60)의 하부만이 봉지제(70)로 둘러싸이게 된다. 따라서, 트랜스퍼 몰딩 공정을 완료한 후, 패키지를 몰드 다이로부터 이탈시키면, 솔더 포스트(60)의 하부만이 봉지제(70)로부터 노출된다. 솔더 포스트(60)는 그의 상부가 봉지제(70)로 둘러싸여 측부로부터 지지를 받게 되므로, 그의 지지 강도가 대폭 강화됨은 명백한 사실이다.
이어서, 봉지제(70)를 경화시키는 공정을 질소 분위기에서 175℃ 온도로 6시간 동안 실시하고, 고압수나 화공약품을 이용해서 몰드 플래시를 제거하는 디플래시 공정을 실시한다. 그리고, 봉지제(70)의 측면을 통해 노출된 리드 프레임(30)의 외측단을 트림시켜 제거한다.
이러한 공정을 통해서 칩 스캐일 패키지가 완성되면, 도 8과 같이 패키지를 솔더 페이스트(90)를 매개로 보드(80)에 실장한다. 즉, 봉지제(70)로부터 노출된 솔더 포스트(60)의 밑면이 보드(80)에 접촉하게 된다. 특히, 솔더 포스트(60)는 상하면 모두가 평면이므로, 리드 프레임(30)과 보드(80)에 접촉되는 면적이 구형인경우보다 상대적으로 매우 크다. 이러한 상태에서 적외선을 이용한 가열 공정인 리플로우 공정을 실시하면, 원통형의 솔더 포스트(60)가 구형으로 변형된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 외부 접속 단자로서 솔더 포스트가 사용되고, 이 솔더 포스트의 소정 높이가 봉지제로 둘러싸여 측부로부터 지지를 받게 되므로, 솔더 포스트의 지지 강도가 대폭 강화된다.
또한, 솔더 포스트는 그의 상하면이 평면이므로, 리드 프레임과 보드에 접촉하는 면적이 구형인 경우보다 상대적으로 대폭 넓어서, 솔더 포스트의 접합 강도 역시 크게 강화되는 잇점이 있다.
특히, 리드 프레임이 식각되지 않으므로, 각 솔더 포스트가 전체적으로 균일한 높이로 유지될 수가 있게 된다. 따라서, 솔더 포스트가 균일한 접촉 면적으로 보드에 실장될 수가 있게 되어, 상대적으로 접촉 면적이 작은 솔더 포스트에서 다른 솔더 포스트보다 균열이 먼저 발생되는 현상이 방지된다.
이상에서는 본 발명에 의한 칩 스캐일 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 밑면에 본드 패드가 배치된 반도체 칩;
    상기 반도체 칩의 밑면에 접착되고, 와이어 본딩 랜드와 포스트 랜드를 갖는 리드 프레임;
    상기 리드 프레임의 와이어 본딩 랜드와 반도체 칩의 본드 패드를 전기적으로 연결하는 금속 와이어;
    상기 리드 프레임의 포스트 랜드에 마운트된 솔더 포스트; 및
    상기 솔더 포스트의 소정 높이가 노출되도록, 전체 결과물을 봉지하는 봉지제를 포함하는 것을 특징으로 하는 칩 스캐일 패키지.
  2. 와이어 본딩 랜드와 포스트 랜드를 갖는 리드 프레임을 반도체 칩의 본드 패드 형성면에 접착하는 단계;
    상기 반도체 칩의 본드 패드와 리드 프레임의 와이어 본딩 랜드를 금속 와이어로 전기적으로 연결시키는 단계;
    상기 리드 프레임의 포스트 랜드에 솔더 포스트를 마운트하는 단계; 및
    상기 솔더 포스트를 지지한 상태에서, 솔더 포스트의 소정 높이만이 노출되도록 전체 결과물을 봉지제로 봉지하는 단계를 포함하는 것을 특징으로 하는 칩 스캐일 패키지의 제조 방법.
  3. 와이어 본딩 랜드와 포스트 랜드를 갖는 리드 프레임이 반도체 칩에 접착되고, 상기 반도체 칩의 본드 패드와 리드 프레임의 와이어 본딩 랜드가 금속 와이어로 연결된 칩 스캐일 패키지에 솔더 포스트를 마운트하고 트랜스퍼 몰딩하는데 사용되는 몰드 다이로서,
    하부 다이;
    상기 하부 다이상에 설치되어, 상기 하부 다이와 함께 상기 칩 스캐일 패키지가 수용되고 봉지제가 유입되는 캐비티를 형성하고, 상기 리드 프레임의 각 포스트 랜드와 대응하는 위치마다 수직 통로가 관통 형성되며, 상기 솔더 포스트가 반입되는 수평 통로가 외측면으로부터 수직 통로까지 형성된 상부 다이; 및
    상기 상부 다이의 수직 통로내에 승강 가능하게 삽입되어, 상기 수평 통로로부터 반입되어 수직 통로에 도달한 상기 솔더 포스트를 아래로 눌러 리드 프레임의 포스트 랜드에 밀착시키고, 또한 상기 캐비티내로 봉지제가 유입되는 중에 상기 솔더 포스트를 계속해서 눌러 지지하는 피스톤을 포함하는 것을 특징으로 하는 칩 스캐일 패키지 제조용 몰드 다이.
KR1020000036136A 2000-06-28 2000-06-28 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이 KR20020001422A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036136A KR20020001422A (ko) 2000-06-28 2000-06-28 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036136A KR20020001422A (ko) 2000-06-28 2000-06-28 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이

Publications (1)

Publication Number Publication Date
KR20020001422A true KR20020001422A (ko) 2002-01-09

Family

ID=19674564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036136A KR20020001422A (ko) 2000-06-28 2000-06-28 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이

Country Status (1)

Country Link
KR (1) KR20020001422A (ko)

Similar Documents

Publication Publication Date Title
US6812063B2 (en) Semiconductor package and fabricating method thereof
US6627976B1 (en) Leadframe for semiconductor package and mold for molding the same
KR940007757Y1 (ko) 반도체 패키지
KR101534463B1 (ko) 반도체 패키지 및 방법
US4012766A (en) Semiconductor package and method of manufacture thereof
US20040061217A1 (en) Thin and heat radiant semiconductor package and method for manufacturing
US7456049B2 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
KR20000028854A (ko) 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
US6677665B2 (en) Dual-die integrated circuit package
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US20010042912A1 (en) Dual-die integrated circuit package
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
KR20020001422A (ko) 칩 스캐일 패키지와 그의 제조 방법 및 그의 제조용 몰드다이
JPH11186449A (ja) 半導体装置およびその製造方法
KR100307021B1 (ko) 반도체 패키지의 솔더 볼 마운트용 지그
JP2001177007A (ja) 半導体装置及びその製造方法
KR100250145B1 (ko) 비지에이반도체패키지와그제조방법
US7348660B2 (en) Semiconductor package based on lead-on-chip architecture, the fabrication thereof and a leadframe for implementing in a semiconductor package
KR100321149B1 (ko) 칩사이즈 패키지
KR200328473Y1 (ko) Bga형반도체패키지
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR101478759B1 (ko) 기판 프레임 제조 방법 및 이를 포함하는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid