JP2009099946A - 半導体装置 - Google Patents

Abstract

【課題】２つのチップをダイパッドに横並びに搭載する際にチップの位置合わせが容易な半導体装置を得る。
【解決手段】横並びに配置された第１及び第２のダイパッド１１，１２の周りに複数のインナーリード１５が配置されている。第１及び第２のチップ１６，１７が第１及び第２のダイパッド１１，１２上にそれぞれ搭載されている。第１のチップ１６と第２のチップ１７の配列方向に延在するバー１８が、第１及び第２のチップ１６，１７と複数のインナーリード１５との間に設けられている。複数のワイヤ２０により、第１及び第２のチップ１６，１７と複数のインナーリード１５がそれぞれ接続され、第１のチップ１６と第２のチップ１７が接続されている。これらは樹脂２１により封止されている。バー１８には、第１のチップ１６と第２のチップ１７の配列方向において、第１のチップと第２のチップとの間に相当する位置に、目印として突起１９が設けられている。
【選択図】図１

Description

本発明は、２つのチップをダイパッドに横並びに搭載して樹脂封止する、いわゆるＳＩＰ（System In Package）タイプの半導体装置に関するものである。

図９は、大きいダイパッドに２つのチップを横並びに搭載した従来の半導体装置を示す平面図である。ダイパッド３１上に２つのチップ１６，１７が搭載されている。ここではダイパッド３１はチップ１６，１７よりも大きい。複数のワイヤ２０により、チップ１６，１７と複数のインナーリード１５がそれぞれ接続され、チップ１６，１７同士が接続されている。チップ１６，１７の間においてダイパッド３１にスリット３２が形成されている。この半導体装置の製造工程において、ダイパッド３１にチップ１６，１７を搭載する際に、ダイパッド３１の端部及びスリット３２を目印にして位置合わせを行っていた。なお、ダイパッド上に１つのチップを搭載した半導体装置であって、ダイパッドに目印を付したものが特許文献２に記載されている。

近年、温度サイクル性を改善するために、ダイパッドをチップよりも小さくした半導体装置が提案されている。これは、２つの半導体チップを横並びにしてダイパッドに搭載するＳＩＰタイプの半導体装置にも適用されつつある（例えば、特許文献１を参照）。

特開２００３−１１００８２号公報 特開２００７−３５８５３号公報

半導体チップを樹脂封止するモールド樹脂と金属製のダイパッドとの密着性は一般的に良くないため、モールド樹脂とダイパッドのチップ搭載面の裏面との間で剥離が生じやすい。実際に温度サイクル試験において剥離が認められる。そのために複数のチップをダイパッドに横並びに搭載する半導体装置においても、小ダイパッド化が進められている。この小ダイパッド化にあたって以下の検討事項が発明者により見出されている。
（１）横並びに搭載されたチップ同士は、電気的接続のため直接ワイヤで接合される。そして、樹脂封止の際、このワイヤが樹脂の流れを阻害するため、ワイヤとダイパッドとの間に樹脂が注入されにくい。ただし、図９の半導体装置では、チップ搭載時の位置合わせのために使用したスリット３２を介して樹脂が注入される。小ダイパッド化する場合にも、チップ間を接続するワイヤの下に樹脂を注入しやすい構造を検討しなければならない。
（２）図９のようなチップが並ぶ方向に垂直に延びる縦長のスリット３２を設けられない場合、ダイパッドへのチップ搭載時に２つのチップの位置合わせに使用する目印をどのように構成すべきか検討する必要がある。

本発明は、上述のような課題を解決するためになされたもので、その目的は、２つのチップを横並びに搭載し、２つのチップ間を直接ワイヤで接続する半導体装置において、樹脂封止漏れを防ぐ半導体装置を得るものである。
また、別の目的は、２つのチップをダイパッドに横並びに搭載する際にチップの位置合わせが容易な半導体装置を得るものである。

本発明の一実施例に係る半導体装置は、横並びに配置された第１及び第２のダイパッドと、複数のインナーリードと、第１及び第２のダイパッド上にそれぞれ搭載された第１及び第２のチップと、第１及び第２のチップと複数のインナーリードとの間に設けられ、第１のチップと第２のチップの配列方向に延在するバーと、複数のワイヤと、第１及び第２のダイパッド、これらを封止する樹脂とを備える。バーは、第１のチップと第２のチップの配列方向において、第１のチップと第２のチップとの間に相当する位置に設けられた目印を有する。
本発明の別の一実施例に係る半導体装置は、金属製の搭載部材と、この搭載部材の主面に搭載された第１のチップと、第１のチップと離間して第１の方向に並ぶように搭載部材の主面に搭載された第２のチップと、第１及び第２のチップの周りに配置された複数のインナーリードと、第１及び第２のチップと複数のインナーリードをそれぞれ接続する複数の第１のワイヤと、第１チップと第２のチップとを接続する複数の第２のワイヤと、複数のインナーリード、第１及び第２のチップ、複数の第１のワイヤ及び複数の第２のワイヤを封止する樹脂とを備え、搭載部材の主面は、それぞれ一体的に構成された、第１のチップと重なる第１の部分と、第２のチップと重なる第２の部分と、第１のチップと第２のチップとの間にある第３の部分とを有し、第１の部分の面積は、第１のチップの搭載部材と向かい合う面の面積よりも小さく、第２の部分の面積は、第２のチップの搭載部材と向かい合う面の面積よりも小さく、第１の部分は、主面に垂直な方向及び第１の方向に共に垂直な第２の方向の幅が、第３の部分の第２の方向の最大幅よりも大きい部分を有し、第２の部分は、第２の方向の幅が、第３の部分の第２の方向の最大幅よりも大きい部分を有する。

この実施例に係る半導体装置であれば、第１及び第２のチップと複数のインナーリードとの間に設けられたバーに目印を設けたので、２つのチップをダイパッドに横並びに搭載する際にチップの位置合わせが容易である。
また、別の実施例に係る半導体装置であれば、離間して配置された２つのチップをそれぞれ搭載する搭載部材の搭載部分（第１及び第２の部分）を繋ぐ連結部分（第３の部分）の幅を、当該搭載部分の幅よりも小さくしたため、チップ間を接続するワイヤの下に樹脂を注入しやすい。

実施の形態１．
図１は、本発明の実施の形態に係る半導体装置の内部を示す平面図であり、図２は図１のＡ−Ａ´における断面図である。図１０は図１のＢ−Ｂ’における断面図である。第１のダイパッド１１（第１の部分）と第２のダイパッド１２（第２の部分）が横並びに配置されている。第１及び第２のダイパッド１１，１２は吊りリード１３により支持され、両者は接続リード１４により接続されている。第１及び第２のダイパット１１，１２、接続リード１４及び吊りリード１３は金属部材を一体成型させた金属製の搭載部材をなす。第１及び第２のダイパッド１１，１２の周りに複数のインナーリード１５が配置されている。

第１のチップ１６は、主面を第１のダイパッド１１に重ね合わせて、第１のダイパッド１１の主面上にペースト（不図示）により搭載されている。また、第２のチップ１７は、第１のチップ１６と離間して第１の方向に並ぶように、主面を第２のダイパッド１２に重ね合わせて、第２のダイパッド１２の主面上にペースト（不図示）により搭載されている。ここで、第１及び第２のダイパッド１１，１２は、それぞれ第１及び第２のチップ１６，１７よりも小さい。また、第２のチップ１７の側面は、第１のチップ１６の側面と第１の方向に間隔をおいて対向して配置されている。

それぞれ異なる２本の吊りリード１３の組により支持された２本のバー１８は、搭載部材のチップ搭載面に対して垂直な方向から見て第１及び第２のチップ１６，１７と複数のインナーリード１５の一部（各バー１８を支持する２本の吊りリードの間に配列するリードの群）との間に位置するよう設けられ、第１のチップ１６と第２のチップ１７の配列方向（第１の方向）に沿って延在する。即ち、バー１８は、第１及び第２のチップ１６，１７を挟んで対向するように２本設けられている。また、２本の吊りリード１３により支持された別のバー２２は、第２のチップ１７と複数のインナーリード１５の別の一部のリード（バー２２を支持する２本の吊りリードの間に配列するリードの群）との間に設けられ、バー１８の延在方向とは直交する方向に延在している。本実施の形態においてはバー１８，２２も搭載部材と一体成型してなる。この搭載部材は電気的に接地されるため、バー１８，２２も電気的に接地される。

また、２本のバー１８には、それぞれ、第１及び第２のチップ１６，１７に対向する側面に、第１のチップ１６と第２のチップ１７との間の離間部分に向かい合わせた位置に目印として突起１９が設けられている。即ち、２本のバー１８には、それぞれ、第１のチップ１６と第２のチップ１７の配列方向において、第１のチップ１６と第２のチップ１７との間に相当する位置に目印として突起１９が設けられている。突起１９は、バー１８の側面から第１及び第２のダイパッド１１，１２が配置されている方向に突出しており、バー１８の延在方向（第１の方向）に識別できる程度の所定幅を持っている。

複数のワイヤ２０により、第１及び第２のチップ１６，１７と複数のインナーリード１５又はバー１８がそれぞれ接続され、第１のチップ１６と第２のチップ１７が接続されている。ここで、図１０に示すように、第１及び第２のチップ１６，１７とインナーリード１５を接続するワイヤ２０を第１のワイヤ２０ａとし、第１のチップ１６と第２のチップ１７を接続するワイヤ２０を第２のワイヤ２０ｂとする。そして、これらの第１及び第２のダイパッド１１，１２、複数のインナーリード１５、第１及び第２のチップ１６，１７、複数のワイヤ２０及びバー１８が樹脂２１により封止されている。

上記の半導体装置の製造工程について説明する。まず、図３に示すように形成されたリードフレームを用意する。実際には一枚のリードフレームに、図３のようにパターニングされた部分が複数設けられるが、便宜上一つのパッケージに対するリードフレーム部分を示す。２本のバー１８は、それぞれ、第１及び第２のダイパッド１１，１２とバー１８を支持する２本の吊りリードの間で配列しているインナーリード１５との間に設けられ、第１及び第２のダイパッド１１，１２との間及びそのインナーリード１５との間にはそれぞれ隙間が存在する。バー２２も第２のダイパッド１２とバー２２を支持する２本の吊りリードの間で配列しているインナーリード１５との間に設けられ、第２のダイパッド１２との間及びそのインナーリード１５との間にはそれぞれ隙間が存在する。

次に、図４に示すように、第１及び第２のチップ１６，１７をダイパット１１，１２上に搭載する。図３の搭載部材の斜線模様を付した２つの部分に、第１及び第２のチップ１６，１７がそれぞれ搭載される。本実施の形態では、ダイパット１１の面積は第１のチップ１６の面積よりも小さく、ダイパット１２の面積は第２のチップ１７の主面の面積よりも小さい、いわゆる小ダイパットが採用されている。そして、第１のチップ１６の搭載部材と対向する矩形状の主面を規定する周辺の４辺は、搭載部材とは重ならない部分を有し、第２のチップ１７の搭載部材と対向する矩形状の主面を規定する周辺の４辺は搭載部材とは重ならない部分を有する。
図１１は、図４のチップ搭載部分を拡大した平面図である（それぞれのチップに設けられたパッドは図示省略している）。図中で、第１の方向は第１及び第２のチップ１６，１７が並ぶ方向であり、第２の方向は搭載部材の主面に垂直な方向及び第１の方向に共に垂直な方向である。
第１のチップ１６の搭載部材と向かい合う第１の面は、第１の方向において向かい合う長辺１６ａ（第３の辺）及び長辺１６ｂと、第２の方向において向かい合う短辺１６ｃ（第１の辺）及び短辺１６ｄ（第２の辺）とを有する。長辺１６ａは、第１の点１６ｅで短辺１６ｃと交差し第２の点１６ｆで短辺１６ｄと交差する。
第２のチップ１７の搭載部材と向かい合う第２の面は、第１の方向において向かい合う長辺１７ａ（第６の辺）及び長辺１７ｂと、第２の方向において向かい合う短辺１７ｃ（第４の辺）及び短辺１７ｄ（第５の辺）とを有する。長辺１７ａは、第３の点１７ｅで短辺１７ｃと交差し第４の点１７ｆで短辺１７ｄと交差する。
第１のチップ１６の第１の面は、搭載部材と重ならない部分Ａ（第４の部分）、部分Ｂ（第５の部分）及び部分Ｃを有する。部分Ａは、第１の点１６ｅから連続する短辺１６ｃの少なくとも一部と、第１の点１６ｅから連続する長辺１６ａの一部と、ダイパッド１１の外縁とで囲まれた部分である。部分Ｂは、第２の点１６ｆから連続する短辺１６ｄの少なくとも一部と、第２の点１６ｆから連続する長辺１６ａの別の一部と、ダイパッド１１の外縁とで囲まれた部分である。部分Ｃは、長辺１６ｂのほぼ全てと、ダイパッド１１の外縁とで囲まれた部分である。
第２のチップ１７の第２の面は、搭載部材と重ならない部分Ｄ（第６の部分）、部分Ｅ（第７の部分）及び部分Ｆを有する。部分Ｄは、第３の点１７ｅから連続する短辺１７ｃのほぼ全てと、第３の点１７ｅから連続する長辺１７ａの一部と、ダイパッド１２の外縁とで囲まれた部分である。部分Ｅは、第４の点１７ｆから連続する短辺１７ｄのほぼ全てと、第４の点１７ｆから連続する長辺１７ａの別の一部と、ダイパッド１２の外縁とで囲まれた部分である。部分Ｆは、長辺１７ｂの少なくとも一部と、ダイパッド１２の外縁とで囲まれた部分である。第１及び第２のチップは部分Ａ〜Ｆにおいて封止樹脂２１と密着している。
なお、ダイパット１１，１２の形状は、小ダイパッドであればよく、上記構成に限られない。例えば、第１のチップ１６の短辺１６ｃは、短辺１７ｃと同様に、全てが搭載部材と重ならないようにしてもよい。短辺１６ｄも、全てが搭載部材と重ならないようにしてもよい。第２のチップ１７の短辺１７ｃは、短辺１６ｃと同様に、第３の点１７ｅから連続する一部だけが搭載部材と重ならないようにしてもよい。短辺１７ｄも、第４の点１７ｆから連続する一部だけが搭載部材と重ならないようにしてもよい。
搭載部材の主面は、それぞれ一体的に構成された、第１のチップ１６と重なる第１の部分（ダイパッド１１の主面）と、第２のチップ１７と重なる第２の部分（ダイパッド１２の主面）と、第１のチップ１６と第２のチップ１７との間にある第３の部分（接続リード１４の主面）とを有する。第１の部分の面積は、第１のチップ１６の搭載部材と向かい合う面の面積よりも小さい。第２の部分の面積は、第２のチップ１７の搭載部材と向かい合う面の面積よりも小さい。
さらに、２つのチップ１６，１７の間に位置する搭載部材の部分（接続リード１４）の最大幅Ｙが、その幅Ｙと同じ方向（第２の方向）に沿ったチップ１６，１７の幅のいずれとも小さくなる程ダイパッドが小さい。具体的には、第１の部分（ダイパッド１１の主面）は、第２の方向の幅Ｗ１が、第３の部分（接続リード１４の主面）の第２の方向の最大幅Ｙよりも大きい部分を有する。第２の部分（ダイパッド１２の主面）は、第２の方向の幅Ｗ２が、第３の部分（接続リード１４の主面）の第２の方向の最大幅Ｙよりも大きい部分を有する。

チップ１６，１７のダイパッドへの搭載においては、例えばダイパッド１１，１２上にペーストを塗布した後に、ダイパッド１１，１２に押し付けることによりそれぞれ第１及び第２のチップ１６，１７を搭載部材に接合する。この際に、突起１９を目印とすることで、第１及び第２のチップ１６，１７の位置合わせが容易である。第１及び第２のチップの搭載部材に搭載されない側の主面には信号のやりとりを行うパッド並びに電源電圧及びグランド電圧を受けるパッドが形成されている。チップの搭載後、第１及び第２のチップ１６，１７と複数のインナーリード１５とをワイヤボンディングで接続し、さらには第１及び第２のチップ１６，１７間においては、その対向する２辺にそれぞれ沿って並ぶパッド同士をワイヤボンディングする。また第２のチップ１７のパッドの一部はバー２２にワイヤボンディングされ、接地レベルの電圧が供給される。ワイヤボンディング後に樹脂封止を行うことで、図１に示す上記半導体装置が製造される。
このように接続リード１４の幅を、小ダイパッド化しているダイパッド１１，１２の幅よりも小さくしたため、第１及び第２のチップ１６，１７間の狭い間隙に樹脂２１が流入する際の障害が少なくなる。従って、図１０に示すように、下側からの樹脂２１の流入経路を確保できるため、ワイヤ２０ｂの下側における樹脂封止を確実に行うことができる。

ところで、このように小ダイパッドを採用する半導体装置の場合、ダイパッドにチップを搭載する際に、ダイパッドの端部やダイパッドに設けたスリットなどを目印にしてチップを位置合わせすることはできない。一つの理由として、スリットのような目印をサイズの小さいダイパッド部分に加工して設けることはダイパッドの強度低下が懸念されるからである。そこで、バー１８は、第１及び第２のチップ１６，１７を挟んで対向するように２本設けられている。そして、この２本のバー１８には、それぞれ第１のチップ１６と第２のチップ１７との間に目印として突起１９が設けられている。このように目印を２つ設けることで、第１及び第２のチップ１６，１７の回転ずれを検出することができる。

図５は、突起の部分を拡大した平面図である。第１のチップ１６と第２のチップ１７の配列方向（第１の方向）における突起１９の幅ＷＡは、第１のチップ１６と第２のチップ１７の互いに対向する側面の間の間隔ＬＡよりも小さい。そして、突起１９の突出している長さＷＢは、第１の方向と直交する方向におけるバー１８と第１のチップ１６との間隔ＬＢ１６及び第１の方向と直交する方向におけるバー１８と第２のチップ１７との間隔ＬＢ１７のいずれよりも小さい。これにより、第１及び第２のチップ１６，１７を搭載部材に搭載する際、第１及び第２のチップ１６，１７が突起１９に接触して損傷を受けるのを防ぐことができる。

ここでチップ１６を搭載部材に搭載する際の位置合わせ方法を具体的に説明する。まず第１のダイボンド装置を使って、第１のチップ１６をダイパッド１１にダイボンドする第１ダイボンド工程を順次繰り返すことで、複数の第１のチップ１６が別々のダイパット１１に搭載される。この間で、一つパッケージに対する第１のチップ１６を搭載部材のダイパット１１に搭載した後、第１のチップ１６の側面と突起１９のエッジとの間隔Ｘ１（図５参照）を測定する。図示しないが、反対側のバー１８に設けられた突起１９に対しても同様に行う。間隔Ｘ１が所望の範囲を超えている場合には、次のパッケージの第１のチップ１６に対するダイボンドの際に、その前の第１のチップ１６で測定したＸ１に基づいてこれからダイボンドしようとする第１のチップ１６の側面と突起１９のエッジとの間隔Ｘ１が所望の範囲になる位置に第１のチップ１６が搭載部材に搭載されるように第１のダイボンド装置をチューニングする。

この第１ダイボンド工程毎に測定する間隔Ｘ１が所望の範囲内に測定される回数が所定回数続いた場合には、その後の第１ダイボンド工程では間隔Ｘ１の測定を行わず第１のチップ１６のダイボンド位置が適正にチューニングされた状態として第１ダイボンド装置で順次第１のチップ１６をダイボンドする。突起１９の両エッジとチップ１６，１７の側面との間隔Ｘ１，Ｘ２の各々の上記所望の範囲は、例えば、０．２ｍｍ以内、望ましくは０．１ｍｍ以内、より厳しくは０．０５ｍｍ以内である。

次に、別の第２のダイボンド装置を使って第１のチップ１６が搭載済みの搭載部材に対して第２のチップをダイパッド１２にダイボンドする第２のダイボンド工程を順次繰り返す。これにより、複数の第２のチップ１７が別々のダイパット１２に搭載される。この間で、ある一つの第２のチップ１６を搭載部材のダイパット１２に搭載した後、第２のチップ１７の側面と突起１９の別のエッジとの間隔Ｘ２（図５参照）を測定する。図示しないが、反対側のバー１８に設けられた突起１９に対しても同様に行う。間隔Ｘ２が所望の範囲を超えている場合には、次のパッケージの第２のチップ１７に対するダイボンドの際に、その前の第２のチップ１７で測定したＸ２に基づきこれからダイボンドしようとする第２のチップ１７の側面と突起１９のエッジとの間隔Ｘ２が所望の範囲になる位置に第２のチップ１７が搭載部材に搭載されるように第２のダイボンド装置をチューニングする。

この第２ダイボンド工程毎に測定する間隔Ｘ２が所望の範囲内に測定される回数が所定回数続いた場合には、その後の第２のダイボンド工程では間隔Ｘ２の測定を行わず第１のチップ１６のダイボンド位置が正確にチューニングされた状態の第２のダイボンド装置で順次第２のチップ１７をダイボンドする。

なお２つのチップの位置合わせの目印として、バーの延在方向における目印の幅が識別できるようであれば、図６に示すように、目印はバー１８の第１及び第２のチップとの対向する側面に形成した凹部２３でもよい。凹部２３の幅は第１のチップと第２のチップとの間の間隔ＬＡとする。凹部２３の両エッジとチップ１６，１７の側面とのそれぞれ間隔が許容できる範囲内、例えば±０．２ｍｍ以内、望ましくは±０．１ｍｍ以内、より厳しくは±０．０５ｍｍ以内であれば、第１及び第２のチップ１２の対向するそれぞれの側面が、凹部２３の対応のエッジとずれていてもよい。またバーに目印を設ける箇所は、チップとの対向側面に限らない。バーの延在方向におけるチップの間の離間部分の位置であればバーの上面、反対側側面でもよい。

実施の形態２．
本実施の形態２では、図７に示すように、実施の形態１のようにバー１８に目印を付けるのではなく、接続リード１４に目印として凹部２４を付ける。即ち、搭載部材は、第１及び第２のチップ１６，１７の間に位置し、第１のダイパッド１１（第１の部分）と第２のダイパッド１２（第２の部分）を連結する接続リード１４（第３の部分）を有する。そして、接続リード１４を介して第１のダイパッド１１から第２のダイパッド１２に連続する側面に、この側面の内側の方向に窪んだ凹部２４が設けられている。この凹部２４の底面部分は少なくとも接続リード１４に位置する。そして、図８に示すように、第１及び第２のチップ１６，１７がダイパット１１，１２上に搭載される。その他の構成は実施の形態１と同様である。このようにチップ１６，１７をダイパッドへ搭載する際に、凹部２４を目印とすることで、第１及び第２のチップ１６，１７の位置合わせが容易である。

本発明の実施の形態１に係る半導体装置の内部を示す平面図である。 図１のＡ−Ａ´における断面図である。 本発明の実施の形態１に係る半導体装置の製造工程を説明するための平面図である。 本発明の実施の形態１に係る半導体装置の製造工程を説明するための平面図である。 突起の部分を拡大した平面図である。 本実施の形態１の目印の変形例を示す平面図である。 本実施の形態２に係る半導体装置を説明するための平面図である。 本実施の形態２に係る半導体装置を説明するための平面図である。 大きいダイパッドに２つのチップを横並びに搭載した従来の半導体装置を示す平面図である。 図１のＢ−Ｂ’における断面図である。 図４のチップ搭載部分を拡大した平面図である。

符号の説明

１１ 第１のダイパッド（第１の部分）
１２ 第２のダイパッド（第２の部分）
１４ 接続リード（第３の部分）
１５ インナーリード
１６ 第１のチップ
１７ 第２のチップ
１８ バー
１９ 突起（目印）
２０ ワイヤ
２１ 樹脂
２３，２４ 凹部（目印）

Claims (16)

1. 横並びに配置された第１及び第２のダイパッドと、
   前記第１及び第２のダイパッドの周りに配置された複数のインナーリードと、
   前記第１及び第２のダイパッド上にそれぞれ搭載された第１及び第２のチップと、
   前記第１及び第２のチップと前記複数のインナーリードとの間に設けられ、前記第１のチップと前記第２のチップの配列方向に延在するバーと、
   前記第１及び第２のチップと前記複数のインナーリードをそれぞれ接続し、前記第１のチップと前記第２のチップを接続する複数のワイヤと、
   前記第１及び第２のダイパッド、前記複数のインナーリード、前記第１及び第２のチップ、前記複数のワイヤ及び前記バーを封止する樹脂とを備え、
   前記バーは、前記第１のチップと前記第２のチップの配列方向において、前記第１のチップと前記第２のチップとの間に相当する位置に設けられた目印を有することを特徴とする半導体装置。
2. 前記バーは電気的に接地されていることを特徴とする請求項１に記載された半導体装置。
3. 前記バーは、前記第１及び第２のチップを挟んで対向するように２本設けられ、
   この２本のバーは、それぞれ前記第１のチップと前記第２のチップとの間に設けられた目印を有することを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第１及び第２のダイパットは、前記第１及び第２のチップよりも小さいことを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
5. 搭載部材と、
   その主面を前記搭載部材の第１の部分に重ね合わせて前記搭載部材に搭載される第１のチップと、
   その主面を前記搭載部材の前記搭載面の前記第１の部分とは別の第２の部分に重ね合わせて前記搭載部材に搭載されるとともに、その側面が前記第１のチップの側面と第１の方向に間隔をおいて対向して配置された第２のチップと、
   前記第１および第２のチップの周りに配置された複数のインナーリードと、
   前記第１及び第２のチップと前記複数のインナーリードの一部との間に位置するよう設けられ、前記第１の方向に沿って延材するバーと、
   前記第１及び第２のチップを前記複数のインナーリードと接続する複数のワイヤと、
   前記第１及び第２のチップ、前記搭載部材、前記複数のインナーリード、前記バー及び前記複数のワイヤを封止する樹脂とを備え、
   前記バーは、前記第１及び第２のチップに対向する前記バーの側面に設けられ、前記第１のチップと第２のチップとの間の離間部分に向かい合い、前記第１の方向に所定幅をもった目印を有することを特徴とする半導体装置。
6. 前記バーは電気的に接地されていることを特徴とする請求項５に記載された半導体装置。
7. 前記目印は、前記バーの側面から前記第１及び第２のチップが配置されている方向に突出した突起であることを特徴とする請求項５に記載された半導体装置。
8. 前記突起の突出している長さは、前記第１の方向と直交する方向における前記バーと前記第１のチップとの間隔及び前記第１の方向と直交する方向における前記バーと前記第２のチップとの間隔のいずれよりも小さいことを特徴とする請求項７に記載された半導体装置。
9. 前記第１の方向における前記目印の幅は、前記第１及び第２のチップの互いに対向する側面の間の間隔よりも小さいことを特徴とする請求項７又は８に記載された半導体装置。
10. 前記第１及び第２のチップと前記複数のインナーリードの別の一部との間に設けられ且つ前記バーとで前記第１及び第２のチップを挟んだ位置に設けられる別のバーを更に備え、
    前記別のバーは、前記第１及び第２のチップに対向する前記別のバーの側面に設けられ、前記第１のチップと第２のチップとの間の離間部分に向かい合うよう設けられた別の目印を有することを特徴とする請求項５に記載された半導体装置。
11. 前記バー及び別のバーは電気的に接地されていることを特徴とする請求項１０に記載された半導体装置。
12. 前記目印は、前記バーの側面から前記第１及び第２のチップの方へ突出した突起であり、
    前記別の目印は、前記別のバーの側面から前記第１及び第２のチップの方へ突出した突起であることを特徴とする請求項１０に記載された半導体装置。
13. 前記搭載部材の前記第１の部分の面積は前記第１のチップの主面の面積よりも小さく、前記搭載部材の前記第２の部分の面積は前記第２のチップの主面の面積よりも小さく、
    前記第１のチップの前記搭載部材と対向する主面を規定する４辺は、前記搭載部材とは重ならない部分を有し、前記第２のチップの前記搭載部材と対向する主面を規定する４辺は前記搭載部材とは重ならない部分を有することを特徴とする請求項５〜１２の何れか１項に記載された半導体装置。
14. 搭載部材と、
    その主面を前記搭載部材の第１の部分に重ね合わせて前記搭載部材に搭載される第１のチップと、
    その主面を前記搭載部材の前記搭載面の前記第１の部分とは別の第２の部分に重ね合わせて前記搭載部材に搭載されるとともに、その側面が前記第１のチップの側面と前記第１の方向に間隔をおいて対向して配置された第２のチップと、
    前記第１および第２のチップの周りに配置された複数のインナーリードと、
    前記第１及び第２のチップを前記複数のインナーリードと接続する複数のワイヤと、
    前記第１及び第２のチップ、前記搭載部材、前記複数のインナーリード及び前記複数のワイヤを封止する樹脂とを備え、
    前記搭載部材は、前記第１及び第２のチップの間に位置し、前記第１の部分と前記第２の部分を連結する第３の部分を有し、
    前記第３の部分を介して第１の部分から前記第２の部分に連続する側面に、前記側面の内側の方向に窪んだ凹部が設けられ、前記凹部の底面部分は少なくとも前記第３の部分に位置することを特徴とする半導体装置。
15. 金属製の搭載部材と、
    この搭載部材の主面に搭載された第１のチップと、
    前記第１のチップと離間して第１の方向に並ぶように前記搭載部材の前記主面に搭載された第２のチップと、
    前記第１及び第２のチップの周りに配置された複数のインナーリードと、
    前記第１及び第２のチップと前記複数のインナーリードをそれぞれ接続する複数の第１のワイヤと、
    前記第１チップと前記第２のチップとを接続する複数の第２のワイヤと、
    前記複数のインナーリード、前記第１及び第２のチップ、前記複数の第１のワイヤ及び前記複数の第２のワイヤを封止する樹脂とを備え、
    前記搭載部材の前記主面は、それぞれ一体的に構成された、前記第１のチップと重なる第１の部分と、前記第２のチップと重なる第２の部分と、前記第１のチップと前記第２のチップとの間にある第３の部分とを有し、
    前記第１の部分の面積は、前記第１のチップの前記搭載部材と向かい合う面の面積よりも小さく、
    前記第２の部分の面積は、前記第２のチップの前記搭載部材と向かい合う面の面積よりも小さく、
    前記第１の部分は、前記主面に垂直な方向及び前記第１の方向に共に垂直な第２の方向の幅が、前記第３の部分の前記第２の方向の最大幅よりも大きい部分を有し、
    前記第２の部分は、前記第２の方向の幅が、前記第３の部分の前記第２の方向の最大幅よりも大きい部分を有することを特徴とする半導体装置。
16. 前記第１のチップの前記搭載部材と向かい合う第１の面は、第１の辺と、前記第２の方向において前記第１の辺と向かい合う第２の辺と、第１の点で前記第１の辺と交差し第２の点で前記第２の辺と交差する第３の辺とを有し、
    前記第２のチップの前記搭載部材と向かい合う第２の面は、第４の辺と、前記第２の方向において前記第４の辺と向かい合う第５の辺と、第３の点で前記第４の辺と交差し第４の点で前記第５の辺と交差し、前記第１の方向において前記第３の辺と向かい合う第６の辺とを有し、
    前記第１の面は、
    前記第１の点から連続する前記第１の辺の少なくとも一部と前記第１の点から連続する前記第３の辺の一部とを含み、前記搭載部材と重ならない第４の部分と、
    前記第２の点から連続する前記第２の辺の少なくとも一部と前記第２の点から連続する前記第３の辺の別の一部とを含み、前記搭載部材と重ならない第５の部分とを有し、
    前記第２の面は、
    前記第３の点から連続する前記第４の辺の少なくとも一部と前記第３の点から連続する前記第６の辺の一部とを含み、前記搭載部材と重ならない第６の部分と、
    前記第４の点から連続する前記第５の辺の少なくとも一部と前記第４の点から連続する前記第６の辺の別の一部とを含み、前記搭載部材と重ならない第７の部分とを有することを特徴とする請求項１５記載の半導体装置。

Images