JPH04369859A - 半導体装置用金型フレーム - Google Patents
半導体装置用金型フレームInfo
- Publication number
- JPH04369859A JPH04369859A JP3147065A JP14706591A JPH04369859A JP H04369859 A JPH04369859 A JP H04369859A JP 3147065 A JP3147065 A JP 3147065A JP 14706591 A JP14706591 A JP 14706591A JP H04369859 A JPH04369859 A JP H04369859A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- die pad
- suspended lead
- suspended
- mold frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置用の金型フ
レームに関する。
レームに関する。
【０００２】
【従来の技術】半導体装置には、宙吊りリードと、宙吊
りリードの中途に設けられたダイパッドと、複数のリー
ドとを形成してなる金型フレームの前記ダイパッドに、
半導体素子（以下ＩＣチップという）をダイボンドし、
前記ＩＣチップと、宙吊りリード及びリードとをワイヤ
ボンドしたものがある。
りリードの中途に設けられたダイパッドと、複数のリー
ドとを形成してなる金型フレームの前記ダイパッドに、
半導体素子（以下ＩＣチップという）をダイボンドし、
前記ＩＣチップと、宙吊りリード及びリードとをワイヤ
ボンドしたものがある。
【０００３】図８はＩＣチップが固着された従来の金型
フレームの平面図、図９は図８のＩＸ−ＩＸ線による断
面図である。
フレームの平面図、図９は図８のＩＸ−ＩＸ線による断
面図である。
【０００４】金型フレームは、宙吊りリード３，宙吊り
リード３の中途部に設けられたダイパッド２及びダイパ
ッド２の周囲に設けられた複数のリード４，４…によっ
て構成されている。ダイパッド２上には、ＩＣチップ１
が所定量の半田６（図８には斜線にて図示）でダイボン
ドされている。また、宙吊りリード３におけるダイパッ
ド２の両側には、前記半田６の余剰分を抜き落とすため
の抜き穴３０，３０が形成されている。ダイボンドされ
たＩＣチップ１のパッド１０，１０…と、宙吊りリード
３及びリード４，４…とは、ワイヤボンドされたワイヤ
５を介して接続されている。なお、宙吊りリード３を外
部ピン（アウターリード）として使用しない場合は、宙
吊りリード３にはワイヤボンドを行わないようになって
いる。
リード３の中途部に設けられたダイパッド２及びダイパ
ッド２の周囲に設けられた複数のリード４，４…によっ
て構成されている。ダイパッド２上には、ＩＣチップ１
が所定量の半田６（図８には斜線にて図示）でダイボン
ドされている。また、宙吊りリード３におけるダイパッ
ド２の両側には、前記半田６の余剰分を抜き落とすため
の抜き穴３０，３０が形成されている。ダイボンドされ
たＩＣチップ１のパッド１０，１０…と、宙吊りリード
３及びリード４，４…とは、ワイヤボンドされたワイヤ
５を介して接続されている。なお、宙吊りリード３を外
部ピン（アウターリード）として使用しない場合は、宙
吊りリード３にはワイヤボンドを行わないようになって
いる。
【０００５】以上の如く構成された金型フレームにおい
ては、半田６によってＩＣチップ１をダイパッド２にダ
イボンドする場合、半田６が宙吊りリード３の方へ流れ
出すことがあるが、流れ出した半田６は抜き穴３０，３
０から抜き落とされるようになっていた。
ては、半田６によってＩＣチップ１をダイパッド２にダ
イボンドする場合、半田６が宙吊りリード３の方へ流れ
出すことがあるが、流れ出した半田６は抜き穴３０，３
０から抜き落とされるようになっていた。
【０００６】
【発明が解決しようとする課題】前述の如き従来の金型
フレームにおいては、宙吊りリード３の方へ流れ出た半
田６を抜き穴３０，３０から抜き落とすようになってい
るが、流れ出た半田６の全てを抜き落とせない場合があ
った。図１０は流れ出た半田６を抜き穴３０，３０から
抜き落とせない場合の状態を示す金型フレームのダイパ
ッド２近傍の断面図である。流れ出た半田６を抜き穴３
０，３０から抜き落とせない場合、その半田６は、図１
０に示される如く、宙吊りリード３のワイヤボンド位置
へ流れ出る。このような状態になると、ワイヤボンドの
際にワイヤ５と宙吊りリード３とのなじみがなくなり、
ワイヤ５と宙吊りリード３とを良好な状態で接続するこ
とができずアセンブリ不良が生じるという問題があった
。
フレームにおいては、宙吊りリード３の方へ流れ出た半
田６を抜き穴３０，３０から抜き落とすようになってい
るが、流れ出た半田６の全てを抜き落とせない場合があ
った。図１０は流れ出た半田６を抜き穴３０，３０から
抜き落とせない場合の状態を示す金型フレームのダイパ
ッド２近傍の断面図である。流れ出た半田６を抜き穴３
０，３０から抜き落とせない場合、その半田６は、図１
０に示される如く、宙吊りリード３のワイヤボンド位置
へ流れ出る。このような状態になると、ワイヤボンドの
際にワイヤ５と宙吊りリード３とのなじみがなくなり、
ワイヤ５と宙吊りリード３とを良好な状態で接続するこ
とができずアセンブリ不良が生じるという問題があった
。
【０００７】本発明は、このような問題点を解消するた
めになされたものであり、ダイボンドに用いる半田の、
宙吊りリードのワイヤボンド位置への流出を抑止するこ
とを可能とし、これによって、宙吊りリードとワイヤと
を高い信頼性で容易に接続することを可能とする半導体
装置の金型フレームを提供することを目的とする。
めになされたものであり、ダイボンドに用いる半田の、
宙吊りリードのワイヤボンド位置への流出を抑止するこ
とを可能とし、これによって、宙吊りリードとワイヤと
を高い信頼性で容易に接続することを可能とする半導体
装置の金型フレームを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
用金型フレームは、宙吊りリード上でのワイヤボンド位
置よりもダイパッド側に、宙吊りリードの幅方向に亘る
凸部又は凹部を形成したものである。
用金型フレームは、宙吊りリード上でのワイヤボンド位
置よりもダイパッド側に、宙吊りリードの幅方向に亘る
凸部又は凹部を形成したものである。
【０００９】
【作用】本発明にあっては、宙吊りリード上でのワイヤ
ボンド位置よりもダイパッド側に、宙吊りリードの幅方
向に亘る凸部又は凹部が形成されており、半導体素子を
半田にてダイパッド上に固着する際に宙吊りリードへ流
れ出る半田は、前記凸部又は凹部によって堰き止められ
、その半田は宙吊りリード上でのワイヤボンド位置まで
達しない。
ボンド位置よりもダイパッド側に、宙吊りリードの幅方
向に亘る凸部又は凹部が形成されており、半導体素子を
半田にてダイパッド上に固着する際に宙吊りリードへ流
れ出る半田は、前記凸部又は凹部によって堰き止められ
、その半田は宙吊りリード上でのワイヤボンド位置まで
達しない。
【００１０】
【実施例】以下本発明をその実施例を示す図面に基づい
て具体的に説明する。
て具体的に説明する。
【００１１】図１は本発明に係る半導体装置用金型フレ
ームの第１実施例の平面図、図２は図１のＩＩ−ＩＩ線
による断面図である。
ームの第１実施例の平面図、図２は図１のＩＩ−ＩＩ線
による断面図である。
【００１２】金型フレームは、宙吊りリード３，宙吊り
リード３の中途部に設けられたダイパッド２及びダイパ
ッド２の周囲に設けられた複数のリード４，４…によっ
て構成されている。ダイパッド２上には、ＩＣチップ１
が所定量の半田６（図１には斜線にて図示）でダイボン
ドされている。また、宙吊りリード３におけるダイパッ
ド２の両側には、前記半田６の流出を堰き止めるための
凸部３１，３１が形成されている。前記凸部３１，３１
は、宙吊りリード３の後述するワイヤボンド位置よりも
ダイパッド２側に位置している。これらの凸部３１，３
１は、宙吊りリード３の一部を上方へ山型に突出させた
ものであり、フレーム製作工程又はアセンブリ工程にお
いて形成されるようになっている。ダイボンドされたＩ
Ｃチップ１のパッド１０，１０…と、宙吊りリード３及
びリード４，４…とは、ワイヤボンドされたワイヤ５を
介して接続されている。なお、宙吊りリード３を外部ピ
ン（アウターリード）として使用しない場合は、宙吊り
リード３にはワイヤボンドを行わないようになっている
。
リード３の中途部に設けられたダイパッド２及びダイパ
ッド２の周囲に設けられた複数のリード４，４…によっ
て構成されている。ダイパッド２上には、ＩＣチップ１
が所定量の半田６（図１には斜線にて図示）でダイボン
ドされている。また、宙吊りリード３におけるダイパッ
ド２の両側には、前記半田６の流出を堰き止めるための
凸部３１，３１が形成されている。前記凸部３１，３１
は、宙吊りリード３の後述するワイヤボンド位置よりも
ダイパッド２側に位置している。これらの凸部３１，３
１は、宙吊りリード３の一部を上方へ山型に突出させた
ものであり、フレーム製作工程又はアセンブリ工程にお
いて形成されるようになっている。ダイボンドされたＩ
Ｃチップ１のパッド１０，１０…と、宙吊りリード３及
びリード４，４…とは、ワイヤボンドされたワイヤ５を
介して接続されている。なお、宙吊りリード３を外部ピ
ン（アウターリード）として使用しない場合は、宙吊り
リード３にはワイヤボンドを行わないようになっている
。
【００１３】以上の如く構成された第１実施例の金型フ
レームにおいては、半田６によってＩＣチップ１をダイ
ボンドする際に、半田６が宙吊りリード３上を凸部３１
，３１へ向かって流れ出すことがあるが、このような場
合には、流出する半田６が凸部３１，３１によって堰き
止められ、凸部３１，３１の両側部から下方へ流れ落ち
るので、半田６は、宙吊りリード３におけるワイヤボン
ド位置まで達しない。
レームにおいては、半田６によってＩＣチップ１をダイ
ボンドする際に、半田６が宙吊りリード３上を凸部３１
，３１へ向かって流れ出すことがあるが、このような場
合には、流出する半田６が凸部３１，３１によって堰き
止められ、凸部３１，３１の両側部から下方へ流れ落ち
るので、半田６は、宙吊りリード３におけるワイヤボン
ド位置まで達しない。
【００１４】図３は本発明の第２実施例を示す半導体装
置用金型フレームのダイパッド２近傍の断面図であり、
図３において、図２と一致するものには同番号を付し説
明を省略する。この第２実施例において、前述の第１実
施例と異なる部分は、前記凸部３１，３１の替わりに、
宙吊りリード３におけるダイパッド２の両側に、前記半
田６の流出分を貯めるための凹部３２，３２が形成され
ていることである。前記凹部３２，３２は、宙吊りリー
ド３のワイヤボンド位置よりもダイパッド２側に位置し
ている。これらの凹部３２，３２は、宙吊りリード３の
一部を下方へ山型に突出させた凹部であり、フレーム製
作工程又はアセンブリ工程において形成されるようにな
っている。
置用金型フレームのダイパッド２近傍の断面図であり、
図３において、図２と一致するものには同番号を付し説
明を省略する。この第２実施例において、前述の第１実
施例と異なる部分は、前記凸部３１，３１の替わりに、
宙吊りリード３におけるダイパッド２の両側に、前記半
田６の流出分を貯めるための凹部３２，３２が形成され
ていることである。前記凹部３２，３２は、宙吊りリー
ド３のワイヤボンド位置よりもダイパッド２側に位置し
ている。これらの凹部３２，３２は、宙吊りリード３の
一部を下方へ山型に突出させた凹部であり、フレーム製
作工程又はアセンブリ工程において形成されるようにな
っている。
【００１５】以上の如く構成された第２実施例の金型フ
レームにおいては、半田６によってＩＣチップ１をダイ
ボンドする際に、半田６が宙吊りリード３上を凹部３２
，３２へ向かって流れ出すことがあるが、このような場
合には、流出する半田６が凹部３２，３２内に流入し、
凹部３２，３２の両側部から下方へ流れ落ちるので、半
田６は、宙吊りリード３におけるワイヤボンド位置にま
で達しない。
レームにおいては、半田６によってＩＣチップ１をダイ
ボンドする際に、半田６が宙吊りリード３上を凹部３２
，３２へ向かって流れ出すことがあるが、このような場
合には、流出する半田６が凹部３２，３２内に流入し、
凹部３２，３２の両側部から下方へ流れ落ちるので、半
田６は、宙吊りリード３におけるワイヤボンド位置にま
で達しない。
【００１６】図４は本発明の第３実施例を示す半導体装
置用金型フレームのダイパッド２近傍の断面図であり、
図４においては、図２と一致するものには同番号を付し
説明を省略する。この第３実施例においては、流出する
半田６を止めるものとして宙吊りリード３の上面にこれ
の幅方向を貫く溝部３３，３３ が形成されている。こ
れらの溝部３３，３３ は、宙吊りリード３のワイヤボ
ンド位置よりもダイパッド２側に位置している。前記溝
部３３，３３ は、エッチングフレームの場合にのみ適
用されるものであり、前記第１実施例及び第２実施例の
ようにフレーム製作工程又はアセンブリ工程において凸
部３１，３１及び凹部３２，３２を形成するのとは異な
り、製造工程が増えないようにエッチングにより形成さ
れるようになっている。
置用金型フレームのダイパッド２近傍の断面図であり、
図４においては、図２と一致するものには同番号を付し
説明を省略する。この第３実施例においては、流出する
半田６を止めるものとして宙吊りリード３の上面にこれ
の幅方向を貫く溝部３３，３３ が形成されている。こ
れらの溝部３３，３３ は、宙吊りリード３のワイヤボ
ンド位置よりもダイパッド２側に位置している。前記溝
部３３，３３ は、エッチングフレームの場合にのみ適
用されるものであり、前記第１実施例及び第２実施例の
ようにフレーム製作工程又はアセンブリ工程において凸
部３１，３１及び凹部３２，３２を形成するのとは異な
り、製造工程が増えないようにエッチングにより形成さ
れるようになっている。
【００１７】また、前述の如き第１実施例， 第２実施
例及び第３実施例における凸部３１，３１，凹部３２，
３２及び溝部３３，３３の夫々と、流出した半田６を抜
き落とすために従来から用いられている抜き穴とを併用
して、半田６の流出を止めるようにすれば、より確実に
半田６の流出を止められる。凸部３１，３１，凹部３２
，３２及び溝部３３，３３の夫々と抜き穴とを併用した
金型フレームの構成を以下の第４実施例〜第６実施例に
て説明する。
例及び第３実施例における凸部３１，３１，凹部３２，
３２及び溝部３３，３３の夫々と、流出した半田６を抜
き落とすために従来から用いられている抜き穴とを併用
して、半田６の流出を止めるようにすれば、より確実に
半田６の流出を止められる。凸部３１，３１，凹部３２
，３２及び溝部３３，３３の夫々と抜き穴とを併用した
金型フレームの構成を以下の第４実施例〜第６実施例に
て説明する。
【００１８】図５は凸部３１，３１と抜き穴とを併用し
た、本発明の第４実施例を示す半導体装置用金型フレー
ムのダイパッド２近傍の断面図、図６は凹部３２，３２
と抜き穴とを併用した、本発明の第５実施例を示す半導
体装置用金型フレームのダイパッド２近傍の断面図、図
７は溝部３３，３３ と抜き穴とを併用した、本発明の
第６実施例を示す半導体装置用金型フレームのダイパッ
ド２近傍の断面図である。
た、本発明の第４実施例を示す半導体装置用金型フレー
ムのダイパッド２近傍の断面図、図６は凹部３２，３２
と抜き穴とを併用した、本発明の第５実施例を示す半導
体装置用金型フレームのダイパッド２近傍の断面図、図
７は溝部３３，３３ と抜き穴とを併用した、本発明の
第６実施例を示す半導体装置用金型フレームのダイパッ
ド２近傍の断面図である。
【００１９】図５〜図７において、流出した半田６を抜
き落とすための抜き穴３０，３０ は夫々、宙吊りリー
ド３における凸部３１，３１（図５），凹部３２，３２
（図６），溝部３３，３３ （図７）よりもダイパッド
２側に設けられており、抜き穴３０，３０ は、流出し
た半田６が凸部３１，３１（図５），凹部３２，３２（
図６），溝部３３，３３ （図７）に達するする前に半
田６の一部を抜き落とすようになっている。
き落とすための抜き穴３０，３０ は夫々、宙吊りリー
ド３における凸部３１，３１（図５），凹部３２，３２
（図６），溝部３３，３３ （図７）よりもダイパッド
２側に設けられており、抜き穴３０，３０ は、流出し
た半田６が凸部３１，３１（図５），凹部３２，３２（
図６），溝部３３，３３ （図７）に達するする前に半
田６の一部を抜き落とすようになっている。
【００２０】前述した如く本発明にあっては、流出した
半田６が凸部３１，３１又は凹部３２，３２又は溝部３
３，３３ によって堰き止められるので、宙吊りリード
３のワイヤボンド位置まで半田６が達しないようになっ
ており、宙吊りリード３のワイヤボンドが確実に行える
。
半田６が凸部３１，３１又は凹部３２，３２又は溝部３
３，３３ によって堰き止められるので、宙吊りリード
３のワイヤボンド位置まで半田６が達しないようになっ
ており、宙吊りリード３のワイヤボンドが確実に行える
。
【００２１】
【発明の効果】以上述べたように、本発明に係る半導体
装置用金型フレームでは、宙吊りリード上でのワイヤボ
ンド位置よりもダイパッド側に、宙吊りリードの幅方向
に亘る凸部又は凹部が形成されているので、半導体素子
を半田にてダイパッド上に固着する際に宙吊りリードへ
流れ出る半田は、前記凸部又は凹部によって堰き止めら
れ、その半田は宙吊りリード上でのワイヤボンド位置ま
で達しないようになっているため、宙吊りリードのワイ
ヤボンド位置への半田の流出を抑止することができ、こ
れによって、宙吊りリードとワイヤとを高い信頼性で容
易に接続することができる等、本発明は優れた効果を奏
する。
装置用金型フレームでは、宙吊りリード上でのワイヤボ
ンド位置よりもダイパッド側に、宙吊りリードの幅方向
に亘る凸部又は凹部が形成されているので、半導体素子
を半田にてダイパッド上に固着する際に宙吊りリードへ
流れ出る半田は、前記凸部又は凹部によって堰き止めら
れ、その半田は宙吊りリード上でのワイヤボンド位置ま
で達しないようになっているため、宙吊りリードのワイ
ヤボンド位置への半田の流出を抑止することができ、こ
れによって、宙吊りリードとワイヤとを高い信頼性で容
易に接続することができる等、本発明は優れた効果を奏
する。
【図１】本発明に係る半導体装置用金型フレームの第１
実施例の平面図である。
実施例の平面図である。
【図２】図１のＩＩ−ＩＩ線による断面図である。
【図３】本発明の第２実施例を示す半導体装置用金型フ
レームのダイパッド近傍の断面図である。
レームのダイパッド近傍の断面図である。
【図４】本発明の第３実施例を示す半導体装置用金型フ
レームのダイパッド近傍の断面図である。
レームのダイパッド近傍の断面図である。
【図５】本発明の第４実施例を示す半導体装置用金型フ
レームのダイパッド近傍の断面図である。
レームのダイパッド近傍の断面図である。
【図６】本発明の第５実施例を示す半導体装置用金型フ
レームのダイパッド近傍の断面図である。
レームのダイパッド近傍の断面図である。
【図７】本発明の第６実施例を示す半導体装置用金型フ
レームのダイパッド近傍の断面図である。
レームのダイパッド近傍の断面図である。
【図８】ＩＣチップが固着された従来の金型フレームの
平面図である。
平面図である。
【図９】図８のＩＸ−ＩＸ線による断面図である。
【図１０】流れ出た半田を抜き穴から抜き落とせない場
合の状態を示す金型フレームのダイパッド近傍の断面図
である。
合の状態を示す金型フレームのダイパッド近傍の断面図
である。
１ ＩＣチップ
２ ダイパッド
３ 宙吊りリード
５ ワイヤ
６ 半田
３１ 凸部
３２ 凹部
３３ 溝部
Claims (1)
- 【請求項１】 半導体素子を半田にてその上に固着す
べきダイパッドを宙吊りリードの中途に設けており、前
記半導体素子と、前記宙吊りリードとをワイヤボンドす
ることを可能としてある半導体装置用金型フレームにお
いて、前記宙吊りリード上でのワイヤボンド位置よりも
ダイパッド側に、宙吊りリードの幅方向に亘る凸部又は
凹部を形成したことを特徴とする半導体装置用金型フレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147065A JPH04369859A (ja) | 1991-06-19 | 1991-06-19 | 半導体装置用金型フレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147065A JPH04369859A (ja) | 1991-06-19 | 1991-06-19 | 半導体装置用金型フレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369859A true JPH04369859A (ja) | 1992-12-22 |
Family
ID=15421694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3147065A Pending JPH04369859A (ja) | 1991-06-19 | 1991-06-19 | 半導体装置用金型フレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193091B2 (en) * | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
-
1991
- 1991-06-19 JP JP3147065A patent/JPH04369859A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193091B2 (en) * | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395579B2 (en) | Controlling packaging encapsulant leakage | |
| JP4917112B2 (ja) | 半導体装置 | |
| KR100366735B1 (ko) | 반도체 장치의 제조방법 | |
| KR20080027920A (ko) | 반도체 디바이스 | |
| JPH0955455A (ja) | 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 | |
| KR19980015059A (ko) | 리드 프레임을 이용한 칩 스케일 패키지 제조 방법 | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
| JP3839178B2 (ja) | 半導体装置 | |
| JPH07201925A (ja) | フィルムキャリアテープ | |
| US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
| KR100623606B1 (ko) | 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치 | |
| JPH04369859A (ja) | 半導体装置用金型フレーム | |
| JP5062086B2 (ja) | 半導体装置 | |
| JP3317951B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR0172020B1 (ko) | Tab 시스템의 플라스틱 봉지 반도체 장치 | |
| JP2924957B2 (ja) | 樹脂封止型半導体装置 | |
| KR101237344B1 (ko) | 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법 | |
| JP4764608B2 (ja) | 半導体装置 | |
| JP2671683B2 (ja) | 半導体装置の製造方法 | |
| KR100205495B1 (ko) | 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지 | |
| JP2748620B2 (ja) | 半導体装置 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JP3227953B2 (ja) | リードフレームとそれを用いた半導体装置 | |
| KR200165742Y1 (ko) | 반도체 패키지 |