KR101237344B1 - 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법 - Google Patents

향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101237344B1
KR101237344B1 KR1020050107039A KR20050107039A KR101237344B1 KR 101237344 B1 KR101237344 B1 KR 101237344B1 KR 1020050107039 A KR1020050107039 A KR 1020050107039A KR 20050107039 A KR20050107039 A KR 20050107039A KR 101237344 B1 KR101237344 B1 KR 101237344B1
Authority
KR
South Korea
Prior art keywords
lead frame
lead
pad
die pad
die
Prior art date
Application number
KR1020050107039A
Other languages
English (en)
Other versions
KR20060052560A (ko
Inventor
최윤화
전오섭
남시백
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/987,550 external-priority patent/US7315077B2/en
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Publication of KR20060052560A publication Critical patent/KR20060052560A/ko
Application granted granted Critical
Publication of KR101237344B1 publication Critical patent/KR101237344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따른 몰디드 리드리스 패키지(MLP; Molded Leadless Package)는, 상호 반대되는 제1 표면 및 제2 표면을 갖는 리드프레임패드와, 이 리드프레임패드의 제1 표면 위에 부착되는 반도체칩과, 이 반도체칩과 전기적으로 연결되는 리드와, 그리고 리드의 일부분과 리드프레임패드의 제2 표면의 일부가 외부로 노출되도록 리드프레임패드, 반도체칩 및 리드를 덮되, 리드프레임패드의 제2 표면을 덮는 면과 리드프레임패드의 제2 표면과 단차가 형성되도록 하는 몰딩재를 포함한다. 그리고, 본 발명에 따른 소잉형 MLP는 다이 패드, 반도체 칩, 다수의 리드, 다수의 와이어, 패키지 바디 및 단락 방지용 부재를 포함하는데, 단락 방지용 부재는 기둥 형상이나 아래로 볼록한 구조를 가지는데, 다이 패드의 하부 표면의 전부 또는 일부 상에 상기한 평면으로부터 돌출되도록 형성되어 있다.

Description

향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스 패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법{Molded leadless package having improved reliability and high thermal transferability and sawing type molded leadless package and method of manufacturing the same }
도 1a는 종래의 몰디드 리드리스 패키지(MLP)의 일 예를 나타내 보인 단면도이다.
도 1b는 종래의 몰디드 리드리스 패키지의 다른 예를 나타내 보인 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 몰디드 리드리스 패키지의 평면도 및 배면도이다.
도 3a 내지 도 3j는 도 2a 및 도 2b의 몰디드 리드리스 패키지의 단면구조와 다른 예를 나타내 보인 단면도들이다.
도 4a 내지 도 4d는 도 3a의 몰디드 리드리스 패키지의 응용예들을 설명하기 위하여 나타내 보인 단면도들이다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 몰디드 리드리스 패키지의 평면도 및 배면도이다.
도 6a 및 도 6b는 본 발명에 따른 몰디드 리드리스 패키지에 사용되는 리드 프레임 패드의 일 예들을 나타내 보인 단면도들이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 몰디드 리드리스 패키지의 평면도 및 배면도이다.
도 8a 내지 도 8g는 도 7a 및 도 7b의 몰디드 리드리스 패키지의 단면구조와 다른 예를 나타내보인 단면도들이다.
도 9a 내지 도 9d는 도 8a의 몰디드 리드리스 패키지의 응용예들을 설명하기 위하여 나타내 보인 단면도들이다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 몰디드 리드리스 패키지의 평면도 및 배면도이다.
도 11a 내지 도 11d는 본 발명의 또 다른 실시예들에 따른 몰디드 리드리스 패키지의 단면도들이다.
도 12a 및 도 12b는 본 발명의 다른 실시예에 따른 몰디드 리드리스 패키지에 적용되는 리드프레임의 예들을 나타내 보인 평면도들이다.
도 12c는 도 12b의 리드프레임에 칩을 장착시킨 것을 나타내 보인 평면도이다.
도 13a 내지 도 13h는 도 12a의 히트싱크 리드가 없는 리드프레임을 채용한 몰디드 리드리스 패키지의 예들을 나타내 보인 단면도들이다.
도 14a 내지 도 14f는 도 12b의 히트싱크 리드가 있는 리드프레임을 채용한 몰디드 리드리스 패키지의 예들을 나타내 보인 단면도들이다.
도 15a는 종래의 몰디드 리드리스 패키지의 일 예를 나타내 보인 단면도이 다.
도 15b는 도 15a의 몰디드 리드리스 패키지에 대한 저면도이다.
도 16은 도 15a의 몰디드 리드리스 패키지가 시스템 보더 상에 실장되어 있는 것을 나타내 보인 단면도이다.
도 17a 및 도 17b는 각각 본 발명의 제1 실시예에 따른 몰디드 리드리스 패키지를 나타내 보인 단면도이다.
도 18a 및 도 18b는 각각 도 17a 및 도 17b의 몰디드 리드리스 패키지에 대한 저면도의 예들이다.
도 19는 본 발명의 제2 실시예에 따른 몰디드 리드리스 패키지를 나타내 보인 단면도이다.
도 20a 내지 도 20d는 각각 도 19의 몰디드 리드리스 패키지에 대한 저면도의 예들이다.
도 21은 본 발명의 제3 실시예에 따른 몰디드 리드리스 패키지를 나타내 보인 단면도이다.
도 22a 내지 도 22d는 각각 본 발명의 제4 실시예에 따른 몰디드 리드리스 패키지의 일 예를 나타내 보인 단면도이다.
도 23a 내지 도 23e는 본 발명의 제1 실시예에 따른 몰디드 리드리스 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 24a 내지 도 24c는 본 발명의 제2 실시예에 따른 몰디드 리드리스 패키지의 제조방법을 설명하기 위한 단면도이다.
도 25는 본 발명의 제3 실시예에 따른 몰디드 리드리스 패키지의 제조방법을 설명하기 위한 단면도이다.
도 26a 내지 도 26c는 본 발명의 제4 실시예에 따른 몰디드 리드리스 패키지의 제조방법의 일 예를 설명하기 위한 단면도이다.
도 27a 및 도 27b는 본 발명의 제4 실시예에 따른 몰디드 리드리스 패키지의 제조방법의 다른 예를 설명하기 위한 단면도이다.
도 28은 본 발명의 더블 컨벡스(double convex) MLP의 실시예의 평탄 저면도이다.
도 29a 내지 도 29c는 도 28의 MLP의 단면도들이다.
도 30은 도 29의 MLP의 제2 실시예의 단면도이다.
도 31은 도 28의 MLP의 다른 실시예의 단면도이다.
도 32는 도 31의 MLP의 다른 실시예의 단면도이다.
도 33a 내지 도 33d는 본 발명의 더블 컨벡스 MLP의 다른 실시예의 단면도들이다.
도 34는 도 33의 MLP의 다른 실시예의 단면도이다.
도 35는 도 28의 MLP의 또다른 실시예의 단면도이다.
도 36은 도 35의 MLP의 다른 실시예의 단면도이다.
도 37은 장착되어진 회로 보드로부터 MLP 패키지의 하부 표면과 도 29a 내지 도 29c의 MLP 패키지에 의해 얻어진 결과적으로 증가된 솔더 조인트 높이를 분리하는 거리를 나타낸다.
본 발명은 반도체패키지에 관한 것으로서, 특히 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스 패키지(Molded Leadless Package, 이하 MLP)와 소잉형 MLP 및 그것의 제조방법에 관한 것이다. 나아가 본 발명은 스탬핑/펀칭(stamping/punching) 및 소잉(sawing)에 의해 싱큘레이트된 MLP 및 그 제조 방법에 관한 것이다.
일반적으로 반도체패키지는 반도체칩이 리드프레임에 장착된 패키지를 의미한다. 반도체칩의 내부소자에는 일정크기의 전압이 인가되며, 따라서 반도체칩으로부터 열이 발생된다. 이와 같은 현상은 인가되는 전압의 크기가 큰 전력용반도체칩인 경우 더 심각해진다. 결국 반도체패키지 내부의 반도체칩에서 발생되는 열을 외부보드 등을 통해 배출시킬 수 있는 능력이 반도체패키지의 안정성 및 신뢰성에 큰 영향을 끼친다고 할 수 있다. 최근 반도체칩에서 발생되는 열을 외부로 효과적으로 배출시킬 수 있도록 리드프레임패드의 일면이 노출된 MLP가 여러 응용분야에서 다양하게 사용되고 있다. 여기서 사용하는 MLP라는 용어는 QFN(quad flat pack no leads)를 포함하는 여러 가지의 리드리스 칩스케일 몰드 패키지 형태를 포함한다.
도 1a는 종래의 MLP의 일 예를 나타내 보인 단면도로서, 이 MLP에 관한 상세한 사항들은 미국특허등록번호 제5,172,214호에 개시되어 있다.
도 1을 참조하면, 종래의 MLP(110)는, 반도체칩(111)이 부착되는 리드프레 임패드(112)의 일 표면이 패키지바디(113)의 일 표면(114)에서 노출되는 구조를 갖는다. 이 외에도 리드(115)의 일부분이 패키지바디(113)의 다른 표면(116)에서 노출된다. 반도체칩(111)과 리드(115)는 와이어(117)에 의해 상호 전기적으로 연결된다.
도 1b는 종래의 MLP의 다른 예를 나타내 보인 단면도로서, 이 MLP에 관한 상세한 사항들은 미국특허등록번호 제6,437,429호에 개시되어 있다.
도 1b를 참조하면, 종래의 MLP(120)는, 다이(die)(121), 패키지바디(122), 다이패드(123) 및 리드(124)를 포함하여 구성된다. 다이(121)는, 상부표면(121a) 및 하부표면(121b)을 갖는다. 리드(124)도 상부표면(124a)과, 하부표면(124b) 및 절단표면(124c)을 가지며, 리드(124)의 하부표면(124b)의 일부는 메탈패드를 형성하기 위해 한정된다. 이 메탈패드는 패키지바디(122) 밖으로 노출되며, MLP(120)의 외부와의 전기적인 연결을 위하여 패키지바디(122)와 동일평면상에 형성된다. 다이패드(123)의 일면은 접착제(126)에 의해 다이(121)의 하부표면(121b)과 부착되며, 그 반대면은 패키지바디(122) 밖으로 노출된다. 다이(121)와 리드(124)는 와이어(125)에 의해 상호 전기적으로 연결된다.
도 1a 및 도 1b를 참조하여 설명한 바와 같은 구조를 갖는 종래의 MLP들은 모두 리드프레임패드(도 1a의 112) 및 다이패드(도 1b의 122)의 일면이 모두 외부로 노출되어 있어서 각각 반도체칩(도 1a의 111) 및 다이(도 1b의 121)에서 발생되는 열을 효율적으로 외부로 방출시킬 수 있다는 장점을 제공한다.
그러나 이와 같은 장점에도 불구하고 종래의 MLP는 다음과 같이 신뢰성이 떨 어진다는 단점을 갖는다. 즉 리드프레임패드(1120) 및 다이패드(122)의 노출면이 모두 패키지바디(113 및 122)의 하부면과 동일평면상에 배치되는 구조를 가지므로, 열적스트레스에 취약하다. 구체적으로 설명하면, MLP를 보드에 솔더링할 때 수행되는 리플로우공정은 대략 240 260 의 고온에서 수행된다. 이 고온상태에서 리드프레임패드(112) 및 다이패드(122)의 하부면 전면이 모두 노출되어 있게 되며, 이에 따라 리드프레임패드(112) 및 다이패드(123)의 노출면적에 비례하는 열적스트레스가 발생된다. 이 외에도 MLP내부로의 흡습경로의 길이를 연장하기가 용이하지 않으며, 더욱이 도 1a의 경우 리드프레임패드(112)와 리드(115) 사이의 단차가 커서 리드프레임패드(112)의 두께를 증가시키는데 한계가 있는데, 이는 리드프레임패드(112)의 두께가 클 경우 리드(115)를 구부리는데 용이하지 않게 되기 때문이다.
한편, 반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 패키지에서 반도체 칩은 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드와는 와이어에 의하여 상호 전기적으로 연결된다. 리드는 와이어가 연결되는 내부 리드(inner lead)와 반도체 패키지의 외부 접속 단자로서의 역할을 하는 외부 리드(outer lead)로 구성된다. 내부 리드는 통상적으로 패키지 바디에 의하여 완전히 밀봉되는데 반하여, 외부 리드는 그 전체 패키지 바디의 외부로 노출되거나 외부 리드의 표면 일부가 외부로 노출된다. 후자와 같이 외부 리드의 표면 일부가 패키지 바디의 외부로 노출되는 반도체 패키지를 MLP라고 한다.
그리고, 반도체 패키지는 그 제조 공정에 따라서 소잉 타입의 패키지와 펀 치(punch) 타입의 패키지로 구분된다. 소잉 타입의 패키지는 반도체 칩이 탑재된 리드 프레임의 다수를 하나의 블록 몰드 다이(block mold die) 내에서 같이 몰딩한 다음 소잉 공정으로 패키지 바디 및 리드 프레임을 절단하여 개별화함으로써 제조하는 패키지 유형을 말한다. 반면, 펀치 타입의 패키지는 반도체 칩이 탑재된 리드 프레임 각각을 개별 몰드 다이(individual mold die) 내에서 개별적으로 몰딩한 다음, 펀치 등의 방법으로 각 리드 프레임을 분리시켜서 제조하는 패키지 유형을 말한다.
종래의 소잉 타입의 MLP에 대한 일 예는 Chun-Jen Su 등에 의한 전술한 미합중국 등록특허 제6,437,429호, "SEMICONDUCTOE PACKAGE WITH METAL PADS"에 개시되어 있으며, 도 15a에는 상기 미합중국 등록특허에 개시되어 있는 MLP에 대한 단면도가 도시되어 있다. 그리고, 도 15b에는 상기 MLP의 저면도가 도시되어 있다.
도 15a 및 도 15b를 참조하면, 종래의 소잉 타입의 MLP(1100)는, 반도체 칩 또는 다이(1110), 패키지 바디(1120), 다이 패드(1130) 및 리드(1140)를 포함하여 구성된다. 다이(1110)는 상부 표면(1110a)과 하부 표면(1110b)을 갖는다. 리드(1140)도 상부 표면(1140a), 하부 표면(1140b) 및 절단 표면(1140c)을 가지며, 리드(1140)의 하부 표면(1140b)의 전부 또는 일부는 패키지 바디(1120)의 외부로 노출되어 금속 패드(metal pad)를 형성한다. 이 금속 패드는 MLP(1100)의 외부와의 전기적인 연결을 위하여 패키지 바디(1120)의 밑면(1120a)과 동일 평면 상에 형성된다. 그리고, 다이(1110)와 리드(1140)는 와이어(1150)에 의하여 상호 전기적으로 연결된다. 다이 패드(1130)의 일면(1130a)은 접착제(1160)에 의해 다이(1110) 의 하부 표면(1110b)과 부착된다.
소잉 타입 패키지는 그 제조 공정의 특성상 다음과 같은 특징을 가진다. 우선, 다이 패드(1130)의 반대면(1130b)은 패키지 바디(1120) 밖으로 노출되어 패키지 바디(1120)의 밑면(1120a) 및 리드(1140)의 하부 표면(1140c)과 동일한 평면을 형성하게 된다. 왜냐하면, 소잉 타입 패키지는 몰드용 수지가 리드(1140)의 하부 표면(1140b)으로 흘러 들어가는 현상을 방지할 수 있도록 다이 패드(1130)와 리드(1140)의 밑면에 커버 테이프를 부착한 상태로 몰딩 공정을 진행하기 때문이다. 또한, 소잉 타입의 패키지는 소잉 공정을 사용하여 MLP를 개별화하기 때문에, 패키지 바디(1120)의 측면이 리드(1140)의 절단 표면(1140c)과 함께 동일한 절단면을 형성한다.
도 16에는 시스템 보더 상에 MLP(1100)가 실장되어 있는 구조물(이하에서는, 시스템 보더(10) 상에 MLP(1100)가 실장되어 있는 구조물을 "시스템 패키지"라 한다)에 대한 개략적인 단면도가 도시되어 있다. 도 16을 참조하면, 시스템 보더(10)의 상면에는 연결 패드(12) 및 상기 연결 패드(12)를 서로 전기적으로 연결하기 위한 회로 라인(circuit line, 14)이 형성되어 있다. 연결 패드(12)와 회로 라인(14)은 동일한 도전성 금속 예컨대 구리 등으로 형성되며 통상적으로 동일한 두께를 가진다. 그리고, MLP(100)의 리드(140)와 연결 패드(12)가 솔더 조인트(solder joint, 16)를 통하여 일대일로 접합되어 연결되도록 시스템 보더(10) 상에 MLP(1100)가 탑재된다.
종래 기술에 의하면 솔더 조인트(16)로 MLP(1100)를 시스템 보더(10) 상에 접합시킬 때 가하는 압력 및 이 때 발생하는 열에 의하여, 솔더 조인트(16)가 약간의 유동성을 가질 수가 있다. 솔더 조인트(16)가 유동성을 띠게 되면 옆으로 흐를 수가 있기 때문에 솔더 조인트(16)의 높이(h1)를 충분히 확보할 수가 없다. 솔더 조인트(16)의 높이(h1)가 예컨대 30㎛ 이상과 같이 충분하게 확보되지 않으면, 시스템 보더(10) 상에 MLP(1100)를 탑재할 경우에, 다이 패드(1130)의 밑면(1130b)과 시스템 보더(10)의 회로 라인(14) 사이의 간격이 너무 좁기 때문에 패키지의 신뢰성을 확보할 수가 없다. 그리고, 심한 경우에는 다이 패드(1130)와 시스템 보더(10)의 호로 라인(14)이 서로 접촉하게 되어서 단락될 염려가 있다. 뿐만 아니라, 솔더 조인트(16)의 높이(h1)가 낮으면, 솔더 조인트(16) 자체가 열적 스트레스나 기계적 스트레스에 취약해지기 때문에 시스템 패키지의 신뢰성을 떨어뜨린다.
그리고, MLP(1100)를 시스템 보더(10) 상에 탑재하는 과정에서 솔더 조인트(16)가 유동성을 가지게 되면, 소위 MLP(1100)의 붕괴(collapse) 현상이나 기울어짐(tilt) 현상이 발생할 염려가 있다. MLP(1100)의 붕괴 현상이 발생하면 리드(1140)가 연결 패드(12)와 직접 접촉될 염려가 있고, MLP(1100)의 기울어짐 현상이 발생하면 시스템 패키지의 신뢰성을 떨어뜨리는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 리드프레임패드가 노출되는 부분의 구조를 변경함으로써 향상된 신뢰성 및 높은 열방출 능력을 갖는 MLP를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 동일한 크기에 대하여 핀 수 또는 리드 수를 증가시킬 수 있는 더블 컨벡스 MLP를 제공하는 데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 내부 리드들 및 외부 리드들 사이에서 솔더 단락(Short)을 방지할 수 있는 더블 컨벡스 MLP를 제공하는 데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 컨벡스의 높이를 조절함으로써 솔더 조인트 신뢰성을 향상시킬 수 있는 더블 컨벡스 MLP를 제공하는 데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 회로 보드상의 회로선과 노출된 패드와의 사이에 전기적 단락을 방지할 수 있는 더블 컨벡스 MLP를 제공하는 데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 회로 보드상에 패키지를 장착할 때 더블 컨벡스에 의한 홀의 존재로 인하여 회전되지 않음으로서 작업성을 향상시킬 수 있는 더블 컨벡스 MLP를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 MLP는, 상호 반대되는 제1 표면 및 제2 표면을 갖는 리드프레임패드; 상기 리드프레임패드의 제1 표면 위에 부착되는 반도체칩; 상기 반도체칩과 전기적으로 연결되는 리드; 및 상기 리드의 일부분과 상기 리드프레임패드의 제2 표면의 일부가 외부로 노출되도록 상기 리드프레임패드, 반도체칩 및 리드를 덮되, 상기 리드프레임패드의 제2 표면을 덮 는 면과 상기 리드프레임패드의 제2 표면과 단차가 형성되도록 하는 몰딩재를 포함하는 것을 특징으로 한다.
상기 몰딩재의 측면은 비스듬하게 경사를 갖는 구조인 것이 바람직하다.
상기 몰딩재의 측면은 수직방향으로 수직한 구조일 수도 있다.
상기 리드는 상기 리드프레임패드를 향해 구부러진 형상을 갖는 것이 바람직하다.
상기 리드는 평평한 형상을 갖는 것일 수도 있다.
상기 몰딩재에 의해 노출되는 상기 리드프레임패드의 제2 표면의 형상은 원형인 것이 바람직하다.
상기 몰딩재에 의해 노출되는 상기 리드프레임패드의 제2 표면의 형상은 사각형일 수도 있다.
상기 리드프레임패드는, 상기 리드프레임패드의 제2 표면상에 형성되되, 상기 몰딩재에 의해 덮이는 부분에 배치되는 그루부를 갖는 것이 바람직하다.
상기 그루부는 반원형인 것이 바람직하다.
상기 그루부는 V자형일 수도 있다.
상기 리드프레임패드의 제2 표면을 덮는 면과 상기 리드프레임패드의 제2 표면과 단차는 0.12 0.15㎜인 것이 바람직하다.
상기 리드는 상기 리드프레임패드의 제2 표면을 덮는 면과 반대되는 면에서 노출되는 것이 바람직하다.
제1항에 있어서,
상기 몰딩재는 상기 리드의 하부면으로부터 돌출되는 돌출부를 구비하는 것을 특징으로 하는 몰디드 리드리스 패키지.
상기 돌출부는 상기 리드의 하부면을 모두 노출시키는 것이 바람직하다.
경우에 따라서 상기 돌출부는 상기 리드의 하부면 일부를 덮어서 상기 리드의 하부면 일부만을 노출시킬 수도 있다.
본 발명에 있어서, 상기 리드 프레임 패드와 연결되어 상기 반도체 칩으로부터 발생된 열을 외부로 전달하는 히트 싱크용 리드를 더 구비할 수도 있다.
상기 리드는 상기 리드프레임패드의 제2 표면을 덮는 면과 동일한 면에서 노출될 수도 있다.
이 경우 상기 리드프레임패드의 제2 표면의 일부와 상기 리드의 노출면의 일부를 덮는 몰딩재는 상기 리드프레임패드의 제2 표면 및 리드의 노출면으로부터 돌출되는 돌출부를 포함하는 것이 바람직하다.
상기 돌출부는 상기 리드의 하부면을 모두 노출시킬 수 있다.
경우에 따라서 상기 돌출부는 상기 리드의 하부면 일부를 덮어서 상기 리드의 하부면 일부만을 노출시킬 수도 있다.
본 발명에 있어서, 상기 리드와 상기 반도체칩을 연결하는 와이어를 더 포함하는 것이 바람직하다.
본 발명이 이루고자 하는 다른 기술적 과제는 시스템 보더 상의 회로 라인과의 단락 현상을 방지할 수 있는 소잉형 MLP 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 그 소잉형 MLP를 포함하는 시스템 패키지의 신뢰성을 향상시킬 수 있는 소잉형 MLP 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 시스템 패키지의 제조 과정에서 붕괴 현상이나 기울어짐 현상이 발생하는 것을 방지할 수 있는 소잉형 MLP 및 그 제조방법을 제공하는데 있다.
상기한 기술적 과제들을 달성하기 위한 본 발명에 따른 소잉형 MLP는 다이 패드, 반도체 칩, 다수의 리드, 다수의 와이어, 패키지 바디 및 단락 방지용 부재를 포함하여 구성된다. 상기 다이 패드는 상호 반대되는 상부 표면 및 하부 표면을 갖는다. 그리고, 상기 반도체 칩은 본딩 패드가 부착된 면의 반대쪽 면이 상기 다이 패드의 상부 표면 상에 부착된다. 그리고, 상기 다수의 리드는 그 밑면이 상기 다이 패드의 하부 표면과 동일한 평면을 형성하도록 상기 다이 패드의 주변 영역에 갭(gap)에 의하여 이격되도록 배치되어 있다. 그리고, 상기 다수의 와이어는 상기 반도체 칩과 상기 다수의 리드 각각을 전기적으로 연결한다. 그리고, 상기 패키지 바디는 적어도 상기 리드의 밑면의 전부 또는 일부가 노출되도록 그 밑면이 상기 평면과 동일한 평면을 형성하되, 상기 갭을 채우고 상기 다이 패드, 상기 반도체 칩, 상기 리드 및 상기 와이어를 덮는다. 그리고, 상기 단락 방지용 부재는 상기 다이 패드의 하부 표면의 전부 또는 일부 상에 상기 평면으로부터 돌출되도록 형성되어 있다. 본 발명에 의하면, 다이 패드의 하부 표면과 리드의 밑면이 동일한 평면을 형성하고 있지만, 다이 패드의 하부 표면 상에 소정의 높이를 가지는 단락 방지용 부재가 부착되어 있기 때문에, 다이 패드와 시스템 보더의 회로 라인 사 이의 단락을 방지할 수 있다. 또한, 단락 방지용 부재의 높이가 30㎛ 이상, 바람직하게는 50㎛ 이상이 되도록 충분히 높게 확보하여, 리드와 시스템 보더를 연결하는 솔더 조인트의 신뢰성을 향상시킬 수가 있다.
상기한 본 발명의 제1 실시예에 의하면, 상기 단락 방지용 부재는 상기 다이 패드의 제2 표면 상에 형성되어 있는 하나 또는 그 이상의 기둥(post) 형상일 수 있다. 그리고, 상기 기둥은 상기 다이 패드의 중심에 대하여 대칭형으로 배열되어 있을 수 있고, 상기 기둥은 높이가 30 - 130㎛일 수 있다. 또한, 상기 기둥은 상기 패키지 바디와 동일한 물질로 형성될 수 있다.
상기한 본 발명의 제2 실시예에 의하면, 상기 단락 방지용 부재는 상기 다이 패드의 제2 표면 전부 상에 스크린 프린터법을 사용하여 형성된 비전도성 물질층 또는 상기 다이 패드의 제2 표면 일부 상에 스크린 프린터법을 사용하여 형성된 비전도성 물질 패턴일 수 있다.
상기한 본 발명의 제3 실시예에 의하면, 상기 단락 방지용 부재는 도금법을 사용하여 형성된 비전도성 도금층일 수 있는데, 이 경우 상기 비전도성 도금층은 블랙 옥사이드(black oxide)일 수 있다.
상기한 본 발명의 또 다른 실시예에 의하면, 상기 단락 방지용 부재는 상기 갭을 채우는 상기 패키지 바디의 부분과 연결되어 서로 일체를 이루는 있을 수 있다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 제1 실시예에 따른 소잉형 MLP의 제조방법은 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계, 상기 다이 패드의 하부 표면을 소정의 깊이로 패터닝하여 상기 갭과 관통하는 채널을 상기 다이 패드의 하부 표면에 형성하는 단계, 상기 다이 패드의 패터닝되지 않은 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계, 상기 채널의 일부를 노출시키는 개구를 형성하도록 상기 커버 테이프를 패터닝하는 단계, 상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계, 상부 몰드 다이 및 상기 개구에 대응하는 부분에 오목부가 형성되어 있는 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 상기 패키지 바디용 물질로 몰딩하는 단계, 상기 커버 테이프를 제거하는 단계 및 상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함한다.
상기한 실시예의 일 측면에 의하면, 상기 커버 테이프의 패터닝 단계에서는 레이저를 사용하여 상기 커버 테이프를 식각할 수 있다. 그리고, 상기 몰딩 단계에서는 상기 오목부의 깊이가 30 - 130㎛인 하부 몰드 다이를 사용할 수 있다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 제2 실시예에 따른 소잉형 MLP의 제조방법에 의하면, 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계, 상기 다이 패드의 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계, 상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계, 상부 몰드 다이 및 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 상기 패키지 바디용 물질로 몰딩하는 단계, 상기 커버 테이프를 제거하는 단계, 스크린 프린팅 공정을 사용하여 상기 다이 패드의 하부 표면 상에 비전도성 물질층 또는 비전도성 물질 패턴을 형성하는 단계 및 상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함한다.
상기한 실시예의 일 측면에 의하면, 상기 비전도성 물질층 또는 상기 비전도성 물질 패턴의 두께가 30 - 130㎛가 되도록 스크린 프린터 공정을 수행할 수 있다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 제3 실시예에 따른 소잉형 MLP의 제조방법의 일 예는 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계, 상기 다이 패드의 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계, 상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계, 상부 몰드 다이 및 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 상기 패키지 바디용 물질로 몰딩하는 단계, 상기 다이 패드의 하부 표면을 노출시키도록 상기 커버 테이프를 패터닝하는 단계, 도금 공정을 사용하여 상기 노출된 다이 패드의 하부 표면 상에 비전도성 도금층을 형성하는 단계, 상기 패터닝된 커버 테이프를 제거하는 단계 및 상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함한다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 제3 실시예에 따른 MLP의 제조 방법의 다른 예는 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계, 상기 다이 패드의 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계, 상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계, 상부 몰드 다이 및 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 상기 패키지 바디용 물질로 몰딩하는 단계, 상기 커버 테이프를 제거하는 단계, 상기 커버 테이프가 부착되었던 상기 리드 프레임 블록의 일 표면에 상기 다이 패드의 하부 표면을 노출시키는 마스크를 형성하는 단계, 도금 공정을 사용하여 상기 노출된 다이 패드의 하부 표면 상에 비전도성 도금층을 형성하는 단계, 상기 마스크를 제거하는 단계 및 상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함한다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 제4 실시예에 따른 MLP의 제조방법의 일 예는 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계, 상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계, 상부 몰드 다이 및 상기 갭에 대응하는 부분과 상기 다이 패드의 하부 표면의 전부 또는 일부에 대응하는 부분에 오목부가 형성되어 있는 하부 몰드 다이를 부착하는 단계, 상기 하 부 몰드 다이의 내면에 커버 테이프를 부착하는 단계, 상기 상부 몰드 다이 및 상기 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 상기 패키지 바디용 물질로 몰딩하는 단계 및 상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함한다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 제4 실시예에 따른 MLP의 제조방법의 다른 예는 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계, 상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계, 상부 몰드 다이 및 그것의 내면이 평평한 하부 몰드 다이를 준비하는 단계, 상기 리드의 밑면 및 상기 다이 패드의 하부 표면 상에 몰드 플래쉬(mold flash)가 발생하는 것을 허용하면서 상기 상부 몰드 다이 및 상기 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 상기 패키지 바디용 물질로 몰딩하는 단계, 상기 리드의 밑면이 노출되되 상기 다이 패드의 하부 표면의 전부 또는 일부는 덮도록 상기 몰드 플래쉬를 패터닝하는 단계 및 상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함한다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 다른 실시예에 따른 몰디드 리드리스 패키지(MLP)는, 상호 반대되는 제1 표면 및 제2 표면을 갖는 다이 패드, 상기 다이 패드의 주변 영역으로부터 제1 거리 만큼 이격되어 있는 제1 리드 세트, 상기 다이 패드로부터 상기 제1 거리보다 큰 제2 거리 만큼 이격되어 있는 제2 리드 세트를 포함하는 리드 프레임; 상기 다이 패드의 제1 표면상에 부착된 반도체 칩; 상기 반도체 칩을 상기 제1 및 제2 리드 중의 하나 이상에 연결하는 하나 이상의 본드 와이어; 및 상기 다이 패드의 제1 표면, 상기 반도체 칩 및 상기 하나 이상의 본드 와이어를 덮는 몰딩 물질로 형성된 패키지 몸체를 포함하며, 상기 몰딩 물질은 상기 다이 패드의 제2 표면의 일부를 노출시키며, 상기 몰딩 물질은 상기 제1 리드 세트 및 제2 리드 세트의 리드들에 대응하는 리세스들을 한정하며, 상기 리세스들은 그 하부 표면을 노출시키며, 상기 리세스들은 상기 패키지 몸체의 하부 표면으로부터 일정 거리만큼 이격된 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 MLP의 평면도 및 배면도이다.
도 2a 및 도 2b를 참조하면, 본 발명의 일 실시예에 따른 MLP(200)는, 상부면의 중앙에서 몰딩재(260)에 의해 노출되는 리드프레임패드(210)를 포함한다. 리드프레임패드(210)의 노출면은 원형의 형상을 갖는다. 상기 MLP(200)는, 하부면의 가장자리에서 몰딩재(260)에 의해 노출되는 리드(240)를 또한 포함한다. 즉 복수개의 리드(240)들이 몰딩재(260)의 가장자리에서 상호 이격되면서 배치된다. 리드프레임패드(210)를 노출시키는 몰딩재(260)의 일 표면과, 리드(240)들을 노출시키는 몰딩재(260)의 다른 표면은 상호 반대되는 표면이다. 예컨대 도 2a에 도시된 바와 같이, 리드프레임패드(210)를 노출시키는 몰딩재(260)의 표면은 상부 표면이고, 리드(240)들을 노출시키는 몰딩재(260)의 표면은 하부 표면이다.
도 3a는 도 2a 및 도 2b의 MLP의 단면구조의 일 예를 나타내보인 단면도이다. 도 3a의 단면구조는 도 2a 및 도 2b의 평면구조에서 선 A-A'따라 절단하여 나타내 보인 단면구조이다.
도 3a를 참조하면, 상호 반대되는 제1 표면(211) 및 제2 표면(212)을 갖는 리드프레임패드(210)의 제1 표면(211)상에 반도체칩(230)이 부착된다. 리드프레임패드(210)와 반도체칩(230) 사이의 부착면에는 접착제, 예컨대 솔더(solder)(220)가 배치된다. 리드프레임패드(210)의 제2 표면(212)은 몰딩재(260a)에 의해 외부로 노출된다. 이때 제2 표면(212) 모두가 노출되는 것은 아니며, 제2 표면(212)의 일부만이 노출된다. 즉 리드프레임패드(210)의 제2 표면(212) 중 일부는 몰딩재(260a)로 덮이는 반면 일부는 몰딩재(260a) 밖으로 노출된다. 리드프레임패드(210)의 제2 표면(212)의 노출되는 형상은 도 2a에 도시된 바와 같이 원형이다. 리드(240a) 또한 하부면(241a)만이 몰딩재(260a) 밖으로 노출된다. 몰딩재(260a) 내에서 리드(240a)는 와이어(250)에 의해 반도체칩(230)과 전기적으로 연결된다. 몰딩재(260a)는 리드프레임패드(210)의 제2 표면(212) 일부와 리드(240a)의 하부면(241a) 및 측면(242a)을 제외한 나머지를 모두 둘러싼다.
리드프레임패드(210)의 제2 표면(212)을 노출시키는 몰딩재(260a)의 상부면(261a)과 리드프레임패드(210)의 제2 표면(212)은 동일 평면상에 있지 않고 단차를 갖는다. 즉 리드프레임패드(210)의 제2 표면(212)과 몰딩재(260a)의 상부면(261a) 은 일정 간격(d) 이격된다. 이 간격(d)은 대략 0.12 0.15㎜이다. 이와 같이 몰딩재(260a)의 상부면(261a)으로부터 리드프레임패드(210)의 제2 표면(212)이 이격됨으로써 그 이격거리(d)만큼 흡습경로가 연장되게 된다. 또한 리드프레임패드(210)의 본래의 면적과는 무관하게 노출면적을 조절하기가 용이하며, 따라서 보드에 솔더링할 때 고온의 리플로우를 수행하더라도 열적 스트레스를 최소한 억제시킬 수 있다.
몰딩재(260a)의 측면(263a)은 비스듬하게 경사를 갖는 구조로 이루어진다. 이는 몰딩재(260a)를 금형을 이용하는 펀치드형(punched type)으로 형성하는 경우이다. 이 경우 리드(240a)의 단부는 몰딩재(260a)로부터 대략 0.08-0.15㎜만큼 돌출된다. 리드(240a)는 몰딩재(260a) 내에서 리드프레임패드(210)를 향해 구부러진 형상으로 배치된다. 이와 같이 구부러진 형상을 갖는 리드(240a)는 스탬핑(stamping) 공정에 의해 만들어진다.
도 3b는 도 2a 및 도 2b의 MLP의 단면구조의 다른 예를 나타내 보인 단면도이다. 도 3b의 단면구조도 도 2a 및 도 2b의 평면구조에서 선 A A' 따라 절단하여 나타내 보인 단면구조이다. 도 3b에서 도 3a와 동일한 참조번호는 동일한 요소를 나타낸다.
도 3b를 참조하면, 본 실시예에 따른 MLP는 몰딩재(260b)의 측면(263b) 구조를 제외하고는 도 3a의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예에 따른 MLP를 구성하는 몰딩재(260b)의 측면(263b)은 수직방향으로 수직한 구조로 이루어진 다. 도 3a의 경우 몰딩재(260a)를 금형을 이용하는 펀치드형으로 형성한 결과 비스듬하게 경사를 갖는 구조인 반면에, 본 실시예의 경우 블레이드(blade)와 같은 절단수단으로 절단하는 소잉형(sawing type)으로 몰딩재(260b)의 측면(263b)을 형성한 결과 수직한 방향으로 수직한 구조가 된다. 이 경우에는 리드(240a)의 단부가 몰딩재(260b)로부터 돌출되지 않는다.
도 3c는 도 2a 및 도 2b의 MLP의 단면구조의 또 다른 예를 나타내 보인 단면도이다. 도 3c의 단면구조도 또한 도 2a 및 도 2b의 평면구조에서 선 A-A' 따라 절단하여 나타내 보인 단면구조이다. 도 3c에서 도 3a와 동일한 참조번호는 동일한 요소를 나타낸다.
도 3c를 참조하면, 본 실시예에 따른 MLP는 리드(240b)의 형상을 제외한 나머지 부분들은 도 3a의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예에 따른 MLP의 경우, 몰딩재(260a) 내에서 리드(240b)는 평평한 구조를 갖는다. 도 3a의 MLP의 경우, 스탬핑공정에 의해 리드(240a)를 제작하므로 구부러진 형상의 리드(240a)가 만들어지는 반면에, 본 실시예의 경우, 에칭(etching)공정에 의해 리드(240b)를 제작하므로 평평한 구조의 리드(240b)가 만들어진다.
도 3d는 도 2a 및 도 2b의 MLP의 단면구조의 또 다른 예를 나타내 보인 단면도이다. 도 3d의 단면구조도 도 2a 및 도 2b의 평면구조에서 선 A-A' 따라 절단하여 나타내 보인 단면구조이다. 도 3d에서 도 3c와 동일한 참조번호는 동일한 요소를 나타낸다.
도 3d를 참조하면, 본 실시예에 따른 MLP는 몰딩재(260b)의 측면(263b) 구조를 제외하고는 도 3c의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 몰딩재(260b)의 측면(263b)은 수직방향으로 수직한 구조로 이루어진다. 도 3c의 경우 몰딩재(260a)를 금형을 이용하는 펀치드형으로 형성한 결과 비스듬하게 경사를 갖는 구조가 만들어진 반면에, 본 실시예의 경우 블레이드(blade)와 같은 절단수단으로 절단하는 소잉형으로 몰딩재(260b)의 측면(263b)을 형성하는 결과 수직한 방향으로 수직한 구조가 만들어진다. 이 경우에는 리드(240b)의 단부가 몰딩재(260b)로부터 돌출되지 않는다.
도 3e 및 도 3f는 도 2a 및 도 2b의 MLP의 단면구조의 또 다른 예를 나타내 보인 단면도들이다. 도 3e 및 도 3f의 단면구조도 도 2a 및 도 2b의 평면구조에서 선 A-A' 따라 절단하여 나타내 보인 단면구조이다. 도 3e 및 도 3f에서 각각 도 3a 및 도 3c와 동일한 참조번호는 동일한 요소를 나타낸다.
도 3e 및 도 3f를 참조하면, 본 실시예에 따른 MLP들에 있어서, 몰딩재(260c)의 구조를 제외한 나머지 부분들은 각각 도 3a 및 도 3c의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예들에 따른 MLP의 몰딩재(260c)는 상부의 제1 표면(261c)를 가지며, 하부에는 서로 다른 레벨의 제2 표면들(262c1, 262c2)을 갖는다. 즉 몰딩재(260c) 하부에는 돌출부(264c)가 배치되며, 이에 따라 몰딩재(260c)의 하부에서는 리드(240a/240b)의 하부면(241a/241b)과 동일한 평면레벨에 있는 제2 표 면(262c1)과, 이 제2 표면(262c1)으로부터 돌출되는 돌출부(264c)의 하부면인 제2 표면(262c2)이 존재한다. 이 돌출부(264c)는 기판(미도시)과의 부착을 위한 솔더조인트(미도시)의 신뢰성을 향상시키고, 또한 와이어(250)가 몰딩재(260c) 밖으로 노출되는 것을 방지한다.
도 3g 및 도 3h는 도 2a 및 도 2b의 MLP의 단면구조의 또 다른 예를 나타내 보인 단면도들이다. 도 3g 및 도 3h의 단면구조도 도 2a 및 도 2b의 평면구조에서 선 A-A' 따라 절단하여 나타내 보인 단면구조이다. 도 3g 및 도 3h에서 각각 도 3e 및 도 3f와 동일한 참조번호는 동일한 요소를 나타낸다.
도 3g 및 도 3h를 참조하면, 본 실시예에 따른 MLP들에 있어서, 몰딩재(260c')의 구조를 제외한 나머지 부분들은 각각 도 3e 및 도 3f의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예들에 따른 MLP의 몰딩재(260c')는 상부의 제1 표면(261c) 및 하부의 제2 표면(262c)을 갖는다. 몰딩재(260c') 하부에는 돌출부(264c')가 배치되며, 이에 따라 몰딩재(260c')의 하부의 제2 표면(262c)는 돌출부(264c')의 하부면과 동일하다. 따라서 돌출부(264c')는 리드(240a/240b)의 일부 표면을 덮는다는 점에서 도 3e 및 도 3f의 MLP와 상이하다. 상기 돌출부(264c')는 기판(미도시)과의 부착을 위한 솔더조인트(미도시)의 신뢰성을 향상시키고, 또한 와이어(250)가 몰딩재(260c') 밖으로 노출되는 것을 방지한다.
도 3i 및 도 3j는 도 2a 및 도 2b의 MLP의 단면구조의 또 다른 예를 나타내 보인 단면도들이다. 도 3i 및 도 3j의 단면구조도 도 2a 및 도 2b의 평면구조에서 선 A-A' 따라 절단하여 나타내 보인 단면구조이다. 도 3i 및 도 3j에서 각각 도 3g 및 도 3h와 동일한 참조번호는 동일한 요소를 나타낸다.
도 3i 및 도 3j를 참조하면, 본 실시예에 따른 MLP들에 있어서, 몰딩재(260c")의 상부 구조를 제외한 나머지 부분들은 각각 도 3g 및 도 3h의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 구체적으로 본 실시예들에 따른 MLP의 몰딩재(260c")의 상부의 제1 표면(261c")은 리드프레임패드(210)의 노출면과 동일한 레벨로 배치된다. 몰딩재(260c") 하부에는 돌출부(264c')가 배치되며, 이에 따라 몰딩재(260c")의 하부의 제2 표면(262c)는 돌출부(264c")의 하부면과 동일하다. 상기 돌출부(264c')는 기판(미도시)과의 부착을 위한 솔더조인트(미도시)의 신뢰성을 향상시키고, 또한 와이어(250)가 몰딩재(260c") 밖으로 노출되는 것을 방지한다.
도 4a 및 도 4b는 도 3a의 MLP의 응용예들을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4a에 도시된 바와 같이, 본 발명에 따른 MLP는 보드(411)에 부착되는데, 이때 부착은 솔더(412)에 의해 이루어진다. 즉 보드(411)의 표면 위에서 리드(240a)의 노출부분이 솔더(412)에 의해 부착된다. 계속해서 도 4b에 도시된 바와 같이, 상부에는 히트싱크(heat sink)(413)가 부착된다. 이 히트싱크(413)는 몰딩재(260a)에 의해 둘러싸이는 리드프레임패드(210)의 제2 표면(212)의 노출면상의 공간에 배치되는 솔더(414)에 의해 부착된다.
도 4c 및 도 4d는 도 3g의 MLP의 응용예들을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4c에 도시된 바와 같이, 본 발명에 따른 MLP는 보드(411)에 부착되는데, 이때 부착은 솔더(412)에 의해 이루어진다. 즉 보드(411)의 표면 위에서 리드(240a)의 노출부분이 솔더(412)에 의해 부착된다. 이때 MLP의 몰딩재(260c') 하부의 돌출부(264c')의 측면에 의해 솔더(412)가 측면으로 플로우되는 것이 방지되며, 이에 따라 솔더 조인트가 향상된다. 계속해서 도 4d에 도시된 바와 같이, 상부에는 히트싱크(413)가 부착된다. 이 히트싱크(413)는 몰딩재(260c')에 의해 둘러싸이는 리드프레임패드(210)의 제2 표면(212)의 노출면상의 공간에 배치되는 솔더(414)에 의해 부착된다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 몰디드 리드리스 패키지의 평면도 및 배면도이다.
도 5a 및 도 5b를 참조하면, 본 발명의 일 실시예에 따른 MLP(500)는, 상부면의 중앙에서 몰딩재(560)에 의해 노출되는 리드프레임패드(510)를 포함한다. 리드프레임패드(510)의 노출면은 사각형의 형상을 갖는다. 상기 MLP(500)는, 하부면의 가장자리에서 몰딩재(560)에 의해 노출되는 리드(540)도 포함한다. 즉 복수개의 리드(540)들이 몰딩재(560)의 가장자리에서 상호 이격되면서 배치된다. 리드프레임패드(510)를 노출시키는 몰딩재(560)의 일 표면과, 리드(540)들을 노출시키는 몰딩재(560)의 다른 표면은 상호 반대되는 표면이다. 예컨대 도 5a에 도시된 바와 같이, 리드프레임패드(510)를 노출시키는 몰딩재(560)의 표면은 상부 표면이고, 리드(540)들을 노출시키는 몰딩재(560)의 표면은 하부 표면이다.
도 6a 및 도 6b는 본 발명에 따른 몰디드 리드리스 패키지에 사용되는 리드프레임패드의 일 예들을 나타내 보인 단면도들이다. 도 6a 및 도 6b에서 도 3a 내지 도 3h와 동일한 참조부호는 동일한 요소들을 나타낸다.
도 6a 및 도 6b에 도시된 바와 같이, 리드프레임패드(210)의 제2 표면(212)은 외부로 노출되는 부분과 몰딩재(260a, 260b, 260c 또는 260c')로 덮이는 부분으로 구분될 수 있다. 이 중 몰딩재(260a, 260b, 260c 또는 260c')로 덮이는 부분에 그루브(groove)(213)가 배치될 수 있다. 이 그루브(213)는, 비록 단면구조상으로는 구별되지 않지만, 리드프레임패드(210)의 주변을 따라 길게 배치된다. 그루브(213)는, 도 6a에 나타낸 바와 같이, 반원형일 수 있고, 또는 도 6b에 나타낸 바와 같이, V자형일 수도 있다. 일반적으로 리드프레임패드(210)를 에칭공정에 의해 만드는 경우에는 반원형의 형상을 갖게 되고, 리드프레임패드(210)를 스탬핑공정에 의해 만드는 경우에는 V자형의 형상을 갖게 된다. 이 그루브(213)는 외부로부터의 습기가 내부로 유입되기 위해 통과하여야 하는 흡습경로를 연장시키는 역할을 수행한다. 이 외에도 이 그루브(213)는, 리드프레임패드(210)와 몰딩재(260a, 260b, 260c 또는 260c') 사이에서 앵커(anchor)역할을 수행하여 리드프레임패드(210)와 몰딩재(260a, 260b, 260c 또는 260c')가 보다 견고하게 부착되도록 한다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 MLP의 평면도 및 배면도이다.
도 7a 및 도 7b를 참조하면, 본 발명의 또 다른 실시예에 따른 MLP(600)는, 상부면은 모두 몰딩재(660)로 덮이며 어느 것도 외부로 노출되지 않는다. 반면에 MLP(600)의 하부면은 리드프레임패드(610)의 일부 표면과 리드(640)의 일부가 몰딩재(660) 밖으로 노출된다. 리드프레임패드(610)의 노출면은 원형의 형상을 갖는다. 리드(640)는 복수개이며, 각각 몰딩재(660)의 가장자리에서 상호 이격되면서 배치된다. 도 2a 및 도 2b를 참조하여 설명한 바 있는 MLP(200)와는 다르게, 본 실시예에 따른 MLP(600)의 경우에는, 리드프레임패드(610)를 노출시키는 몰딩재(660)의 표면과, 리드(640)를 노출시키는 몰딩재(660)의 표면은 동일한 표면이다.
도 8a는 도 7a 및 도 7b의 몰디드 리드리스 패키지의 단면구조의 일 예를 나타내보인 단면도이다. 도 8a의 단면구조는 도 7a 및 도 7b의 평면구조에서 선 B B'따라 절단하여 나타내 보인 단면구조이다.
도 8a를 참조하면, 상호 반대되는 제1 표면(611) 및 제2 표면(612)을 갖는 리드프레임패드(610)의 제1 표면(611)상에 반도체칩(630)이 부착된다. 리드프레임패드(610)와 반도체칩(630) 사이의 부착면에는 접착제, 예컨대 솔더(620)가 배치된다. 리드프레임패드(610)의 제2 표면(612)은 몰딩재(660a)에 의해 외부로 노출된다. 이때 제2 표면(612) 모두가 노출되는 것은 아니며, 제2 표면(612)의 일부만이 노출된다. 즉 리드프레임패드(610)의 제2 표면(612) 중 일부는 몰딩재(660a)로 덮이는 반면 일부는 몰딩재(660a) 밖으로 노출된다. 리드(640a) 또한 하부면(641a)만이 몰딩재(660a) 밖으로 노출된다. 몰딩재(660a) 내에서 리드(640a)는 와이어(650)에 의해 반도체칩(630)과 전기적으로 연결된다. 몰딩재(660a)는 리드프레임패드(610)의 제2 표면(612) 일부와 리드(640a)의 하부면(641a) 및 측면(642a)을 제외한 나머지를 모두 둘러싼다. 이때 몰딩재(660a)의 상부면(661a)을 통해서는 어떠한 것 도 노출되지 않으며, 단지 몰딩재(660a)의 하부면(662a)으로 리드프레임패드(610)와 리드(640a)만이 외부로 노출된다.
리드프레임패드(610)의 제2 표면(612)을 노출시키는 몰딩재(660a)의 하부면(662a)과 리드프레임패드(610)의 제2 표면(612)은 동일 평면상에 있지 않고 단차를 갖는다. 즉 리드프레임패드(610)의 제2 표면(612)과 몰딩재(660a)의 하부면(662a)은 일정 간격(d) 이격된다. 이 간격(d)은 대략 0.12 0.15㎜이다. 이와 같이 몰딩재(660a)의 하부면(662a)으로부터 리드프레임패드(610)의 제2 표면(612)이 이격됨으로써 그 이격거리(d)만큼 흡습경로가 연장되게 된다. 또한 리드프레임패드(610)의 본래의 면적과는 무관하게 노출면적을 조절하기가 용이하며, 따라서 보드에 솔더링할 때 고온의 리플로우를 수행하더라도 열적 스트레스를 최소한 억제시킬 수 있다.
몰딩재(660a)의 측면(663a)은 비스듬하게 경사를 갖는 구조로 이루어진다. 이는 몰딩재(660a)를 금형을 이용하는 펀치드형으로 형성하는 경우이다. 이 경우 리드(640a)의 단부는 몰딩재(660a)로부터 대략 0.08 0.15㎜만큼 돌출된다. 리드(640a)는 몰딩재(660a) 내에서 리드프레임패드(610)를 향해 구부러진 형상으로 배치된다. 이와 같이 구부러진 형상을 갖는 리드(640a)는 스탬핑공정에 의해 만들어진다.
도 8b는 도 7a 및 도 7b의 몰디드 리드리스 패키지의 단면구조의 다른 예를 나타내 보인 단면도이다. 도 8b의 단면구조도 도 7a 및 도 7b의 평면구조에서 선 B B' 따라 절단하여 나타내 보인 단면구조이다. 도 8b에서 도 8a과 동일한 참조번호 는 동일한 요소를 나타낸다.
도 8b를 참조하면, 본 실시예에 따른 MLP는 몰딩재(660b)의 측면(663b) 구조를 제외하고는 도 8a의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예에 따른 MLP의 몰딩재(660b)의 측면(663b)은 수직방향으로 수직한 구조로 이루어진다. 도 8a의 경우 몰딩재(660a)를 금형을 이용하는 펀치드형으로 형성한 결과 비스듬하게 경사를 갖는 구조가 만들어진 반면에, 본 실시예의 경우 블레이드와 같은 절단수단으로 절단하는 소잉형으로 몰딩재(660b)의 측면(663b)을 형성하는 결과 수직한 방향으로 수직한 구조가 만들어진다. 이 경우에는 리드(640a)의 단부가 몰딩재(660b)로부터 돌출되지 않는다.
도 8c는 도 7a 및 도 7b의 몰디드 리드리스 패키지의 단면구조의 또 다른 예를 나타내 보인 단면도이다. 도 8c의 단면구조도 또한 도 7a 및 도 7b의 평면구조에서 선 B B' 따라 절단하여 나타내 보인 단면구조이다. 도 8c에서 도 8a와 동일한 참조번호는 동일한 요소를 나타낸다.
도 8c를 참조하면, 본 실시예에 따른 MLP는 리드(640b)의 형상을 제외한 나머지 부분들은 도 8a의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예에 따른 MLP의 경우, 몰딩재(660a) 내에서 리드(640b)는 평평한 구조를 갖는다. 도 8a의 MLP의 경우, 스탬핑공정에 의해 리드(640a)를 제작하므로 구부러진 형상의 리드(640a)가 만들어지는 반면에, 본 실시예의 경우, 에칭공정에 의해 리드(640b)를 제작하므로 평 평한 구조의 리드(640b)가 만들어진다.
도 8d는 도 7a 및 도 7b의 몰디드 리드리스 패키지의 단면구조의 또 다른 예를 나타내 보인 단면도이다. 도 8d의 단면구조도 도 7a 및 도 7b의 평면구조에서 선 B B' 따라 절단하여 나타내 보인 단면구조이다. 도 8d에서 도 8c와 동일한 참조번호는 동일한 요소를 나타낸다.
도 8d를 참조하면, 본 실시예에 따른 MLP는 몰딩재(660b)의 측면(663b) 구조를 제외하고는 도 8c의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예에 따른 MLP의 몰딩재(660b)의 측면(663b)은 수직방향으로 수직한 구조로 이루어진다. 도 8c의 경우 몰딩재(660a)를 금형을 이용하는 펀치드형으로 형성한 결과 비스듬하게 경사를 갖는 구조가 만들어진 반면에, 본 실시예의 경우 블레이드와 같은 절단수단으로 절단하는 소잉형으로 몰딩재(660b)의 측면(663b)을 형성하는 결과 수직한 방향으로 수직한 구조가 만들어진다. 이 경우에는 리드(640b)의 단부가 몰딩재(660b)로부터 돌출되지 않는다.
도 8e 및 도 8f는 도 7a 및 도 7b의 몰디드 리드리스 패키지의 단면구조의 또 다른 예를 나타내 보인 단면도들이다. 도 8e 및 도 8f의 단면구조도 도 7a 및 도 7b의 평면구조에서 선 B B' 따라 절단하여 나타내 보인 단면구조이다. 도 8e 및 도 8f에서 각각 도 8a 및 도 8c와 동일한 참조번호는 동일한 요소를 나타낸다.
도 8e 및 도 8f를 참조하면, 본 실시예에 따른 MLP들에 있어서, 몰딩재(660c)의 하부 구조를 제외한 나머지 부분들은 각각 도 8a 및 도 8c의 MLP와 동일 하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예들에 따른 MLP의 몰딩재(660c)는 상부의 제1 표면(661c) 및 하부의 제2 표면(662c)을 갖는데, 하부의 제2 표면(662c)은 리드(640a)의 하부표면(641a) 및 리드프레임패드(610)의 노출표면으로부터 돌출되는 돌출부(664c)에 의해 리드(640a)의 하부표면(641a) 및 리드프레임패드(610)의 노출표면과 동일한 레벨상에 있지 않는다. 상기 돌출부(664c)는 기판(미도시)과의 부착을 위한 솔더조인트(미도시)의 신뢰성을 향상시킨다.
도 8g는 도 7a 및 도 7b의 몰디드 리드리스 패키지의 단면구조의 또 다른 예를 나타내 보인 단면도이다. 도 8g의 단면구조도 도 7a 및 도 7b의 평면구조에서 선 B B' 따라 절단하여 나타내 보인 단면구조이다. 도 8g에서 도 8e 및 도 8f와 동일한 참조번호는 동일한 요소를 나타낸다.
도 8g를 참조하면, 본 실시예에 따른 MLP들에 있어서, 리드(640c)의 구조를 제외한 나머지 부분들은 도 8e 및 도 8f의 MLP와 동일하다. 따라서 동일한 부분에 대한 중복된 설명은 생략하기로 하고 다른 부분에 관해서만 설명하기로 한다. 본 실시예들에 따른 MLP의 리드(640c)는 상부 및 하부가 평평한 형상을 가지며, 특히 리드프레임패드(610)과 동일한 레벨상에 배치된다.
도 9a 및 도 9b는 도 8a의 MLP의 응용예들을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 9a에 도시된 바와 같이, 본 발명에 따른 MLP는 보드(710)에 부착되는데, 부착은 솔더(720, 730)에 의해 이루어진다. 즉 보드(710)의 표면 위에서 리 드(640a)의 노출부분이 솔더(720)에 의해 부착된다. 또한 보드(710)의 표면 위에서 리드프레임패드(610)의 노출부분도 솔더(730)에 의해 부착된다. 이 경우 몰딩재(660a)의 하부면(662a)과 리드프레임패드(610)의 제2 표면(612)이 단차를 가지며, 이에 따라 충분한 공간이 형성되므로 많은 양의 솔더(730)가 공급되더라도 이 솔더(730)에 의해 리드(640a)를 부착시키는 솔더(720)에 영향을 주지 않는다. 다음에 도 9b에 도시된 바와 같이, 보드(710)와 리드(640a)만 솔더(720)를 사용하여 부착시키고, 보드(710)와 리드프레임패드(610)는 부착시키지 않을 수도 있다. 이 경우에는 보드(710)의 일부표면(도면에서 C로 표시한 부분)과 리드프레임패드(610)의 제2 표면(612)의 노출부분 사이에는 일정 부피의 공간(740)이 형성된다. 이는 보드(710)의 일부표면(도면에서 C로 표시한 부분)에 패턴 등이 있는 경우로서, 이 경우에까지 솔더를 상기 공간(740)에 배치시키는 경우 전기적인 숏(short)이 원하지 않게 발생할 수 있기 때문이다.
도 9c 및 도 9d는 도 8g의 MLP의 응용예들을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 9c에 도시된 바와 같이, 본 발명에 따른 MLP는 보드(710)에 부착되는데, 부착은 솔더(720, 730)에 의해 이루어진다. 즉 보드(710)의 표면 위에서 리드(640c)의 노출부분이 솔더(720)에 의해 부착된다. 또한 보드(710)의 표면 위에서 리드프레임패드(610)의 노출부분도 솔더(730)에 의해 부착된다. 이 경우 몰딩재(660c)의 돌출부(664c) 하부면(662c)과 리드프레임패드(610)의 제2 표면(612)이 단차를 가지며, 이에 따라 충분한 공간이 형성되므로 많은 양의 솔더(730)가 공급되 더라도 이 솔더(730)에 의해 리드(640c)를 부착시키는 솔더(720)에 영향을 주지 않는다. 다음에 도 9d에 도시된 바와 같이, 보드(710)와 리드(640c)만 솔더(720)를 사용하여 부착시키고, 보드(710)와 리드프레임패드(610)는 부착시키지 않을 수도 있다. 이 경우에는 보드(710)의 일부표면과 리드프레임패드(610)의 제2 표면(612)의 노출부분 사이에는 일정 부피의 공간(740)이 형성된다. 이는 보드(710)의 일부표면에 회로패턴(711)이 있는 경우로서, 이 경우에까지 솔더를 상기 공간(740)에 배치시키는 경우 전기적인 숏(short)이 원하지 않게 발생할 수 있기 때문이다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 MLP의 평면도 및 배변도이다.
도 10a 및 도 10b를 참조하면, 본 발명의 또 다른 실시예에 따른 MLP(601)는, 상부면은 모두 몰딩재(660)로 덮이며 어느 것도 외부로 노출되지 않는다. 반면에 MLP(601)의 하부면은 리드프레임패드(610)의 일부 표면과 리드(640)의 일부가 몰딩재(660) 밖으로 노출된다. 리드프레임패드(610)의 노출면은 사각형의 형상을 갖는다. 리드(640)는 복수개이며, 각각 몰딩재(660)의 가장자리에서 상호 이격되면서 배치된다.
도 11a는 본 발명의 또 다른 실시예들에 따른 MLP의 단면도이다. 도 11a에서 도 8f와 동일한 참조부호는 동일한 요소를 나타낸다.
도 11a를 참조하면, 본 실시예에 따른 MLP는 도 8f의 MLP와 유사하며, 단지 리드프레임패드(610)의 어느 면도 외부로 노출되지 않는다는 점에서만 상이하다. 즉 몰딩재(660c') 하부의 돌출부(644c)에 의해 리프레임패드(610)의 하부면(612)이 몰딩재(660c')에 의해 덮인다.
도 11b는 본 발명의 또 다른 실시예들에 따른 MLP의 단면도이다. 도 11b에서 도 8e와 동일한 참조부호는 동일한 요소를 나타낸다.
도 11b를 참조하면, 본 실시예에 따른 MLP는 도 8e의 MLP와 유사하며, 단지 리드프레임패드(610)의 어느 면도 외부로 노출되지 않는다는 점에서만 상이하다. 즉 몰딩재(660c') 하부의 돌출부(644c)에 의해 리프레임패드(610)의 하부면(612)이 몰딩재(660c')에 의해 덮인다.
도 11c는 본 발명의 또 다른 실시예들에 따른 MLP의 단면도이다. 도 11c에서 도 8g와 동일한 참조부호는 동일한 요소를 나타낸다.
도 11c를 참조하면, 본 실시예에 따른 MLP는 도 8g의 MLP와 유사하며, 단지 리드프레임패드(610)의 어느 면도 외부로 노출되지 않는다는 점에서만 상이하다. 즉 몰딩재(660c') 하부의 돌출부(644c)에 의해 리프레임패드(610)의 하부면(612)이 몰딩재(660c')에 의해 덮인다.
도 11d는 본 발명의 또 다른 실시예들에 따른 MLP의 단면도이다. 도 11d에서 도 3j와 동일한 참조부호는 동일한 요소를 나타낸다.
도 11d를 참조하면, 본 실시예에 따른 MLP는 도 3j의 MLP와 유사하며, 단지 리드(240c)의 상부 및 하부가 모두 평평한 형상으로서 에칭된 부분이 존재하지 않는다는 점에서만 상이하다.
도 12a 및 도 12b는 본 발명의 다른 실시예에 따른 MLP에 적용되는 리드프레임의 예들을 나타내 보인 평면도들이다. 그리고 도 12c는 도 12b의 리드프레임에 칩을 장착시킨 것을 나타내 보인 평면도이다.
먼저 도 12a를 참조하면, 상기 리드프레임은 중앙에 배치되는 리드프레임패드(810a) 둘레에 복수개의 신호리드(840)들이 배치되는 구조로 이루어진다. 다음에 도 12b를 참조하면, 상기 리드프레임은 중앙에 배치되는 리드프레임패드(810b) 둘레에 복수개의 신호리드(840)들이 배치된다는 점에서는 도 12a의 리드프레임과 유사하지만, 리드프레임패드(810b)의 상부 및 하부에는 각각 리드프레임패드(810b)로부터 연장되는 히트싱크리드(870)를 더 구비한다는 점에서는 상이하다. 즉 도 12a의 리드프레임은 히트싱크리드가 없는 리드프레임이고, 도 12b의 리드프레임은 히트싱크리드가 있는 리드프레임이다. 도 12c에 도시된 바와 같이, 히트싱크가 있는 리드프레임의 경우, 반도체칩(830)이 리드프레임패드(810b) 위에 부착된다. 리드프레임패드(810b) 위에 부착된 반도체칩(830)은 와이어(850)를 통해 신호리드(840)와 전기적으로 연결된다. 반도체칩(830)과 히트싱크리드(870) 사이에는 어떠한 전기적인 연결이 없는데, 이는 히트싱크리드(870)의 기능이 신호전달이 아닌 열방출이기 때문이다.
도 13a 및 도 13b는 도 12a의 히트싱크가 없는 리드프레임을 채용한 MLP의 예들을 나타내 보인 단면도들이다. 도 13a 및 도 13b에서 동일한 참조부호는 동일한 요소를 나타낸다.
먼저 도 13a를 참조하면, 리드프레임패드(810a)의 상부면 위에 솔더(820)를 통해 반도체칩(830)이 부착된다. 반도체칩(830)은 신호리드(840a)의 일부표면 위에도 부착된다. 반도체칩(830), 신호리드(840a)의 상부면 및 하부 일부면, 그리고 리 드프레임패드(810a)의 측면 및 하부 일부면은 몰딩재(860a)에 의해 덮이며, 단지 신호리드(840a)의 측면 및 하부 일부면과, 리드프레임패드(810a)의 하부 일부면만이 몰딩재(860a) 외부로 노출된다. 특히 몰딩재(860a)는 신호리드(840a) 및 리드프레임패드(810a)의 하부면으로부터 돌출되는 돌출부(864a)를 포함하며, 이에 따라 신호리드(840a) 및 리드프레임패드(810a)의 하부면과 몰딩재(860a)의 돌출부(864a)의 하부면과는 단차가 존재하게 된다. 상기 MLP의 몰딩재(860a)의 측면은 수직방향으로 수직한 구조로 이루어지는데, 이는 블레이드와 같은 절단수단으로 절단하는 소잉형으로 몰딩재(860a)의 측면을 형성하였기 때문이다. 이 경우에는 신호리드(840a)의 단부가 몰딩재(860a)로부터 돌출되지 않는다. 다음에 도 13b를 참조하면, 본 실시예에 따른 MLP의 경우, 몰딩재(860b)의 측면이 비스듬하게 경사를 갖는 구조로 이루어지는데, 이는 몰딩재(860b)를 금형을 이용하는 펀치드형으로 형성하였기 때문이다. 나머지 구성은 도 13a의 MLP와 동일하므로 중복되는 설명은 생략한다.
도 13c 및 도 13d는 도 12a의 히트싱크가 없는 리드프레임을 채용한 MLP의 다른 예들을 나타내 보인 단면도들이다. 도 13c 및 도 13d에서 도 13a 및 도 13b와 동일한 참조부호는 동일한 요소를 나타낸다.
도 13c 및 도 13d를 참조하면, 본 실시예들에 따른 MLP는 신호리드(840b)로서 구부러진 신호리드(840b)를 채용한다는 점에서 도 13a 및 도 13b의 MLP와 상이하다. 구체적으로 본 실시예들에 따른 MLP의 신호리드(840b)는 스탬핑공정에 의해 형성되므로, 구부러진 형상의 신호리드(840b)가 만들어지는 점에서, 에칭공정에 의 해 평평한 형상의 신호리드(840a)를 갖는 경우와 상이하다. 이와 같은 구부러진 형상으로 인하여 리드프레임패드(810a)의 노출면과 몰딩재(860a/860b)의 돌출부(864a/864b)의 하부면 사이의 단차는 도 13a 및 도 13b의 MLP의 경우에 비하여 상대적으로 더 크다.
도 13e, 도 13f, 도 13g 및 도 13h는 도 12a의 히트싱크가 없는 리드프레임을 채용한 MLP의 또 다른 예들을 나타내 보인 단면도들이다. 도 13e, 도 13f, 도 13g 및 도 13h에서 도 13a, 도 13b, 도 13c 및 도 13d에서 동일한 참조부호는 동일한 요소를 나타낸다.
도 13e, 도 13f, 도 13g 및 도 13h를 참조하면, 본 실시예들에 따른 MLP의 경우 리드프레임패드(810a)의 하부면이 몰딩재(860a/860b)의 돌출부(864a'/864b')에 의해 완전히 덮인다는 점에서 앞선 실시예들과 상이하다. 그 이외의 구성은 동일하므로 중복되는 설명은 생략하기로 한다.
도 14a 및 도 14b는 도 12b의 히트싱크가 있는 리드프레임을 채용한 MLP의 예들을 나타내 보인 단면도들이다. 도 14a 및 도 14b는 도 12b의 세로방향을 따라 절단하여 나타내 보인 단면도들로서, 가로방향으로 절단한 단면도는 도 13a 및 도 13b와 동일하다. 그리고 도 14a 및 도 14b에서 동일한 참조부호는 동일한 요소를 나타낸다.
먼저 도 14a를 참조하면, 리드프레임패드(810b)의 상부면 위에 솔더(820)를 통해 반도체칩(830)이 부착된다. 반도체칩(830)은 히트싱크리드(870a)의 일부표면 위에도 부착된다. 반도체칩(830), 히트싱크리드(870a)의 상부면 및 하부 일부면, 그리고 리드프레임패드(810a)의 하부 일부면은 몰딩재(860a)에 의해 덮이며, 단지 히트싱크리드(870a)의 측면 및 하부 일부면과, 리드프레임패드(810a)의 하부 일부면만이 몰딩재(860a) 외부로 노출된다. 특히 몰딩재(860a)는 히트싱크리드(870a) 및 리드프레임패드(810a)의 하부면으로부터 돌출되는 돌출부(864a)를 포함하며, 이에 따라 히트싱크리드(870a) 및 리드프레임패드(810a)의 하부면과 몰딩재(860a)의 돌출부(864a)의 하부면과는 단차가 존재하게 된다. 상기 MLP의 몰딩재(860a)의 측면은 수직방향으로 수직한 구조로 이루어지는데, 이는 블레이드와 같은 절단수단으로 절단하는 소잉형으로 몰딩재(860a)의 측면을 형성하였기 때문이다. 이 경우에는 히트싱크리드(870a)의 단부가 몰딩재(860a)로부터 돌출되지 않는다. 다음에 도 14b를 참조하면, 본 실시예에 따른 MLP의 경우, 몰딩재(860b)의 측면이 비스듬하게 경사를 갖는 구조로 이루어지는데, 이는 몰딩재(860b)를 금형을 이용하는 펀치드형으로 형성하였기 때문이다. 나머지 구성은 도 14a의 MLP와 동일하므로 중복되는 설명은 생략한다.
도 14c 및 도 14d는 도 12b의 히트싱크가 있는 리드프레임을 채용한 MLP의 다른 예들을 나타내 보인 단면도들이다. 도 14c 및 도 14d는 도 12b의 세로방향을 따라 절단하여 나타내 보인 단면도들로서, 가로방향으로 절단한 단면도는 도 13c 및 도 13d와 동일하다. 그리고 도 14c 및 도 14d에서 도 14a 및 도 14b와 동일한 참조부호는 동일한 요소를 나타낸다.
도 14c 및 도 14d를 참조하면, 본 실시예들에 따른 MLP는 히트싱크리드(870b)로서 구부러진 히트싱크리드(870b)를 채용한다는 점에서 도 14a 및 도 14b의 MLP와 상이하다. 구체적으로 본 실시예들에 따른 MLP의 히트싱크리드(870b)는 스탬핑공정에 의해 형성되므로, 구부러진 형상의 히트싱크리드(870b)가 만들어지는 점에서, 에칭공정에 의해 평평한 형상의 히트싱크리드(870a)를 갖는 경우와 상이하다. 이와 같은 구부러진 형상으로 인하여 리드프레임패드(810b)의 노출면과 몰딩재(860a/860b)의 돌출부(864a/864b)의 하부면 사이의 단차는 도 14a 및 도 14b의 MLP의 경우에 비하여 상대적으로 더 크다.
도 14e 및 도 14f는 도 12b의 히트싱크가 없는 리드프레임을 채용한 MLP의 또 다른 예들을 나타내 보인 단면도들이다. 도 14e 및 도 14f에서 도 13a 및 13b와 동일한 참조부호는 동일한 요소를 나타낸다.
도 14e 및 도 14f를 참조하면, 본 실시예들에 따른 MLP의 경우 리드프레임패드(810b)의 하부면이 몰딩재(860a/860b)의 돌출부(864a'/864b')에 의해 완전히 덮인다는 점에서 앞선 실시예들과 상이하다. 그 이외의 구성은 동일하므로 중복되는 설명은 생략하기로 한다.
이상의 설명에서와 같이, 상기한 본 발명에 따른 MLP에 의하면, 리드프레임패드의 제1 표면의 일부가 몰딩재에 의해 노출되되, 리드프레임패드의 제1 표면을 덮는 면과 리드프레임패드의 제1 표면과는 단차를 갖는 구조를 가짐으로써, 리드플레임패드의 노출면적을 조절할 수 있으며, 이에 따라 필요한 면적만 노출시킴으로써 열적 스트레스에 의한 신뢰성 저하를 억제할 수 있다는 효과가 제공된다. 이 외에도 최소한 단차에 해당하는 길이만큼 흡습경로를 연장시키는 효과도 제공되며, 또한 리드와 리드프레임패드의 노출면이 반대 방향에 배치되는 경우에도 리드와 리 드프레임패드 사이의 간격을 줄일 수 있어서 리드프레임패드의 두께를 증대시킬 수 있다. 또한 리드프레임패드의 표면에 배치된 그루브로 인하여 흡습경로를 보다 더 연장시키는 효과와 몰딩재와 리드프레임패드 사이의 부착력을 보다 더 증대시키는 효과도 제공된다.
이하에서는, 시스템 보더 상의 회로 라인과의 단락 현상을 방지할 수 있는 소잉형 MLP 및 그 제조방법에 대하여 설명한다.
도 17a 및 도 17b에는 본 발명의 일 실시예에 따른 소잉형 몰디드 리드리스 패키지를 나타내 보인 단면도가 각각 도시되어 있다. 그리고, 도 18a 및 도 18b에는 도 17a 및 도 17b에 대응하는 소잉형 몰디드 리드리스 패키지에 대한 저면도의 일 예가 각각 도시되어 있다. 여기서, 도 17a의 단면도는 도 18a의 XX'라인을 따라 절취한 단면도일 수 있고, 도 17b의 단면도는 도 18b의 YY'라인을 따라 절취한 단면도일 수 있다.
도 17a 및 도 17b를 참조하면, 소잉형 MLP(1200)는 반도체 칩(1210), 다이 패드(1230), 리드(1240), 와이어(1250), 패키지 바디(1220) 및 단락 방지용 부재(1225)를 포함하여 구성된다.
다이 패드(1230)는 상호 반대되는 상부 표면(1230a) 및 하부 표면(1230b)을 갖는다. 다이 패드(1230)의 하부 가장자리에는 소정의 깊이로 식각된 리세스가 형성되어 있을 수 있는데, 여기에만 한정되는 것은 아니다. 도 22a 내지 도 22d에 도시된 것처럼, 다이 패드는 상부와 하부가 동일한 폭을 가지는 리세스가 없는 구조일 수 있다. 즉, 본 실시예는 전술한 미합중국 등록특허 제6,437,429호에 개시 되어 있는 다이 패드(1230)의 구조에만 한정되는 것은 아니다.
그리고, 다이 패드(1230)의 상부 표면(1230a) 상에 반도체 칩(1210)이 부착되어 있다. 다이 패드(1230)와 반도체 칩(1210) 사이의 부착면에는 절연성 접착제(1260), 예컨대 에폭시 접착제 또는 솔더(solder) 등이 부착된다. 접착제(1260)의 종류에는 특별한 제한이 없다.
다이 패드(1230)의 주변 영역에는 소정의 갭(gap)을 두고서 다수의 리드(1240)가 배치되어 있다. 다수의 리드(1240)는 그 밑면(1240b)이 상기 다이 패드(1230)의 하부 표면(1230b)과 동일한 평면을 형성한다. 즉, 리드(1240)의 밑면(1240b)과 다이 패드(1230)의 하부 표면(1230b)은 동일한 레벨에 위치한다. 다이 패드(1230)의 경우와 마찬가지로 리드(1240)의 가장자리에는 소정의 깊이로 식각된 리세스가 형성되어 있을 수 있다. 리드(1240)와 반도체 칩(1210)은 금(Au) 등의 금속 물질로 형성된 와이어(1250)를 통하여 서로 전기적으로 연결된다.
패키지 바디(1220)는 에폭시 몰딩 화합물(Epoy Molding Compound, EMC) 등으로 형성된다. 패키지 바디(1220)는 적어도 리드(1240)의 밑면(1240b)과 다이 패드(1230)의 하부 표면(1230b)의 전부가 노출되도록, 그 밑면이 상기 리드 밑면(1240b) 및 다이 패드 하부 표면(1230b)과 동일한 평면을 형성한다. 또한, 패키지 바디(1220)는 상기한 갭을 채우고 다이 패드(1230), 반도체 칩(1210), 리드(1240) 및 와이어(1250)를 덮는다.
이상과 같은 본 실시예에 따른 소잉형 MLP(1200)의 구성 요소 및 각 구성 요소의 구조는 종래 기술에 따른 소잉형 MLP(1100, 도 15a 참조)의 그것과 동일할 수 있다. 그러나, 본 실시예에 따른 소잉형 MLP(1200)는 다음과 같은 특징이 있다.
우선 본 실시예에 의하면, 다이 패드(1230)의 하부 표면(1230b) 상에 단락 방지용 부재인 기둥(post, 1225)이 하나 또는 그 이상이 더 형성되어 있다. 기둥(1225)은 패키지 바디(1220)를 구성하는 물질과 동일한 물질로 형성될 수 있는데, 여기에만 한정되는 것은 아니다. 다수의 기둥(1225)이 포함되는 경우에, 소잉형 MLP(1200)의 기울어짐 현상을 방지하기 위하여 기둥(1225)은 다이 패드(1230)의 중심에 대하여 상호 대칭이 되는 배치를 가지는 것이 바람직하다. 도 18a 및 도 18b에는 기둥(1225)의 배치에 대한 일 예를 보여주기 위한 소잉형 MLP(1200)에 대한 저면도가 각각 도시되어 있다.
그리고, 도 17a 및 도 17b를 참조하면, 기둥(1225)은 다이 패드(1230)와 시스템 보더의 회로 라인(도 16의 참조 번호 14) 사이의 단락을 방지할 수 있도록 소정의 높이(h2)를 가지는 것이 바람직하다. 또한, 리드(1240)와 시스템 보더의 연결 패드(도 16의 참조 번호 12)를 연결하는 솔더 조인트(도 16의 참조 번호 16)의 신뢰성 향상을 위해서도 기둥(1225)은 소정의 높이(h2) 이상이 되는 것이 바람직하다. 상기한 기둥(1225)의 2가지 기능과 본 실시예에 따른 MLP(1200)의 제조 공정을 고려할 때, 기둥(1225)의 높이(h2)는 약 30 - 130㎛ 사이인 것이 바람직하다.
또한, 도 18a 및 도 18b를 참조하면, 다이 패드(1230)의 하부 표면(1230b)에는 소정의 폭과 깊이를 가지는 채널(도 23a의 참조 번호 1232)이 더 형성되어 있 다. 채널은 상기 기둥(1225)에 패키지 바디(1220)용 물질이 공급될 수 있는 통로 즉 EMC 몰딩 공정의 런너(runner)로서의 역할을 한다. 즉, 채널은 제조 방법에 따라서 임의적으로 필요한 구성요소이지 필수적인 구성요소는 아니다. 전술한 런너로서의 역할을 하는 채널은 다이 패드(1230)와 리드(1240) 사이의 갭과 관통될 뿐만이 아니라 상기 기둥(1225)이 배치되는 다이 패드(1230)의 하부 표면(1230b)의 영역으로도 관통하지만, 그 구체적인 모양은 도 18a 및 도 18b에 도시되어 있는 모양에 한정되는 것은 아니다. 통상적으로, 채널에는 패키지 바디(1220)용 물질과 같은 물질이 채워져서, 채널 필러(channel filler, 1228)가 만들어진다.
도 23a 내지 도 23e에는 본 발명의 일 실시예에 따른 MLP(1200)의 제조 방법을 설명하기 위한 개략적인 단면도들이 도시되어 있다.
도 23a를 참조하면, 먼저 다수의 리드 프레임(1230, 1240)이 어레이되어 있는 리드 프레임 블록을 준비한다. 리드 프레임 블록은 통상적으로 소잉형 MLP를 제조하기 위한 블록 몰딩 공정에서 사용되는데, 가로 및 세로 방향으로 어레이되어 있는 다수의 리드 프레임(1230, 1240)이 상호 연결되어 있는 구조물이다. 그리고, 각 리드 프레임(1230, 1240)은 다이 패드(1230) 및 다수의 리드(1240)를 포함한다. 전술한 바와 같이, 다이 패드(1230)는 상호 반대되는 상부 표면과 하부 표면을 갖는다. 또한, 다이 패드(1230)는 갭에 의하여 다수의 리드(1240)와 소정의 간격으로 이격되어 있다. 그리고, 다이 패드(1230)의 하부 표면에는 소정의 깊이로 패터닝되어서 상기한 갭과 관통하는 채널(1232)이 다이 패드(1230)의 하부 표면에 형성되어 있다. 채널(1232)은 소정의 폭과 깊이를 갖는데, 다이 패드(1230)의 하부 표 면에 X형(도 18a 참조) 또는 십자형(도 18b 참조) 등으로 형성되어 있을 수 있다.
계속해서 도 23a를 참조하면, 리드(1240)의 밑면 및 다이 패드(1240)의 하부 표면 상에 커버 테이프(20)를 부착한다. 커버 테이프(20)는 채널(1232)도 덮는다. 커버 테이프(20)는 몰딩 공정에서 EMC 등의 몰딩재가 하부 몰드 다이(미도시)와 리드 프레임(1230, 1240)의 계면으로 침투하여 몰드 플래쉬(mold flash)가 생기는 것을 방지하는 역할을 한다. 블록 몰딩 공정에서는 커버 테이프(20)가 통상적으로 리드 프레임 전체를 덮는다.
도 23b를 참조하면, 커버 테이프(20)를 패터닝하여 채널(1232)의 일부를 노출시키는 개구(22)를 형성한다. 개구(22)는 기둥(도 18a 또는 도 18b의 참조 번호 1225)이 형성될 영역에 대응하는 커버 테이프(20)의 영역에 형성한다. 레이저 시스템을 사용하거나 다른 적절한 방법을 사용하여 커버 테이프(20)를 패터닝할 수 있다.
도 23c를 참조하면, 통상적인 반도체 패키지 공정을 사용하여 다이 접착 및 와이어 본딩 공정을 실시한다. 즉, 도 23b의 결과물을 뒤집은 다음, 각 리드 프레임(1230, 1240)의 다이 패드의 상부 표면에 반도체 칩(1210)을 접착시킨다. 상기 접착 공정에서는 솔더 등의 접착제(1260)를 사용할 수 있다. 그리고, 반도체 칩(1210)과 리드(1240)를 전기적으로 연결하기 위한 와이어 본딩 공정을 실시한다.
계속해서 도 23c를 참조하면, 블록 리드 프레임의 몰딩을 위한 상부 몰드 다이(도시하지 않음)와 하부 몰드 다이(도시하지 않음)를 사용하여 몰딩 공정을 수행한다. 몰딩재로는 EMC를 사용할 수 있다. 이 때, 상부 몰드 다이는 종래와 같 은 구조를 가진 것을 사용하지만, 하부 몰드 다이는 종래와 상이한 구조의 몰드 다이를 사용한다. 즉, 본 실시예에서는 기둥(1225)이 형성될 수 있도록 커버 테이프(20a)의 개구(22)에 대응하는 부분에 오목부가 그 내면에 형성되어 있는 하부 몰드 다이를 사용한다.
하부 몰드 다이의 내면에 형성되어 있는 오목부의 모양 및 깊이에 의하여 기둥(1225)의 모양 및 높이가 결정된다. 그러므로, 오목부의 모양은 원형(도 18a 참조) 또는 사각형(도 18b 참조)일 수 있지만, 여기에만 한정되는 것은 아니다. 그리고, 전술한 바와 같이, 오목부의 깊이는 30 - 130㎛ 사이인 것이 바람직하다.
도 23d를 참조하면, 소정의 시간이 경과되어 몰딩재가 경화되고 나면, 먼저 상부 몰드 다이와 하부 몰드 다이를 제거한다. 계속해서, 커버 테이프(20a)도 제거한다. 그 결과, 도시된 바와 같은 패키지 바디(1220), 채널 필러(1228) 및 기둥(1225)이 형성된다.
도 23e를 참조하면, 블레이드(30) 등을 사용하여 상기 몰딩된 리드 프레임 블록을 소잉한다. 그 결과, 도 17a 또는 도 17b에 도시된 것과 같은 개별 소잉용 MLP(1200)가 완성된다.
도 19에는 본 발명의 다른 실시예에 따른 소잉형 몰디드 리드리스 패키지를 나타내 보인 단면도가 도시되어 있다. 그리고, 도 20a 내지 도 20d에는 도 19에 도시된 소잉형 몰디드 리드리스 패키지에 대응하는 저면도의 일 예들이 각각 도시되어 있다. 도 19 및 도 20a 내지 도 20d에서 참조 부호 1310은 반도체 칩, 1340은 리드, 1350은 와이어, 1360은 접착제 층을 각각 나타낸다.
도 19 및 도 20a 내지 도 20d를 참조하면, 본 실시예에 따른 소잉형 MLP(1300)는 단락 방지용 부재(1370)의 형상 및/또는 재료를 제외한 나머지 부분들은 전술한 실시예에 따른 소잉형 MLP(1200)와 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하고, 다른 부분에 관해서만 설명하기로 한다.
본 실시예에 따른 소잉형 MLP(1300)의 경우, 단락 방지용 부재(1370)가 다이 패드(1330)의 하부 표면 상에 형성되어 있다. 즉, 본 실시예에 따른 소잉형 MLP(1300)는 전술한 실시예와 같이 다이 패드(1430)의 하부 표면이 소정의 깊이로 리세스가 형성되어 채널이 형성되어 있으며, 그 채널에 다이 패드(1230)의 하부 표면과 레벨이 같은 구조물인 채널 필러(1228)와 같은 것이 매립되어 있는 구조는 아니다.
그리고, 단락 방지용 부재(1370)의 모양에는 특별한 제한은 없다. 도 20a에 도시된 바와 같이, 다이 패드(1330)의 제2 표면의 전면을 덮을 수도 있고, 도 20b 내지 도 20d에 도시된 바와 같이, 다이 패드(1330)의 제2 표면의 일부를 덮을 수도 있다. 후자의 경우에, 단락 방지용 부재(1370)는 X형(도 20b 참조), 십자형(도 20c 참조) 또는 고리형(도 20d)일 수 있을 뿐만이 아니라, 제1 실시예의 기둥과 같이 아일랜드 타입(island type)일 수도 있다. 어떠한 모양이든, 단락 방지용 부재(1370)의 기능을 고려할 때, 단락 방지용 부재(1370)는 전술한 실시예와 마찬가지로 다이 패드(1330)의 중심에 대하여 대칭인 모양을 가지며, 또한 소정의 높이(h2)를 가지는 것이 바람직하다. 제1 실시예와 마찬가지로, 단락 방지용 부재(1370)는 약 30 - 130㎛의 높이를 가지는 것이 바람직하다.
또한, 본 실시예에 따른 단락 방지용 부재(1370)는 전술한 실시예와 달리 패키지 바디(1320) 형성용 물질과 동일한 물질로 형성할 필요는 없다. 왜냐하면, 본 실시예에 따른 단락 방지용 부재(1370)는 몰딩 공정과는 다른 별도의 공정으로 형성할 수 있기 때문이다. 다만, 단락 방지용 부재(1370)는 절연 특성이 우수하며, 경도가 큰 물질로 형성하는 것이 바람직하다. 따라서, 단락 방지용 부재(1370)는 패키지 바디(1320)와 동일한 물질인 EMC로 형성하거나 다른 플라스틱 물질로 형성할 수 있다.
도 24a 내지 도 24c에는 본 발명의 다른 실시예에 따른 소잉형 MLP(1300)의 제조방법의 일 예를 설명하기 위한 개략적인 단면도가 도시되어 있다. 본 실시예에 따른 소잉형 MLP(1300)의 단락 방지용 부재(1370)는 스크린 프린팅법을 사용하여 형성할 수 있다.
도 24a를 참조하면, 먼저, 종래의 소잉형 MLP(1300)의 제조방법을 사용하여 몰딩 공정까지 진행한다. 즉, 통상적인 블록 몰드 패키지의 제조방법에 따라서, 리드 프레임(1330, 1340)의 저면에 커버 테이프(20)를 부착하고서, 다이 접합, 와이어 본딩 및 몰딩 공정을 수행한다. 그리고, 몰딩 공정이 완료된 결과물로부터 커버 테이프(20)를 분리한다.
도 24b를 참조하면, 소정의 패턴을 가진 스크린 마스크(40)를 사용하여 스크린 프린팅 공정을 수행한다. 스크린 마스크(40)의 패턴 모양은 형성하고자 하는 단락 방지용 부재(1370)의 모양에 따라서 달라질 수 있다. 그리고, 사용하는 스크 린 마스크(40)의 높이(h2)는 형성하고자 하는 단락 방지용 부재(1370)의 높이에 따라서 달라질 수 있다. 즉, 단락 방지용 부재(1370)의 모양 및 높이는 스크린 프린팅 공정에서 사용하는 스크린 마스크(40)의 패턴 모양 및 두께에 의해 결정된다. 상기한 스크린 프린팅 공정의 결과, 도 24c에 도시된 바와 같이, 다이 패드(1330)의 하부 표면 상에 소정의 형상을 가지는 단락 방지용 부재(1370)가 형성된다.
그리고, 계속해서 제1 실시예와 마찬가지로 블레이드를 사용하여 소잉 공정을 실시하면 도 19에 도시된 것과 같은 소잉형 MLP(1300)가 완성된다.
도 21에는 본 발명의 또 다른 실시예에 따른 소잉형 몰디드 리드리스 패키지를 나타내 보인 단면도가 도시되어 있다. 도 21에서 참조 부호 1410은 반도체 칩, 1440은 리드, 1450은 와이어, 1460은 접착제 층을 각각 나타낸다.
도 21을 참조하면, 본 실시예에 따른 소잉형 MLP(1400)는 단락 방지용 부재(1470)의 형상 및/또는 재료를 제외한 나머지 부분들은 전술한 실시예에 따른 소잉형 MLP(1200)와 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하고, 다른 부분에 관해서만 설명하기로 한다.
본 실시예에 따른 소잉형 MLP(1400)의 경우에 전술한 실시예와 마찬가지로 단락 방지용 부재(1470)가 다이 패드(1430)의 하부 표면 상에 형성되어 있다. 즉, 본 실시예에 따른 소잉형 MLP(1400)는, 제1 실시예와 같이 다이 패드(1430)의 하부 표면이 소정의 깊이로 리세스가 형성되어 채널이 형성되어 있으며, 그 채널에 다이 패드(1230)의 하부 표면과 레벨이 같은 구조물인 채널 필러(1228)와 같은 것이 매 립되어 있는 구조는 아니다. 그리고, 본 실시예에서는 단락 방지용 부재(1470)의 모양에는 특별한 제한은 없다. 다만, 제조 공정의 특성상 도 20a에 도시된 바와 같이 모양으로 다이 패드(1430)의 제2 표면의 전면을 덮는 모양인 것이 바람직하다. 또한, 본 실시예에 따른 단락 방지용 부재(1470)는 전술한 실시예와 달리 패키지 바디(1420) 형성용 물질과 동일한 물질로 형성할 필요는 없다. 왜냐하면, 본 실시예에 따른 단락 방지용 부재(1470)는 몰딩 공정과는 다른 별도의 공정으로 형성할 수 있기 때문이다.
도 25에는 본 발명의 또 다른 실시예에 따른 소잉형 MLP(1400)의 제조방법을 설명하기 위한 개략적인 단면도가 도시되어 있다.
도 25를 참조하면, 종래의 소잉형 MLP(1400)의 제조방법을 사용하여 사용하여 몰딩 공정 및 커버 테이프 분리 작업까지 진행한다. 즉, 통상적인 블록 몰드 패키지의 제조방법에 따라서, 리드 프레임(1430, 1440)의 저면에 커버 테이프(도시하지 않음)를 부착하고서, 다이 접합, 와이어 본딩 및 몰딩 공정을 수행한다. 그리고, 몰딩 공정이 완료된 결과물로부터 커버 테이프를 분리한다.
다음으로, 도금 공정을 사용하여 단락 방지용 부재(1470)를 형성한다. 단락 방지용 부재(1470)는 절연 물질 즉, 비전도성 물질로 형성하여야 하므로, 본 실시예에서 사용하는 도금 공정도 이러한 비전도성 물질을 사용하여 수행한다. 예컨대, 블랙 옥사이드와 같은 비전도성 물질에 대한 도금 공정을 사용하여 다이 패드(430)의 하부 표면 상에 블랙 옥사이드 패턴(1470)을 형성한다. 블랙 옥사이드 패턴(1470)의 모양을 정의하기 위하여 도금 공정에서는 도 25에 도시된 바와 같 은 마스크 패턴(50)을 사용할 수 있는데, 상기한 마스크 패턴(50)은 레이저 등을 사용하여 패터닝된 커버 테이프일 수 있다. 블랙 옥사이드 패턴(1470)은 형성한 다음에는 소잉 공정을 실시하여 소잉형 MLP(1400)를 개별화시킨다.
다시 도 21을 참조하면, 비전도성 물질의 도금 공정을 사용하여 형성된 단락 방지용 부재(1470)는 절연 특성이 아주 뛰어나다. 뿐만 아니라 공정도 상당히 간단하다. 그러나, 현재의 비전도성 물질에 대한 도금 공정의 특성상 단락 방지용 부재(1470)의 높이(h3)는 최대가 약 2㎛ 밖에 되지 않는다. 따라서, 효과적인 단락 방지를 위하여 본 실시예에 따른 단락 방지용 부재(1470)는 다이 패드(1430)의 하부 표면 전면에 형성하는 것이 바람직하다.
도 22 내지 도 22d에는 본 발명의 또 다른 실시예에 따른 소잉형 몰디드 리드리스 패키지를 나타내 보인 단면도가 각각 도시되어 있다. 여기서, 도 22a 및 도 22b는 미합중국 등록특허 제6,143,981호에 개시된 것과 같이, 다이 패드(1530a)와 리드(1540a)의 가장자리에 하프-식각(half-etch)된 부분이 형성되지 않은 경우인 반면에, 도 22c 및 도 22d는 미합중국 등록특허 제6,437,429호에 개시된 것과 같이, 다이 패드(1530b)와 리드(1540b)의 가장자리가 하프-식각된(half-etched) 경우이다. 도 22a 내지 도 22d에서 참조 부호 1510은 반도체 칩 및 1560은 접착제 층을 각각 나타낸다. 즉, 본 발명은 리드 프레임(1530, 1540)의 가장자리 부분에 하프-식각된 부분이 형성되어 있는지 여부에 상관없이 적용이 가능하며, 이것은 전술한 실시예들의 경우에도 동일하게 적용된다.
도 22a 내지 도22d를 참조하면, 본 실시예에 따른 소잉형 MLP(1500a 내지 1500d)는 단락 방지용 부재(1525a 내지 1525d)의 형상을 제외한 나머지 부분들은 전술한 실시예에 따른 소잉형 MLP(1200)와 동일하다. 따라서, 동일한 부분에 대한 중복된 설명은 생략하기로 하고, 다른 부분에 관해서만 설명하기로 한다.
본 실시예에 따른 소잉형 MLP(1500a 내지 1500d)의 경우에 전술한 실시예와 마찬가지로 단락 방지용 부재(1525a 내지 1525d)가 다이 패드(1530)의 하부 표면 상에 형성되어 있다. 즉, 본 실시예에 따른 소잉형 MLP(1500a 내지 1500d)는, 전술한 실시예와 같이 다이 패드(1530)의 하부 표면이 소정의 깊이로 리세스가 형성되어 채널이 형성되어 있고, 그리고 그 채널에 다이 패드(1530)의 하부 표면과 레벨이 같은 구조물인 채널 필러(1228)와 같은 것이 매립되어 있는 구조는 아니다. 그러나, 본 실시예에 따른 단락 방지용 부재(1525a 내지 1525d)는 전술한 실시예와 마찬가지로 패키지 바디(1520) 형성용 물질과 동일한 물질로 형성한다. 왜냐하면, 본 실시예에 따른 단락 방지용 부재(1525a 내지 1525d)는 전술한 실시예와 마찬가지로 몰딩 공정에서 패키지 바디(1520)와 동시에 형성할 수 있기 때문이다.
그리고, 본 실시예에서는 단락 방지용 부재(1525a 내지 1525d)의 모양에는 특별한 제한은 없다. 즉, 단락 방지용 부재(1525a 내지 1525d)는 다이 패드(1530)의 하부 표면의 전면을 덮을 수도 있고(도 22a 및 도 22c 참조), 또는 다이 패드(1530)의 하부 표면의 일부를 덮을 수도 있다(도 22b 및 도 22d 참조). 그러나, 본 실시예에 의하면, 다이 패드(1530a 또는 1530b)에 몰딩재 등의 통로 즉 채널이 형성되지 않기 때문에, 단락 방지용 부재(1525a 내지 1525d)가 적어도 다이 패드(1530a 또는 1530b)와 리드(1540a, 1540b) 사이의 공간인 갭(gap)을 채우는 패키지 바디(1520)의 부분과 연결되어 있다.
도 26a 내지 도 26c에는 본 발명의 또 다른 실시예에 따른 소잉형 MLP(1500)의 제조방법의 일 예를 설명하기 위한 단면도가 도시되어 있다.
도 26a를 참조하면, 통상의 반도체 패키지 공정을 사용하여 다이 패드(1530)의 상부 표면에 반도체 칩(1510)을 부착한 다음, 반도체 칩(1520)과 리드(1540)를 전기적으로 연결하기 위한 와이어(1550) 본딩 공정을 실시한다. 하지만, 본 실시예에서는 종래와 달리 다이 접합 및 와이어 본딩 공정을 수행하기 이전에 리드 프레임(1530, 1540)의 하부 표면 상에 몰드 플래쉬가 생기는 것을 방지하기 위한 커버 테이프(도시하지 않음)를 부착하는 공정을 실시하지는 않는다.
도 26b를 참조하면, 도 26a에서 도시한 패키지 공정과는 별도로, 몰딩 공정에 사용하기 위한 1쌍의 몰드 다이(60a, 60b)를 준비한다. 본 실시예에 의하면, 상부 몰드 다이(60a)의 내면에는 종래의 그것과 동일한 형상(61)을 갖는 것을 사용할 수 있다. 그러나, 하부 몰드 다이(60b)의 구조는 종래의 그것과 다른 것을 사용한다. 즉, 하부 몰드 다이(60b)의 내면에는 종래와 달리 소정의 패턴을 가지는 홈(62)이 형성되어 있는 것을 사용한다. 상기 홈(62)은 단락 방지용 부재(1525)를 형성하기 위한 것이다. 따라서, 홈(62)의 형상은 단락 방지용 부재(1525)의 형상에 따라서 달라질 수 있다. 그리고, 본 실시예에 의하면, 몰드 플래쉬의 발생을 방지하기 위한 커버 테이프(70)를 하부 몰드 다이(60b)의 내면 상에 부착한다.
도 26c를 참조하면, 도 26a에 도시된 반도체 패키지와 도 26b에 도시된 1쌍 의 몰드 다이(60a, 60b)를 이용하여 몰딩 공정을 수행한다. 도 26c에 도시된 바와 같이, 하부 몰드 다이(60b)의 내면에 형성된 홈(62)은 적어도 다이 패드(1530)와 리드(1540) 사이의 갭과 연결이 된다. 즉, 본 실시예에서는 상기 갭이 몰딩재가 상기 홈(62)과 연결되는 채널로서의 역할을 한다. 또한, 상기 홈(62)은 다이 패드(1530)의 하부 표면의 전부 또는 최소한 일부와도 중첩되도록 형성한다. 계속해서, 통상의 소잉 공정을 실시하면, 도 22a 내지 도 22d에 도시된 것과 같은 소잉형 MLP(1500)가 완성된다.
도 27a 및 도 27b에는 본 발명의 또 다른 실시예에 따른 소잉형 MLP(1500)의 제조방법을 설명하기 위한 다른 예가 도시되어 있다.
도 27a를 참조하면, 블록 몰딩 공정이 완료된 반도체 패키지의 어레이가 도시되어 있다. 그런데 본 실시예에 의하면, 도시된 바와 같이 다이 패드(1530)의 하부 표면과 리드(1540)의 밑면에도 몰딩재 패키지 바디(1520)와 일체가 되어 형성되어 있다. 이러한 구조의 반도체 패키지는 커버 테이프를 부착하지 않은 상태에서 몰딩 공정을 수행할 경우에, 몰드 플래쉬(1525)가 발생하면 만들어질 수 있는 구조이다. 즉, 본 실시예에서는 커버 테이프를 부착하지 않은 상태로 몰딩 공정을 진행한다는 점을 제외하고는 종래 기술에 따른 반도체 패키지의 제조 공정과 동일하다. 본 실시예에 의하면, 커버 테이프를 부착하지 않은 상태에서 몰딩 공정을 수행한 결과, 몰드 플래쉬(1525)가 생겨서, 다이 패드(1530)의 하부 표면 뿐만이 아니라 리드(1540)의 밑면에도 몰딩재로 형성된 몰드 플래쉬층(1525)이 형성되어 있다.
도 27b를 참조하면, 몰드 플래쉬층(1525)을 패터닝하여 단락 방지용 부재(1525a)를 형성한다. 몰드 플래쉬층(1525)의 패터닝 공정에서 사용하는 방법에는 특별한 제한이 없다. 예를 들어, 레이져 시스템을 사용할 수도 있고, 아니면 마스크를 사용한 화학적 또는 물리적 식각 공정을 사용할 수도 있다. 상기 패터닝 공정에서는 적어도 리드(1540)의 전부 또는 일부는 노출시켜야 하며, 다이 패드(1530)의 하부 표면 상에 형성되어 있는 몰드 플래쉬(1525)의 일부는 잔류하도록 한다. 계속해서 통상의 소잉 공정을 실시하면, 도 22a 내지 도 22d에 도시된 것과 같은 소잉형 MLP(1500)가 완성된다.
본 발명에 의하면, 다이 패드의 하부 표면 상에 기둥 모양이나 하부로 볼록한 모양의 단락 방지용 부재가 더 형성된다. 따라서, 본 발명에 따른 소잉형 MLP를 시스템 보더 상에 탑재하더라도, 소잉형 MLP의 다이 패드와 시스템 보더 상의 회로 라인이 서로 접촉하여 양자간에 단락 현상이 생기는 것을 방지할 수 있다.
그리고, 본 발명의 특정한 실시예에 의하면, 상기한 단락 방지용 부재의 높이를 충분히 높게 제조하는 것이 가능하다. 그 결과, 소잉형 MLP의 리드와 시스템 보더를 전기적으로 연결하고 접합시키기 위한 솔더 조인트의 높이를 충분히 높게 만들 수가 있다. 따라서, 솔더 조인트의 접찹성 뿐만이 아니라 기계적 강도도 증가하기 때문에, 본 발명의 실시예에 따른 소잉형 MLP가 탑재되어 있는 시스템 패키지의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 의하면, 상기한 장점을 가진 소잉형 MLP를 이 분야의 통상적인 기술을 사용하여 용이하게 제작할 수 있다. 아울러, 상기 소잉형 MLP를 시스 템 보더에 탑재할 경우에, 대칭형의 단락 방지용 부재가 소잉형 MLP를 지지해주기 때문에, 시스템 패키지를 제조하는 과정에서 소잉형 MLP의 붕괴 현상이나 기울어짐 현상이 발생하는 것을 방지할 수 있다.
도 28을 참조하면, 본 발명의 더블 컨벡스(double convex) MLP의 하나의 실시예가 보여진다. MLP(2000)는 일반적으로 다이 패드(2004)를 갖는 리드 프레임(2002), 내부 리드들(2006) 및 외부 리드들(2008)을 포함한다. 몰딩 물질로 형성되는 MLP 몸체(2010)는 리드 프레임(2002), 다이 패드(2004), 내부 리드들(2006) 및 외부 리드들(2008)을 각기 둘러싼다.
보다 구체적으로, 도 29a 내지 도 29c를 참조하면, MLP(2000)의 단면도들이 각기 라인 A-A, B-B, C-C를 따라 보여진다. 집적회로 다이 또는 칩(2020)이 다이 패드(2004)의 제1 또는 상부 표면에 예를 들어 솔더와 같은 접착제(2021)에 의해 열적 및 전기적 도전 방식으로 부착된다. 다이(2020)는 다이 패드(2004)에 부착된 면을 제외하고는 몸체(2010) 내에 둘러싸인다. 본드 와이어(2050)가 내부 및 외부 리드들(2006, 2008)을 각기 다이(2020)에 전기적으로 연결시킨다.
몸체(2010)의 바닥 또는 하부 표면(2222)은 이중으로 볼록한 더블 컨벡스(double convex) 형태를 갖는다. 특히, 하부 표면(2222)은 두 세트의 오목한 딤플 또는 리세스(2230, 2240)들을 포함한다. 한 세트의 딤플/리세스(2230)들은 내부 리드들(2006)에 상당하며, 다른 세트의 딤플/리세스(2240)들은 외부 리드들(2008)에 상당한다. 각 세트의 딤플/리세스(2230, 2240)들은 패키지 몸체(2010)의 하부 또는 바닥 표면(2222)으로부터 일정한 거리 또는 깊이로 함몰된다. 각 리드들(2006, 2008)의 바닥 표면의 일부는 각 상당하는 딤플/리세스들(2230, 2240) 내에서 외부 환경에 노출된다. 환언하면, 딤플/리세스들(2230, 2240) 내에서 리드들(2006, 2008)의 바닥 표면들은 몸체(2010)를 형성하는 몰딩 물질에 의해 덮히지 않고 외부로 노출된다.
딤플들/리세스들(2230, 2240)은 리드들(2006, 2008)이 MLP(2000)가 장착된 회로 보드(도시되지 않음)로부터 및/또는 그 위로 일정한 거리만큼 떨어질 수 있도록 해준다. 따라서 도 37에서 잘 보여지는 바와 같이, 딤플들/리세스들(2230, 2240)은 MLP(2000)의 리드들(2006, 2008)을 회로 보드에 전기적으로 연결하는 솔더 조인트들이 원하는 바의 높이 또는 최소한의 높이를 갖는 것을 보장해줌으로써 이들 솔더 조인트들의 접착력 및 기계적 강도와, MLP(2000)의 신뢰성을 증진시켜준다.
도 29a 내지 도 29c의 MLP(2000)는 경사진 측면/에지(2244)를 갖는 펀치형(punched-type) 패키지로 구성된다. 외부 리드들(2008)은 몸체(2010)의 측면(2244)으로부터 일정한 거리만큼 연장된다.
MLP(2000)의 바닥은 다이 패드(2004)의 하부 표면(참조번호 없음), 즉 다이(2020)가 부착된 표면의 반대쪽 표면을 노출시키는 중앙 리세스(2250)을 더 포함한다. 중앙 리세스(2250)는 다이 패드(2004)의 하부 표면이 패키지 몸체(2010)의 하부 또는 바닥 표면으로부터 일정한 거리만큼 이격되고, 그리하여 MLP(2000)가 장착되는 회로 보드(도 37의 3000)로부터 그 위로 일정한 거리만큼 이격되는 것을 보장해준다. 따라서 다이 패드(2004)가 회로 보드(3000)의 표면상의 회로 선 또는 도전 체(3002)와 접촉할 및/또는 전기적으로 단락할 가능성이 현저히 감소된다.
도 30은 도 29a 내지 도 29c에서 보여진 리드 구성과 다른 구성 및/또는 형상인 리드들을 갖는 MLP(2000)의 구성을 보여준다. 보다 구체적으로는 MLP(2000)의 외부 리드들(2256)이 플랫들(2258)을 갖도록 구성되며, 따라서 패키지 몸체(2010)는 외부 코너들(2260)을 포함하게 된다.
도 31을 참조하면, 본 발명의 더블 컨벡스 MLP의 다른 실시예의 단면도를 나타낸다. MLP(2400)는 펀칭 공정이 아니라 소잉(sawing) 공정에 의해 형성됨으로써 본질적인 것은 아니지만 일반적으로 수직인 측면들(2444)을 갖는다는 점을 제외하고는 MLP(2000)와 상당히 유사하다. 도 32는 도 31에서 보여지는 리드 구성들과 다르게 구성 및/또는 형상화 되어진 리드들을 갖도록 구성된 MLP(2400)을 보여준다. 보다 구체적으로, MLP(2400)의 외부 리드들(2456)이 플랫들(2458)을 갖도록 구성되며, 따라서 패키지 몸체(2410)은 외부 코너들(2460)을 포함하게 된다.
도 33a 내지 도 33c는 본 발명의 더블 컨벡스 MLP의 또다른 실시예를 보여준다. 더블 컨벡스 MLP(2500)는 일반적으로 다이 패드(2504), 내부 리드들(2506) 및 외부 리드들(2508)을 갖는 리드 프레임을 포함한다. 몰딩 물질로 된 MLP 몸체(2510)이 리드 프레임의 일부, 다이 패드(2504), 내부 및 외부 리드들(2506, 2508)을 각기 둘러싼다. 집적회로 다이 또는 칩(2520)이 다이 패드(2504)의 제1 또는 상부 표면에 예를 들어, 접착 테이프와 같은 열적-도전적 방식으로 부착된다. 접착 테이프(2522)는 다이 패드(2504)로부터 내부 리드들(2506)의 상부 표면까지 연장된다. 다이(2520)는 다이 패드(2504)에 부착되는 면을 제외하고 몸체(2510) 내에 둘 러싸인다. 본드 와이어(2550)가 내부 및 외부 리드들(2506, 2508)을 각기 다이(2520)에 전기적으로 연결시킨다. 다이 패드(2504)에 부착되는 다이 또는 칩(2520)은 접착 테이프(2522)에 비하여 작게 도시하였지만, 도 33d에서 보여지는 바와 같이 다이 또는 칩(2520)은 접착 테이프(2522)의 길이에 상응하는 크기가 될 수 있다.
몸체(2510)의 바닥 또는 하부 표면(2552)은 MLP(2000)와 관련하여 전술한 바와 같이 이중으로 볼록한 더블 컨벡스(double convex) 형태를 갖는다는 점에서 MLP(2000)와 유사하다. 특히, 하부 표면(2552)은 두 세트의 오목한 딤플 또는 리세스(2530, 2540)들을 포함한다. 한 세트의 딤플/리세스(2530)들은 내부 리드들(2006)에 상당하며, 다른 세트의 딤플/리세스(2540)들은 외부 리드들(2008)에 상당한다. 각 세트의 딤플/리세스(2530, 2540)들은 패키지 몸체(2510)의 하부 또는 바닥 표면(2552)으로부터 일정한 거리 또는 깊이로 함몰된다. 각 리드들(2506, 2508)의 바닥 표면의 일부는 각 상당하는 딤플/리세스들(2530, 2540) 내에서 외부 환경에 노출된다. 환언하면, 딤플/리세스들(2530, 2540) 내에서 리드들(2506, 2508)의 바닥 표면들은 몸체(2510)를 형성하는 몰딩 물질에 의해 덮히지 않고 외부로 노출된다.
딤플들/리세스들(2530, 2240)은 리드들(2506, 2508)이 MLP(2500)가 장착된 회로 보드(도 37의 3000)로부터 및/또는 그 위로 일정한 거리만큼 떨어질 수 있도록 해준다. 따라서, 딤플들/리세스들(2530, 2540)은 MLP(2500)의 리드들(2506, 2508)을 회로 보드(3000)에 전기적으로 연결하는 솔더 조인트(도 37의 3004)들이 원하는 바의 높이 또는 최소한의 높이를 갖는 것을 보장해줌으로써 이들 솔더 조인트들(3004)의 접착력 및 기계적 강도와, MLP(2000)의 신뢰성을 증진시켜준다.
도 33a 내지 도 33c의 MLP(2500)는 경사진 측면/에지(2544)를 갖는 펀치형(punched-type) 패키지로 구성된다. 외부 리드들(2508)은 몸체(2510)의 측면(2544)으로부터 일정한 거리만큼 연장된다.
MLP(2500)의 바닥은 다이 패드(2504)의 하부 표면(참조번호 없음), 즉 다이(2520)가 부착된 표면의 반대쪽 표면을 노출시키는 중앙 리세스(2560)을 더 포함한다. 중앙 리세스(2560)는 다이 패드(2504)의 하부 표면이 패키지 몸체(2510)의 하부 또는 바닥 표면(2552)으로부터 일정한 거리만큼 이격되고, 그리하여 MLP(2500)가 장착되는 회로 보드(도시되지 않음)로부터 그 위로 일정한 거리만큼 이격되는 것을 보장해준다. 따라서 다이 패드(2504)가 회로 보드의 표면상의 회로 선 또는 도전체와 접촉할 및/또는 전기적으로 단락할 가능성이 현저히 감소된다.
도 34는 도 33a 내지 도 33c에서 보여진 리드 구성과 다른 구성 및/또는 형상인 리드들을 갖는 MLP(2500)의 구성을 보여준다. 보다 구체적으로는 MLP(2500)의 외부 리드들(2556)이 플랫들(2558)을 갖도록 구성되며, 따라서 패키지 몸체(2510)는 외부 코너들(2562)을 포함하게 된다.
도 35를 참조하면, 본 발명의 더블 컨벡스 MLP의 다른 실시예의 단면도를 나타낸다. MLP(2600)는 펀칭 공정이 아니라 소잉(sawing) 공정에 의해 형성됨으로써 본질적인 것은 아니지만 일반적으로 수직인 측면들(2644)을 갖는다는 점을 제외하고는 MLP(2500)와 상당히 유사하다. 도 36는 도 35에서 보여지는 리드 구성들과 다르게 구성 및/또는 형상화 되어진 리드들을 갖도록 구성된 MLP(2600)을 보여준다. 보다 구체적으로, MLP(2600)의 외부 리드들(2656)이 플랫들(2658)을 갖도록 구성되며, 따라서 패키지 몸체(2610)은 외부 코너들(2660)을 포함하게 된다.
도 37은 회로선 또는 도전체(3002)가 형성된 회로 보드(3000) 상에 솔더 조인트(3004)에 의해 도 29c의 MLP 패키지가 장착된 결과를 나타낸 도면으로서, 본 발명에 따른 더블 컨벡스 MLP 구성에 의해 결과적으로 솔더 조인트(3004)의 높이가 증가하는 것을 나타낸다.
본 발명에 따른 더블 컨벡스 MLP의 각 실시예들은 주어진 패키지 크기에 대하여 더블 컨벡스 구조를 갖지 않는 종래의 MLP 패키지에 비하여 핀 또는 리드 수가 증가된다는 것을 알 수 있다. 예를 들어, 표준 패키지 크기 또는 7 mm 스퀘어의 치수를 갖는 더블 컨벡스 구조를 갖지 않는 종래의 MLP는 0.5 mm의 리드 피치에서 48 핀/리드를 가지는 것에 비하여, 본 발명의 더블 컨벡스 MLP는 0.5 mm의 리드 피치에서 80 핀의 최대 핀/리드 수를 가지며, 0.65 mm 피치에서 68 핀을 갖는다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (55)

  1. 상호 반대되는 제1 표면 및 제2 표면을 갖는 리드프레임패드;
    상기 리드프레임패드의 제1 표면 위에 부착되는 반도체칩;
    상기 반도체칩과 전기적으로 연결되는 리드; 및
    상기 리드의 일부분과 상기 리드프레임패드의 제2 표면의 일부가 외부로 노출되도록 상기 리드프레임패드, 반도체칩 및 리드를 덮되, 상기 리드프레임패드의 제2 표면을 덮는 면과 상기 리드프레임패드의 제2 표면과 단차가 형성되도록 하는 몰딩재를 포함하고,
    상기 리드는 상기 리드프레임패드의 제2 표면을 덮는 면과 반대되는 면에서 노출되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  2. 제1항에 있어서, 상기 몰딩재의 측면은 비스듬하게 경사를 갖는 구조인 것을 특징으로 하는 몰디드 리드리스 패키지.
  3. 제1항에 있어서, 상기 몰딩재의 측면은 수직방향으로 수직한 구조인 것을 특징으로 하는 몰디드 리드리스 패키지.
  4. 제1항에 있어서, 상기 리드는 상기 리드프레임패드를 향해 구부러진 형상을 갖는 것을 특징으로 하는 몰디드 리드리스 패키지.
  5. 제1항에 있어서, 상기 리드는 평평한 형상을 갖는 것을 특징으로 하는 몰디 드 리드리스 패키지.
  6. 제1항에 있어서, 상기 몰딩재에 의해 노출되는 상기 리드프레임패드의 제2 표면의 형상은 원형인 것을 특징으로 하는 몰디드 리드리스 패키지.
  7. 제1항에 있어서, 상기 몰딩재에 의해 노출되는 상기 리드프레임패드의 제2 표면의 형상은 사각형인 것을 특징으로 하는 몰디드 리드리스 패키지.
  8. 제1항에 있어서, 상기 리드프레임패드는, 상기 리드프레임패드의 제2 표면상에 형성되되, 상기 몰딩재에 의해 덮이는 부분에 배치되는 그루부를 갖는 것을 특징으로 하는 몰디드 리드리스 패키지.
  9. 제8항에 있어서, 상기 그루부는 반원형인 것을 특징으로 하는 몰디드 리드리스 패키지.
  10. 제8항에 있어서, 상기 그루부는 V자형인 것을 특징으로 하는 몰디드 리드리스 패키지.
  11. 제1항에 있어서, 상기 리드프레임패드의 제2 표면을 덮는 면과 상기 리드프레임패드의 제2 표면과 단차는 0.12 - 0.15㎜인 것을 특징으로 하는 몰디드 리드리스 패키지.
  12. 삭제
  13. 제1항에 있어서, 상기 몰딩재는 상기 리드의 하부면으로부터 돌출되는 돌출부를 구비하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  14. 제13항에 있어서, 상기 돌출부는 상기 리드의 하부면을 모두 노출시키는 것을 특징으로 하는 몰디드 리드리스 패키지.
  15. 제13항에 있어서, 상기 돌출부는 상기 리드의 하부면 일부를 덮어서 상기 리드의 하부면 일부만을 노출시키는 것을 특징으로 하는 몰디드 리드리스 패키지.
  16. 제1항에 있어서, 상기 리드 프레임 패드와 연결되어 상기 반도체 칩으로부터 발생된 열을 외부로 전달하는 히트 싱크용 리드를 더 구비하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  17. 제1항에 있어서, 상기 리드는 상기 리드프레임패드의 제2 표면을 덮는 면과 동일한 면에서 노출되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  18. 제16항에 있어서, 상기 리드프레임패드의 제2 표면의 일부와 상기 리드의 노출면의 일부를 덮는 몰딩재는 상기 리드프레임패드의 제2 표면 및 리드의 노출면으로부터 돌출되는 돌출부를 포함하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  19. 제18항에 있어서, 상기 돌출부는 상기 리드의 하부면을 모두 노출시키는 것을 특징으로 하는 몰디드 리드리스 패키지.
  20. 제18항에 있어서, 상기 돌출부는 상기 리드의 하부면 일부를 덮어서 상기 리드의 하부면 일부만을 노출시키는 것을 특징으로 하는 몰디드 리드리스 패키지.
  21. 제1항에 있어서, 상기 리드와 상기 반도체칩을 연결하는 와이어를 더 포함하는 것을 특징으로하는 몰디드 리드리스 패키지.
  22. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드;
    상기 다이 패드의 상부 표면 상에 부착되는 반도체 칩;
    그 밑면이 상기 다이 패드의 하부 표면과 동일한 평면을 형성하도록 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드;
    상기 반도체 칩과 상기 다수의 리드 각각을 전기적으로 연결하는 다수의 와이어;
    적어도 상기 리드의 밑면의 전부 또는 일부가 노출되도록 그 밑면이 상기 평면과 동일한 평면을 형성하되, 상기 갭을 채우고 상기 다이 패드, 상기 반도체 칩, 상기 리드 및 상기 와이어를 덮는 패키지 바디; 및
    상기 다이 패드의 하부 표면의 전부 또는 일부 상에 상기 평면으로부터 돌출되도록 형성되어 있는 단락 방지용 부재를 더 포함하는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  23. 제22항에 있어서, 상기 단락 방지용 부재는 상기 다이 패드의 하부 표면 상에 형성되어 있는 하나 또는 그 이상의 기둥(post) 형상인 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  24. 제23항에 있어서, 상기 기둥은 상기 다이 패드의 중심에 대하여 대칭형으로 배열되어 있는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  25. 제23항에 있어서, 상기 기둥은 높이가 30 - 130㎛인 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  26. 제23항에 있어서, 상기 기둥은 상기 패키지 바디와 동일한 물질로 형성하는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  27. 제22항에 있어서, 상기 단락 방지용 부재는 상기 다이 패드의 하부 표면 전부 상에 스크린 프린터법을 사용하여 형성된 비전도성 물질층 또는 상기 다이 패드의 하부 표면 일부 상에 스크린 프린터법을 사용하여 형성된 비전도성 물질 패턴인 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  28. 제22항에 있어서, 상기 단락 방지용 부재는 도금법을 사용하여 형성된 비전도성 도금층인 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  29. 제28항에 있어서, 상기 비전도성 도금층은 블랙 옥사이드로 형성되는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  30. 제22항에 있어서, 상기 단락 방지용 부재는 상기 갭을 채우는 상기 패키지 바디의 부분과 연결되어 서로 일체를 이루는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지.
  31. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계로서, 상기 다이 패드의 하부 표면에는 소정의 깊이로 패터닝되어 상기 갭과 관통하는 채널이 형성되어 있는 리드 프레임 블록을 준비하는 단계;
    상기 다이 패드의 패터닝되지 않은 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계;
    상기 채널의 일부를 노출시키는 개구를 형성하도록 상기 커버 테이프를 패터닝하는 단계;
    상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계;
    상기 반도체 칩과 상기 리드를 전기적으로 연결하는 와이어 본딩 단계;
    상부 몰드 다이 및 상기 개구에 대응하는 부분에 오목부가 형성되어 있는 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 패키지 바디용 물질로 몰딩하는 단계;
    상기 커버 테이프를 제거하는 단계; 및
    상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  32. 제31항에 있어서, 상기 커버 테이프의 패터닝 단계에서는 상기 개구가 상기 다이 패드의 중심에 대하여 대칭형으로 배열되도록 상기 커버 테이프를 식각하는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지의 제조방법.
  33. 제31항에 있어서, 상기 커버 테이프의 패터닝 단계에서는 레이저를 사용하여 상기 커버 테이프를 식각하는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지의 제조방법.
  34. 제31항에 있어서, 상기 몰딩 단계에서는 상기 오목부의 깊이가 30 - 130㎛인 하부 몰드 다이를 사용하는 것을 특징으로 하는 소잉형 몰디드 리드리스 패키지의 제조방법.
  35. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계;
    상기 다이 패드의 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계;
    상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계;
    상부 몰드 다이 및 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 패키지 바디용 물질로 몰딩하는 단계;
    상기 커버 테이프를 제거하는 단계;
    스크린 프린팅 공정을 사용하여 상기 다이 패드의 하부 표면 상에 비전도성 물질층 또는 비전도성 물질 패턴을 형성하는 단계; 및
    상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  36. 제35항에 있어서, 상기 비전도성 물질층 또는 상기 비전도성 물질 패턴의 두께가 30 - 130㎛가 되도록 스크린 프린터 공정을 수행하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  37. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계;
    상기 다이 패드의 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계;
    상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계;
    상부 몰드 다이 및 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 패키지 바디용 물질로 몰딩하는 단계;
    상기 다이 패드의 하부 표면을 노출시키도록 상기 커버 테이프를 패터닝하는 단계;
    도금 공정을 사용하여 상기 노출된 다이 패드의 하부 표면 상에 비전도성 도금층을 형성하는 단계;
    상기 패터닝된 커버 테이프를 제거하는 단계; 및
    상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  38. 제37항에 있어서, 상기 비전도성 도금층은 블랙 옥사이드로 형성하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  39. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계;
    상기 다이 패드의 하부 표면이 포함된 상기 리드 프레임 블록의 일 표면에 커버 테이프를 부착하는 단계;
    상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계;
    상부 몰드 다이 및 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 패키지 바디용 물질로 몰딩하는 단계;
    상기 커버 테이프를 제거하는 단계;
    상기 커버 테이프가 부착되었던 상기 리드 프레임 블록의 일 표면에 상기 다이 패드의 하부 표면을 노출시키는 마스크를 형성하는 단계;
    도금 공정을 사용하여 상기 노출된 다이 패드의 하부 표면 상에 비전도성 도금층을 형성하는 단계;
    상기 마스크를 제거하는 단계; 및
    상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  40. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계;
    상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계;
    상부 몰드 다이 및 상기 갭에 대응하는 부분과 상기 다이 패드의 하부 표면의 전부 또는 일부에 대응하는 부분에 오목부가 형성되어 있는 하부 몰드 다이를 부착하는 단계;
    상기 하부 몰드 다이의 내면에 커버 테이프를 부착하는 단계;
    상기 상부 몰드 다이 및 상기 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 패키지 바디용 물질로 몰딩하는 단계; 및
    상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  41. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드 및 상기 다이 패드의 주변 영역에 갭에 의하여 이격되도록 배치되어 있는 다수의 리드를 포함하는 다수의 리드 프레임이 어레이되어 있는 리드 프레임 블록을 준비하는 단계;
    상기 다이 패드의 상부 표면에 반도체 칩을 부착하는 단계;
    상부 몰드 다이 및 그것의 내면이 평평한 하부 몰드 다이를 준비하는 단계;
    상기 리드의 밑면 및 상기 다이 패드의 하부 표면 상에 몰드 플래쉬(mold flash)가 발생하는 것을 허용하면서 상기 상부 몰드 다이 및 상기 하부 몰드 다이를 사용하여 상기 리드 프레임 블록을 패키지 바디용 물질로 몰딩하는 단계;
    상기 리드의 밑면이 노출되되 상기 다이 패드의 하부 표면의 전부 또는 일부는 덮도록 상기 몰드 플래쉬를 패터닝하는 단계; 및
    상기 몰딩된 리드 프레임 블록을 소잉하는 단계를 포함하는 것을 특징으로 하는 소잉용 몰디드 리드리스 패키지의 제조방법.
  42. 상호 반대되는 제1 표면 및 제2 표면을 갖는 다이 패드, 상기 다이 패드의 주변 영역으로부터 제1 거리 만큼 이격되어 있는 제1 리드 세트, 상기 다이 패드로부터 상기 제1 거리보다 큰 제2 거리 만큼 이격되어 있는 제2 리드 세트를 포함하는 리드 프레임;
    상기 다이 패드의 제1 표면상에 부착된 반도체 칩;
    상기 반도체 칩을 상기 제1 및 제2 리드 중의 하나 이상에 연결하는 하나 이상의 본드 와이어; 및
    상기 다이 패드의 제1 표면, 상기 반도체 칩 및 상기 하나 이상의 본드 와이어를 덮는 몰딩 물질로 형성된 패키지 몸체를 포함하며, 상기 몰딩 물질은 상기 다이 패드의 제2 표면의 일부를 노출시키며, 상기 몰딩 물질은 상기 제1 리드 세트 및 제2 리드 세트의 리드들에 대응하는 리세스들을 한정하며, 상기 리세스들은 그 하부 표면을 노출시키며, 상기 리세스들은 상기 패키지 몸체의 하부 표면으로부터 일정 거리만큼 이격된 것을 특징으로 하는 몰디드 리드리스 패키지.
  43. 삭제
  44. 상호 반대되는 제1 표면 및 제2 표면을 갖는 리드 프레임 패드;
    상기 리드 프레임 패드의 제1 표면 위에 부착되는 반도체칩;
    상기 반도체칩과 전기적으로 연결되는 적어도 하나의 리드; 및
    상기 리드의 일부분과 상기 리드 프레임 패드의 제2 표면의 일부가 노출되는 방식으로 상기 리드 프레임 패드, 상기 반도체칩 및 상기 리드를 덮는 몰딩 물질을 포함하고,
    상기 몰딩 물질의 제1 표면이 상기 리드 프레임 패드의 제2 표면을 덮도록 형성되며, 상기 몰딩 물질의 제1 표면이 상기 리드 프레임 패드의 상기 제2 표면과 제1 거리 만큼 이격되며, 상기 리드의 노출된 부분과 제2 거리 만큼 이격되고, 상기 제1 및 제2 거리는 동일하지 않은 것을 특징으로 하는 몰디드 리드리스 패키지.
  45. 삭제
  46. 삭제
  47. 제1항에 있어서, 상기 리드는 상기 리드프레임패드의 제1 및 제2 표면들을 덮는 표면들을 제외하고는 상기 몰딩재의 표면으로부터 적어도 부분적으로 노출된 것을 특징으로 하는 몰디드 리드리스 패키지.
  48. 제47항에 있어서, 상기 부분적으로 노출된 상기 표면은 상기 몰딩재의 측면을 포함하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  49. 제42항에 있어서, 상기 제2 리드 세트의 리드들은 상기 패키지 몸체의 측면으로부터 일정 거리만큼 연장되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  50. 제42항에 있어서, 상기 몰딩 물질은 상기 다이 패드의 제2 표면의 일부에 대응하는 중앙 리세스를 더 한정하며, 상기 중앙 리세스는 상기 패키지 몸체의 하부 표면으로부터 일정 거리만큼 이격된 것을 특징으로 하는 몰디드 리드리스 패키지.
  51. 제42항에 있어서, 상기 제2 리드 세트의 리드들은 상부가 하부보다 길게 연장되어 돌출된 플랫들을 포함하며, 상기 플랫들의 하부에 상기 패키지 몸체의 코너가 위치하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  52. 제42항에 있어서, 상기 반도체 칩은 접착 부재에 의해 상기 다이 패드에 부착되며, 상기 접착 부재는 상기 제1 리드 세트의 리드들의 상부 표면의 적어도 일부까지 연장되는 것을 특징으로 하는 몰디드 리드리스 패키지.
  53. 제42항에 있어서, 상기 몰딩 물질의 측면은 비스듬하게 경사를 갖는 구조인 것을 특징으로 하는 몰디드 리드리스 패키지.
  54. 제42항에 있어서, 상기 몰딩 물질의 측면은 수직방향으로 수직한 구조인 것을 특징으로 하는 몰디드 리드리스 패키지.
  55. 제42항에 있어서, 상기 패키지 몸체가 장착되는 회로 보드, 및 상기 제1 리드 세트 및 상기 제2 리드 세트를 상기 회로 보드와 연결하는 연결 부재를 더 포함하고, 상기 다이 패드는 상기 회로 보드로부터 일정 거리만큼 이격된 것을 특징으로 하는 몰디드 리드리스 패키지.
KR1020050107039A 2004-11-12 2005-11-09 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법 KR101237344B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/987,550 2004-11-12
US10/987,550 US7315077B2 (en) 2003-11-13 2004-11-12 Molded leadless package having a partially exposed lead frame pad

Publications (2)

Publication Number Publication Date
KR20060052560A KR20060052560A (ko) 2006-05-19
KR101237344B1 true KR101237344B1 (ko) 2013-02-28

Family

ID=37150150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107039A KR101237344B1 (ko) 2004-11-12 2005-11-09 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101237344B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430418B (zh) * 2009-11-04 2014-03-11 Lg Innotek Co Ltd 引線架及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087485A (ko) * 2002-05-10 2003-11-14 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
KR20040079063A (ko) * 2003-03-06 2004-09-14 페어차일드코리아반도체 주식회사 몰디드 리드리스 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087485A (ko) * 2002-05-10 2003-11-14 페어차일드코리아반도체 주식회사 솔더 조인트의 신뢰성이 개선된 반도체 패키지
KR20040079063A (ko) * 2003-03-06 2004-09-14 페어차일드코리아반도체 주식회사 몰디드 리드리스 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20060052560A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US8963301B1 (en) Integrated circuit package and method of making the same
US7183630B1 (en) Lead frame with plated end leads
US6093584A (en) Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
KR101160694B1 (ko) 반도체장치의 제조 방법
US7315077B2 (en) Molded leadless package having a partially exposed lead frame pad
TW575955B (en) Leadframe and method of manufacturing a semiconductor device using the same
US20040097017A1 (en) Method of manufacturing a semiconductor device
US6479887B1 (en) Circuit pattern tape for wafer-scale production of chip size semiconductor packages
EP3440697B1 (en) Flat no-leads package with improved contact leads
US7153724B1 (en) Method of fabricating no-lead package for semiconductor die with half-etched leadframe
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
CN106711113B (zh) 具有集成散热片的半导体封装体
JP3839178B2 (ja) 半導体装置
CN111312682B (zh) 紧凑型引线框封装件
KR101237344B1 (ko) 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법
JP3445930B2 (ja) 樹脂封止型半導体装置
KR101106534B1 (ko) 소잉형 몰디드 리드리스 패키지 및 그 제조방법
JP3938525B2 (ja) 半導体装置の製造方法
JP2003243433A (ja) 樹脂封止型半導体装置の製造方法
KR100253708B1 (ko) 반도체 패키지 및 그 제조방법
KR100290783B1 (ko) 반도체 패키지
JP2010050491A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee