KR20030041530A - 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지 - Google Patents

내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지 Download PDF

Info

Publication number
KR20030041530A
KR20030041530A KR1020010072350A KR20010072350A KR20030041530A KR 20030041530 A KR20030041530 A KR 20030041530A KR 1020010072350 A KR1020010072350 A KR 1020010072350A KR 20010072350 A KR20010072350 A KR 20010072350A KR 20030041530 A KR20030041530 A KR 20030041530A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
inner leads
chip package
bonding
package
Prior art date
Application number
KR1020010072350A
Other languages
English (en)
Inventor
한준수
김희석
김철규
김상준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010072350A priority Critical patent/KR20030041530A/ko
Publication of KR20030041530A publication Critical patent/KR20030041530A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩 패키지(semiconductor chip package)에 관한 것으로, 상세하게는 반도체 칩을 다이패드(die pad)에 부착하는 대신 반도체 칩이 부착될 리드프레임(lead frame) 상의 중심 방향으로 길게 연장 가공된 내부리드(inner lead)의 상부에 부착하도록 구성하여, 서로 다른 크기의 반도체 칩이 사용된 반도체 칩 패키지를 제조하게 될 경우에도 리드프레임의 변경없이 서로 대체하여 사용할 수 있도록 함으로써, 제조 효율을 높이고, 또한 본딩 와이어(bonding wire)의 길이를 감소시켜 품질 불량의 발생을 방지하며, 아울러 본딩 와이어의 사용량도 감소시켜 제조 원가의 감소를 기대할 수 있는 반도체 칩 패키지에 관한 것이다.

Description

내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지{semiconductor chip package comprising semiconductor chip on inner lead)}
본 발명은 반도체 칩 패키지에 관한 것으로서, 상세하게는 반도체 칩을 내부리드의 상부에 부착하도록 구성한 반도체 칩 패키지에 관한 것이다.
최근 여러 분야에서 사용되고 있는 각종 전자기기들이 소형경량화 및 고성능화 되고 있으며 그 종류도 다양해짐에 따라, 그에 사용되는 반도체 칩 패키지도 이런 추세에 대응하여 점차 소형경량화, 고성능화 및 다품종화 되어가고 있다. 이렇게 다양해진 반도체 칩 패키지의 제조에 있어서, 종래에는 반도체 칩 패키지의 각 종류에 대응한 각각의 다른 리드프레임(lead frame)이 필요했으며, 이러한 점 때문에 각 반도체 칩 패키지를 개발할 때에는 그것에 적당한 새로운 리드프레임도 같이 개발해야 했을 뿐만 아니라, 각 반도체 칩 패키지에 사용되는 리드프레임을 서로 대체하여 사용할 수 없었으므로 제품 생산에 대한 효율성의 향상을 기대할 수 없었다. 그리고, 다이패드에 반도체 칩을 부착하는 종래의 반도체 칩 패키지 방식에서는 반도체 칩과 내부리드 사이에 다이패드의 사용으로 인한 소정의 간격이 존재했기 때문에 와이어 본딩(wire bonding)에 사용되는 본딩 와이어의 길이가 길어지게 되고, 따라서 본딩 와이어 사용량 증가에 따른 제조 원가의 상승과 와이어 스위핑(wire sweeping), 와이어 새깅(wire sagging) 등의 품질 불량 문제 등이 유발될 수 있었다.
이하 도면을 참조하여 종래기술에 따른 반도체 칩 패키지에 대해 계속 설명한다.
도 1은 종래기술에 따른 반도체 칩 패키지의 일례를 보여주는 사시도이고, 도 2는 도 1의 A-A′선에 따른 평면 단면도이며, 도 3은 도 1의 B-B′선에 따른 측면 단면도이다.
각 도에서 나타낸 것처럼, 종래기술에 따른 반도체 칩 패키지(100)는 활성면에 다수의 본딩패드(104)들이 형성된 반도체 칩(102)이 폴리이미드(polyimide)와 같은 절연성 접착수단(110)을 통해 다이패드(116) 상에 부착되고, 다이패드(116)의 모서리에는 타이바(118)가 일체화되어 형성되며, 반도체 칩(102) 상의 본딩패드 (104)들과 내부리드(106)들은 본딩 와이어(112)들에 의해 전기적으로 연결되어 있다. 또한, 내부리드(106)들과 일체화되어 형성되는 외부리드(108)들은 에폭시 수지(epoxy resin)와 같은 재료로 형성된 패키지 몸체(114)의 외부로 돌출되어 있는 구조를 하고 있다. 이러한 구조에서는 반도체 칩에 맞게 제조된 리드프레임을 사용할 수 밖에 없기 때문에 다른 크기의 반도체 칩을 이용한 반도체 칩 패키지을 제조하기 위해서는 그 반도체 칩에 맞는 새로운 리드프레임을 개발, 제조해야 한다. 그리고, 반도체 칩이 다이패드 상에 부착되어 있는 구조에서는 다이패드와 내부리드들과의 사이에 소정의 간격이 존재하게 되고, 그 간격을 거쳐 와이어 본딩이 이루어지기 때문에 본딩 와이어의 사용량도 많아지게 된다. 이러한 점은 반도체 칩 패키지의 제조 원가를 상승시키는 원인이 될 뿐만 아니라 본딩 와이어의 길이 증가로 인한 와이어 새깅, 와이어 스위핑 등의 품질 불량 문제를 유발할 수 있다.
따라서, 본 발명은 다양한 크기의 반도체 칩을 사용하는 것이 가능하며, 또한 반도체 칩과 내부리드들 사이에 존재하는 소정의 간격을 제거하여 사용되는 본딩 와이어의 길이를 줄이고 아울러 그 사용량도 감소시킬 수 있는 반도체 칩 패키지의 제공을 그 목적으로 한다.
도 1은 종래기술에 따른 반도체 칩 패키지의 일례를 보여주는 사시도,
도 2는 도 1의 A-A′선에 따른 평면 단면도,
도 3은 도 1의 B-B′선에 따른 측면 단면도,
도 4는 본 발명에 따른 반도체 칩 패키지의 구조를 보여주는 평면 단면도,
도 5는 본 발명에 따른 반도체 칩 패키지의 구조를 보여주는 측면 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
100, 200 : 반도체 칩 패키지
102, 202 : 반도체 칩
104, 204 : 본딩패드(bonding pad)
106, 206 : 내부리드(inner lead)
108, 208 : 외부리드(outer lead)
110, 210 : 절연성 접착수단
112, 212 : 본딩 와이어(bonding wire)
114, 214 : 패키지 몸체(package body)
116 : 다이패드(die pad)
118 : 타이바(tie bar)
이러한 목적을 이루기 위하여, 본 발명은 활성면에 다수의 본딩패드들이 형성된 반도체 칩, 반도체 칩이 부착될 리드프레임 상의 중심 방향으로 끝단이 길게 연장되어 가공되고 그 끝단으로부터 소정의 부분까지 반도체 칩의 비활성면이 부착되며 대응하는 본딩패드들과 전기적으로 연결되는 내부리드들, 본딩패드들과 내부리드들을 전기적으로 접속시켜주는 본딩 와이어들, 내부리드들과 반도체 칩 사이에 게재되어 서로 부착시켜주는 절연성 접착수단, 외부로 돌출되어 있으며 내부리드들과 일체화되어 형성되는 외부리드들, 그리고 반도체 칩, 내부리드들, 절연성 접착수단 및 본딩 와이어들을 봉지하는 패키지 몸체를 포함하는 것을 특징으로 하는 반도체 칩 패키지를 제공한다. 이는 반도체 칩을 다이패드에 부착시키는 대신 리드프레임의 중심 방향으로 내부리드들의 끝단을 길게 가공한 후 그 내부리드들 상부에 반도체 칩을 부착시키는 구조를 나타낸다.
이하 도면을 참조하여 본 발명에 따른 반도체 칩 패키지를 상세히 설명한다.
도 4는 본 발명에 따른 반도체 칩 패키지의 구조를 보여주는 평면 단면도이고, 도 5는 본 발명에 따른 반도체 칩 패키지의 구조를 보여주는 측면 단면도이다.
도 4 및 도 5에 나타낸 것처럼, 본 발명에 따른 반도체 칩 패키지(200)는 활성면에 다수의 본딩패드(204)가 형성된 반도체 칩(202)을 끝단이 리드프레임 상의 반도체 칩(202)이 부착될 중심 방향으로 길게 연장하여 가공된 내부리드(206)들의 상부에 절연성 접착수단(210)을 통하여 부착된다. 반도체 칩(202)이 내부리드 (206)들의 상부에 위치하게 되므로, 반도체 칩 패키지의 제조에 있어서 내부리드(206)의 길이 중 허용되는 범위 내의 크기를 갖는 반도체 칩(202)은 동일한 리드프레임에서 그 사용이 가능해지며, 또한 내부리드(206)들과 반도체 칩(202) 사이에 소정의 간격이 존재하지 않기 때문에 사용되는 본딩 와이어(212)의 길이를 줄일 수 있고, 따라서, 그 사용량의 감소와 와이어 스위핑, 와이어 새깅 등과 같은 품질 불량 문제의 발생을 방지할 수 있다.
본 발명은 앞서 설명한 구성예에만 그 적용이 한정되지 않으며, 내부리드를 반도체 칩이 부착될 리드프레임 상의 중심 방향으로 길게 연장하여 가공하고 그 상부에 반도체 칩을 부착시키는 구조를 갖는 것이면 그 형태에 무관하게 적용이 가능하다.
따라서, 본 발명에 따른 반도체 칩 패키지의 구조에 의하면, 반도체 칩을 다이패드에 부착시키는 대신 반도체 칩이 부착될 리드프레임 상의 중심 방향으로 끝단이 길게 연장 가공된 내부리드들의 상부에 부착시키게 되므로, 부착되는 반도체 칩의 크기를 내부리드의 길이 범위 내에서 자유롭게 변경할 수 있고, 또한 반도체칩과 내부리드들의 전기적 연결에 사용되는 본딩 와이어의 길이를 줄일 수 있음으로 해서, 반도체 칩 패키지의 제조에 사용되는 자재의 대체성을 높게 하고, 제조 원가를 절감시킬 수 있으며, 품질 불량 문제의 발생을 억제하는 것이 가능하다.

Claims (1)

  1. 활성면에 다수의 본딩패드(bonding pad)들이 형성된 반도체 칩(semiconductor chip);
    상기 반도체 칩이 부착될 리드프레임(lead frame) 상의 중심 방향으로 끝단이 길게 연장되어 가공되고, 상기 끝단으로부터 소정의 부분까지 상기 반도체 칩의 비활성면이 부착되며, 대응하는 상기 본딩패드들과 전기적으로 연결되는 내부리드 (inner lead)들;
    상기 본딩패드들과 상기 내부리드들을 전기적으로 접속시켜주는 본딩 와이어(bonding wire)들;
    상기 내부리드들과 상기 반도체 칩 사이에 게재되어 서로 부착시켜주는 절연성 접착수단;
    외부로 돌출되어 있으며 상기 내부리드들과 일체화되어 형성되는 외부리드(outer lead)들; 그리고
    상기 반도체 칩, 상기 내부리드들, 상기 절연성 접착수단 및 상기 본딩 와이어들을 봉지하는 패키지 몸체(package body);
    를 포함하는 것을 특징으로 하는 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지(semiconductor chip package).
KR1020010072350A 2001-11-20 2001-11-20 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지 KR20030041530A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010072350A KR20030041530A (ko) 2001-11-20 2001-11-20 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010072350A KR20030041530A (ko) 2001-11-20 2001-11-20 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지

Publications (1)

Publication Number Publication Date
KR20030041530A true KR20030041530A (ko) 2003-05-27

Family

ID=29570414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010072350A KR20030041530A (ko) 2001-11-20 2001-11-20 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR20030041530A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994158B2 (en) 2011-01-11 2015-03-31 Samsung Electronics Co., Ltd. Semiconductor packages having lead frames

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994158B2 (en) 2011-01-11 2015-03-31 Samsung Electronics Co., Ltd. Semiconductor packages having lead frames

Similar Documents

Publication Publication Date Title
US7247944B2 (en) Connector assembly
KR20010037247A (ko) 반도체패키지
WO2004004005A1 (ja) 半導体装置およびその製造方法
US20080079124A1 (en) Interdigitated leadfingers
US8445998B1 (en) Leadframe structures for semiconductor packages
JP5404083B2 (ja) 半導体装置
US9786583B2 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
KR20010037254A (ko) 반도체패키지
JP4252563B2 (ja) 半導体装置
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR20030041530A (ko) 내부리드의 상부에 반도체 칩을 구성한 반도체 칩 패키지
JP2002110889A (ja) 半導体装置及びその製造方法
US7199477B1 (en) Multi-tiered lead package for an integrated circuit
KR950000516B1 (ko) 반도체 조립장치
KR200169520Y1 (ko) 반도체 패키지의 리드프레임
JPH0366150A (ja) 半導体集積回路装置
JP2005150294A (ja) 半導体装置およびその製造方法
JP2010278308A (ja) 半導体装置およびその製造方法
JP2013021052A (ja) 半導体装置及び半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JP2004179300A (ja) 半導体装置およびその製造方法
JPH0758268A (ja) 半導体装置及びリードフレーム
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임
KR19990001876U (ko) 반도체 패캐이지
KR20010045583A (ko) 칩사이즈 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid