JP2010040955A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010040955A
JP2010040955A JP2008205038A JP2008205038A JP2010040955A JP 2010040955 A JP2010040955 A JP 2010040955A JP 2008205038 A JP2008205038 A JP 2008205038A JP 2008205038 A JP2008205038 A JP 2008205038A JP 2010040955 A JP2010040955 A JP 2010040955A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
wire
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008205038A
Other languages
English (en)
Other versions
JP5205173B2 (ja
JP2010040955A5 (ja
Inventor
Hiroshi Kuroda
宏 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008205038A priority Critical patent/JP5205173B2/ja
Publication of JP2010040955A publication Critical patent/JP2010040955A/ja
Publication of JP2010040955A5 publication Critical patent/JP2010040955A5/ja
Application granted granted Critical
Publication of JP5205173B2 publication Critical patent/JP5205173B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置における半導体チップとのワイヤショートを防止する。
【解決手段】上段の第2半導体チップ2の端部と下段の第1半導体チップ1の端部との距離が第1半導体チップ1の端部と配線基板7のボンディングリード7cとの距離よりも長くなるように、第2半導体チップ2が第1半導体チップ1上に搭載され、かつ第2半導体チップ2と接続する複数の第2ワイヤ3bが逆ボンディング方式により形成されていることで、第1半導体チップ1の外側で第2ワイヤ3bを急峻に立ち上がらせて接続することができるため、第1半導体チップ1の端部と第2ワイヤ3bの間にクリアランスを大きく設けることができ、下段側の第1半導体チップ1と第2ワイヤ3bのショートを防止できる。
【選択図】図3

Description

本発明は、半導体装置及びその製造技術に関し、特に、積層された複数の半導体チップを有するマルチチップモジュールに関する。
チップ積層型の半導体装置において、パッケージ基板のアドレス端子に対応したボンディングリードに接続されるボンディングパッドとデータ端子に対応したボンディングリードに接続されるボンディングパッドとが4つの辺のうちの2つの辺に振り分けて配置された半導体チップとメモリチップとを積層する技術がある(例えば、特許文献1参照)。
特開2004−71838号公報
近年、半導体装置の高集積化に伴い、複数の半導体チップを1つの半導体装置(パッケージ)に混載する傾向にある。また、半導体装置の小型化の要求もあり、この要求に対応するために、前記特許文献1に示すように、基板(配線基板)上に複数の半導体チップを積層することが有効とされている。
今回、本願発明者は、基板上に複数の半導体チップが積層され、かつ複数のワイヤを介して半導体チップのパッドと基板の電極が電気的に接続される構成の半導体装置について検討した。
そして、チップ積層型の半導体装置において更なる小型化が進んだ際、上段側の半導体チップのパッドに接続されたワイヤが、下段の半導体チップの端部に接触する問題を発見した。この問題について本願発明者が検討した結果、以下のことがわかった。
まず、半導体装置の小型化が進むと、基板の外形寸法が小さくなる。
そのため、下段側の半導体チップの端部と基板の表面の周縁部に形成されたボンディングリードとの距離が短くなる。
一方、半導体チップの高機能化に伴い、半導体チップの外形寸法もシュリンクする傾向にある。そのため、複数の半導体チップのそれぞれの外形寸法に、極端な差が生じてきている。
今回、本願発明者が検討した半導体チップは、上段側の半導体チップの外形寸法が下段側の半導体チップの外形寸法に比べ小さい場合である。このような状態で、上段側の半導体チップのパッドにワイヤの一端部を形成してから、このパッドに対応する基板のボンディングリードにワイヤの他端部を接続する、所謂、正ボンディング方式を適用した場合、図36の比較例の半導体装置15に示すように、ワイヤ3の一部が下段側の半導体チップ13の端部(角部)と接触することがわかった。
なお、前記特許文献1では、半導体装置の外形寸法がシュリンクされた場合に生じる問題(ワイヤがチップに接触する問題)の具体的な対応策については、記載が無い。
本発明の目的は、半導体装置における半導体チップとのワイヤショートを防止することができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の小型化を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の低コスト化を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、複数のボンディングリードが形成された基板と、基板の複数のボンディングリードの内側に位置するように基板の表面上に搭載された第1半導体チップと、第1半導体チップの複数の第1パッドの内側に位置するように第1半導体チップ上に搭載された第2半導体チップとを含むものである。さらに、本発明は、第1半導体チップの複数の第1パッドと基板の複数のボンディングリードとを電気的に接続する複数の第1接続手段と、第2半導体チップの複数の第2パッドと基板の複数のボンディングリードとを電気的に接続する複数の第2接続手段と、第1半導体チップ、第2半導体チップ、複数の第1接続手段及び第2接続手段を封止する封止体と、基板の裏面に設けられた複数の外部端子とを含むものである。さらに、本発明は、第2半導体チップの端部と第1半導体チップの端部との距離が第1半導体チップの端部と基板のボンディングリードとの距離よりも長くなるように、第2半導体チップが第1半導体チップの第1主面上に搭載され、第2接続手段はワイヤであり、第2ボンディングリード上におけるワイヤと基板の表面との成す角度は、第2半導体チップの第2パッド上におけるワイヤと第2半導体チップの第2主面との成す角度より大きいものである。
また、本発明は、(a)複数のボンディングリードが形成された基板を準備する工程;(b)複数の第1パッドが形成された第1半導体チップを、基板の複数のボンディングリードの内側に位置するように基板の表面上に搭載する工程;(c)第1半導体チップの外形寸法よりも小さい第2主面を有する第2半導体チップを、第1半導体チップの複数の第1パッドの内側に位置するように第1半導体チップ上に搭載する工程;を含むものである。さらに、本発明は、(d)第1半導体チップの複数の第1パッドと基板の複数のボンディングリードとを複数の第1接続手段を介してそれぞれ電気的に接続する工程;(e)第2半導体チップの複数の第2パッドと基板の複数のボンディングリードとを複数の第2接続手段を介してそれぞれ電気的に接続する工程;を含むものである。さらに、本発明は、(f)第1半導体チップ、第2半導体チップ、複数の第1接続手段及び複数の第2接続手段を樹脂で封止する工程;(g)基板の裏面に複数の外部端子を形成する工程;を含み、第2半導体チップは、第2半導体チップの端部と第1半導体チップの端部との距離が第1半導体チップの端部と基板のボンディングリードとの距離よりも長くなるように第1半導体チップの第1主面上に搭載されているものである。さらに、本発明は、第2接続手段はワイヤであり、前記(e)工程では、基板のボンディングリードにワイヤの一端部を接続した後、ワイヤの一端部とは反対側の他端部を第2半導体チップの第2パッドに接続するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
上段側の第2半導体チップの端部と下段側の第1半導体チップの端部との距離が第1半導体チップの端部と基板のボンディングリードとの距離よりも長くなるように、第2半導体チップが第1半導体チップ上に搭載され、かつ第2半導体チップと接続する複数の第2ワイヤが逆ボンディング方式により形成されていることで、下段側の第1半導体チップの端部と第2ワイヤの間にクリアランスを大きく設けることができる。これにより、下段側の半導体チップとワイヤのショートを防止することができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は本発明の実施の形態1の半導体装置の構造の一例を封止体を透過して示す平面図、図2は図1のA−A線に沿って切断した構造の一例を示す断面図、図3は図1のB−B線に沿って切断した構造の一例を示す断面図である。
図1〜図3に示す本実施の形態1の半導体装置は、配線を有した基板である配線基板7上に複数の半導体チップが積層された(積み重ねられた)半導体パッケージであり、本実施の形態1では、前記半導体装置の一例として、配線基板7上に2つの半導体チップが積層されたマルチチップモジュール8を取り上げて説明する。
マルチチップモジュール8において、積層される一方の半導体チップは、例えば、RF−IC(Integrated Circuit)であり、他方の半導体チップは、SecureICである。この場合、それぞれの半導体チップを制御する信号は、マルチチップモジュール8と電気的に接続される外部機器から発信される。
マルチチップモジュール8の詳細構成について説明すると、配線基板7は、表面(主面、チップ搭載面)7aと、表面7aと反対側の裏面7bを有している。表面7aと裏面7bのそれぞれの平面形状は、一対の辺(第1辺)と、この辺(第1辺)と交差する一対の辺(第2辺)を有する四角形から成り、表面7aの各辺に沿って(周縁部に)複数のボンディングリード(電極)7cが形成されている。また、複数のボンディングリード7cは、積層される一方の半導体チップ(下段側の半導体チップ1)と電気的に接続される第1ボンディングリードと、他方の半導体チップ(上段側の半導体チップ2)と電気的に接続される第2ボンディングリードとを有している。
また、配線基板7の表面7a上には、配線基板7の複数のボンディングリード7cの内側に位置するように第1半導体チップ1が接着剤6を介してフェイスアップ実装されている。尚、この接着剤6は、フィルム状の接着材である。また、フェイスアップ実装とは、半導体チップ(第1半導体チップ1)の裏面(第1裏面1b)が配線基板7の表面7aと対向するように、半導体チップを配線基板7上に搭載することである。
なお、図1に示すように、下段チップ(1段目チップ)である第1半導体チップ1の平面形状は、一対の辺(第5辺)と、この辺(第5辺)と交差する一対の辺(第6辺)とを有する四角形から成り、第5辺は配線基板7の第1辺と並んでおり、第6辺は配線基板7の第2辺と並んでいる。そして、四角形の第1主面1aには、一対の辺(第6辺)のそれぞれに沿ってのみ複数の第1パッド(第1電極パッド)1cが形成されている。また、本実施の形態1のマルチチップモジュール8では、この辺(第6辺)と交差する一対の辺(第5辺)側には第1パッド1cは形成されていない。
また、第1半導体チップ1上には第2半導体チップ2が接着剤6を介して積層されている。尚、この接着剤6は、フィルム状の接着材である。また、第1半導体チップ1の第1主面1a上に、複数の第1パッド1cの内側に位置するように、第1半導体チップ1の外形寸法よりも小さい第2主面2aを有した第2半導体チップ2が接着剤6を介してフェイスアップ実装されている。すなわち、上段側の半導体チップ(第2半導体チップ2)の裏面(第2裏面2b)が下段側の半導体チップ(第1半導体チップ1)の主面(第1主面1a)と対向するように、下段の半導体チップ上に搭載されている。
なお、上段チップ(2段目チップ)である第2半導体チップ2の平面形状は、一対の辺(第3辺)と、この辺(第3辺)と交差する一対の辺(第4辺)とを有する四角形から成り、第3辺は配線基板7の第1辺と並んでおり、第4辺は配線基板7の第2辺と並んでいる。そして、四角形の第2主面2aには、各辺(第3辺及び第4辺)に沿って複数の第2パッド(第2電極パッド)2cが周縁部に形成されている。
また、第1半導体チップ1の複数の第1パッド1cとこれらに対応する配線基板7の複数のボンディングリード(第1ボンディングリード)7cとがそれぞれ複数の第1接続手段(第1ワイヤ)3aによって電気的に接続されており、さらに第2半導体チップ2の複数の第2パッド2cとこれらに対応する配線基板7の複数のボンディングリード(第2ボンディングリード)7cとがそれぞれ複数の第2接続手段(第2ワイヤ)3bによって電気的に接続されている。尚、本実施の形態1における第1及び第2接続手段のそれぞれはワイヤであり、例えば金(Au)から成る。
また、図2及び図3に示すように配線基板7の表面7a上には、第1半導体チップ1、第2半導体チップ2、複数の第1接続手段3a及び複数の第2接続手段3bを封止する封止体4が形成されている。この封止体4は、図27に示すモールドレジン(樹脂)10から成るものである。また、図2に示すように、第1パッド1c及び第2パッド2c上には、金バンプ3cが形成されている。これは、ワイヤボンディング工程において、ワイヤの一端部を放電させることで形成されたボール状の金バンプ3cであり、ワイヤとパッド(第1パッド1c、第2パッド2c)との接続性を向上させるためである。また、図3に示すように、後に説明する逆ボンディング方式を適用する場合は、配線基板7のボンディングリード7c上だけでなく、半導体チップのパッド上にも金バンプ3cを形成している。この理由については、後ほど説明する。
また、配線基板7の裏面7bには、マルチチップモジュール8の複数の外部端子である半田ボール5が格子状に配置されて設けられている。
なお、図1に示すように本実施の形態1のマルチチップモジュール8では、第2半導体チップ2は、第2半導体チップ2の端部(端面、側面)と第1半導体チップ1の端部(端面、側面)との距離(L1,L2)が第1半導体チップ1の端部(端面、側面)と配線基板7のボンディングリード7cの端部との距離(M1,M2)よりもそれぞれ長くなるように、第1半導体チップ1の第1主面1a上に搭載されている(L1>M1,L2>M2)。尚、本実施の形態におけるL1の距離は約0.5mm、L2の距離は約0.6mm、M1の距離は約0.1mm、M2の距離は約0.3mmであり、L1及びL2のそれぞれは、何れもM1及びM2の距離よりも長い。また、図1に示すように、下段チップ(1段目チップ)の半導体チップ1の平面形状は長方形である。そのため、第1半導体チップ1の第5辺と配線基板7の第1辺に沿って形成されたボンディングリード7cの端部との距離(M1)は、第1半導体チップ1の第6辺と配線基板7の第2辺に沿って形成されたボンディングリード7cの端部との距離(M2)よりも短い。
すなわち、マルチチップモジュール8は、その小型化によって配線基板7の外形寸法が小さいものであり、その結果、下段側の第1半導体チップ1の端部とその外側に配置された配線基板7のボンディングリード7cとの距離が短く設定されたものであり、さらに、上段側の第2半導体チップ2の外形寸法が下段側の第1半導体チップ1の外形寸法に比べて小さい構造のものである。
このような構造のマルチチップモジュール8において、第2半導体チップ2の複数の第2パッド2cとこれらに対応する配線基板7の複数のボンディングリード7cとを電気的に接続する複数の第2接続手段(ワイヤ)3bが、部分的に逆ボンディング方式によって形成されている。ここで、逆ボンディング方式とは、配線基板のボンディングリードにワイヤの一端部を接続した後、ワイヤの一端部とは反対側の他端部を半導体チップのパッドに接続することである。
すなわち、マルチチップモジュール8の組み立てのワイヤボンディング工程において、上段側の第2半導体チップ2の複数の第2パッド2cと、これらに対応する配線基板7の複数のボンディングリード7cをワイヤボンディングする際に、まず、配線基板7のボンディングリード7cに第2ワイヤ3bの一端部を接続し、その後、第2ワイヤ3bの一端部とは反対側の他端部を第2半導体チップ2の第2パッド2cに接続するものである。このとき、半導体チップ(第2半導体チップ2)のパッド(第2パッド2c)上には、金(Au)から成るバンプ3cが形成されている。これにより、ワイヤとパッドとの接続性を向上することができる。また、ワイヤの一部が半導体チップの主面と接触するのを抑制できる。
ここで、図28と図29を用いて、正ボンディングを行った時と逆ボンディングを行った時のそれぞれのワイヤ形状の特徴について説明する。図28は正ボンディングを行った後のワイヤ3の形状の一例を示すものであり、一方、図29は逆ボンディングを行った後のワイヤ3の形状の一例を示すものである。
図28に示すように、正ボンディングでは1st側が半導体チップ13のパッド13bであり、2nd側が配線基板7のボンディングリード7cとなる。その際、まず、ワイヤ3の一端部を半導体チップ13のパッド13bに接続し、接続後、ワイヤ3を略直上に引き上げ、所定の高さでワイヤ3を略水平に引き出した後、2nd側として配線基板7のボンディングリード7cに向けてワイヤ3を斜めに打ち降ろしてボンディングリード7cにワイヤ3の他端部を接続する。したがって、正ボンディングでは、半導体チップ13のパッド13b上におけるワイヤ3と半導体チップ13の主面13aとの成す角度(θ1)は、略直角であり、配線基板7のボンディングリード7c上におけるワイヤ3と配線基板7の表面7aとの成す角度(θ2)より大きくなる(θ1>θ2)。
一方、図29に示す逆ボンディングでは、1st側が配線基板7のボンディングリード7cであり、2nd側が半導体チップ13のパッド13bとなる。その際、まず、ワイヤ3の一端部を配線基板7のボンディングリード7cに接続し、接続後、ワイヤ3を略直上に引き上げ、所定の高さでワイヤ3を略水平に引き出した後、2nd側として半導体チップ13のパッド13bに向けてワイヤ3を引き出してパッド13b上の金バンプ3cにワイヤ3の他端部を接続する。したがって、逆ボンディングでは、配線基板7のボンディングリード7c上におけるワイヤ3と配線基板7の表面7aとの成す角度(θ4)は、略直角(急峻な角度)であり、半導体チップ13のパッド13b上におけるワイヤ3と半導体チップ13の主面13aとの成す角度(θ3)より大きくなる(θ4>θ3)。
また、別の言い方をすると、正ボンディング(図28)と逆ボンディング(図29)のそれぞれの1st側において、1stボンド点から最も近いワイヤ3の折り曲げ点3dまでの距離は、正ボンディングよりも逆ボンディングの方が長い。
以上のように本実施の形態1のマルチチップモジュール8では、図3に示すように、配線基板7のボンディングリード7cからワイヤ3を略直上(急峻)に引き上げる逆ボンディングを採用することで、下段側の第1半導体チップ1の端部とその外側に配置された配線基板7のボンディングリード7cとの距離が短く設定された構造であっても、ワイヤボンディングを行うことが可能になる。
すなわち、本実施の形態1の図1及び図3に示すように、第2半導体チップ2(上段)の端部と第1半導体チップ1(下段)の端部との距離(L1、L2)が第1半導体チップ1の端部と配線基板7のボンディングリード7cとの距離(M1,M2)よりも長い構造では、上段側の半導体チップ(第2半導体チップ2)のパッド(第2パッド2c)と配線基板7のボンディングリード(第2ボンディングリード)7cとを電気的に接続するワイヤを、逆ボンディング方式により形成することが好ましい。
この結果、下段側の第1半導体チップ1の端部と第2ワイヤ3bとの間にクリアランスを大きく設けることができ、下段側の第1半導体チップ1とワイヤ3のショートを防止することができる。
また、配線基板7のボンディングリード7cに対して第2ワイヤ3bを逆ボンディングすることで、下段の第1半導体チップ1と配線基板7の端部との隙間が狭くても上段の第2半導体チップ2とボンディングリード7cを第2ワイヤ3bで接続することができ、したがって、配線基板7の小型化を図ることができる。その結果、マルチチップモジュール8の小型化を図ることができる。
なお、本実施の形態1のマルチチップモジュール8では、図1〜図3に示すように、第2半導体チップ2の第2パッド2cと配線基板7のボンディングリード7cとを接続する複数の第2ワイヤ3bにおいて、逆ボンディングと正ボンディングの両者が適用されている。
すなわち、複数の第2ワイヤ3bは、複数の第2ワイヤ3bそれぞれのボンディングリード7c上における第2ワイヤ3bと配線基板7の表面7aとの成す角度が、複数の第2ワイヤ3bそれぞれの第2半導体チップ2の第2パッド2c上における第2ワイヤ3bと第2半導体チップ2の第2主面2aとの成す角度より大きいワイヤ(第2逆ボンディングワイヤ)と、複数の第2ワイヤ3bそれぞれのボンディングリード7c上における第2ワイヤ3bと配線基板7の表面7aとの成す角度が、複数の第2ワイヤ3bそれぞれの第2半導体チップ2の第2パッド2c上における第2ワイヤ3bと第2半導体チップ2の第2主面2aとの成す角度より小さいワイヤ(第2正ボンディングワイヤ)3とを含んでいる。
一方、配線基板7の表面7aに形成されたボンディングリード(第1ボンディングリード、第2ボンディングリード)は、各辺(第1辺、第2辺)に沿って形成されているが、逆ボンディング方式により形成されたワイヤ(第1逆ボンディングワイヤ、第2逆ボンディングワイヤ)と接続されるボンディングリードは配線基板7の第1辺に沿って形成され、正ボンディング方式により形成されたワイヤ(第1正ボンディングワイヤ、第2正ボンディングワイヤ)と接続されるボンディングリードは配線基板7の第2辺に沿って形成されている。
つまり、本実施の形態1のマルチチップモジュール8では、対向する1組の2辺に対応して逆ボンディングまたは正ボンディングが使い分けされている。例えば、図1に示すマルチチップモジュール8では、その上下方向(B−B断面の方向)の対向する2辺(第1辺)に、図3に示すように逆ボンディングが適用されており、一方、左右方向(A−A断面の方向)の対向する2辺(第2辺)に、図2に示すように正ボンディングが適用されている。
これは、上記したように、第2半導体チップ2の端部と第1半導体チップ1の端部との距離が第1半導体チップ1の端部と配線基板7のボンディングリード7cの端部との距離よりも大きい場合には、逆ボンディング方式を適用することが好ましいが、逆ボンディング方式により形成されたワイヤ(第1逆ボンディングワイヤ、第2逆ボンディングワイヤ)は、正ボンディング方式により形成されたワイヤ(第1正ボンディングワイヤ、第2正ボンディングワイヤ)よりも、強度が低い。そのため、後の封止体を形成する工程において、樹脂の充填圧力により、逆ボンディング方式により形成されたワイヤは流されやすい。
そこで、本実施の形態では、第2半導体チップ2の第2パッド2cと接続されるワイヤは、全て逆ボンディング方式により形成せずに、第2半導体チップ2の第4辺に沿って形成された第2パッド2cと配線基板7の第2辺に沿って形成されたボンディングリード(第2ボンディングリード)7cは、正ボンディング方式により形成されたワイヤを介して電気的に接続している。
これは、下段の半導体チップ(第1半導体チップ1)の平面形状が長方形であるために、第1半導体チップ1の長辺側の端部(第6辺)と配線基板7の第2辺に沿って形成されたボンディングリードの端部との距離(M2)が、第1半導体チップ1の短辺側の端部(第5辺)と配線基板7の第1辺に沿って形成されたボンディングリードの端部との距離(M1)よりも大きく、正ボンディング方式を適用したとしても、第1半導体チップ1とワイヤ(第2正ボンディングワイヤ)との接触が起き難いためである。
また、下段の第1半導体チップ1の第1パッド1cと配線基板7のボンディングリード7cとを接続する複数の第1ワイヤ3aでは、複数の第1ワイヤ3aそれぞれのボンディングリード7c上における第1ワイヤ3aと配線基板7の表面7aとの成す角度が、複数の第1ワイヤ3aそれぞれの第1半導体チップ1の第1パッド1c上における第1ワイヤ3aと第1半導体チップ1の第1主面1aとの成す角度より小さくなっている。
すなわち、本実施の形態では、複数の第1ワイヤ3aが全て正ボンディングによってワイヤボンディングされている。その際、正ボンディングが行われるため、第1半導体チップ1の端部とボンディングリード7cとの距離が長い方(M2)の配線基板7の辺側のみにおいて第1ワイヤ3aが形成されている。つまり、図1に示す構造の左右方向(A−A断面の方向)の対向する2辺側のみにおいて、図2に示すように第1ワイヤ3aにより正ボンディングが行われている。
これにより、本実施の形態1のマルチチップモジュール8に形成された複数の第1ワイヤ3aは、全て正ボンディングを採用した接続となっている。
また、マルチチップモジュール8では、図2及び図3に示すように第2半導体チップ2の厚さは第1半導体チップ1の厚さより厚くなっている。すなわち、上段の第2半導体チップ2は、その厚さが下段の第1半導体チップ1よりも厚い。例えば、第2半導体チップ2の厚さが140μmであり、一方、第1半導体チップ1の厚さが90μmである。
このように上段に下段よりも厚い第2半導体チップ2を搭載することで、正ボンディングが行われている辺側のワイヤショート(第2ワイヤ3bと下段の第1半導体チップ1のワイヤショート)の発生を防止することができる。すなわち、正ボンディングが行われている辺側では、逆ボンディングが行われている辺側に比べて第2ワイヤ3bと下段の第1半導体チップ1との間に所定のクリアランスは確保されているが、マルチチップモジュール8の小型化やチップシュリンクにより大きなクリアランスは確保困難となっているため、上段の第2半導体チップ2を厚くして高い位置から第2ワイヤ3bを打ち降ろすことで、第2ワイヤ3bと下段の第1半導体チップ1とのクリアランスを確保している。
なお、より高い位置から第2ワイヤ3bを打ち降ろすという意味では、上段の第2半導体チップ2のチップ厚は厚くせずに第2ワイヤ3bの立ち上がり部分を高くすることも考えられるが、第2ワイヤ3bの立ち上がり部分を高くすると、樹脂モールド時のワイヤ流れの影響を受け易くなるため、第2ワイヤ3bの立ち上がり部分を高くすることは好ましくない。したがって、本実施の形態1のマルチチップモジュール8では、上段の第2半導体チップ2の厚さを下段の第1半導体チップ1の厚さより厚くしている。
また、マルチチップモジュール8では、配線基板7の四角形の表面7aの各辺の周縁部に沿って配置された複数のボンディングリード7cは、一列で配置されている。これは、下段の第1半導体チップ1の端部と配線基板7の端部との距離が短いため、ボンディングリード7cを複数列で配置することはスペース的に困難であり、したがって、複数のボンディングリード7cが一列に並んで配置されている。
また、マルチチップモジュール8では、第1半導体チップ1及び第2半導体チップ2が接着剤6によってダイボンディングされている。すなわち、第1半導体チップ1及び第2半導体チップ2のダイボンド材として、接着剤6が用いられている。これは、特に、下段の第1半導体チップ1の端部とボンディングリード7cとが近くに配置されているため、ダイボンド材としてペースト材を用いた際の第1半導体チップ1からのはみ出しによるペースト材の流れ出しを無くすためであり、したがって、ダイボンド材として接着剤6を用いることで、ダイボンド材の流れ出しによるボンディングリード7cへの付着を防ぐことができる。
なお、このことは、上段の第2半導体チップ2からのダイボンド材の流れ出しによる第1半導体チップ1の第1パッド1cへのダイボンド材の付着についても同様の効果を得ることができる。
次に、本実施の形態1の半導体装置(マルチチップモジュール8)の組み立て手順を、図4に示すプロセスフロー図に沿って説明する。図4は図1の半導体装置の製造方法の一例を示すプロセスフロー図、図5は図1の半導体装置に組み込まれる配線基板の構造の一例を示す平面図、図6は図5のA−A線に沿って切断した構造の一例を示す断面図、図7は図5のB−B線に沿って切断した構造の一例を示す断面図である。また、図8は図4に示す製造方法の第1ダイボンドにおける下段チップのダイボンディング状態の一例を示す平面図、図9は図8のA−A線に沿って切断した構造の一例を示す断面図、図10は図8のB−B線に沿って切断した構造の一例を示す断面図である。また、図11は図4に示す製造方法の第2ダイボンドにおける上段チップのダイボンディング状態の一例を示す平面図、図12は図11のA−A線に沿って切断した構造の一例を示す断面図、図13は図11のB−B線に沿って切断した構造の一例を示す断面図である。また、図14は図4に示す製造方法の第1ワイヤボンドにおける下段チップのワイヤボンディング状態の一例を示す平面図、図15は図14のA−A線に沿って切断した構造の一例を示す断面図、図16は図14のB−B線に沿って切断した構造の一例を示す断面図である。また、図17は図4に示す製造方法の第2ワイヤボンドにおける上段チップの正ボンディングのワイヤボンディング状態の一例を示す平面図、図18は図17のA−A線に沿って切断した構造の一例を示す断面図、図19は図17のB−B線に沿って切断した構造の一例を示す断面図である。また、図20は図4に示す製造方法の第2ワイヤボンドにおける上段チップの逆ボンディングのワイヤボンディング状態の一例を示す平面図、図21は図20のA−A線に沿って切断した構造の一例を示す断面図、図22は図20のB−B線に沿って切断した構造の一例を示す断面図である。また、図23は図4に示す製造方法における樹脂封止後の構造の一例を示す断面図、図24は図4に示す製造方法におけるボール付け後の構造の一例を示す断面図、図25は図4に示す製造方法における基板切断後の構造の一例を示す断面図、図26は図4に示す製造方法の樹脂封止工程における樹脂充填方向の一例を示す部分断面図、図27は図26の樹脂充填方向の一例を示す部分平面図である。
まず、図示しない半導体ウェハにバックグラインドを施して半導体ウェハを薄型化し、その後、ウェハ裏面にダイボンド材である接着剤6を貼り付ける。その後、半導体ウェハをダイシングして個々のチップを取得する。
その後、図4のステップS1に示す基板準備を行う。ここでは、図5、図6及び図7に示す配線基板7を準備する。すなわち、複数のボンディングリード7cが周縁部に形成された表面7a、及び表面7aと反対側の裏面7bを有する配線基板7を準備する。なお、複数のボンディングリード7cは、四角形の表面7aの周縁部に、各辺に沿って一列に並んで形成されており、したがって、各辺のボンディングリード7c列によって略四角形が形成されている。配線基板7の表面7aは、絶縁膜であるソルダレジスト膜7dによって覆われているが、各ボンディングリード7cは、ソルダレジスト膜7dの開口部7eに露出している。
その後、ステップS2に示す第1ダイボンドを行う。すなわち、図8、図9及び図10に示すように、下段の第1半導体チップ1のダイボンディングを行う。ここでは、複数の第1パッド1cが形成された第1主面1aを有する第1半導体チップ1を、配線基板7の略四角形に配置された複数のボンディングリード7cの内側に位置するように、配線基板7の表面7a上に搭載する。その際、図9に示すように第1半導体チップ1の裏面1bには予め接着剤6が貼り付けられており、配線基板7の表面7a上に第1半導体チップ1を配置した後、熱圧着によって第1半導体チップ1の裏面1bと配線基板7の表面7aとを接合する。なお、第1半導体チップ1の第1主面1aには、図1に示すように、その1組の対向する2辺の周縁部それぞれに、それぞれの辺に沿って複数の第1パッド1cが形成されている。
第1半導体チップ1の搭載により、図1中の配線基板7の上下方向(B−B断面の方向)の辺側における第1半導体チップ1の端部とボンディングリード7cとの距離(M1)は、図1中の配線基板7の左右方向(A−A断面の方向)の辺側における第1半導体チップ1の端部とボンディングリード7cとの距離(M2)より短くなっている(M1<M2)。
その後、ステップS3に示す第2ダイボンドを行う。すなわち、図11、図12及び図13に示すように、上段の第2半導体チップ2のダイボンディングを行う。ここでは、複数の第2パッド2cが形成され、かつ第1半導体チップ1の第1主面1aの外形寸法よりも小さい第2主面2aを有する第2半導体チップ2を、第1半導体チップ1の第1主面1aの対向する1組の辺それぞれに沿って設けられた複数の第1パッド1cの内側(間)に位置するように、第1半導体チップ1上に搭載する。このとき、第2半導体チップ2の主面(第2主面)2aにおける中心部を、第1半導体チップ1の主面(第1主面)1aにおける中心部からも第1半導体チップ1の一対の辺(第5辺)のうち、一方の辺側にずらして搭載している。これは、第2半導体チップ2の第2主面2aに形成(特に第4辺に沿って形成)された第2パッド2cの形成箇所が、配線基板7のボンディングリード(第2ボンディングリード)7cの形成箇所と一致していないためである。そのため、第2半導体チップ2の中心部をずらして積層しない場合、第1半導体チップ1の第6辺に沿って形成された第1パッド1cと配線基板7の第2辺に沿って形成された第1ボンディングリード7cとを電気的に接続するワイヤ(第1正ボンディングワイヤ)3と、第2半導体チップ2の第4辺に沿って形成された第2パッド2cと配線基板7の第2辺に沿って形成された第2ボンディングリード7cとを電気的に接続するワイヤ(第2正ボンディングワイヤ)3とが平面的に重なる部分が生じる。そして、後の封止体を形成する工程において、樹脂の充填圧力により流されたワイヤ同士が接触する恐れがある。そこで、本実施の形態では、第2半導体チップ2の主面(第2主面)2aにおける中心部を、第1半導体チップ1の主面(第1主面)1aにおける中心部から第1半導体チップ1の一対の辺(第5辺)のうち、一方の辺側にずらして搭載している。これにより、第2半導体チップ2と配線基板7と電気的に接続されるワイヤ3が、第1半導体チップ1と配線基板7とを電気的に接続するワイヤ3と、平面的に重ならなくなり、樹脂封止体を形成する工程において、ワイヤ同士が接触するのを抑制できる。また、図12に示すように第2半導体チップ2の裏面2bにも予め接着剤6が貼り付けられており、第1半導体チップ1の第1主面1a上に第2半導体チップ2を配置した後、熱圧着によって第2半導体チップ2の裏面2bと第1半導体チップ1の第1主面1aとを接合する。なお、第1半導体チップ1の第1主面1aには、対向する1組の2つの辺の周縁部それぞれに、それぞれの辺に沿って複数の第1パッド1cが形成されている。
第2半導体チップ2の搭載により、図1に示すように第2半導体チップ2の端部と第1半導体チップ1の端部との距離(L1,L2)が、第1半導体チップ1の端部と配線基板7のボンディングリード7cとの距離(M1,M2)よりもそれぞれ長くなっている(L1>M1,L2>M2)。
その後、ステップS4に示す第1ワイヤボンドを行う。すなわち、図14、図15及び図16に示すように、下段の第1半導体チップ1のワイヤボンディングを行う。ここでは、第1半導体チップ1の複数の第1パッド1cとこれらに対応する配線基板7の複数のボンディングリード7cとを、複数の第1ワイヤ3aを介してそれぞれ電気的に接続する。その際、まず、ワイヤ3の一端部を第1半導体チップ1の第1パッド1cに接続し、その後、ワイヤ3の他端部を配線基板7のボンディングリード7cに接続する正ボンディングを行う。つまり、本実施の形態1のマルチチップモジュール8では、下段の第1半導体チップ1については、対向する一方向(A−A断面の方向)の2辺のみに複数の第1パッド1cが設けられているため、この方向に対して、正ボンディングのみによってワイヤボンディングを行って第1パッド1cとボンディングリード7cとを接続する。
その後、ステップS5に示す第2ワイヤボンドを行う。すなわち、図17〜図22に示すように、上段の第2半導体チップ2のワイヤボンディングを行う。ここでは、第2半導体チップ2の複数の第2パッド2cとこれらに対応する配線基板7の複数のボンディングリード7cとを、複数の第2ワイヤ3bを介してそれぞれ電気的に接続する。その際、第2半導体チップ2においては、第2パッド2cが第2主面2aの4辺に沿って周縁部に形成されており、各辺ごとに正ボンディングと逆ボンディングとを使い分けてボンディングする。
そこで、第2半導体チップ2においては、下段の第1半導体チップ1で正ボンディングを行った対向する2辺と同じ側の対向する2辺に対しては、同様に正ボンディングを行い、これらの2辺と交差する方向の対向する2辺に対しては逆ボンディングを行う。
したがって、図17、図18及び図19に示すように、まず、第1半導体チップ1で正ボンディングを行った2辺と同じ側の2辺に対して正ボンディングを行い、その後、図20、図21及び図22に示すように、これらの2辺と交差する方向の対向する2辺に対して逆ボンディングを行う。その際、正ボンディングでは、まず、ワイヤ3の一端部を第2半導体チップ2の第2パッド2cに接続し、その後、ワイヤ3の他端部を配線基板7のボンディングリード7cに接続する。一方、逆ボンディングでは、まず、ワイヤ3の一端部を配線基板7のボンディングリード7cに接続し、その後、ワイヤ3の他端部を第2半導体チップ2の第2パッド2cに接続する。
なお、図22に示すように、逆ボンディングでワイヤ3の他端部が接続される第2半導体チップ2の第2パッド2cについては、逆ボンディング前にその第2パッド2c上にスタッドバンプと呼ばれる金バンプ3cを予め接続しておき、逆ボンディングの際にはワイヤ3の他端部をこの金バンプ3cに接続する。
その際、金バンプ3cの接続については、ステップS5の第2ワイヤボンド工程の最初の段階で、逆ボンディングが行われる全ての第2パッド2cに対して予めまとめて形成してもよいし、もしくは逆ボンディングが行われる個々の第2パッド2cに対して、それぞれの第2パッド2cに対する一連の逆ボンディング動作の中で形成してもよい。
第2ワイヤボンド終了後、ステップS6に示す樹脂封止を行う。すなわち、トランスファモールドによって図23に示す封止体4を形成し、配線基板7上の第1半導体チップ1、第2半導体チップ2、複数の第1ワイヤ3a及び複数の第2ワイヤ3bをモールドレジン(樹脂)10から成る封止体4で封止する。
なお、図36に示す比較例の半導体装置15のように、上段側の半導体チップ13の外形寸法が下段側の半導体チップ13の外形寸法に比べ小さく、かつ下段側の半導体チップ13の端部と配線基板7のボンディングリード7cとの距離が近く、さらに上段側の半導体チップ13のパッド13bとボンディングリード7cの距離が長い場合、チップとのワイヤショートが発生し易い。
このワイヤショートの対策として、単に、全てのワイヤ3を逆ボンディングにすることが考えられる。
しかしながら、図29に示すように、逆ボンディング方式により形成されるワイヤと半導体チップとの間隔(隙間)は、図28に示すように、正ボンディング方式により形成されるワイヤと半導体チップの端部との間隔(隙間)よりも大きくなる。これにより、逆ボンディング方式でワイヤを形成した場合、この隙間に流れ込む樹脂の量が多くなり、ワイヤ流れが正ボンディング方式で形成したワイヤよりも生じ易いことを本願発明者は見出した。
そこで、本実施の形態1のマルチチップモジュール8では、単に、全てのワイヤ3を逆ボンディングにするのではなく、図1〜図3に示すように逆ボンディングと正ボンディングの両者を採用するとともに、マルチチップモジュール8の組み立ての樹脂封止工程におけるモールド時のモールドレジン10を供給する方向(充填方向)を考慮している。
すなわち、図26及び図27に示すように、図4のステップS6の樹脂封止工程において、複数の第2ワイヤ3bのうち、一端部を配線基板7のボンディングリード7cに接続した後、他端部を第2半導体チップ2の第2パッド2cに接続するワイヤボンディングが行われるボンディングリード7c列に対応した配線基板7の辺側からモールド金型9のキャビティ9b内にモールドレジン(樹脂)10を充填する。つまり、配線基板7の4つの辺のうち、逆ボンディングが行われるボンディングリード7c列に対応した配線基板7の辺(一対の第1辺のうちの一方の辺)側からキャビティ9b内にモールドレジン10を充填する。
したがって、モールド金型9において、逆ボンディングが行われるボンディングリード7c列に対応した配線基板7の辺側に複数のゲート9cが設けられた構造となっており、これにより、レジン充填時には、図26及び図27に示す充填方向11にモールドレジン10を注入することができる。すなわち、モールド金型9を、逆ボンディングが行われるボンディングリード7c列に対応した配線基板7の辺側に複数のゲート9cが設けられた構造とすることで、複数の第2ワイヤ3bのうち、図27に示す逆ボンディングが行われた第2ワイヤ3bのワイヤリング方向14(図1に示すB−B断面と同方向)に沿ってモールドレジン10を図26のキャビティ9b内に注入することができる。
なお、モールド金型9は、封止体4を形成する凹部であるキャビティ9bを有した上型9aと、配線基板7を配置する金型面9eを有した下型9dと、モールドレジン10のキャビティ9bへの注入口を備えたゲート9cと、ゲート9cに連通してモールドレジン10を案内する流路であるランナ9gと、モールドレジン10をランナ9gに送り出すポット9fとを有している。
図26及び図27では、多数個取り用の配線基板7に対して樹脂モールドを行う場合を示している。つまり、図26に示すキャビティ9b内に配線基板7を配置した状態で、図27に示す配線基板7のモールドエリア7fに対して、逆ボンディングが行われたボンディングリード7c列に対応した配線基板7の辺側に設けられた複数のゲート9cから、逆ボンディングが行われた第2ワイヤ3bのワイヤリング方向14に沿うような充填方向11となるようにモールドレジン10を注入している。
このように逆ボンディングが行われるボンディングリード7c列に対応した配線基板7の辺側からモールドレジン10を充填することで、第2ワイヤ3bと下段の第1半導体チップ1のワイヤショートを低減することができるとともに、樹脂モールド時の逆ボンディングが行われた第2ワイヤ3bへのレジン抵抗を減らすことができるため、逆ボンディングが行われた第2ワイヤ3bのワイヤ流れを低減することができる。
レジン充填完了後、モールドレジン10を硬化させることで、図23に示す一括した封止体4を形成することができる。
次に、樹脂封止工程後、図4のステップS7に示すボール付けを行う。すなわち、図24に示すように、配線基板7の裏面7bに複数の外部端子である半田ボール5を形成する。
その後、ステップS8に示す基板切断(個片化)を行う。すなわち、図25に示すように、配線基板7と封止体4を切断して個片化を行い、マルチチップモジュール8の組み立て完了となる。
本実施の形態1のマルチチップモジュール8の組み立てにおいても、第2半導体チップ2(上段)の端部と第1半導体チップ1(下段)の端部との距離が第1半導体チップ1の端部と配線基板7のボンディングリード7cとの距離よりも長い場合に、第2半導体チップ2と接続する複数の第2ワイヤ3bを逆ボンディング方式とすることで、第1半導体チップ1の外側の狭い領域において第2ワイヤ3bを急峻に立ち上がらせることができる。
これにより、下段側の第1半導体チップ1の端部と第2ワイヤ3bとの間にクリアランスを大きく設けることができ、下段側の第1半導体チップ1とワイヤ3のショートを防止することができる。
(実施の形態2)
図30は本発明の実施の形態2の半導体装置の構造の一例を封止体を透過して示す平面図、図31は図30のA−A線に沿って切断した構造の一例を示す断面図、図32は図30のB−B線に沿って切断した構造の一例を示す断面図である。また、図33は図30に示す半導体装置の製造方法の第1ワイヤボンドにおける下段チップのワイヤボンディング状態の一例を示す平面図、図34は図33のA−A線に沿って切断した構造の一例を示す断面図、図35は図33のB−B線に沿って切断した構造の一例を示す断面図である。
本実施の形態2の半導体装置は、実施の形態1のマルチチップモジュール8と同様に、第1半導体チップ1と、主面2aが第1半導体チップ1より小さな第2半導体チップ2とが積層されたマルチチップモジュール12であり、正ボンディングと逆ボンディングの両者が採用されたものである。
図1に示す実施の形態1のマルチチップモジュール8では、第1半導体チップ1と接続される複数の第1ワイヤ3aが1つの方向(A−A断面の方向)のみに沿って形成されているのに対して、本実施の形態2のマルチチップモジュール12では、第1半導体チップ1と接続される複数の第1ワイヤ3aが交差する2つの方向(A−A断面の方向とB−B断面の方向)に沿って形成されている。
すなわち、下段の第1半導体チップ1においてその主面1aに形成された複数の電極である第1パッド1cが、主面1aの4辺のそれぞれの各周縁部に沿って設けられており、これらの第1パッド1cと、第1半導体チップ1の4辺それぞれに対応して設けられた配線基板7の複数のボンディングリード7cとが第1ワイヤ3aによって電気的に接続されている。つまり、下段の第1半導体チップ1と配線基板7のボンディングリード7cとを接続する複数の第1ワイヤ3aが、第1半導体チップ1の4辺それぞれに複数本形成されている。
その際、マルチチップモジュール12では、第1半導体チップ1の4辺それぞれに形成された第1ワイヤ3aのうち、図30のB−B断面の方向に沿って形成された複数の第1ワイヤ3aが、図32に示すように逆ボンディングによって形成され、一方、図30のA−A断面の方向に沿って形成された複数の第1ワイヤ3aが、図31に示すように正ボンディングによって形成されており、逆ボンディングと正ボンディングが各辺に対応して混在している。
言い換えると、複数の第1ワイヤ3aは、複数の第1ワイヤ3aそれぞれのボンディングリード7c上における第1ワイヤ3aと配線基板7の表面7aとの成す角度(θ2)が、複数の第1ワイヤ3aそれぞれの第1半導体チップ1の第1パッド1c上における第1ワイヤ3aと第1半導体チップ1の第1主面1aとの成す角度(θ1)より小さいワイヤ3(図28に示す正ボンディング)を含んでいる。加えて、複数の第1ワイヤ3aそれぞれのボンディングリード7c上における第1ワイヤ3aと配線基板7の表面7aとの成す角度(θ4)が、複数の第1ワイヤそれぞれの第1半導体チップ1の第1パッド1c上における第1ワイヤ3aと第1半導体チップ1の第1主面1aとの成す角度(θ3)より大きいワイヤ3(図29に示す逆ボンディング)とを含んでおり、正ボンディングと逆ボンディングの両者を含んでいる。
なお、上段の第2半導体チップ2と接続する複数の第2ワイヤ3bは、実施の形態1のマルチチップモジュール8と同様である。すなわち、第2ワイヤ3bについては、図30の上下方向(B−B断面の方向)の第2半導体チップ2の対向する2辺には、図32に示すように逆ボンディングが適用されており、一方、図30の左右方向(A−A断面の方向)の第2半導体チップ2の対向する2辺には、図31に示すように正ボンディングが適用されている。
したがって、本実施の形態2のマルチチップモジュール12においては、第1半導体チップ1及び第2半導体チップ2の両者とも、図30の上下方向(B−B断面の方向)の対向する2辺には、図32に示すように逆ボンディングが適用されており、一方、図30の左右方向(A−A断面の方向)の対向する2辺には、図31に示すように正ボンディングが適用されている。
このようにマルチチップモジュール12では、4辺それぞれにおいて上段側の第2ワイヤ3bと下段側の第1ワイヤ3aとが形成されている。
ところが、マルチチップモジュール12においては、マルチチップモジュール8と同様に、配線基板7の四角形の表面7aの各辺の周縁部に沿って配置された複数のボンディングリード7cは、一列で配置されている。これは、下段の第1半導体チップ1の端部と配線基板7の端部との距離が短いため、ボンディングリード7cを複数列で配置することはスペース的に困難であり、その結果、複数のボンディングリード7cを一列に配置せざるを得ない状況となっているためである。
したがって、マルチチップモジュール12では、上段側の複数の第2ワイヤ3bのそれぞれと下段側の複数の第1ワイヤ3aのそれぞれとを平面的に重ならないように形成する必要がある。
そこで本実施の形態2のマルチチップモジュール12には、上段側の複数の第2ワイヤ3bと下段側の複数の第1ワイヤ3aとが重ならないような手段が施されている。まず、図30に示すように、上段側の第2半導体チップ2の複数の第2パッド2cが、異なる複数種類のピッチで配置されている。
すなわち、第2半導体チップ2の複数の第2パッド2cのピッチが、例えば、第1ピッチ(P1)と第1ピッチよりは広い第2ピッチ(P2)等のように複数種類設定されており、広い第2ピッチ(P2)の間に第1ワイヤ3aを配置しており、これによって、上段側の複数の第2ワイヤ3bと下段側の複数の第1ワイヤ3aとを平面的に重ならないようにすることができる。
さらに、図30に示すように上段側の第2半導体チップ2は、この第2半導体チップ2の中心2dが第1半導体チップ1の中心1dとは異なった位置に偏心するように配置されている。すなわち、下段の第1半導体チップ1の中心1dと上段の第2半導体チップ2の中心2dとがずれて(偏心して)配置されており、これにより、上段側の複数の第2ワイヤ3bと下段側の複数の第1ワイヤ3aとを平面的に重ならないようにすることができる。
なお、上段側の複数の第2ワイヤ3bと下段側の複数の第1ワイヤ3aとが重ならないような手段(第2パッド2cのピッチを変える、あるいは第2半導体チップ2を偏心させて搭載する)については、実施の形態1のマルチチップモジュール8に適用しても良いことは言うまでもない。
本実施の形態2のマルチチップモジュール12のその他の構造と他の効果については、実施の形態1のマルチチップモジュール8のものと同様であるため、その重複説明は省略する。
次に、本実施の形態2のマルチチップモジュール12の組み立てについて説明する。マルチチップモジュール12の組み立ては、実施の形態1のマルチチップモジュール8の組み立てと略同じであるが、実施の形態1と異なる点は、図4に示すプロセスフローのステップS4の第1ワイヤボンド工程において、第1ワイヤ3aの正ボンディングと逆ボンディングを行うことである。
すなわち、ステップS4の第1ワイヤボンド工程において、まず、下段の第1半導体チップ1に対して図34に示すように正ボンディングを行い、正ボンディング終了後、図35に示すように逆ボンディングを行う。これにより、図33に示すように下段の第1半導体チップ1に対するワイヤボンディングが完了となる。その後、ステップS5の第2ワイヤボンド工程を、同様に、正ボンディング、逆ボンディングの順番で行う。
ただし、本実施の形態2のマルチチップモジュール12のように、辺ごとに正ボンディングと逆ボンディングが明確に分類されている場合には、先に上下段の正ボンディングを全て行い、その後、上下段の逆ボンディングを行うようにしてもよい。
本実施の形態2のマルチチップモジュール12の組み立てのその他の工程については、実施の形態1のマルチチップモジュール8のものと同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体装置として、RF−ICとSecureICを有したマルチチップモジュール8,12の場合を一例として取り上げて説明したが、前記半導体装置は、マイコンチップとメモリチップを搭載したSIP(System In Package)等であってもよい。
また、前記実施の形態では、第1半導体チップ1の第1裏面1bが配線基板7の表面7aと対向するように、第1半導体チップ1を配線基板7上に搭載し、接続手段であるワイヤを介して、第1半導体チップ1と配線基板7とを電気的に接続することについて説明したが、これに限定されるものではない。例えば、図37に示すように、第1半導体チップ1の第1パッド1c上に突起電極(金バンプ)16を形成しておき、第1半導体チップ1の第1主面1aが配線基板7の表面7aと対向するように、この突起電極16を介して第1半導体チップ1を配線基板7上に搭載してもよい。第1半導体チップ1と配線基板7の間にはアンダーフィル樹脂17が充填されている。この場合、配線基板7の表面7aには、図38に示すように、第1半導体チップ1が搭載されるチップ搭載領域7g内に、第1パッド1cと同じピッチでボンディングリード7cが形成されているものを使用する。これにより、ワイヤを介して第1半導体チップ1と配線基板7を電気的に接続する構造に比べ、半導体装置の高速化が可能である。
本発明は、複数の半導体チップを有する電子装置に好適である。
本発明の実施の形態1の半導体装置の構造の一例を封止体を透過して示す平面図である。 図1のA−A線に沿って切断した構造の一例を示す断面図である。 図1のB−B線に沿って切断した構造の一例を示す断面図である。 図1の半導体装置の製造方法の一例を示すプロセスフロー図である。 図1の半導体装置に組み込まれる配線基板の構造の一例を示す平面図である。 図5のA−A線に沿って切断した構造の一例を示す断面図である。 図5のB−B線に沿って切断した構造の一例を示す断面図である。 図4に示す製造方法の第1ダイボンドにおける下段チップのダイボンディング状態の一例を示す平面図である。 図8のA−A線に沿って切断した構造の一例を示す断面図である。 図8のB−B線に沿って切断した構造の一例を示す断面図である。 図4に示す製造方法の第2ダイボンドにおける上段チップのダイボンディング状態の一例を示す平面図である。 図11のA−A線に沿って切断した構造の一例を示す断面図である。 図11のB−B線に沿って切断した構造の一例を示す断面図である。 図4に示す製造方法の第1ワイヤボンドにおける下段チップのワイヤボンディング状態の一例を示す平面図である。 図14のA−A線に沿って切断した構造の一例を示す断面図である。 図14のB−B線に沿って切断した構造の一例を示す断面図である。 図4に示す製造方法の第2ワイヤボンドにおける上段チップの正ボンディングのワイヤボンディング状態の一例を示す平面図である。 図17のA−A線に沿って切断した構造の一例を示す断面図である。 図17のB−B線に沿って切断した構造の一例を示す断面図である。 図4に示す製造方法の第2ワイヤボンドにおける上段チップの逆ボンディングのワイヤボンディング状態の一例を示す平面図である。 図20のA−A線に沿って切断した構造の一例を示す断面図である。 図20のB−B線に沿って切断した構造の一例を示す断面図である。 図4に示す製造方法における樹脂封止後の構造の一例を示す断面図である。 図4に示す製造方法におけるボール付け後の構造の一例を示す断面図である。 図4に示す製造方法における基板切断後の構造の一例を示す断面図である。 図4に示す製造方法の樹脂封止工程における樹脂充填方向の一例を示す部分断面図である。 図26の樹脂充填方向の一例を示す部分平面図である。 本発明の実施の形態の半導体装置の製造方法における正ボンディングの一例を示す部分断面図である。 本発明の実施の形態の半導体装置の製造方法における逆ボンディングの一例を示す部分断面図である。 本発明の実施の形態2の半導体装置の構造の一例を封止体を透過して示す平面図である。 図30のA−A線に沿って切断した構造の一例を示す断面図である。 図30のB−B線に沿って切断した構造の一例を示す断面図である。 図30に示す半導体装置の製造方法の第1ワイヤボンドにおける下段チップのワイヤボンディング状態の一例を示す平面図である。 図33のA−A線に沿って切断した構造の一例を示す断面図である。 図33のB−B線に沿って切断した構造の一例を示す断面図である。 比較例の半導体装置の構造を示す断面図である。 本発明の変形例の半導体装置の断面図である。 本発明の変形例の半導体装置における配線基板の平面図である。
符号の説明
1 第1半導体チップ
1a 第1主面
1b 裏面
1c 第1パッド(第1電極パッド)
1d 中心
2 第2半導体チップ
2a 第2主面
2b 裏面
2c 第2パッド(第2電極パッド)
2d 中心
3 ワイヤ
3a 第1ワイヤ
3b 第2ワイヤ
3c 金バンプ
3d 折り曲げ点
4 封止体
5 半田ボール(外部端子)
6 接着剤
7 配線基板(基板)
7a 表面(主面)
7b 裏面
7c ボンディングリード
7d ソルダレジスト膜
7e 開口部
7f モールドエリア
7g チップ搭載領域
8 マルチチップモジュール(半導体装置)
9 モールド金型
9a 上型
9b キャビティ
9c ゲート
9d 下型
9e 金型面
9f ポット
9g ランナ
10 モールドレジン(樹脂)
11 充填方向
12 マルチチップモジュール(半導体装置)
13 半導体チップ
13a 主面
13b パッド
14 ワイヤリング方向
15 半導体装置
16 突起電極
17 アンダーフィル樹脂

Claims (11)

  1. 複数の第1ボンディングリード及び複数の第2ボンディングリードが形成された表面、及び前記表面と反対側の裏面を有する基板と、
    複数の第1パッドが形成された第1主面、及び前記第1主面とは反対側の第1裏面を有し、前記基板の複数のボンディングリードの内側に位置するように、前記基板の前記表面上に搭載された第1半導体チップと、
    複数の第2パッドが形成され、前記第1半導体チップの外形寸法よりも小さい第2主面、及び前記第2主面とは反対側の第2裏面を有し、前記第1半導体チップの前記複数の第1パッドの内側に位置し、前記第2裏面が前記第1半導体チップと対向するように、前記第1半導体チップ上に搭載された第2半導体チップと、
    前記第1半導体チップの前記複数の第1パッドと前記基板の前記複数の第1ボンディングリードとをそれぞれ電気的に接続する複数の第1接続手段と、
    前記第2半導体チップの前記複数の第2パッドと前記基板の前記複数の第2ボンディングリードとをそれぞれ電気的に接続する複数の第2接続手段と、
    前記第1半導体チップ、前記第2半導体チップ及び前記複数の第2接続手段を封止する封止体と、
    前記基板の前記裏面に設けられた複数の外部端子と、
    を含み、
    前記第2半導体チップは、前記第2半導体チップの端部と前記第1半導体チップの端部との距離が前記第1半導体チップの端部と前記基板の前記ボンディングリードとの距離よりも長くなるように、前記第1半導体チップの前記第1主面上に搭載され、
    前記第2接続手段は、ワイヤであり、
    前記第2ボンディングリード上における前記ワイヤと前記基板の前記表面との成す角度は、前記第2半導体チップの前記第2パッド上における前記ワイヤと前記第2半導体チップの前記第2主面との成す角度より大きいことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記基板の前記表面の平面形状は、一対の第1辺と、前記第1辺と交差する一対の第2辺を有する四角形であり、
    前記複数の第2ボンディングリードは、前記基板の前記第1辺に沿って形成され、
    前記第2半導体チップの前記第2主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第3辺と、前記第3辺と交差する一対の第4辺を有する四角形であり、
    前記複数の第2パッドは、前記第2半導体チップの前記第3辺に沿って形成されていることを特徴とする半導体装置。
  3. 請求項2記載の半導体装置において、
    前記複数の第2ボンディングリードは、さらに前記第2辺に沿って形成され、
    前記複数の第2パッドは、さらに前記第4辺に沿って形成され、
    前記基板の前記第2辺に沿って形成された前記第2ボンディングリード上における前記ワイヤと前記基板の前記表面との成す角度は、前記第2半導体チップの前記第4辺に沿って形成された前記第2パッド上における前記ワイヤと前記第2半導体チップの前記第2主面との成す角度より小さいことを特徴とする半導体装置。
  4. 請求項3記載の半導体装置において、前記第1半導体チップの前記第1主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第5辺と、前記第5辺と交差する一対の第6辺を有する四角形であり、
    前記第1半導体チップの前記第5辺と前記基板の前記第1辺に沿って形成された前記第2ボンディングリードとの距離(M1)は、前記第1半導体チップの前記第6辺と前記基板の前記第2辺に沿って形成された前記第2ボンディングリードとの距離(M2)よりも短いことを特徴とする半導体装置。
  5. 請求項4記載の半導体装置において、前記第2半導体チップの厚さは、前記第1半導体チップの厚さよりも厚いことを特徴とする半導体装置。
  6. (a)複数の第1ボンディングリード及び複数の第2ボンディングリードが形成された表面、及び前記表面と反対側の裏面を有する基板を準備する工程;
    (b)複数の第1パッドが形成された第1主面、及び前記第1主面とは反対側の第1裏面を有する第1半導体チップを、前記基板の複数のボンディングリードの内側に位置するように、前記基板の前記表面上に搭載する工程;
    (c)複数の第2パッドが形成され、前記第1半導体チップの外形寸法よりも小さい第2主面、及び前記第2主面とは反対側の第2裏面を有する第2半導体チップを、前記第1半導体チップの前記複数の第1パッドの内側に位置し、前記第2裏面が前記第1半導体チップと対向するように、前記第1半導体チップ上に搭載する工程;
    (d)前記第1半導体チップの前記複数の第1パッドと前記基板の前記複数の第1ボンディングリードとを、複数の第1接続手段を介してそれぞれ電気的に接続する工程;
    (e)前記第2半導体チップの前記複数の第2パッドと前記基板の前記複数の第2ボンディングリードとを、複数の第2接続手段を介してそれぞれ電気的に接続する工程;
    (f)前記第1半導体チップ、前記第2半導体チップ及び前記複数の第2接続手段を樹脂で封止する工程;
    (g)前記基板の前記裏面に複数の外部端子を形成する工程;
    を含み、
    前記第2半導体チップは、前記第2半導体チップの端部と前記第1半導体チップの端部との距離が前記第1半導体チップの端部と前記基板の前記ボンディングリードとの距離よりも長くなるように、前記第1半導体チップの前記第1主面上に搭載され、
    前記第2接続手段は、ワイヤであり、
    前記(e)工程では、前記基板の前記第2ボンディングリードに前記ワイヤの一端部を接続した後、前記ワイヤの一端部とは反対側の他端部を前記第2半導体チップの前記第2パッドに接続することを特徴とする半導体装置の製造方法。
  7. 請求項6記載の半導体装置の製造方法において、前記基板の前記表面の平面形状は、一対の第1辺と、前記第1辺と交差する一対の第2辺を有する四角形であり、
    前記複数の第2ボンディングリードは、前記基板の前記第1辺に沿って形成され、
    前記第2半導体チップの前記第2主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第3辺と、前記第3辺と交差する一対の第4辺を有する四角形であり、
    前記複数の第2パッドは、前記第2半導体チップの前記第3辺に沿って形成されていることを特徴とする半導体装置の製造方法。
  8. 請求項7記載の半導体装置の製造方法において、前記(f)工程では、前記基板の前記第1辺側から前記樹脂を供給することを特徴とする半導体装置の製造方法。
  9. 請求項8記載の半導体装置の製造方法において、
    前記複数の第2ボンディングリードは、さらに前記第2辺に沿って形成され、
    前記複数の第2パッドは、さらに前記第4辺に沿って形成され、
    前記基板の前記第2辺に沿って形成された前記第2ボンディングリードと前記第2半導体チップの前記第4辺に沿って形成された前記第2パッドとを電気的に接続する前記ワイヤは、前記第2半導体チップの前記第2パッドに前記ワイヤの一端部を接続した後、前記ワイヤの前記一端部とは反対側の前記他端部を前記基板の前記第2ボンディングリードに接続することを特徴とする半導体装置の製造方法。
  10. 請求項9記載の半導体装置の製造方法において、前記第1半導体チップの前記第1主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第5辺と、前記第5辺と交差する一対の第6辺を有する四角形であり、
    前記第1半導体チップの前記第5辺と前記基板の前記第1辺に沿って形成された前記第2ボンディングリードとの距離(M1)は、前記第1半導体チップの前記第6辺と前記基板の前記第2辺に沿って形成された前記第2ボンディングリードとの距離(M2)よりも短いことを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法において、前記第2半導体チップの厚さは前記第1半導体チップの厚さより厚いことを特徴とする半導体装置の製造方法。
JP2008205038A 2008-08-08 2008-08-08 半導体装置及びその製造方法 Expired - Fee Related JP5205173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008205038A JP5205173B2 (ja) 2008-08-08 2008-08-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205038A JP5205173B2 (ja) 2008-08-08 2008-08-08 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010040955A true JP2010040955A (ja) 2010-02-18
JP2010040955A5 JP2010040955A5 (ja) 2011-08-18
JP5205173B2 JP5205173B2 (ja) 2013-06-05

Family

ID=42013148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008205038A Expired - Fee Related JP5205173B2 (ja) 2008-08-08 2008-08-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5205173B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525602A (ja) * 1991-07-17 1993-02-02 Nippon Steel Corp メツキ密着性に優れたアルミニウムメツキオーステナイト系ステンレス鋼板の製造法
JP2013125765A (ja) * 2011-12-13 2013-06-24 Elpida Memory Inc 半導体装置
CN109003947A (zh) * 2018-07-23 2018-12-14 苏州锝耀电子有限公司 大功率层叠式芯片结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101858614B1 (ko) 2017-11-01 2018-05-17 주식회사 에이맥스 절곡 성형강판을 이용한 강성 빌트업 빔과 그 제작방법 및 빌트업 빔의 단부 보강 연결 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307057A (ja) * 1999-02-17 2000-11-02 Sharp Corp 半導体装置、およびその製造方法
JP2007184385A (ja) * 2006-01-06 2007-07-19 Renesas Technology Corp 半導体装置及びその製造方法
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2008159786A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 半導体装置及び接着配線部材の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307057A (ja) * 1999-02-17 2000-11-02 Sharp Corp 半導体装置、およびその製造方法
JP2007184385A (ja) * 2006-01-06 2007-07-19 Renesas Technology Corp 半導体装置及びその製造方法
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2008159786A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 半導体装置及び接着配線部材の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525602A (ja) * 1991-07-17 1993-02-02 Nippon Steel Corp メツキ密着性に優れたアルミニウムメツキオーステナイト系ステンレス鋼板の製造法
JP2013125765A (ja) * 2011-12-13 2013-06-24 Elpida Memory Inc 半導体装置
US9449951B2 (en) 2011-12-13 2016-09-20 Ps4 Luxco S.A.R.L. Semiconductor device
CN109003947A (zh) * 2018-07-23 2018-12-14 苏州锝耀电子有限公司 大功率层叠式芯片结构

Also Published As

Publication number Publication date
JP5205173B2 (ja) 2013-06-05

Similar Documents

Publication Publication Date Title
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
TWI495082B (zh) 多層半導體封裝
US8389339B2 (en) Method of manufacturing semiconductor device
KR100690247B1 (ko) 이중 봉합된 반도체 패키지 및 그의 제조 방법
JP4727850B2 (ja) 半導体電子部品
US20050194673A1 (en) Multi-chip package, a semiconductor device used therein and manufacturing method thereof
US20120286411A1 (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP2005183934A (ja) オフセット接合型マルチチップ半導体装置
JP4942020B2 (ja) 半導体装置
JP2003338519A (ja) 半導体装置及びその製造方法
US20060284298A1 (en) Chip stack package having same length bonding leads
US7262494B2 (en) Three-dimensional package
JP2005317975A (ja) ソルダバンプとゴールドバンプとの接合を持つシステムインパッケージ及びその製造方法
JP6196092B2 (ja) 半導体装置
US9972560B2 (en) Lead frame and semiconductor device
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
US8648455B2 (en) Semiconductor device and method of manufacturing the same
JP5205173B2 (ja) 半導体装置及びその製造方法
US8063474B2 (en) Embedded die package on package (POP) with pre-molded leadframe
US9252126B2 (en) Multi Chip Package-type semiconductor device
CN202394859U (zh) 半导体封装构造
KR20150046117A (ko) 장치 및 그 제조 방법
US20160141272A1 (en) Semiconductor device and method of manufacturing same
KR100800149B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees