JP2010040955A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010040955A5 JP2010040955A5 JP2008205038A JP2008205038A JP2010040955A5 JP 2010040955 A5 JP2010040955 A5 JP 2010040955A5 JP 2008205038 A JP2008205038 A JP 2008205038A JP 2008205038 A JP2008205038 A JP 2008205038A JP 2010040955 A5 JP2010040955 A5 JP 2010040955A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- formed along
- pads
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 69
- 239000000758 substrate Substances 0.000 claims 34
- 238000004519 manufacturing process Methods 0.000 claims 9
- 238000007789 sealing Methods 0.000 claims 3
- 239000011347 resin Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 2
Claims (11)
- 複数のボンディングリードが形成された表面、及び前記表面と反対側の裏面を有する基板と、
複数の第1パッドが形成された第1主面、及び前記第1主面とは反対側の第1裏面を有し、平面視において前記基板の前記複数のボンディングリードの内側に位置するように、前記基板の前記表面上に搭載された第1半導体チップと、
複数の第2パッドが形成され、かつ前記第1半導体チップの外形寸法よりも小さい第2主面、及び前記第2主面とは反対側の第2裏面を有し、平面視において前記第1半導体チップの前記複数の第1パッドの内側に位置し、前記第2裏面が前記第1半導体チップと対向するように、前記第1半導体チップ上に搭載された第2半導体チップと、
前記第1半導体チップの前記複数の第1パッドと前記基板の前記複数のボンディングリードのうちの複数の第1ボンディングリードとをそれぞれ電気的に接続する複数の第1接続手段と、
前記第2半導体チップの前記複数の第2パッドと前記基板の前記複数のボンディングリードのうちの複数の第2ボンディングリードとをそれぞれ電気的に接続する複数の第2接続手段と、
前記第1半導体チップ、前記第2半導体チップ及び前記複数の第2接続手段を封止する封止体と、
前記基板の前記裏面に設けられた複数の外部端子と、
を含み、
前記第2半導体チップは、前記第2半導体チップの端部と前記第1半導体チップの端部との距離が前記第1半導体チップの端部と前記基板の前記ボンディングリードとの距離よりも長くなるように、前記第1半導体チップの前記第1主面上に搭載され、
前記第2接続手段は、ワイヤであり、
前記第2ボンディングリード上における前記ワイヤと前記基板の前記表面との成す角度は、前記第2半導体チップの前記第2パッド上における前記ワイヤと前記第2半導体チップの前記第2主面との成す角度より大きいことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記基板の前記表面の平面形状は、一対の第1辺と、前記第1辺と交差する一対の第2辺を有する四角形であり、
前記複数の第2ボンディングリードは、前記基板の前記第1辺に沿って形成され、
前記第2半導体チップの前記第2主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第3辺と、前記第3辺と交差する一対の第4辺を有する四角形であり、
前記複数の第2パッドは、前記第2半導体チップの前記第3辺に沿って形成されていることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記複数の第2ボンディングリードは、さらに前記第2辺に沿って形成され、
前記複数の第2パッドは、さらに前記第4辺に沿って形成され、
前記基板の前記第2辺に沿って形成された前記第2ボンディングリード上における前記ワイヤと前記基板の前記表面との成す角度は、前記第2半導体チップの前記第4辺に沿って形成された前記第2パッド上における前記ワイヤと前記第2半導体チップの前記第2主面との成す角度より小さいことを特徴とする半導体装置。 - 請求項3記載の半導体装置において、前記第1半導体チップの前記第1主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第5辺と、前記第5辺と交差する一対の第6辺を有する四角形であり、
前記第1半導体チップの前記第5辺と前記基板の前記第1辺に沿って形成された前記第2ボンディングリードとの距離(M1)は、前記第1半導体チップの前記第6辺と前記基板の前記第2辺に沿って形成された前記第2ボンディングリードとの距離(M2)よりも短いことを特徴とする半導体装置。 - 請求項4記載の半導体装置において、前記第2半導体チップの厚さは、前記第1半導体チップの厚さよりも厚いことを特徴とする半導体装置。
- (a)複数のボンディングリードが形成された表面、及び前記表面と反対側の裏面を有する基板を準備する工程;
(b)複数の第1パッドが形成された第1主面、及び前記第1主面とは反対側の第1裏面を有する第1半導体チップを、平面視において前記基板の前記複数のボンディングリードの内側に位置するように、前記基板の前記表面上に搭載する工程;
(c)複数の第2パッドが形成され、かつ前記第1半導体チップの外形寸法よりも小さい第2主面、及び前記第2主面とは反対側の第2裏面を有する第2半導体チップを、平面視において前記第1半導体チップの前記複数の第1パッドの内側に位置し、前記第2裏面が前記第1半導体チップと対向するように、前記第1半導体チップ上に搭載する工程;
(d)前記第1半導体チップの前記複数の第1パッドと前記基板の前記複数のボンディングリードのうちの複数の第1ボンディングリードとを、複数の第1接続手段を介してそれぞれ電気的に接続する工程;
(e)前記第2半導体チップの前記複数の第2パッドと前記基板の前記複数のボンディングリードのうちの複数の第2ボンディングリードとを、複数の第2接続手段を介してそれぞれ電気的に接続する工程;
(f)前記第1半導体チップ、前記第2半導体チップ及び前記複数の第2接続手段を樹脂で封止する工程;
(g)前記基板の前記裏面に複数の外部端子を形成する工程;
を含み、
前記第2半導体チップは、前記第2半導体チップの端部と前記第1半導体チップの端部との距離が前記第1半導体チップの端部と前記基板の前記ボンディングリードとの距離よりも長くなるように、前記第1半導体チップの前記第1主面上に搭載され、
前記第2接続手段は、ワイヤであり、
前記(e)工程では、前記基板の前記第2ボンディングリードに前記ワイヤの一端部を接続した後、前記ワイヤの一端部とは反対側の他端部を前記第2半導体チップの前記第2パッドに接続することを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法において、前記基板の前記表面の平面形状は、一対の第1辺と、前記第1辺と交差する一対の第2辺を有する四角形であり、
前記複数の第2ボンディングリードは、前記基板の前記第1辺に沿って形成され、
前記第2半導体チップの前記第2主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第3辺と、前記第3辺と交差する一対の第4辺を有する四角形であり、
前記複数の第2パッドは、前記第2半導体チップの前記第3辺に沿って形成されていることを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、前記(f)工程では、前記基板の前記第1辺側から前記樹脂を供給することを特徴とする半導体装置の製造方法。
- 請求項8記載の半導体装置の製造方法において、
前記複数の第2ボンディングリードは、さらに前記第2辺に沿って形成され、
前記複数の第2パッドは、さらに前記第4辺に沿って形成され、
前記基板の前記第2辺に沿って形成された前記第2ボンディングリードと前記第2半導体チップの前記第4辺に沿って形成された前記第2パッドとを電気的に接続する前記ワイヤは、前記第2半導体チップの前記第2パッドに前記ワイヤの一端部を接続した後、前記ワイヤの前記一端部とは反対側の前記他端部を前記基板の前記第2ボンディングリードに接続することを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、前記第1半導体チップの前記第1主面の平面形状は、前記基板の前記第1辺と並ぶ一対の第5辺と、前記第5辺と交差する一対の第6辺を有する四角形であり、
前記第1半導体チップの前記第5辺と前記基板の前記第1辺に沿って形成された前記第2ボンディングリードとの距離(M1)は、前記第1半導体チップの前記第6辺と前記基板の前記第2辺に沿って形成された前記第2ボンディングリードとの距離(M2)よりも短いことを特徴とする半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、前記第2半導体チップの厚さは前記第1半導体チップの厚さより厚いことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205038A JP5205173B2 (ja) | 2008-08-08 | 2008-08-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205038A JP5205173B2 (ja) | 2008-08-08 | 2008-08-08 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010040955A JP2010040955A (ja) | 2010-02-18 |
JP2010040955A5 true JP2010040955A5 (ja) | 2011-08-18 |
JP5205173B2 JP5205173B2 (ja) | 2013-06-05 |
Family
ID=42013148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205038A Expired - Fee Related JP5205173B2 (ja) | 2008-08-08 | 2008-08-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5205173B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0525602A (ja) * | 1991-07-17 | 1993-02-02 | Nippon Steel Corp | メツキ密着性に優れたアルミニウムメツキオーステナイト系ステンレス鋼板の製造法 |
JP2013125765A (ja) * | 2011-12-13 | 2013-06-24 | Elpida Memory Inc | 半導体装置 |
KR101858614B1 (ko) | 2017-11-01 | 2018-05-17 | 주식회사 에이맥스 | 절곡 성형강판을 이용한 강성 빌트업 빔과 그 제작방법 및 빌트업 빔의 단부 보강 연결 시스템 |
CN109003947A (zh) * | 2018-07-23 | 2018-12-14 | 苏州锝耀电子有限公司 | 大功率层叠式芯片结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3662461B2 (ja) * | 1999-02-17 | 2005-06-22 | シャープ株式会社 | 半導体装置、およびその製造方法 |
JP4881620B2 (ja) * | 2006-01-06 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2008078367A (ja) * | 2006-09-21 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
JP2008159786A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 半導体装置及び接着配線部材の製造方法 |
-
2008
- 2008-08-08 JP JP2008205038A patent/JP5205173B2/ja not_active Expired - Fee Related