JP2014220439A5 - - Google Patents

Claims (17)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）ダイパッド、前記ダイパッドを支持する複数の吊りリードおよび平面視において前記ダイパッドの周囲に配置された複数のリードを備えたリードフレームと、
   第１主面、前記第１主面の各辺に沿って前記第１主面上に形成された複数の第１パッドおよび前記第１主面とは反対側の第１裏面を有する第１半導体チップと、
   第２主面、前記第２主面の各辺に沿って前記第２主面上に形成された複数の第２パッドおよび前記第２主面とは反対側の第２裏面を有する第２半導体チップと、
   をそれぞれ準備する工程；
   （ｂ）前記（ａ）工程の後、前記ダイパッドのチップ搭載面における第１チップ搭載領域に前記第１半導体チップを搭載し、
   前記ダイパッドのチップ搭載面において前記第１チップ搭載領域の隣に位置する第２チップ搭載領域に前記第２半導体チップを搭載する工程；
   （ｃ）前記（ｂ）工程の後、前記第１半導体チップの前記複数の第１パッドのうちの複数のリード接続用パッドと前記複数のリードのうちの第１リード群とを複数の第１ワイヤを介して、
   前記第２半導体チップの前記複数の第２パッドのうちの複数のリード接続用パッドと前記複数のリードのうちの第２リード群とを複数の第２ワイヤを介して、
   前記第１半導体チップの前記複数の第１パッドのうちの複数のチップ間接続用パッドと前記第２半導体チップの前記複数の第２パッドのうちの複数のチップ間接続用パッドとを複数の第３ワイヤを介して、
   それぞれ電気的に接続する工程；
   （ｄ）前記ダイパッドの前記チップ搭載面とは反対側の面および前記複数のリードのそれぞれの一部が露出するように、前記ダイパッド、前記第１半導体チップ、前記第２半導体チップ、前記複数の第１ワイヤ、前記複数の第２ワイヤおよび前記複数の第３ワイヤを樹脂で封止する工程；
   ここで、
   前記（ｂ）工程では、前記第１主面の第１辺と前記第２主面の第１辺とが互いに隣り合うように、前記第１半導体チップおよび第２半導体チップを搭載し、
   前記（ｃ）工程では、前記複数の第３ワイヤのそれぞれにおいて、前記第２半導体チップに前記第３ワイヤの第１部分を電気的に接続した後、前記第１半導体チップに前記第３ワイヤの第２部分を電気的に接続し、
   前記第１半導体チップの第１辺に沿って形成された前記第１半導体チップの複数のチップ間接続用パッドから前記第１半導体チップの第１辺までの距離は、前記第２半導体チップの第１辺に沿って形成された前記第２半導体チップの複数のチップ間接続用パッドから前記第２半導体チップの第１辺までの距離よりも大きく、
   前記リードフレームの厚さ方向において、前記第１半導体チップおよび前記第２半導体チップの前記第１主面および前記第２主面は、前記複数のリードのそれぞれと前記ダイパッドの間に位置する。
2. 請求項１において、
   前記第１半導体チップの厚さは、前記第２半導体チップの厚さよりも薄い、半導体装置の製造方法。
3. 請求項２において、
   前記（ａ）工程で準備する前記第１半導体チップの前記第１主面の周縁部には、金属パターンが形成されている、半導体装置の製造方法。
4. 請求項３において、
   前記（ｄ）工程では、成形金型が有するキャビティ内に、前記第１半導体チップ、第２半導体チップ、前記ダイパッド、前記複数の第１ワイヤ、前記複数の第２ワイヤ、前記複数の第３ワイヤ、および前記複数のリードそれぞれの一部を配置した状態で、前記キャビティ内に樹脂を圧入して封止体を形成する、半導体装置の製造方法。
5. 請求項１において、
   前記（ａ）工程では、前記複数のチップ間接続用パッドのそれぞれに、突起電極が予め形成された前記第１半導体チップを準備する、半導体装置の製造方法。
6. 請求項１において、
   前記（ａ）工程で準備する前記第１半導体チップには、前記第１主面の第２辺に沿って、前記第１半導体チップの複数のリード接続用パッドの一部が配置されており、
   前記第１半導体チップの前記第２辺に沿って配置される前記第１半導体チップの複数のリード接続用パッドから前記第１半導体チップの前記第２辺までの距離は、前記第１半導体チップの複数のチップ間接続用パッドから前記第１半導体チップの第１辺までの距離よりも小さい、半導体装置の製造方法。
7. 請求項１において、
   前記（ａ）工程で準備する前記リードフレームの前記複数の吊りリードのそれぞれには、第１折り曲げ加工部と、第２折り曲げ加工部と、が形成されている、半導体装置の製造方法。
8. 請求項１において、
   前記（ａ）工程で準備する前記リードフレームの前記ダイパッドには、前記第１チップ搭載領域および前記第２チップ搭載領域の周囲に、複数の窪み部が形成されている、半導体装置の製造方法。
9. 請求項３において、
   前記（ａ）工程で準備する前記第２半導体チップの前記第２主面の周縁部には、金属パターンが形成されている、半導体装置の製造方法。
10. ダイパッドと、
    前記ダイパッドに接続される複数の吊りリードと、
    平面視において前記ダイパッドの周囲に配置されている複数のリードと、
    第１主面、前記第１主面の各辺に沿って前記第１主面上に形成された複数の第１パッドおよび前記第１主面とは反対側の第１裏面を有し、前記ダイパッドのチップ搭載面の第１チップ搭載領域に搭載されている第１半導体チップと、
    第２主面、前記第２主面の各辺に沿って前記第２主面上に形成された複数の第２パッドおよび前記第２主面とは反対側の第２裏面を有し、前記ダイパッドの前記チップ搭載面の第２チップ搭載領域に搭載されている第２半導体チップと、
    前記第１半導体チップの前記複数の第１パッドのうちの複数のリード接続用パッドと前記複数のリードのうちの第１リード群とに接続されている複数の第１ワイヤと、
    前記第２半導体チップの前記複数の第２パッドのうちの複数のリード接続用パッドと前記複数のリードのうちの第２リード群とに接続されている複数の第２ワイヤと、
    前記第１半導体チップの前記複数の第１パッドのうちの複数のチップ間接続用パッドと前記第２半導体チップの前記複数の第２パッドのうちの複数のチップ間接続用パッドとに電気的に接続されている複数の第３ワイヤと、
    前記ダイパッドの前記チップ搭載面とは反対側の面および前記複数のリードのそれぞれの一部が露出するように、前記ダイパッド、前記第１半導体チップ、前記第２半導体チップ、前記複数の第１ワイヤ、前記複数の第２ワイヤ、および前記複数の第３ワイヤを封止する封止体と、
    を有し、
    前記第１半導体チップおよび前記第２半導体チップは、前記第１主面の第１辺と前記第２主面の第１辺とが互いに隣り合うように、前記ダイパッドに搭載されており、
    前記第１半導体チップの第１辺に沿って形成された前記第１半導体チップの複数のチップ間接続用パッドから前記第１半導体チップの第１辺までの距離は、前記第２半導体チップの第１辺に沿って形成された前記第２半導体チップの複数のチップ間接続用パッドから前記第２半導体チップの第１辺までの距離よりも大きく、
    前記封止体の厚さ方向において、前記第１半導体チップおよび前記第２半導体チップの前記第１主面および前記第２主面は、前記複数のリードのそれぞれと前記ダイパッドの間に位置する、半導体装置。
11. 請求項１０において、
    前記第１半導体チップの厚さは、前記第２半導体チップの厚さよりも薄い、半導体装置。
12. 請求項１１において、
    前記第１半導体チップの前記第１主面の周縁部には、金属パターンが形成されている、半導体装置。
13. 請求項１０において、
    前記第１半導体チップの複数のチップ間接続用パッドのそれぞれには、突起電極が形成され、前記複数の第３ワイヤのそれぞれは、一方の端部が前記突起電極に接合されている、半導体装置。
14. 請求項１０において、
    前記第１半導体チップには、前記第１主面の第２辺に沿って、前記第１半導体チップの複数のリード接続用パッドの一部が配置されており、
    前記第１半導体チップの前記第２辺に沿って配置される前記第１半導体チップの複数のリード接続用パッドから前記第１半導体チップの前記第２辺までの距離は、前記第１半導体チップの複数のチップ間接続用パッドから前記第１半導体チップの第１辺までの距離よりも小さい、半導体装置。
15. 請求項１０において、
    前記複数の吊りリードのそれぞれには、第１折り曲げ加工部と、第２折り曲げ加工部と、が形成されている、半導体装置。
16. 請求項１０において、
    前記ダイパッドには、前記第１チップ搭載領域および前記第２チップ搭載領域の周囲に、複数の窪み部が形成されている、半導体装置。
17. 請求項１２において、
    前記第２半導体チップの前記第２主面の周縁部には、金属パターンが形成されている、半導体装置。