JP2012119648A5 - - Google Patents

Claims (15)

1. 半導体素子を作製する方法であって、
   半導体ダイを提供することであって、該半導体ダイは、該半導体ダイの周辺領域中の２つ以下の周辺列に位置する信号パッドと、主に該信号パッドから該半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを有するダイパッドレイアウトを有する、ことと、
   該半導体ダイの該信号パッド、電力パッド、および接地パッド上に複数のバンプを形成することと、
   基板を提供することと、
   該基板上に相互接続部位を有する複数の伝導性トレースを形成することであって、該半導体ダイの該信号パッド、電力パッド、および接地パッド上の該バンプは、該伝導性トレースの該相互接続部位よりも幅広い、ことと、
   該半導体ダイを該基板に載置することであって、該半導体ダイの該信号パッド、電力パッド、および接地パッド上の該バンプは、該バンプが該相互接続部位の頂面および側面を覆うように、該基板上の該相互接続部位に接着される、ことと、
   該半導体ダイと基板との間で該バンプの周囲に封入材を堆積させることと
   を含む、方法。
2. 前記バンプは、可融性部分と、非可融性部分とを含む、請求項１に記載の方法。
3. 前記半導体ダイの縁とほぼ平行で前記信号パッドを配設することをさらに含む、請求項１に記載の方法。
4. 前記電力パッドおよび接地パッドの１０％未満は、前記周辺領域内に位置し、前記信号パッドの１０％未満は、前記内部領域内に位置する、請求項１に記載の方法。
5. 前記相互接続部位から離れた前記基板の領域上にマスキング層を形成することをさらに含む、請求項１に記載の方法。
6. 半導体素子を作製する方法であって、
   半導体ダイを提供することと、
   基板を提供することと、
   主に該基板の周辺領域中に位置する信号パッドと、主に該信号パッドから該基板の内部領域中に位置する電力部位および接地部位とを有するレイアウトで配設される、相互接続部位を有する複数の伝導性トレースを形成することであって、該相互接合部位が、該伝導性トレース上にあり、該基板上に配置されている、ことと、
   該伝導性トレース上の該相互接続部位よりも幅広いバンプで該半導体ダイを該相互接続部位に接着することと、
   該半導体ダイと基板との間に封入材を堆積させることと
   を含む、半導体素子を作製する方法。
7. 前記電力部位および接地部位の１０％未満は、前記周辺領域内に位置する、請求項６に記載の方法。
8. 前記信号パッドの１０％未満は、前記内部領域内に位置する、請求項６に記載の方法。
9. 周辺列で、または前記基板の縁とほぼ平行な周辺アレイで、前記信号パッドを配設することをさらに含む、請求項６に記載の方法。
10. 前記基板の中心付近のアレイに前記電力部位および接地部位を配設することをさらに含む、請求項６に記載の方法。
11. 半導体ダイであって、該半導体ダイは、主に該半導体ダイの周辺領域中に位置する信号パッドと、主に該信号パッドから該半導体ダイの内部領域中に位置する電力パッドおよび接地パッドとを有するダイパッドレイアウトを有する、半導体ダイと、
    基板と、
    該基板上に形成される、相互接続部位を有する複数の伝導性トレースと、
    該半導体ダイと、複数の相互接続部位の頂面および側面とに接着された複数のバンプと、
    該半導体ダイと基板との間に堆積させられた封入材と
    を備える、半導体素子。
12. 前記バンプは、可融性部分と、非可融性部分とを含む、請求項１１に記載の半導体素子。
13. 前記電力パッドおよび接地パッドの１０％未満は、前記周辺領域内に位置する、請求項１１に記載の半導体素子。
14. 前記信号パッドの１０％未満は、前記内部領域内に位置する、請求項１１に記載の半導体素子。
15. 前記信号パッドは、交互配設または直交配設で隣接する列に配設されている、請求項１１に記載の半導体素子。