JP2012028429A5 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012028429A5
JP2012028429A5 JP2010163671A JP2010163671A JP2012028429A5 JP 2012028429 A5 JP2012028429 A5 JP 2012028429A5 JP 2010163671 A JP2010163671 A JP 2010163671A JP 2010163671 A JP2010163671 A JP 2010163671A JP 2012028429 A5 JP2012028429 A5 JP 2012028429A5
Authority
JP
Japan
Prior art keywords
wires
semiconductor chip
wiring substrate
bonding pads
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010163671A
Other languages
English (en)
Other versions
JP5467959B2 (ja
JP2012028429A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010163671A priority Critical patent/JP5467959B2/ja
Priority claimed from JP2010163671A external-priority patent/JP5467959B2/ja
Priority to US13/165,997 priority patent/US8525306B2/en
Publication of JP2012028429A publication Critical patent/JP2012028429A/ja
Publication of JP2012028429A5 publication Critical patent/JP2012028429A5/ja
Priority to US13/939,766 priority patent/US8710637B2/en
Application granted granted Critical
Publication of JP5467959B2 publication Critical patent/JP5467959B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (1)

  1. 平面形状が四辺形からなる上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数のランドを有する配線基板と、
    平面形状が四辺形からなる表面、前記表面に形成された複数のボンディングパッド、および前記表面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップと、
    前記複数のボンディングパッドと前記複数のボンディングリードとをそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップおよび前記複数のワイヤを封止する封止体と、を含み、
    前記複数のボンディングリードは、平面視において前記配線基板の前記上面の第1基板辺に沿って配置された複数の1列目ボンディングリードと、平面視において前記配線基板の前記上面の前記第1基板辺に沿って配置され、かつ前記複数の1列目ボンディングリードと前記第1基板辺との間に配置された複数の2列目ボンディングリードとを有しており、
    前記複数のボンディングパッドは、平面視において前記半導体チップの前記表面の第1チップ辺に沿って配置された複数の1列目ボンディングパッドと、平面視において前記半導体チップの前記表面の前記第1チップ辺に沿って配置され、かつ前記複数の1列目ボンディングパッドよりも前記表面の中央部側に配置された複数の2列目ボンディングパッドとを有しており、
    前記半導体チップは、前記半導体チップの前記第1チップ辺が前記配線基板の前記第1基板辺と並ぶように、前記配線基板の前記上面に搭載され、
    前記複数のワイヤは、前記複数の1列目ボンディングパッドと前記複数の1列目ボンディングリードとをそれぞれ電気的に接続する複数の第1ワイヤと、前記複数の2列目ボンディングパッドと前記複数の2列目ボンディングリードとをそれぞれ電気的に接続する複数の第2ワイヤとを有しており、
    前記複数の第2ワイヤは、前記複数の第1ワイヤよりも前記配線基板の前記上面から遠い部分を有しており、
    前記複数の第2ワイヤのうち、前記半導体チップの前記表面における角部に配置されたボンディングパッドに接続された角部用ワイヤの径は、前記複数の第1ワイヤ、および前記複数の第2ワイヤのうちの前記角部用ワイヤ以外のワイヤのそれぞれの径よりも太いことを特徴とする半導体装置。
JP2010163671A 2010-07-21 2010-07-21 半導体装置 Expired - Fee Related JP5467959B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010163671A JP5467959B2 (ja) 2010-07-21 2010-07-21 半導体装置
US13/165,997 US8525306B2 (en) 2010-07-21 2011-06-22 Semiconductor device and method of manufacturing the same
US13/939,766 US8710637B2 (en) 2010-07-21 2013-07-11 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010163671A JP5467959B2 (ja) 2010-07-21 2010-07-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2012028429A JP2012028429A (ja) 2012-02-09
JP2012028429A5 true JP2012028429A5 (ja) 2013-05-30
JP5467959B2 JP5467959B2 (ja) 2014-04-09

Family

ID=45492914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010163671A Expired - Fee Related JP5467959B2 (ja) 2010-07-21 2010-07-21 半導体装置

Country Status (2)

Country Link
US (2) US8525306B2 (ja)
JP (1) JP5467959B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860193B2 (en) * 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
JP6025016B2 (ja) * 2012-02-28 2016-11-16 カシオ計算機株式会社 半導体装置及びその製造方法
JP2013207363A (ja) * 2012-03-27 2013-10-07 Seiko Epson Corp 回路装置、発振装置及び電子機器
JP5952074B2 (ja) * 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP5968713B2 (ja) 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2014082468A (ja) * 2012-09-25 2014-05-08 Canon Components Inc 基板部材及びチップの製造方法
JP6354467B2 (ja) * 2014-09-01 2018-07-11 株式会社デンソー 半導体装置
JP2017183511A (ja) * 2016-03-30 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018107296A (ja) 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP2018186197A (ja) * 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
CN109841590A (zh) * 2017-11-28 2019-06-04 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
US10515880B2 (en) * 2018-03-16 2019-12-24 Nxp Usa, Inc Lead frame with bendable leads
CN110692134B (zh) * 2019-06-14 2021-03-23 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185832A (ja) * 1984-10-03 1986-05-01 Toshiba Corp ワイヤボンデイング方法
JPH05243307A (ja) * 1992-02-26 1993-09-21 Mitsubishi Electric Corp 半導体装置
JPH08236564A (ja) 1995-02-28 1996-09-13 Nec Kyushu Ltd 半導体装置
JP4071914B2 (ja) * 2000-02-25 2008-04-02 沖電気工業株式会社 半導体素子及びこれを用いた半導体装置
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
JP2003338519A (ja) 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP4570868B2 (ja) 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
JP2008103685A (ja) * 2006-09-22 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010010492A (ja) * 2008-06-27 2010-01-14 Sony Corp 半導体装置および半導体集積回路
JP2011003764A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2012028429A5 (ja) 半導体装置
JP2013016624A5 (ja) 半導体装置
JP2013247131A5 (ja) 半導体装置
JP2008507134A5 (ja)
JP2012119648A5 (ja)
JP2008227531A5 (ja)
JP2014123736A5 (ja)
JP2010278318A5 (ja)
JP2014220439A5 (ja)
JP2007251159A5 (ja)
JP2010245417A5 (ja) 半導体装置
EP2393307A3 (en) Semiconductor device and microphone
JP2010109206A5 (ja)
WO2011162488A3 (ko) 적층형 반도체 패키지
JP2007184385A5 (ja)
JP2009110983A5 (ja)
JP2012015504A5 (ja)
JP2009194059A5 (ja)
JP2007235009A5 (ja)
JP2013066021A5 (ja)
WO2011142581A3 (ko) 적층형 반도체 패키지
JP2010171181A5 (ja)
JP2003332513A5 (ja)
SG149896A1 (en) Methods of fabrication of lead frame-based semiconductor device packages incorporating at least one land grid array package
JP2016225414A5 (ja)