JP2014082468A - 基板部材及びチップの製造方法 - Google Patents

基板部材及びチップの製造方法 Download PDF

Info

Publication number
JP2014082468A
JP2014082468A JP2013185668A JP2013185668A JP2014082468A JP 2014082468 A JP2014082468 A JP 2014082468A JP 2013185668 A JP2013185668 A JP 2013185668A JP 2013185668 A JP2013185668 A JP 2013185668A JP 2014082468 A JP2014082468 A JP 2014082468A
Authority
JP
Japan
Prior art keywords
pattern
region
substrate member
pattern elements
minimum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013185668A
Other languages
English (en)
Inventor
Hideo Kiyota
英雄 清田
Keisuke Inoue
恵介 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Components Inc
Original Assignee
Canon Components Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Components Inc filed Critical Canon Components Inc
Priority to JP2013185668A priority Critical patent/JP2014082468A/ja
Priority to US14/036,900 priority patent/US9202787B2/en
Publication of JP2014082468A publication Critical patent/JP2014082468A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 基板部材から得られるチップの取り個数を向上しつつ、歩留まりを向上する。
【解決手段】 基板部材Ｗは、基板１と、前記基板の上にスクライブライン３を介して形成された複数のチップ領域２とを含む。前記複数のチップ領域のそれぞれは、前記スクライブラインに接し複数の第１パターン要素５ｂが形成された第１領域２ｂと、前記第１領域に取り囲まれ複数の第２パターン要素５ａが形成された第２領域２ａとを含む。前記第１パターン要素のサイズの最小値は、前記第２パターン要素の最小値よりも大きい、及び、隣り合う第１パターン要素間の間隔の最小値は、隣り合う第２パターン要素間の間隔の最小値よりも大きい、の少なくともいずれかの関係が成り立つ。
【選択図】 図２

Description

本発明は、基板部材及びチップの製造方法に関する。
フォトレジストの塗布、露光、現像、エッチング等が繰り返されて、シリコンウエハ（基板）の上に回路パターンを有する複数のチップ領域が形成された基板部材が、半導体製造の前工程で製造される。前工程で製造された基板部材は、後工程で、個々のチップに分割され（ダイシング）、組立、実装を経て半導体が製造される。基板部材から得られるチップの取り個数を向上するために、円形の基板に矩形のチップをできるだけ多く形成するためのチップ配置や、ダイシングストリート（スクライブライン）の幅を低減するためのダイシング技術が検討されている。特許文献１には、ダイシングストリートの幅を低減するために、基板内部に集光するようにレーザを照射するダイシング技術が開示されている。
特開２０１２−８９７３０号公報
特許文献１に記載のダイシング技術を使用した場合、基板部材のカットラインの近傍ではレーザの照射により発生する熱のため、溶融、ウィスカーの発生、結晶欠損等が生じる虞があった。このため、回路パターンにショート、断線、抵抗値の変化等が生じることで、回路パターンが破壊される等の影響を受ける場合があり、スクライブラインの幅をあまり減少させることができない問題があった。また、ブレードを用いてダイシングする場合には、ブレード幅（２０〜３５μｍ）を確保する必要があることに加え、ブレードによるチッピング等の発生、ブレードを冷却するための冷却水や切り粉を除去するための洗浄水による破損の虞があった。このため、レーザによるダイシングよりもさらにスクライブラインの幅を減少させることができない問題があった。
本発明の発明者は、ダイシングが回路パターンに与える影響を精査の上、チップ領域のうちカットラインに近接する部分の回路パターンを調整することによってスクライブラインの幅を減少できることを発見した。本発明は、上記の発見に立脚して、基板部材から得られるチップの取り個数を向上しつつ、歩留まりを向上することを目的とする。
本発明の第１の側面は、基板と、前記基板の上にスクライブラインを介して形成された複数のチップ領域とを含む基板部材であって、前記複数のチップ領域のそれぞれは、前記スクライブラインに接し複数の第１パターン要素が形成された第１領域と、前記第１領域に取り囲まれ複数の第２パターン要素が形成された第２領域とを含み、前記第１パターン要素のサイズの最小値は、前記第２パターン要素の最小値よりも大きい、及び、隣り合う第１パターン要素間の間隔の最小値は、隣り合う第２パターン要素間の間隔の最小値よりも大きい、の少なくともいずれかの関係が成り立つ、ことを特徴とする。
本発明の第２の側面は、基板と、前記基板の上にスクライブラインを介して形成された複数のチップ領域とを含む基板部材であって、前記複数のチップ領域のそれぞれは、前記スクライブラインに接する第１領域と、前記第１領域に取り囲まれた第２領域とを含み、前記第１領域と前記第２領域とにまたがってパターン要素が形成され、前記パターン要素のうち第１領域に位置する第１部分のサイズの最小値は、前記第２領域に位置する第２部分の最小値よりも大きい、及び、隣り合う第１部分間の間隔の最小値は、隣り合う第２部分間の間隔の最小値よりも大きい、の少なくともいずれかの関係が成り立つ、ことを特徴とする。
本発明によれば、基板部材から得られるチップの取り個数を向上しつつ、歩留まりを向上することができる。
基板部材の概略を説明する図。 第１実施例の基板部材の部分拡大平面図。 第２実施例の基板部材の部分拡大平面図および断面図。 第３実施例の基板部材の部分拡大平面図。 第４実施例の基板部材の部分拡大平面図。 第５実施例の基板部材の部分拡大平面図および断面図。 第２実施形態の基板部材の部分拡大平面図。
以下、本発明を適用できる実施形態を図面に基づいて説明する。
図１の（ａ）、（ｂ）は、基板部材Ｗの概略を示す断面図及び平面図であり、（ｃ）は、（ｂ）の部分拡大図である。基板部材Ｗは、シリコンウエハ等の基板１と、その上の周辺部分を除いた有効領域内にスクライブライン３を介して形成された複数の矩形状のチップ領域２とを含んでいる。チップ領域２には、スルーホールやラインアンドスペース等から成る回路パターン、配線パターン等のパターンＰが形成されている。例えばラインアンドスペースパターンの場合、パターンＰは複数のラインで構成されており、当該ラインはパターンＰを構成するパターン要素５である。
チップ領域２は、図１の（ｃ）に示されるように、スクライブライン３に接する周辺部分の第１領域２ｂと、第１領域２ｂに取り囲まれる中央部分の第２領域２ａとを含む。第１領域２ｂ及び第２領域２ａとの双方に複数のパターンＰが形成される。また、第１領域２ｂと第２領域２ａとにまたがってパターンＰが形成されることもある。したがって、第１領域２ｂ及び第２領域２ａとの双方にパターン要素５が形成される。また、第１領域２ｂと第２領域２ａとにまたがってパターン要素５が形成されることがある。第１領域２ｂに形成されるパターン要素５を第１パターン要素５ｂと呼び、第２領域２ａに形成されるパターン要素５を第２パターン要素５ａと呼ぶこととする。基板部材Ｗは、スクライブライン３の中央に位置するカットライン４に沿ってダイシングされて個々のチップ領域２に分割され（ダイシング工程）、チップが製造される。基板部材Ｗのダイシングは、レーザをカットライン４に向けて照射したり、ブレードを用いてカットライン４に沿って切断したりすることでなされる。以下に説明する各実施例では、レーザを用いてダイシングが行われるものとする。
［第１実施形態］
本発明の第１実施形態の基板部材Ｗでは、複数のパターンＰは、第１領域２ｂと第２領域２ａとにそれぞれ存在しているが、第１領域２ｂと第２領域２ａとにまたがるパターンＰは存在しない。すなわち、第１領域２ｂに形成された第１パターン要素５ｂと、第２領域２ａに形成された第２パターン要素５ａとは、同一のパターンに属しない。第１実施形態では、複数の第２パターン要素５ａのサイズの最小値が、複数の第１パターン要素５ｂのサイズの最小値より大きいか、及び、隣り合う２つの第２パターン要素５ａ間の間隔の最小値が、隣り合う２つの第１パターン要素５ｂ間の間隔の最小値よりも大きい、の少なくともいずれかの関係が成り立つ。以下、第１実施形態における基板部材Ｗの実施例を、図２〜６を用いて説明する。
［第１実施例］
第１実施例の基板部材Ｗでは、図２に示すように、２つのチップ領域Ａ，Ｂを隔てるスクライブライン３の中央に設けられるカットライン４を挟む所定幅の領域は、ダイシングに使用したレーザが発生する熱の影響を受けやすい。チップ領域Ａ，Ｂのうち、レーザが発生する熱の影響が大きい、スクライブライン３に接する部分を第１領域２ｂとし、レーザが発生する熱の影響が小さい中央部分を第２領域２ａとする。従来技術の基板部材Ｗの第１領域２ｂには、レーザが発生する熱の影響が大きいとして、パターン要素５が形成されなかった。本実施例では、第１領域２ｂ、第２領域２ａの双方に、複数のパターンＰが形成される。
第１領域２ｂに形成された第１パターンＰｂ１のスルーホールのパターン要素（第１パターン要素）５ｂと、第２領域２ａに形成され第１パターンＰｂ１に対応する第２パターンＰａ１のスルーホールのパターン要素（第２パターン要素）５ａと、を比べる。そうすると、第１パターン要素５ｂの径は、第２パターン要素５ａの径より大きい。第１パターン要素５ｂの径（サイズ）を、レーザが発生する熱によってパターンＰ（パターン要素５）が破壊される等の事態が発生しにくい幅とすることで、スクライブライン３の領域を実質上減少している。
図２中で第１パターンＰｂ１と第２パターンＰａ１との上方に位置する第１パターンＰｂ２と第２パターンＰａ２とをみると、第１パターンＰｂ２および第２パターンＰａ２はラインアンドスペースパターンである。すなわち、第１パターンＰｂ２および第２パターンＰａ２をそれぞれ構成する第１パターン要素５ｂおよび第２パターン要素５ａは、縦長の矩形形状を有する。そして、第２パターン要素５ａの幅で第１パターン要素５ｂが第１領域２ｂに形成されれば、ダイシングに使用したレーザが発生する熱の影響を受けやすい。そこで、第１パターンＰｂ２と第２パターンＰａ２とにおいて、第１パターン要素５ｂの幅を第２パターン要素５ａの幅よりも大きくすることで、レーザが発生する熱によってパターンＰ（パターン要素５）が破壊される等の事態が発生しにくい。
図２中で最上方の領域に形成される互いに同一の配置、機能等を有する対応関係にある第１領域２ｂの第１パターンＰｂ３および第２領域２ａの第２パターンＰａ３は、２次元状に配列された６つの矩形のパターン要素５によって構成されている。しかし、第１パターンＰｂ３を構成する第１パターン要素５ｂの幅は、第２パターンＰａ３を構成する第２パターン要素５ａの幅と同等である。これは、第２パターン要素５ａが、レーザが発生する熱によってパターンＰ（パターン要素５）が破壊される等の事態が発生しにくい幅を備えるため、第２パターン要素５ａの幅で第１パターン要素５ｂを第１領域２ｂに形成しても、ダイシングに使用したレーザが発生する熱の影響を受けにくいことによる。
［第２実施例］
第１実施例では、基板１の表面と平行な面上における第１パターン要素５ｂの大きさ、すなわち幅や径を、第２パターン要素５ａよりも大きくした。第２実施例では、基板１の表面と垂直な方向における第１パターン要素５ｂの大きさ、すなわちパターン要素５の高さを、第２パターン要素５ａの高さよりも大きくする。第２実施例では、図３に示されるように、第１パターン要素５ｂのパターン層の膜厚をｔｂとし、第２パターン要素５ａのパターン層の膜厚をｔａとするとき、ｔｂ＞ｔａである。
［第３実施例］
第３実施例の基板部材Ｗでは、図４に示されるように、第１領域２ｂに形成されるラインアンドスペースパターンを構成する隣り合う矩形のパターン要素間の間隔や隣り合うスルーホールのパターン要素間の間隔が、第２領域２ａに形成されるものよりも大きい。第１領域２ｂに形成される第１パターン要素５ｂは、レーザが発生する熱による影響が大きいものの、第１パターン要素間の間隔が大きく設定されているので、隣接する配線相互の接触によるショート等が発生することが低減される。
［第４実施例］
第３実施例では、複数の第１パターン要素５ｂと複数の第２パターン要素５ａとは、隣り合うパターン要素間の間隔こそ異なるが、それらの配列の態様は同じである。第４実施例では、第１パターンＰｂ２を構成する複数の第１パターン要素５ｂと第２パターンＰａ２を構成する複数の第２パターン要素５ａとの間で、隣り合うパターン要素間の間隔を変えるために、配列の態様が異なっている。図５に示される基板部材Ｗでは、複数の第２パターン要素５ａが一方向に沿って配列され、複数の第１パターン要素５ｂが千鳥格子状に配列されているので、パターンＰ（パターン要素５）が破壊される等の事態が発生しにくい。
［第５実施例］
第２実施例では、第１パターン要素５ｂと第２パターン要素５ａとは、ともにそれらの側面が基板１の表面に対して垂直に形成されている。したがって、第２実施例では、隣接し合うパターン要素５の上面相互の間隔とパターン要素５の底部相互の間隔とは、ほぼ同じである。第５実施例では、第２パターン要素５ａは、第２実施例と同様に、その側面が基板１の表面に対して垂直となるように形成される。しかし、第１パターン要素５ｂは、図６に示されるように、その幅が先細状となるように形成される。第５実施例における第１パターン要素５ｂと第２パターン要素５ａとの側面のテーパー角度をそれぞれθｂ、θａとすると、θｂ＜θａの関係が成り立つ。そして、第５実施例における第１パターン要素５ｂ及び第２パターン要素５ａの上面相互の間隔をＤｂ、Ｄａとすると、Ｄｂ＞Ｄａが成り立つ。すなわち、第１パターン要素５ｂは、第２パターン要素５ａよりもレーザが発生する熱の影響を大きく受けるが、上面相互の間隔が大きいので、パターンＰ（パターン要素５）が破壊される等の事態が発生しにくい。
［第２実施形態］
第１実施形態では、複数のパターンＰは、第１領域２ｂまたは第２領域２ａに形成され、第１領域２ｂと第２領域２ａとの双方にまたがるパターンＰは存在しなかった。これに対し、第２実施形態では、第１領域２ｂと第２領域２ａとの双方にまたがるパターンＰが存在する。図７のラインアンドスペースパターンＰ１は、第１領域２ｂと第２領域２ａとにまたがって形成されている。パターンＰ１を構成する４つの矩形形状のパターン要素５のうち、２つのパターン要素（第１パターン要素５ｂ）は、第１領域２ｂに形成され、他の２つのパターン要素（第２パターン要素５ａ）は、第２領域２ａに形成されている。図７の中段に示されるように、第１パターン要素５ｂの幅は、ダイシングに使用したレーザが発生する熱の影響を低減するように、第１パターン要素５ｂの幅より大きい。
図７の上段に示されるパターンＰ２は、パターンＰ１と同じように、第１領域２ｂと第２領域２ａとの双方にまたがって形成される。パターンＰ１では、パターン要素５はいずれも第１領域２ｂと第２領域２ａとの双方にまたがって形成されなかったのに対し、パターンＰ２では、パターン要素５はいずれも第１領域２ｂと第２領域２ａとの双方にまたがって形成されている。１つのパターン要素５のうち、第１領域２ｂに位置する第１部分５’ｂと第２領域２ａ位置する第２部分５’ａとをみると、第１部分５’ｂの幅は、第２部分５’ａの幅より大きい。その結果、ダイシングに使用したレーザが発生する熱の影響を大きく受ける第１部分５’ｂにおいて熱の影響を低減することができる。第２実施形態では、１つのパターン要素５が第１領域２ｂと第２領域２ａとの双方にまたがる場合に、第１領域２ｂに位置する部分の幅を第２領域２ａに位置する部分の幅よりも大きくした。しかし、第１領域２ｂに位置する部分の幅に変えて、高さや隣り合う部分間の間隔を第２領域２ａに位置する部分よりも大きくすることで、ダイシングに使用したレーザが発生する熱の影響を低減してもよい。
これまで、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されず、その要旨の範囲内で種々の変形および変更が可能である。また、本発明の実施例の少なくともいずれかを用いればよく、それぞれの実施例を組み合わせて用いても構わない。
Ｗ：ウエハ
１：基板
２、Ａ、Ｂ：チップ領域
Ｐ、Ｐ１、Ｐ２：パターン
Ｐａ１〜Ｐａ３：第２パターン
Ｐｂ１〜Ｐｂ３：第１パターン
２ａ：第２領域
２ｂ：第１領域
３：スクライブライン
４：カットライン
５：パターン要素
５ａ：第２パターン要素
５ｂ：第１パターン要素
５’ａ：パターン要素の第２部分
５’ｂ：パターン要素の第１部分
ｔａ：第２パターン要素のパターン層の膜厚
ｔｂ：第１パターン要素のパターン層の膜厚
θａ：第２パターン要素の側面のテーパー角度
θｂ：第１パターン要素の側面のテーパー角度
Ｄａ：第２パターン要素の上面相互の間隔
Ｄｂ：第１パターン要素の上面相互の間隔
図２中で最上方の領域に形成される互いに同一の機能を有し、配置等に対応関係を有する第１領域２ｂの第１パターンＰｂ３および第２領域２ａの第２パターンＰａ３は、２次元状に配列された６つの矩形のパターン要素５によって構成されている。しかし、第１パターンＰｂ３を構成する第１パターン要素５ｂの幅は、第２パターンＰａ３を構成する第２パターン要素５ａの幅と同等である。これは、第２パターン要素５ａが、レーザが発生する熱によってパターンＰ（パターン要素５）が破壊される等の事態が発生しにくい幅を備えるため、第２パターン要素５ａの幅で第１パターン要素５ｂを第１領域２ｂに形成しても、ダイシングに使用したレーザが発生する熱の影響を受けにくいことによる。

Claims (14)

  1. 基板と、前記基板の上にスクライブラインを介して形成された複数のチップ領域とを含む基板部材であって、
    前記複数のチップ領域のそれぞれは、前記スクライブラインに接し複数の第１パターン要素が形成された第１領域と、前記第１領域に取り囲まれ複数の第２パターン要素が形成された第２領域とを含み、
    前記第１パターン要素のサイズの最小値は、前記第２パターン要素のサイズの最小値よりも大きい、及び、隣り合う第１パターン要素間の間隔の最小値は、隣り合う第２パターン要素間の間隔の最小値よりも大きい、の少なくともいずれかの関係が成り立つ、
    ことを特徴とする基板部材。
  2. 前記複数の第１パターン要素は、第１パターンを構成し、前記複数の第２パターン要素は、前記第１パターンとは異なる第２パターンを構成する、ことを特徴とする請求項１に記載の基板部材。
  3. 前記第１パターンと前記第２パターンとは、対応関係を有する、ことを特徴とする請求項２に記載の基板部材。
  4. 前記複数の第１パターン要素と前記複数の第２パターン要素とは、同一のパターンを構成する、ことを特徴とする請求項１に記載の基板部材。
  5. 基板と、前記基板の上にスクライブラインを介して形成された複数のチップ領域とを含む基板部材であって、
    前記複数のチップ領域のそれぞれは、前記スクライブラインに接する第１領域と、前記第１領域に取り囲まれた第２領域とを含み、
    前記第１領域と前記第２領域とにまたがってパターン要素が形成され、
    前記パターン要素のうち第１領域に位置する第１部分のサイズの最小値は、前記第２領域に位置する第２部分のサイズの最小値よりも大きい、及び、隣り合う第１部分間の間隔の最小値は、隣り合う第２部分間の間隔の最小値よりも大きい、の少なくともいずれかの関係が成り立つ、
    ことを特徴とする基板部材。
  6. 前記サイズは、幅又は径を含む、ことを特徴とする請求項１乃至５のいずれか１項に記載の基板部材。
  7. 前記サイズは、高さを含む、ことを特徴とする請求項１乃至５のいずれか１項に記載の基板部材。
  8. 前記間隔は、隣り合うパターン要素の上面相互の間隔である、ことを特徴とする請求項１乃至４のいずれか１項に記載の基板部材。
  9. 前記複数の第１パターン要素は、その幅が先細状に形成されることで、隣り合う第１パターン要素の上面相互の間隔の最小値は、隣接し合う第２パターン要素の上面相互の間隔の最小値よりも大きい、ことを特徴とする請求項８に記載の基板部材。
  10. 前記複数の第１パターン要素は、前記複数の第２パターン要素とは異なるように配列されることで、隣り合う第１パターン要素間の間隔の最小値は、隣り合う第２パターン要素間の間隔の最小値よりも大きい、ことを特徴とする請求項１乃至４のいずれか１項に記載の基板部材。
  11. 前記複数の第２パターン要素は、一方向に沿って配列され、前記複数の第１パターン要素は、千鳥格子状に配列されている、ことを特徴とする請求項１０に記載の基板部材。
  12. 前記間隔は、隣り合う部分の上面相互の間隔である、ことを特徴とする請求項５に記載の基板部材。
  13. チップを製造する方法であって、
    請求項１乃至１２のいずれか１項に記載の基板部材を個々のチップ領域に分割するダイシング工程を含む、ことを特徴とする方法。
  14. 前記ダイシング工程は、レーザを前記スクライブラインに照射することによって前記基板部材を分割することを含む、ことを特徴とする請求項１３に記載の方法。
JP2013185668A 2012-09-25 2013-09-06 基板部材及びチップの製造方法 Pending JP2014082468A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013185668A JP2014082468A (ja) 2012-09-25 2013-09-06 基板部材及びチップの製造方法
US14/036,900 US9202787B2 (en) 2012-09-25 2013-09-25 Substrate member and method of manufacturing chip

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012211515 2012-09-25
JP2012211515 2012-09-25
JP2013185668A JP2014082468A (ja) 2012-09-25 2013-09-06 基板部材及びチップの製造方法

Publications (1)

Publication Number Publication Date
JP2014082468A true JP2014082468A (ja) 2014-05-08

Family

ID=50338056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185668A Pending JP2014082468A (ja) 2012-09-25 2013-09-06 基板部材及びチップの製造方法

Country Status (2)

Country Link
US (1) US9202787B2 (ja)
JP (1) JP2014082468A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110614839A (zh) * 2018-06-20 2019-12-27 仓和精密制造(苏州)有限公司 可调整网布透墨量的网版及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
JP2018169458A (ja) * 2017-03-29 2018-11-01 パナソニック液晶ディスプレイ株式会社 液晶表示装置の製造方法
CN111640647B (zh) * 2019-12-19 2022-04-22 福建省晋华集成电路有限公司 芯片的排版方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
US7998791B2 (en) * 2008-02-01 2011-08-16 National Semiconductor Corporation Panel level methods and systems for packaging integrated circuits with integrated heat sinks
US8125054B2 (en) * 2008-09-23 2012-02-28 Texas Instruments Incorporated Semiconductor device having enhanced scribe and method for fabrication
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP5395446B2 (ja) * 2009-01-22 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
JP2011134893A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 半導体装置
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2012084840A (ja) * 2010-09-13 2012-04-26 Renesas Electronics Corp 半導体装置及びその製造方法
JP5645593B2 (ja) 2010-10-21 2014-12-24 株式会社ディスコ ウエーハの分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110614839A (zh) * 2018-06-20 2019-12-27 仓和精密制造(苏州)有限公司 可调整网布透墨量的网版及其制作方法
CN110614839B (zh) * 2018-06-20 2021-06-01 仓和精密制造(苏州)有限公司 可调整网布透墨量的网版及其制作方法

Also Published As

Publication number Publication date
US9202787B2 (en) 2015-12-01
US20140084426A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP6061726B2 (ja) 半導体装置および半導体ウェハ
JP2009099681A (ja) 基板の個片化方法
JP2014082468A (ja) 基板部材及びチップの製造方法
JP2011134893A (ja) 半導体装置
JP6685886B2 (ja) テンプレート及び半導体装置の製造方法
JP2005167024A (ja) 半導体装置及びその製造方法
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
JP5271610B2 (ja) 半導体装置の製造方法
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
JP2006108489A (ja) 半導体装置の製造方法
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
CN202678301U (zh) 用于小的高容量裸片的晶片级芯片尺寸封装和集成电路封装
JP6050613B2 (ja) 半導体ウェーハ、半導体装置の製造方法及び半導体装置
US8198187B2 (en) Manufacturing method of semiconductor device
JP2010040648A (ja) 半導体装置の製造方法
JP6504978B2 (ja) サブマウントの製造方法
JP2014090117A (ja) 半導体装置、半導体装置の実装構造、および半導体装置の製造方法
JP2006294688A (ja) 半導体装置およびその製造方法
JP2005117066A (ja) 半導体装置、実装用基板、電子機器
JP2011023503A (ja) 半導体装置及びその製造方法
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
US8963269B2 (en) Light-transmissive member, optical device, and manufacturing methods thereof
TWI473220B (zh) 半導體堆疊結構及其製法
JP4280056B2 (ja) 半導体ウェーハのダイシング方法
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법