JP2006294688A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006294688A
JP2006294688A JP2005109866A JP2005109866A JP2006294688A JP 2006294688 A JP2006294688 A JP 2006294688A JP 2005109866 A JP2005109866 A JP 2005109866A JP 2005109866 A JP2005109866 A JP 2005109866A JP 2006294688 A JP2006294688 A JP 2006294688A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
dicing
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005109866A
Other languages
English (en)
Inventor
Hideaki Maeda
田 秀 昭 前
Jisho Sato
藤 二 尚 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005109866A priority Critical patent/JP2006294688A/ja
Publication of JP2006294688A publication Critical patent/JP2006294688A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】半導体チップの欠けがなく、膜剥れやアンダーフィル膜のクラックのない半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、第1の接続パッド2を下面側に有し、少なくとも下面側のコーナ頂部が傾斜面1aを有して除去された半導体チップ1と、前記第1の接続パッドと対応して配置され、前記第1の接続パッドと接合される第2の接合パッド4を備えた配線用基板3と、前記半導体チップと前記配線用基板との境界部に塗布され硬化された樹脂材料6とを備え、この傾斜面を得るには予定ダイシングラインの交点に予めレーザを照射して除去する方法が用いられる。
【選択図】図1

Description

本発明は半導体装置およびその製造方法に関するもので、特に信頼性を向上させたものに関する。
半導体装置の製造にあたっては、通常、1枚のウェハに多数の半導体チップをウェハプロセスにより形成し、これを半導体チップごとに分割し、半導体チップの電極からの引き出し構造を得るべく配線用の基板に搭載(ダイボンディング)し、樹脂封止を行って最終的なパッケージを得ている。なお、半導体チップを配線用基板にフェイスダウンではんだボールでボンディングする型式のフリップチップ・ボールグリッド・アレイ(FCBGA)半導体装置では、半導体チップと配線用基板との結合後、これらの間にアンダーフィルと称される樹脂が流し込まれることが普通である。これは、半導体チップと配線用基板との結合強度を補強するとともに、水分等の侵入を防ぎ、信頼性を向上させるために行われるものである。
ウェハから半導体チップに分割するには、ダイヤモンド砥石でなるダイシングブレードを用いて機械的に切断するダイシングが一般的である(例えば特許文献1参照)。このダイシングにはシリコン基板の上に形成された半導体素子部分のみを切断するハーフカットと、シリコン基板のほぼ全部を切断するフルカットがある。
しかしながら、このような砥石による切断はウェハに対して大きなストレスを与えるものであり、ダイシング中に半導体チップのコーナ欠けを発生させたり、またウェハプロセスにより形成された膜にダメージを与え、このために信頼性テストの一つであるサーマルサイクルテスト(TCT:Thermal Cycle Test)中に剥れを生じることがある。このようなコーナ欠けや膜剥れは半導体装置としての信頼性を著しく損なうものであり、これらの発生を防止する対策をとる必要がある。
また、FCBGA型のパッケージでは、半導体チップの下面コーナ部からアンダーフィル樹脂にクラックが入ることがあり、信頼性を損なうという問題がある。
特開平8−293476号
したがって、本発明の目的は、半導体チップの欠けがなく、膜剥れやアンダーフィル膜のクラックのない半導体装置を提供すること、およびこのような半導体装置を得るための製造方法を提供することである。
本発明の一態様にかかる半導体装置によれば、
第1の接続パッドを下面側に有し、少なくとも下面側のコーナ頂部が除去された半導体チップと、
前記第1の接続パッドと対応して配置され、前記第1の接続パッドと接合される第2の接合パッドを備えた配線用基板と、
前記半導体チップと前記配線用基板との境界部に樹脂材料と、を備えた半導体装置が提供される。
また、本発明の一態様によれば、
ウェハに対し、ダイシングラインの交差予定箇所をウェハ上面から所定形状に除去し、
前記ウェハのダイシングを行って半導体チップを分離し、
分離された前記半導体チップ上の第1の接続パッドを配線用基板上の第2の接続パッドに対応させてフェイスダウンで接続し、
前記半導体チップと前記配線用基板間に樹脂材料を注入・硬化させることを含む
半導体装置の製造方法が提供される。
本発明の一態様に係る半導体装置では、チップのコーナ部が除去されているために、ダイボンディング樹脂のクラックや膜剥れが生じにくく、信頼性が高くなる。
本発明の一態様に係る半導体装置の製造方法では、ダイシングラインの予定交差部が予め一部除去されているため、ダイシング工程において半導体チップのコ−ナに欠けが起こりにくく、またアンダーフィル膜のクラックも生じにくいため、完成した半導体装置の信頼性を高めることができる。
以下図面を参照しながら、本発明にかかる半導体装置およびその製造方法を詳細に説明する。
図1は本発明の一実施形態にかかる半導体装置の構成を示す断面図である。
半導体チップ1は半導体ウェハ上にウェハプロセスにより回路や電極を形成したものをダイシングにより分離して得られたものである。そして、この半導体チップは下面に接続パッド2を有し、フェイスダウンの形で配線用基板3上に形成された接続パッド4にはんだボール5により固着接続されている。そして半導体チップ1と配線用基板2との間にはアンダーフィル樹脂6と称される樹脂が流入され、これが固化されることにより半導体チップと配線用基板との間の結合強度を高めるとともに水分等の侵入を防止して信頼性を高めている。
この半導体装置では、半導体チップ1の下面側コーナ部が傾斜面を有するように除去された除去部1aとなっており、この除去部1aとアンダーフィル樹脂6の接触部には鋭角となる部分がなく、アンダーフィル樹脂6にはこの部分からクラックが発生することはほとんどない。
図2は比較例として通常のダイシングにより分離した半導体チップを用いた半導体装置を示す。
この半導体チップは図3(a)〜(c)に示すようにウェハ10を回転砥石(ブレード)20によりフルカットを行ってダイシングライン11を形成したものであり、ダイシング後にフェイスダウンで下面側コーナとなる部分は直角となるため、図2に示すように、下面側コーナ部1bでは後続の加熱プロセスにおける熱ストレス等により、アンダーフィル樹脂4のクラック5が発生しやすい。このようなクラックは保護膜としてのアンダーフィル樹脂4の機能を著しく損なうものであり、半導体装置の信頼性を低下させる。
この比較例と比べて、図1に示す本発明にかかる半導体装置の一実施例では、前述したように、鋭角部が存在しないためにアンダーフィル樹脂4のクラックの発生は少ない。
図1に示した半導体チップは図4から図8に示す製造方法により得ることができる。
図4を参照すると、まず、ウェハ100上の予定ダイシングライン130の交点箇所にレーザ光源110を用いてレーザ120を照射し、ウェハ100の表面側の一部からウェハ材料を除去する。
この時のレーザの照射条件は、一例として、YVO4(波長355nm)レーザを使用し、Qsw周波数を100kHz、平均出力約0.7Wとした。この結果、溶融径は約15μmであった。この条件では、時間が短ければウェハ表面が除去されて逆円錐状の凹部が形成され、出力が高く時間が長いほど深さが深くなり、ウェハの厚さ全体にわたって円形に除去されることになる。
なお、レーザは波長200〜1064nmのものであれば使用可能であり、YAG、CO2なども種類も使用することができる。
また、このようなレーザ照射装置はダイシング装置と別個のものとしても良いが、ダイシング装置に組み込むこともでき、この場合にはアライメントを1回行うだけでレーザ照射とダイシングを連続して行うことが可能となる。
次に図5の模式的斜視図に示すように、回転砥石150を用いて予定ダイシングラインに沿って切削を行う。
ここに示す例では前後方向のダイシングが終了した後に横方向のダイシングを行っている様子をウェハの一部について示している。この例ではチップ101〜106がすでに分離され、107の部分の切削に移る直前の様子を示している。
すでに図4に示す段階で予定ダイシングラインの交点部分は例えば逆円錐状に除去されており、その面は図5に一部示されているように傾斜面となっているので、ダイシングを行っている場合にもチップの欠けや膜剥がれはほとんど生じない。
なお、ダイシング予定ラインの交点において表面のみを除去した場合においても、分離した半導体チップをフェイスダウンで基板上に接続した際に半導体チップの下面コーナには鋭角部が存在しないため、特にアンダーフィル樹脂におけるクラックの発生を防止することができる。
発明者らの実験によれば、チップ欠け、膜剥がれ、アンダーフィル樹脂のクラックはダイシング前の除去を行わない場合と比べて半分以下となることが確認されている。
図6は、図4および図5に示すようなレーザ照射による表面除去を行った後にダイシングを行った場合のダイシング終了後のチップ101〜106を示す平面図である。
この図によれば、ダイシングラインの各交点部分には傾斜面が形成されていることが分かる。すなわち、一例としてチップ101、102、103、104が接する交点に着目するとチップ101の右下部分に傾斜面101aが現れており、チップ102においては右上部分に傾斜面102aが現れ、以下同様である。
図7はレーザ光の照射の際、集光レンズを用いてビームを正方形とした場合におけるダイシング後の様子を示す平面図である。図8はウェハ状態での予定箇所のすべてにレーザ照射を行った後の様子を示しており、正方形の各頂点がダイシングラインにあるように45度傾いて予定ダイシングラインの交点に照射されたことが分かる。
図7においても交点箇所のチップコーナ部には傾斜面が形成されている。すなわち、図6と同じ箇所に着目すると、傾斜面101b、102b、103b、104bが現れている。
以上のように、本発明の実施例によれば、ダイシング前に予定ダイシングラインの交点部にレーザ照射により傾斜面が形成されるような除去を行うことにより、ダイシングでの欠け及び膜剥れを無くすことをしたものである。
なお、前述したように、ダイシングには、ハ−フカットとフルカットの二種類があるが、本発明はその両方に適用することができる。
さらに、レ−ザ照射時を水中で行うこともできる。このように半導体ウェハが水中にある場合にはチップコ−ナに照射中でも温度が局所的に上昇することを避けることができ、全体に与えるストレスが少ない。また、照射時に発生する不純物の再付着を防止することができる。
また、レ−ザ照射を真空中で行うことも可能である。この場合も不純物の再付着を防止することができる。
本発明にかかる半導体装置の一実施例を示す断面図である。 比較例における問題点を示す断面図である。 比較例におけるダイシングの様子を示す説明図である。 本発明の一実施形態にかかる半導体装置の製造方法におけるダイシング前のウェア表面へのレーザ照射を示す模式的斜視図である。 本発明の一実施形態にかかる半導体装置の製造方法におけるダイシングの様子を示す模式的斜視図である。 ダイシング後の半導体チップの一例を示す平面図である。 ダイシング後の半導体チップの他の例を示す平面図である。 正方形ビームをウェハ全面の予定箇所に照射した様子を示す平面図である。
符号の説明
1 半導体チップ
2 基板
3 はんだボール
4 アンダーフィル樹脂
5 クラック
10 ウェハ
11 ダイシングライン
20 砥石

Claims (5)

  1. 第1の接続パッドを下面側に有し、少なくとも下面側のコーナ頂部が傾斜面を有して除去された半導体チップと、
    前記第1の接続パッドと対応して配置され、前記第1の接続パッドと接合される第2の接合パッドを備えた配線用基板と、
    前記半導体チップと前記配線用基板との境界部に樹脂材料と、を備えた半導体装置。
  2. 前記半導体チップのコーナ頂部は半導体チップの厚さ全体にわたって除去されたことを特徴とする請求項1に記載の半導体装置。
  3. ウェハに対し、ダイシングラインの交差予定箇所をウェハ上面から所定形状に除去して傾斜面を形成し、
    前記ウェハのダイシングを行って半導体チップを分離し、
    分離された前記半導体チップ上の第1の接続パッドを配線用基板上の第2の接続パッドに対応させてフェイスダウンで接続し、
    前記半導体チップと前記配線用基板間に樹脂材料を注入・硬化させることを含む
    半導体装置の製造方法。
  4. 前記ダイシングラインの交差予定箇所の除去はレーザにより行われることを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記レーザの照射形状は円形またはダイシング方向に対して傾斜した正方形であることを特徴とする請求項4に記載の半導体装置の製造方法。
JP2005109866A 2005-04-06 2005-04-06 半導体装置およびその製造方法 Pending JP2006294688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005109866A JP2006294688A (ja) 2005-04-06 2005-04-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005109866A JP2006294688A (ja) 2005-04-06 2005-04-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006294688A true JP2006294688A (ja) 2006-10-26

Family

ID=37414966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005109866A Pending JP2006294688A (ja) 2005-04-06 2005-04-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006294688A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623703B2 (en) 2011-01-13 2014-01-07 Seiko Epson Corporation Silicon device and silicon device manufacturing method
CN105858589A (zh) * 2015-02-10 2016-08-17 英特尔公司 具有倒棱角的微电子管芯
JP2021150537A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623703B2 (en) 2011-01-13 2014-01-07 Seiko Epson Corporation Silicon device and silicon device manufacturing method
CN105858589A (zh) * 2015-02-10 2016-08-17 英特尔公司 具有倒棱角的微电子管芯
TWI623973B (zh) * 2015-02-10 2018-05-11 英特爾公司 具有倒角角隅之微電子晶粒
JP2021150537A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置及びその製造方法
JP7282710B2 (ja) 2020-03-19 2023-05-29 株式会社東芝 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP5607138B2 (ja) ガラス基板上のチップスケールパッケージのレーザ個別化のための方法
TWI289891B (en) Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
US7041578B2 (en) Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
JP2005116844A (ja) 半導体装置の製造方法
US20060040472A1 (en) Method for separating semiconductor substrate
JP5645678B2 (ja) 半導体装置の製造方法
US6507092B1 (en) Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
JP2006150385A (ja) レーザ割断方法
JP2010016361A (ja) 半導体チップの製造方法および半導体装置
JP2006086509A (ja) 半導体基板の分断方法
KR20180057692A (ko) 레이저 가공 방법
US20230040267A1 (en) Laser dicing for singulation
JP2006173520A (ja) レーザ割断方法および該方法により割断可能な被割断部材
JP6045356B2 (ja) 半導体装置の製造方法
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
KR100825798B1 (ko) 다이싱 방법
JP2006294688A (ja) 半導体装置およびその製造方法
KR100675001B1 (ko) 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
TWI826692B (zh) 晶圓之製造方法以及層積元件晶片之製造方法
TWI615254B (zh) 影像感測器用晶圓積層體之分斷方法
JP2006261447A (ja) 半導体装置、及び、半導体装置の製造方法
JP5453123B2 (ja) 切削方法
KR20180058760A (ko) 레이저 가공 방법 및 레이저 가공 장치
WO2010050085A1 (ja) 半導体ウェハ及びその分割方法