KR20180057692A - 레이저 가공 방법 - Google Patents

레이저 가공 방법 Download PDF

Info

Publication number
KR20180057692A
KR20180057692A KR1020187011383A KR20187011383A KR20180057692A KR 20180057692 A KR20180057692 A KR 20180057692A KR 1020187011383 A KR1020187011383 A KR 1020187011383A KR 20187011383 A KR20187011383 A KR 20187011383A KR 20180057692 A KR20180057692 A KR 20180057692A
Authority
KR
South Korea
Prior art keywords
modified region
cut
light
laser light
silicon substrate
Prior art date
Application number
KR1020187011383A
Other languages
English (en)
Other versions
KR102566316B1 (ko
Inventor
다카후미 오기와라
유타 곤도
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20180057692A publication Critical patent/KR20180057692A/ko
Application granted granted Critical
Publication of KR102566316B1 publication Critical patent/KR102566316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/046—Automatically focusing the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • B23K2203/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

표면에 복수의 기능 소자가 형성된 반도체 기판을 포함하는 가공 대상물에, 반도체 기판의 이면으로부터 레이저광을 집광시키고, 반도체 기판의 표면과 레이저광의 제1 집광점의 거리를 제1 거리로 유지하면서, 절단 예정 라인을 따라서 제1 집광점을 이동시킴으로써, 절단 예정 라인을 따라서 제1 개질 영역을 형성한다. 가공 대상물에, 반도체 기판의 이면으로부터 레이저광을 집광시키고, 반도체 기판의 표면과 레이저광의 제2 집광점의 거리를 제2 거리로 유지하면서, 또한 제1 집광점을 맞춘 위치에 대해서, 반도체 기판의 두께 방향 및 절단 예정 라인의 연장 방향의 양방향에 수직인 방향으로 제2 집광점을 오프셋시키면서, 절단 예정 라인을 따라서 제2 집광점을 이동시킴으로써, 절단 예정 라인을 따라서 제2 개질 영역을 형성한다. 반도체 기판에 있어서 이면 및 적어도 제2 개질 영역을 포함하는 소정 부분을 제거한다.

Description

레이저 가공 방법
본 발명의 일 측면은 레이저 가공 방법에 관한 것이다.
표면에 복수의 기능 소자가 매트릭스 모양으로 형성된 실리콘 기판을 포함하는 가공 대상물에, 실리콘 기판의 이면(裏面)을 레이저광 입사면으로 하여 레이저광을 조사함으로써, 서로 이웃하는 기능 소자의 사이를 통과하도록 격자 모양으로 설정된 절단 예정 라인을 따라서, 실리콘 기판에 있어서의 표면 근방에 개질 영역을 형성하고, 그 후에, 실리콘 기판이 소정의 두께가 되도록 실리콘 기판의 이면을 연마함으로써, 가공 대상물을 기능 소자마다 절단하는 레이저 가공 방법이 알려져 있다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1: 국제 공개 제03/077295호
상술한 것 같은 레이저 가공 방법에서는, 1개의 절단 예정 라인에 대한 레이저광의 스캔 횟수(즉, 1개의 절단 예정 라인에 대한 개질 영역의 형성 열수)를 감소시키는 것이, 가공 효율 향상의 관점으로부터 중요하다. 따라서, 개질 영역의 형성에 따라서, 개질 영역으로부터 반도체 기판의 두께 방향으로 균열을 크게 신전(伸展, 늘려서 펼침)시키는 경우가 있다. 그러나 이 경우, 레이저광을 반도체 기판에 집광(集光)시켰을 때, 레이저광 입사면과는 반대측의 반도체 기판의 표면에 손상이 생겨, 기능 소자의 특성이 열화되어 버리는 경우가 있다.
또, 상술한 것 같은 레이저 가공 방법에서는, 가공 대상물을 절단하여 얻어진 복수의 칩에 대해서, 그 수율을 높이는 것이 바람직한다. 그 때문에, 예를 들면 절단면에 단차가 출현하는 것을 억제하여, 절단면의 직진성을 향상시키는 것이 요구되고 있다.
본 발명의 일 측면은, 레이저광 입사면과는 반대측의 가공 대상물의 표면에 손상이 생기는 것을 억제함과 아울러, 절단면을 평활화할 수 있는 레이저 가공 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따른 레이저 가공 방법은, 표면에 복수의 기능 소자가 형성된 반도체 기판을 포함하는 가공 대상물에, 반도체 기판의 이면을 레이저광 입사면으로 하여 레이저광을 집광시키고, 반도체 기판의 표면과 레이저광의 제1 집광점의 거리를 제1 거리로 유지하면서, 서로 이웃하는 기능 소자의 사이를 통과하도록 설정된 절단 예정 라인을 따라서 레이저광의 제1 집광점을 이동시킴으로써, 절단 예정 라인을 따라서 제1 개질 영역을 형성하는 제1 공정과, 제1 공정 후에, 가공 대상물에, 반도체 기판의 이면을 레이저광 입사면으로 하여 레이저광을 집광시키고, 반도체 기판의 표면과 레이저광의 제2 집광점의 거리를 제1 거리보다도 큰 제2 거리로 유지하면서, 또한 레이저광의 제1 집광점을 맞춘 위치에 대해서, 반도체 기판의 두께 방향 및 절단 예정 라인의 연장 방향의 양방향에 수직인 방향으로 레이저광의 제2 집광점을 오프셋시키면서, 절단 예정 라인을 따라서 레이저광의 제2 집광점을 이동시킴으로써, 절단 예정 라인을 따라서 제2 개질 영역을 형성하는 제2 공정과, 제2 공정 후에, 반도체 기판에 있어서 이면 및 적어도 제2 개질 영역을 포함하는 소정 부분을 제거하는 제3 공정을 구비한다.
이 레이저 가공 방법에서는, 제2 공정에 있어서 제2 개질 영역을 형성할 때, 레이저광의 제1 집광점을 맞춘 위치에 대해서, 반도체 기판의 두께 방향 및 절단 예정 라인의 연장 방향의 양방향에 수직인 방향(이하, 간단하게 「절단 예정 라인의 수직 방향」이라고 함)으로 레이저광의 제2 집광점을 오프셋시킨다. 이것에 의해, 레이저광 입사면과는 반대측의 가공 대상물의 표면에 손상이 생기는 것을 억제할 수 있다. 당해 오프셋에 의해, 절단 예정 라인의 수직 방향에 있어서 제2 개질 영역의 위치는 제1 개질 영역의 위치에 대해서 단차를 가지는(어긋나는) 것이 되지만, 적어도 제2 개질 영역은 제3 공정에서 소정 부분이 제거됨에 따라서 제거된다. 따라서, 소정 부분의 제거 후로서 절단 예정 라인을 따라서 절단된 가공 대상물에서는, 제2 개질 영역에 기인하여 절단면에 단차가 출현하는 것을 억제할 수 있어, 절단면을 평활화하여 직진성을 향상시키는 것이 가능해진다.
본 발명의 일 측면에 따른 레이저 가공 방법에 있어서, 제3 공정에서는, 반도체 기판에 있어서 제1 개질 영역을 추가로 포함하는 소정 부분을 제거해도 된다. 이 구성에 의하면, 제3 공정에 의해서 제2 개질 영역뿐만이 아니라 제1 개질 영역에 대해서도 제거된다. 따라서, 소정 부분의 제거 후로서 절단 예정 라인을 따라서 절단된 가공 대상물에서는, 제1 개질 영역에 기인하여 절단면의 직진성이 저하되는 것도 억제할 수 있다.
본 발명의 일 측면에 따른 레이저 가공 방법에 있어서, 반도체 기판은 실리콘 기판이고, 레이저광은 1064nm 보다도 큰 파장을 가지고 있어도 된다. 이것에 의해, 1064nm 이하의 파장을 가지는 레이저광을 이용하는 경우에 비해, 제1 개질 영역 및 제2 개질 영역의 형성에 따라서 제1 개질 영역 및 제2 개질 영역으로부터 실리콘 기판의 두께 방향으로 균열을 크게 신전시킬 수 있다.
본 발명의 일 측면에 따른 레이저 가공 방법에 있어서, 레이저광은 1099㎛ 이상 1342㎛ 이하의 파장을 가지고 있어도 된다. 이 경우, 제1 개질 영역 및 제2 개질 영역의 형성에 따라서 제1 개질 영역 및 제2 개질 영역으로부터 실리콘 기판의 두께 방향으로 균열을 보다 크게 신전시킬 수 있다.
본 발명의 일 측면에 따른 레이저 가공 방법에 있어서, 레이저광의 제1 집광점을 맞춘 위치에 대해서, 실리콘 기판의 두께 방향 및 절단 예정 라인의 연장 방향의 양방향에 수직인 방향으로 레이저광의 제2 집광점을 오프셋시키는 거리는, 24㎛ 이하여도 된다. 이 경우, 제1 개질 영역과 제2 개질 영역의 사이에서 균열을 확실하게 연결하여, 제1 개질 영역 및 제2 개질 영역의 형성에 따라서 제1 개질 영역 및 제2 개질 영역으로부터 실리콘 기판의 두께 방향으로 균열을 확실하게 신전시킬 수 있다.
본 발명의 일 측면에 따른 레이저 가공 방법에 있어서, 레이저광의 제1 집광점을 맞춘 위치에 대해서, 실리콘 기판의 두께 방향 및 절단 예정 라인의 연장 방향의 양방향에 수직인 방향으로 레이저광의 제2 집광점을 오프셋시키는 거리는, 4㎛ 이상 18㎛ 이하여도 된다. 이 경우, 제1 개질 영역과 제2 개질 영역의 사이에서 균열을 보다 확실하게 연결하여, 제1 개질 영역 및 제2 개질 영역의 형성에 따라서 제1 개질 영역 및 제2 개질 영역으로부터 실리콘 기판의 두께 방향으로 균열을 보다 확실하게 신전시킬 수 있다.
본 발명의 일 측면에 따른 레이저 가공 방법에 있어서, 제2 공정에서는, 제2 개질 영역을 형성함으로써, 제1 개질 영역 및 제2 개질 영역으로부터 반도체 기판의 두께 방향으로 신전된 균열을 반도체 기판의 표면에 도달시키고, 제3 공정에서는 소정 부분을 제거함으로써, 소정 부분이 제거된 반도체 기판의 이면에, 제2 공정에 있어서 제1 개질 영역 및 제2 개질 영역으로부터 반도체 기판의 두께 방향으로 신전된 균열을 도달시켜도 된다. 이 경우, 가공 대상물을 절단 예정 라인을 따라서 정밀도 좋게 절단할 수 있다.
본 발명의 일 측면에 의하면, 절단면을 평활화할 수 있는 가공 대상물 절단 방법 및 가공 대상물 절단 장치를 제공하는 것이 가능해진다.
도 1은 개질 영역의 형성에 이용되는 레이저 가공 장치의 개략 구성도이다.
도 2는 개질 영역의 형성의 대상이 되는 가공 대상물의 평면도이다.
도 3은 도 2의 가공 대상물의 III－III선을 따른 단면도이다.
도 4는 레이저 가공 후의 가공 대상물의 평면도이다.
도 5는 도 4의 가공 대상물의 V－V선을 따른 단면도이다.
도 6은 도 4의 가공 대상물의 VI－VI선을 따른 단면도이다.
도 7의 (a)는 레이저 가공 중인 가공 대상물의 절단 예정 라인을 따른 단면도이고, 도 7의 (b)는 절단 후의 가공 대상물의 평면도이다.
도 8의 (a)는 레이저 가공 중인 가공 대상물의 절단 예정 라인을 따른 단면도이고, 도 8의 (b)는 절단 후의 가공 대상물의 평면도이다.
도 9의 (a)는 레이저 가공 중인 가공 대상물의 절단 예정 라인을 따른 단면도이고, 도 9의 (b)는 절단 후의 가공 대상물의 평면도이다.
도 10의 (a)는 레이저 가공 중인 가공 대상물의 절단 예정 라인을 따른 단면도이고, 도 10의 (b)는 절단 후의 가공 대상물의 평면도이다.
도 11의 (a)는 절단 후의 실리콘 기판의 절단 예정 라인에 평행한 면의 사진을 나타내는 도면이고, 도 11의 (b)는 절단 후의 실리콘 기판의 표면측의 사진을 나타내는 도면이다.
도 12의 (a)는 제1 개질 영역 및 제2 개질 영역 형성 후의 실리콘 기판의 절단 예정 라인에 평행한 면의 사진을 나타내는 도면이고, 도 12의 (b)는 제1 개질 영역 및 제2 개질 영역 형성 후의 실리콘 기판의 절단 예정 라인에 수직인 면의 사진을 나타내는 도면이다.
도 13의 (a)는 제1 개질 영역 및 제2 개질 영역 형성 후의 실리콘 기판의 절단 예정 라인에 평행한 면의 사진을 나타내는 도면이고, 도 13의 (b)는 제1 개질 영역 및 제2 개질 영역 형성 후의 실리콘 기판의 절단 예정 라인에 수직인 면의 사진을 나타내는 도면이다.
도 14는 오프셋량과 균열의 길이의 관계를 나타내는 그래프이다.
도 15는 오프셋량과 스플래쉬의 개수의 관계를 나타내는 그래프이다.
도 16의 (a)는 절단 후의 실리콘 기판의 절단 예정 라인에 평행한 면의 사진을 나타내는 도면이고, 도 16의 (b)는 절단 후의 실리콘 기판의 표면측의 사진을 나타내는 도면이다.
도 17의 (a)는 오프셋량 2㎛인 경우에 있어서의 절단 후의 실리콘 기판의 표면측의 사진을 나타내는 도면이고, 도 17의 (b)는 오프셋량 4㎛인 경우에 있어서의 절단 후의 실리콘 기판의 표면측의 사진을 나타내는 도면이고, 도 17의 (c)는 오프셋량 6㎛인 경우에 있어서의 절단 후의 실리콘 기판의 표면측의 사진을 나타내는 도면이다.
도 18의 (a)는 오프셋량이 작은 경우에 있어서의 실리콘 기판의 절단 예정 라인에 수직인 면을 나타내는 도면이고, 도 18의 (b)는 오프셋량이 큰 경우에 있어서의 실리콘 기판의 절단 예정 라인에 수직인 면을 나타내는 도면이다.
도 19는 실시 형태의 레이저 가공 방법을 이용한 반도체 칩의 제조 방법을 설명하기 위한 단면도이다.
도 20은 실시 형태의 레이저 가공 방법을 이용한 반도체 칩의 제조 방법을 설명하기 위한 단면도이다.
도 21은 실시 형태의 레이저 가공 방법을 이용한 반도체 칩의 제조 방법을 설명하기 위한 단면도이다.
도 22는 실시 형태의 레이저 가공 방법을 이용한 반도체 칩의 제조 방법을 설명하기 위한 단면도이다.
도 23은 실시 형태의 레이저 가공 방법을 이용한 반도체 칩의 제조 방법을 설명하기 위한 단면도이다.
도 24는 실시 형태의 레이저 가공 방법을 이용한 반도체 칩의 제조 방법을 설명하기 위한 단면도이다.
도 25의 (a)는 연마 전의 가공 대상물의 절단 예정 라인을 따른 단면도이고, 도 25의 (b)는 연마 후의 가공 대상물의 절단 예정 라인을 따른 단면도이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에는 동일 부호를 부여하고, 중복하는 설명을 생략한다.
실시 형태에 따른 레이저 가공 방법 및 레이저 가공 장치에서는, 가공 대상물에 레이저광을 집광함으로써, 절단 예정 라인을 따라서 가공 대상물에 개질 영역을 형성한다. 이에, 먼저, 개질 영역의 형성에 대해서, 도 1~도 6을 참조하여 설명한다.
도 1에 나타내지는 것처럼, 레이저 가공 장치(100)는 레이저광 L을 펄스 발진하는 레이저 광원(101)과, 레이저광 L의 광축(광로)의 방향을 90° 바꾸도록 배치된 다이크로익 미러(103)와, 레이저광 L을 집광시키기 위한 집광용 렌즈(105)를 구비하고 있다. 레이저 가공 장치(100)는 집광용 렌즈(105)에서 집광된 레이저광 L이 조사되는 가공 대상물(1)을 지지하기 위한 지지대(107)와, 지지대(107)를 이동시키기 위한 스테이지(111)와, 레이저광 L의 출력이나 펄스폭, 펄스 파형 등을 조절하기 위해서 레이저 광원(101)을 제어하는 레이저 광원 제어부(102)와, 스테이지(111)의 이동을 제어하는 스테이지 제어부(115)를 구비하고 있다.
레이저 가공 장치(100)에 있어서는, 레이저 광원(101)으로부터 출사된 레이저광 L이, 다이크로익 미러(103)에 의해서 그 광축의 방향이 90°바뀌어져, 지지대(107)상에 재치된 가공 대상물(1)의 내부에 집광용 렌즈(105)에 의해서 집광된다. 이것과 함께, 스테이지(111)가 이동되어, 가공 대상물(1)이 레이저광 L에 대해서 절단 예정 라인(5)을 따라서 상대 이동된다. 이것에 의해, 절단 예정 라인(5)을 따른 개질 영역이, 가공 대상물(1)에 형성된다. 여기에서는, 레이저광 L을 상대적으로 이동시키기 위해서 스테이지(111)를 이동시켰지만, 집광용 렌즈(105)를 이동시켜도 되고, 혹은 이들 양쪽을 이동시켜도 된다.
가공 대상물(1)로서는, 반도체 재료로 형성된 반도체 기판 또는 압전 재료로 형성된 압전 기판 등을 포함하는 판 모양의 부재(예를 들면, 기판, 웨이퍼 등)가 이용된다. 도 2에 나타내지는 것처럼, 가공 대상물(1)에는, 가공 대상물(1)을 절단하기 위한 절단 예정 라인(5)이 설정되어 있다. 절단 예정 라인(5)은 직선 모양으로 연장된 가상선이다. 가공 대상물(1)의 내부에 개질 영역을 형성하는 경우, 도 3에 나타내지는 것처럼, 가공 대상물(1)의 내부에 집광점(집광 위치) P를 맞춘 상태로, 레이저광 L을 절단 예정 라인(5)을 따라서(즉, 도 2의 화살표 A방향으로) 상대적으로 이동시킨다. 이것에 의해, 도 4, 도 5 및 도 6에 나타내지는 것처럼, 개질 영역(7)이 절단 예정 라인(5)을 따라서 가공 대상물(1)에 형성되고, 절단 예정 라인(5)을 따라서 형성된 개질 영역(7)이 절단 기점 영역(8)이 된다.
집광점 P란 레이저광 L이 집광되는 지점이다. 절단 예정 라인(5)은 직선 모양으로 한정되지 않고 곡선 모양이어도 되고, 이들이 조합된 3차원 모양이어도 되고, 좌표 지정된 것이어도 된다. 절단 예정 라인(5)은 가상선으로 한정되지 않고 가공 대상물(1)의 표면(3)에 실제로 그어진 선이어도 된다. 개질 영역(7)은 연속적으로 형성되는 경우도 있고, 단속적으로 형성되는 경우도 있다. 개질 영역(7)은 열(列) 모양이어도 점(点) 모양이어도 되며, 요점은, 개질 영역(7)은 적어도 가공 대상물(1)의 내부에 형성되어 있으면 된다. 또, 개질 영역(7)을 기점으로 균열이 형성되는 경우가 있고, 균열 및 개질 영역(7)은 가공 대상물(1)의 외표면(外表面)(표면(3), 이면, 혹은 외주면(外周面))으로 노출되어 있어도 된다. 개질 영역(7)을 형성할 때의 레이저광 입사면은, 가공 대상물(1)의 표면(3)으로 한정되는 것이 아니고, 가공 대상물(1)의 이면이어도 된다.
또한, 가공 대상물(1)의 내부에 개질 영역(7)을 형성하는 경우에는, 레이저광 L은 가공 대상물(1)을 투과함과 아울러, 가공 대상물(1)의 내부에 위치하는 집광점 P 근방에서 특히 흡수된다. 이것에 의해, 가공 대상물(1)에 개질 영역(7)이 형성된다(즉, 내부 흡수형 레이저 가공). 이 경우, 가공 대상물(1)의 표면(3)에서는 레이저광 L이 거의 흡수되지 않으므로, 가공 대상물(1)의 표면(3)이 용융(溶融)하는 일은 없다. 한편, 가공 대상물(1)의 표면(3)에 개질 영역(7)을 형성하는 경우에는, 레이저광 L은 표면(3)에 위치하는 집광점 P 근방에서 특히 흡수되고, 표면(3)으로부터 용융되어 제거되어, 구멍이나 홈 등의 제거부가 형성된다(표면 흡수형 레이저 가공).
개질 영역(7)은 밀도, 굴절률, 기계적 강도나 그 외의 물리적 특성이 주위와는 상이한 상태가 된 영역을 말한다. 개질 영역(7)으로서는, 예를 들면, 용융 처리 영역(일단 용융 후 재고체화된 영역, 용융 상태 중인 영역 및 용융으로부터 재고체화되는 상태 중인 영역 중 적어도 어느 하나를 의미함), 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역 등이 있으며, 이것이 혼재된 영역도 있다. 또한, 개질 영역(7)으로서는, 가공 대상물(1)의 재료에 있어서 개질 영역(7)의 밀도가 비개질 영역의 밀도와 비교하여 변화된 영역이나, 격자 결함이 형성된 영역이 있다. 가공 대상물(1)의 재료가 단결정 실리콘인 경우, 개질 영역(7)은 고전위밀도 영역이라고도 할 수 있다.
용융 처리 영역, 굴절률 변화 영역, 개질 영역(7)의 밀도가 비개질 영역의 밀도와 비교하여 변화된 영역, 및 격자 결함이 형성된 영역은, 또한, 그들 영역의 내부나 개질 영역(7)과 비개질 영역의 계면(界面)에 균열(갈라짐, 마이크로 크랙)을 내포하고 있는 경우가 있다. 내포되는 균열은 개질 영역(7)의 전면(全面)에 걸친 경우나 일부분만이나 복수 부분에 형성되는 경우가 있다. 가공 대상물(1)은 결정 구조를 가지는 결정 재료로 이루어지는 기판을 포함한다. 예를 들면 가공 대상물(1)은 질화 갈륨(GaN), 실리콘(Si), 실리콘 카바이드(SiC), LiTaO3, 및 사파이어(Al2O3)의 적어도 어느 것으로 형성된 기판을 포함한다. 환언하면, 가공 대상물(1)은, 예를 들면, 질화 갈륨 기판, 실리콘 기판, SiC 기판, LiTaO3 기판, 또는 사파이어 기판을 포함한다. 결정 재료는 이방성 결정 및 등방성 결정 중 어느 것이어도 된다. 또, 가공 대상물(1)은 비결정 구조(비정질 구조)를 가지는 비결정 재료로 이루어지는 기판을 포함하고 있어도 되고, 예를 들면 유리 기판을 포함하고 있어도 된다.
실시 형태에서는, 절단 예정 라인(5)을 따라서 개질 스팟(가공 흔적)을 복수 개 형성함으로써, 개질 영역(7)을 형성할 수 있다. 이 경우, 복수의 개질 스팟이 모임으로써 개질 영역(7)이 된다. 개질 스팟이란, 펄스 레이저광의 1펄스의 쇼트(즉 1펄스의 레이저 조사：레이저 쇼트)로 형성되는 개질 부분이다. 개질 스팟으로서는, 크랙 스팟, 용융 처리 스팟 혹은 굴절률 변화 스팟, 또는 이들의 적어도 하나가 혼재하는 것 등을 들 수 있다. 개질 스팟에 대해서는, 요구되는 절단 정밀도, 요구되는 절단면의 평탄성, 가공 대상물(1)의 두께, 종류, 결정 방위 등을 고려하여, 그 크기나 발생하는 균열의 길이를 적당히 제어할 수 있다. 또, 실시 형태에서는, 절단 예정 라인(5)을 따라서, 개질 스팟을 개질 영역(7)으로서 형성할 수 있다.
다음에, 스플래쉬에 관한 검증 결과에 대해 설명한다. 또한, 「반도체 기판을 포함하는 가공 대상물을 대상으로 하고, 상술한 것 같은 레이저 가공을 실시했을 경우에, 레이저광 입사면과는 반대측의 가공 대상물의 표면에 생기는 손상」을 「스플래쉬」라고 칭한다. 이하에서는, 반도체 기판으로서, 실리콘 기판을 예시한다.
도 7~도 10에 나타내지는 것처럼, 실리콘 기판(10)의 표면(10a)에 금속막(11)이 형성된 것을 가공 대상물로서 준비했다. 금속막(11)은 실리콘 기판(10)의 표면(10a)에 기초로서 두께 20㎛의 Cr막이 형성되고, Cr막상에 두께 50㎛의 Au막이 형성됨으로써, 구성되어 있다.
도 7의 (a)에 나타내지는 것처럼, 실리콘 기판(10)의 이면(10b)을 레이저광 입사면으로 하여, 1064nm의 파장을 가지는 레이저광 L0을 실리콘 기판(10)의 내부에 집광시키고, 절단 예정 라인(5)을 따라서 레이저광 L0의 집광점 P를 이동시킴으로써, 절단 예정 라인(5)을 따라서 실리콘 기판(10)의 내부에 개질 영역(7)을 형성했다. 이 때, 개질 영역(7)의 형성에 따라서 개질 영역(7)으로부터 실리콘 기판(10)의 두께 방향으로 신전되는 균열 F(즉, 실리콘 기판(10)에 외력을 작용시키지 않더라도, 개질 영역(7)의 형성에 따라서 생기는 균열 F)가 실리콘 기판(10)의 표면(10a)에 도달하도록, 레이저광 L0의 조사 조건을 조정했다. 이 경우에는, 도 7의 (b)에 나타내지는 것처럼, 금속막(11)에 스플래쉬가 생기지 않았다.
도 8의 (a)에 나타내지는 것처럼, 실리콘 기판(10)의 이면(10b)을 레이저광 입사면으로 하여, 1342nm의 파장을 가지는 레이저광 L1을 실리콘 기판(10)의 내부에 집광시키고, 절단 예정 라인(5)을 따라서 레이저광 L1의 집광점 P를 이동시킴으로써, 절단 예정 라인(5)을 따라서 실리콘 기판(10)의 내부에 개질 영역(7)을 형성했다. 이 때, 개질 영역(7)으로부터 신전되는 균열 F가 실리콘 기판(10)의 표면(10a)에 도달하도록, 레이저광 L1의 조사 조건을 조정했다. 구체적으로는, 파장이 상이한 것을 제외하고, 레이저광 L1의 조사 조건을, 상술한 레이저광 L0의 조사 조건과 동일하게 했다. 이 경우에는, 도 8의 (b)에 나타내지는 것처럼, 금속막(11)에 스플래쉬 S가 생겼다.
도 9의 (a)에 나타내지는 것처럼, 실리콘 기판(10)의 이면(10b)을 레이저광 입사면으로 하여, 1342nm의 파장을 가지는 레이저광 L1을 실리콘 기판(10)의 내부에 집광시키고, 절단 예정 라인(5)을 따라서 레이저광 L1의 집광점 P를 이동시킴으로써, 절단 예정 라인(5)을 따라서 실리콘 기판(10)의 내부에 개질 영역(7)을 형성했다. 이 때, 개질 영역(7)으로부터 신전되는 균열 F가, 실리콘 기판(10)의 표면(10a)에 도달하지 않고 실리콘 기판(10)의 내부에 머물도록, 레이저광 L1의 조사 조건을 조정했다. 구체적으로는, 도 8의 경우보다도 레이저광 L1의 펄스 에너지를 작게 했다. 이 경우에는, 도 9의 (b)에 나타내지는 것처럼, 금속막(11)에 스플래쉬가 생기지 않았다.
도 10의 (a)에 나타내지는 것처럼, 실리콘 기판(10)의 이면(10b)을 레이저광 입사면으로 하여, 1342nm의 파장을 가지는 레이저광 L1을 실리콘 기판(10)의 내부에 집광시키고, 절단 예정 라인(5)을 따라서 레이저광 L1의 집광점 P를 이동시킴으로써, 절단 예정 라인(5)을 따라서 실리콘 기판(10)의 내부에 제1 개질 영역(7a) 및 제2 개질 영역(7b)을 형성했다. 이 때, 제1 개질 영역(7a)을 형성한 것 만으로는 균열 F가 실리콘 기판(10)의 표면(10a)에 도달하지 않고, 제1 개질 영역(7a)에 대해서 실리콘 기판(10)의 이면(10b)측에 제2 개질 영역(7b)을 형성했을 때 균열 F가 실리콘 기판(10)의 표면(10a)에 도달하도록, 레이저광 L1의 조사 조건을 조정했다. 이 경우에는, 도 10의 (b)에 나타내지는 것처럼, 금속막(11)에 스플래쉬 S가 생겼다.
도 11은 도 10의 경우의 조건으로 실리콘 기판(10)의 내부에 제1 개질 영역(7a) 및 제2 개질 영역(7b)을 형성했을 때의 실리콘 기판(10)의 사진을 나타내는 도면이다. 구체적으로는, 도 11의 (a)는 절단 후의 실리콘 기판(10)의 절단 예정 라인에 평행한 면의 사진을 나타내는 도면이다. 도 11의 (b)는 절단 후의 실리콘 기판(10)의 표면(10a)측(금속막(11))의 사진을 나타내는 도면이다. 도 11의 (b)를 참조하면, 금속막(11)에 있어서 일점 쇄선으로 둘러싸인 영역에, 거무스름한 부분이 존재하는 것을 확인할 수 있다. 이것이, 문제가 되는 스플래쉬 S이다.
1342nm와 같이 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 이용하면, 1064nm 이하의 파장을 가지는 레이저광 L0을 이용하는 경우에 비해, 개질 영역(7)으로부터 실리콘 기판(10)의 두께 방향으로 균열 F를 크게 신전시킬 수 있다. 1342nm와 같이 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 이용하면, 1064nm 이하의 파장을 가지는 레이저광 L0을 이용하는 경우에 비해, 실리콘 기판(10)의 레이저광 입사면으로부터 깊은 위치에 개질 영역(7)을 형성할 수 있다. 이것들은, 1064nm 보다도 큰 파장을 가지는 레이저광 L1 쪽이, 1064nm 이하의 파장을 가지는 레이저광 L0 보다도, 실리콘에 대해서 투과율이 높은 것에 기인한다. 따라서, 1개의 절단 예정 라인(5)에 대한 레이저광 L의 스캔 횟수(즉, 1개의 절단 예정 라인(5)에 대한 개질 영역(7)의 형성 열수)를 감소시켜, 가공 효율을 향상시킨다고 하는 관점에서는, 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 이용하는 것이 바람직하다.
그러나, 상술한 도 8 및 도 10의 경우와 같이, 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 이용하여 균열 F를 실리콘 기판(10)의 표면(10a)에 도달시키려고 하면, 금속막(11)에 스플래쉬 S가 생겨 버린다. 레이저광 입사면과는 반대측의 실리콘 기판(10)의 표면(10a)에 기능 소자(예를 들면, 결정 성장에 의해 형성된 반도체 동작층, 포토 다이오드 등의 수광 소자, 레이저 다이오드 등의 발광 소자, 혹은 회로로서 형성된 회로 소자 등)가 형성되어 있는 경우에 스플래쉬 S가 생기면, 기능 소자의 특성이 열화될 우려가 있다.
따라서, 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 이용하여 균열 F를 실리콘 기판(10)의 표면(10a)에 도달시키는 경우에, 스플래쉬 S의 발생을 억제할 수 있으면, 기술적으로 큰 의의가 있다.
본 발명자 등은, 실리콘 기판(10)의 표면(10a)에 스플래쉬 S가 생기는 것은, 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 이용하면, 형성 완료된 개질 영역(7)으로부터 크게 신전된 균열 F에 레이저광 L1을 집광시키게 되어, 소실광(레이저광 L1 중 개질 영역(7)의 형성에 기여하지 않고 실리콘 기판(10)의 표면(10a)측으로 소실되는 광)의 영향이 커지는 것에 기인한다고 생각했다. 그 알게된 내용으로부터, 본 발명자 등은, 도 10의 경우에 있어서 제2 개질 영역(7b)을 형성할 때, 레이저광 L1의 집광점 P를 오프셋시키면, 스플래쉬 S의 발생의 원인이 되는 소실광의 영향을 작게 할 수 있다고 생각하여, 이하의 검증을 행하였다. 또한, 제2 개질 영역(7b)을 형성할 때, 「제1 개질 영역(7a)을 형성할 때 레이저광 L1의 집광점 P를 맞춘 위치에 대해서, 실리콘 기판(10)의 두께 방향 및 절단 예정 라인(5)의 연장 방향의 양방향에 수직인 방향(도 10의 (a)에 있어서의 실리콘 기판(10)의 단면에 수직인 방향)에 레이저광 L1의 집광점 P를 오프셋시키는」것을 간단하게 「레이저광 L1의 집광점 P를 오프셋시킨다」고 한다. 「레이저광 L1의 집광점 P를 오프셋시키는 거리」를 「오프셋량」이라고 한다.
먼저, 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 신전되는 균열 F의 방향에 대해 검증했다. 도 12는 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시키지 않은 경우의 실리콘 기판(10)의 사진을 나타내는 도면이다. 구체적으로는, 도 12의 (a)는 제1 개질 영역(7a) 및 제2 개질 영역(7b) 형성 후의 실리콘 기판(10)의 절단 예정 라인에 평행한 면의 사진을 나타내는 도면이다. 도 12의 (b)는 제1 개질 영역(7a) 및 제2 개질 영역(7b) 형성 후의 실리콘 기판(10)의 절단 예정 라인에 수직인 면의 사진을 나타내는 도면이다. 도 12의 (b)를 참조하면, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시키지 않은 경우에는, 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 곧게 (실리콘 기판(10)의 두께 방향을 따라서) 균열 F가 신전하는 것을 확인할 수 있다.
도 13은 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시킨 경우(오프셋량 8㎛인 경우)의 실리콘 기판(10)의 사진을 나타내는 도면이다. 구체적으로는, 도 13의 (a)는 제1 개질 영역(7a) 및 제2 개질 영역(7b) 형성 후의 실리콘 기판(10)의 절단 예정 라인에 평행한 면의 사진을 나타내는 도면이다. 도 13의 (b)는 제1 개질 영역(7a) 및 제2 개질 영역(7b) 형성 후의 실리콘 기판(10)의 절단 예정 라인에 수직인 면의 사진을 나타내는 도면이다. 도 13의 (b)를 참조하면, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시킨 경우에도, 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 곧게 (실리콘 기판(10)의 두께 방향을 따라서) 균열 F가 신전하는 것을 확인할 수 있다.
이어서, 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 신전되는 균열 F의 길이에 대해서 검증했다. 도 14는 오프셋량과 균열 F의 길이의 관계를 나타내는 그래프이다. 균열 F의 길이는 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 신전된 균열 F의 길이이다. 도 14를 참조하면, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시켜도, 오프셋시키지 않아도(오프셋량 0㎛인 경우에도), 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 신전되는 균열 F의 길이는 변하지 않는 것을 확인할 수 있다.
이어서, 스플래쉬 S의 발생량에 대해 검증했다. 도 15는 오프셋량과 스플래쉬 S의 개수의 관계를 나타내는 그래프이다. 스플래쉬 S의 개수는 절단 예정 라인(5)으로부터 양측으로 20㎛ 이상 떨어진 영역에서 생긴 스플래쉬 S의 개수(절단 예정 라인(5)이 길이 15mm당 개수)이다. 도 15를 참조하면, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시키면, 오프셋시키지 않는 경우(오프셋량 0㎛인 경우)에 비해, 스플래쉬 S의 개수가 감소하는 것을 확인할 수 있다. 또한, 절단 예정 라인(5)으로부터 양측으로 20㎛ 이상 떨어진 영역에서 생긴 스플래쉬 S의 개수를 카운트한 것은, 특히 그러한 스플래쉬 S가, 실리콘 기판(10)의 표면(10a)에 형성된 기능 소자의 특성을 열화시키는 문제를 일으키기 때문이다. 절단 예정 라인(5)의 양측 20㎛ 이내의 영역에는, 다이싱 스트리트(dicing street)(서로 이웃하는 기능 소자 사이의 영역)가 마련되는 경우가 많기 때문에, 당해 영역에 생기는 스플래쉬 S가 기능 소자의 특성을 열화시키는 문제를 일으킬 가능성은 낮다.
도 12~도 15의 검증 결과로부터, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시켜도, 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 곧게 (실리콘 기판(10)의 두께 방향을 따라서) 균열 F가 신전되고, 또 제1 개질 영역(7a)으로부터 실리콘 기판(10)의 표면(10a)측으로 신전되는 균열 F의 길이가 변하지 않는 것을 알았다. 그 한편으로, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시키면, 스플래쉬 S의 개수가 감소하는 것을 알았다. 또한, 도 12~도 15의 검증에 있어서, 오프셋량 이외의 레이저광의 조사 조건은 동일하다.
스플래쉬 S의 개수가 감소하는 것에 대한 본 발명자 등의 고찰은, 이하와 같다. 도 16은 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시킨 경우의 실리콘 기판(10)의 사진을 나타내는 도면이다. 구체적으로는, 도 16의 (a)는 절단 후의 실리콘 기판(10)의 절단 예정 라인(5)에 평행한 면의 사진을 나타내는 도면이다. 도 16의 (b)는 절단 후의 실리콘 기판(10)의 표면(10a)측(금속막(11))의 사진을 나타내는 도면이다. 도 16의 (a)를 참조하면, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시킴으로써, 형성 완료된 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 신전된 균열 F에 레이저광 L1이 집광되는 것이 억제되어, 제2 개질 영역(7b)이 크게 형성되어 있는 것을 확인할 수 있다. 즉, 제2 개질 영역(7b)의 형성에 기여하는 레이저광 L1의 비율이 증가하고, 소실광의 비율이 감소했다고 생각할 수 있다. 도 16의 (b)를 참조하면, 스플래쉬 S가 생기지 않은 것을 확인할 수 있다.
그 한편으로, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시키지 않은 경우의 실리콘 기판(10)의 사진을 나타내는 도면 11의 (a)를 참조하면, 제2 개질 영역(7b)이 작게 형성되어 있는 것을 확인할 수 있다. 이것은, 형성 완료된 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 신전된 균열 F에 레이저광 L1이 집광되어, 소실광이 많아지고 있는 것에 기인한다고 생각할 수 있다. 또한, 도 11 및 도 16의 검증에 있어서, 오프셋량 이외의 레이저광의 조사 조건은 동일하다.
도 17은 절단 후의 실리콘 기판(10)의 표면(10a)측(금속막(11))의 사진을 나타내는 도면이다. 구체적으로는, 도 17의 (a)는 오프셋량 2㎛인 경우이다. 도 17의 (b)는 오프셋량 4㎛인 경우이다. 도 17의 (c)는 오프셋량 6㎛인 경우이다. 각 경우에 있어서, 오프셋량 이외의 레이저광의 조사 조건은 동일하다. 도 17의 (a) 및 (b)를 참조하면, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시킨 측과는 반대측에 스플래쉬 S가 생겨 있는 것, 및 오프셋량을 크게 할수록 스플래쉬 S가 절단 예정 라인(5)으로부터 떨어져 있는 것을 확인할 수 있다. 도 17의 (a), (b) 및 (c)를 참조하면, 오프셋량을 크게 할수록 스플래쉬 S의 발생 영역이 감소하고 있는 것을 확인할 수 있다. 또한, 도 17의 (a) 및 (b)의 경우에도, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시키지 않은 경우에 비하면, 스플래쉬 S의 발생 영역은 감소하고 있다.
도 17의 (a), (b) 및 (c)의 결과가 얻어진 이유는, 다음과 같이 생각할 수 있다. 도 18의 (a)는 오프셋량이 작은 경우에 있어서의 실리콘 기판(10)의 절단 예정 라인(5)에 수직인 면을 나타내는 도면이다. 도 18의 (b)는 오프셋량이 큰 경우에 있어서의 실리콘 기판(10)의 절단 예정 라인(5)에 수직인 면을 나타내는 도면이다. 또한, 「제1 개질 영역(7a)을 형성할 때의 레이저광 L1의 집광점 P」를 「제1 집광점 P1」이라고 한다. 「제2 개질 영역(7b)을 형성할 때의 레이저광 L1의 집광점 P」를 「제2 집광점 P2」라고 한다.
도 18의 (a)에 나타내지는 것처럼, 오프셋량이 작은 경우에는, 형성 완료된 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 신전된 균열 F 중, 레이저광 L1의 제2 집광점 P2가 맞춰진 부분 F1이, 실리콘 기판(10)의 두께 방향 D에 대해서 작은 각도로 경사져 있다. 그 때문에, 당해 부분 F1에 대한 레이저광 L1의 입사각 θ가 커진다. 따라서, 레이저광 L1 중 제2 개질 영역(7b)의 형성에 기여하지 않은 소실광 L2는, 실리콘 기판(10)의 두께 방향 D에 대해서 작은 각도로, 레이저광 L1의 집광점 P를 오프셋시킨 측과는 반대측으로 진행한다. 이것에 의해, 실리콘 기판(10)의 표면(10a)에 도달하는 소실광 L2의 광로 길이가 짧아져, 실리콘 기판(10) 내에서의 소실광 L2의 흡수량 및 산란 정도가 작아진다. 또한, 「작다」, 「크다」, 「짧다」 등은, 도 18의 (b)의 경우와의 비교로 이용하고 있다.
그 한편으로, 도 18의 (b)에 나타내지는 것처럼, 오프셋량이 큰 경우에는, 형성 완료된 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 신전된 균열 F 중, 레이저광 L1의 제2 집광점 P2가 맞춰진 부분 F1이, 실리콘 기판(10)의 두께 방향 D에 대해서 큰 각도로 경사져 있다. 그 때문에, 당해 부분 F1에 대한 레이저광 L1의 입사각 θ가 작아진다. 따라서, 레이저광 L1 중 제2 개질 영역(7b)의 형성에 기여하지 않은 소실광 L2는, 실리콘 기판(10)의 두께 방향 D에 대해서 큰 각도로, 레이저광 L1의 집광점 P를 오프셋시킨 측과는 반대측으로 진행한다. 이것에 의해, 실리콘 기판(10)의 표면(10a)에 도달하는 소실광 L2의 광로 길이가 길어져, 실리콘 기판(10) 내에서의 소실광 L2의 흡수량 및 산란 정도가 커진다. 또한, 「크다」, 「작다」, 「길다」 등은, 도 18의 (a)의 경우와의 비교로 이용하고 있다.
이상의 도 18의 고찰로부터, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 집광점 P를 오프셋시킨 측과는 반대측에 스플래쉬 S가 생기고, 오프셋량을 크게 할수록 스플래쉬 S가 절단 예정 라인(5)으로부터 떨어지고, 오프셋량을 크게 할수록 스플래쉬 S의 발생 영역이 감소한다고 생각할 수 있다.
다음에, 실시 형태의 레이저 가공 방법을 이용한 반도체 칩의 제조 방법에 대해 설명한다. 먼저, 도 19에 나타내지는 것처럼, 표면(10a)에 기능 소자층(15)이 형성된 실리콘 기판(10)을 포함하는 가공 대상물(1)을 준비한다. 링 모양의 유지 부재(20)에 유지된 보호 필름(22)에, 가공 대상물(1)의 기능 소자층(15)측을 붙인다. 기능 소자층(15)은 매트릭스 모양으로 배치된 복수의 기능 소자를 포함하고 있다.
이어서, 서로 이웃하는 기능 소자의 사이를 통과하도록 격자 모양으로 설정된 절단 예정 라인(5)의 각각을 따라서, 제1 개질 영역(7a)을 형성한다. 구체적으로는, 실리콘 기판(10)의 이면(10b)을 레이저광 입사면으로 하여, 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 실리콘 기판(10)에 집광시키고, 실리콘 기판(10)의 표면(10a)과 레이저광 L의 제1 집광점 P1의 거리를 제1 거리로 유지하면서, 절단 예정 라인(5)을 따라서 레이저광 L1의 제1 집광점 P1을 이동시킴으로써, 절단 예정 라인(5)을 따라서 제1 개질 영역(7a)을 형성한다(제1 공정). 이 때, 절단 예정 라인(5)에 대해서, 실리콘 기판(10)의 두께 방향 및 절단 예정 라인(5)의 연장 방향의 양방향에 수직인 방향으로 레이저광 L1의 제1 집광점 P1을 오프셋시키는 거리를 0으로 유지하면서, 절단 예정 라인(5)을 따라서 레이저광 L1의 제1 집광점 P1을 이동시킨다. 즉, 실리콘 기판(10)의 두께 방향에서 보았을 경우에 레이저광 L의 제1 집광점 P1이 절단 예정 라인(5)상에 위치한 상태를 유지하면서, 절단 예정 라인(5)을 따라서 레이저광 L의 제1 집광점 P1을 이동시킨다. 이것에 의해, 제1 개질 영역(7a)은 실리콘 기판(10)의 두께 방향에서 보았을 경우에 절단 예정 라인(5)상에 위치한 상태로, 절단 예정 라인(5)을 따라서 실리콘 기판(10)의 내부에 형성된다.
이어서, 서로 이웃하는 기능 소자의 사이를 통과하도록 격자 모양으로 설정된 절단 예정 라인(5)의 각각을 따라서, 제2 개질 영역(7b)을 형성한다. 구체적으로는, 실리콘 기판(10)의 이면(10b)을 레이저광 입사면으로 하여, 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 실리콘 기판(10)에 집광시키고, 실리콘 기판(10)의 표면(10a)과 레이저광 L1의 제2 집광점 P2의 거리를 제1 거리보다도 큰 제2 거리로 유지하면서, 또한 레이저광 L1의 제2 집광점 P2를 오프셋시키면서, 절단 예정 라인(5)을 따라서 레이저광 L1의 제2 집광점 P2를 이동시킴으로써, 절단 예정 라인(5)을 따라서 제2 개질 영역(7b)을 형성한다(제2 공정). 즉, 실리콘 기판(10)의 두께 방향에서 보았을 경우에 레이저광 L의 제2 집광점 P2가 절단 예정 라인(5)으로부터 소정 거리만큼 떨어진 상태를 유지하면서, 절단 예정 라인(5)을 따라서 (절단 예정 라인(5)과 평행하게) 레이저광 L의 제2 집광점 P2를 이동시킨다. 이것에 의해, 제2 개질 영역(7b)은 실리콘 기판(10)의 두께 방향에서 보았을 경우에 절단 예정 라인(5)으로부터 소정 거리만큼 떨어진 상태로, 절단 예정 라인(5)을 따라서 (절단 예정 라인(5)과 평행하게) 실리콘 기판(10)의 내부에 형성된다.
이것에 의해, 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 실리콘 기판(10)의 두께 방향으로 신전된 균열 F가 실리콘 기판(10)의 표면(10a)에 도달하여, 기능 소자층(15)이 기능 소자마다 절단된다. 또한, 일례로서, 실리콘 기판(10)의 두께는 775㎛이고, 제1 개질 영역(7a) 및 제2 개질 영역(7b)은, 실리콘 기판(10)의 표면(10a)으로부터 깊이 160㎛까지의 영역에 형성된다.
이상의 제1 공정 및 제2 공정은, 상술한 레이저 가공 장치(100)에 의해서 실시된다. 즉, 지지대(107)가 가공 대상물(1)을 지지한다. 레이저 광원(101)이, 1064nm 보다도 큰 파장을 가지는 레이저광 L1을 출사한다. 집광용 렌즈(집광 광학계)(105)가, 실리콘 기판(10)의 이면(10b)이 레이저광 입사면이 되도록 지지대(107)에 지지된 가공 대상물(1)에, 레이저 광원(101)으로부터 출사된 레이저광 L1을 집광한다. 그리고, 스테이지 제어부(제어부)(115) 및 레이저 광원 제어부(제어부)(102)가, 상술한 제1 공정 및 제2 공정이 실시되도록, 각각, 지지대(107) 및 레이저 광원(101)의 동작을 제어한다. 또한, 절단 예정 라인(5)에 대한 레이저광 L의 제1 집광점 P1 및 제2 집광점 P2의 이동은, 집광용 렌즈(105)측의 동작에 의해서 실현되어도 되고, 지지대(107)측 및 집광용 렌즈(105)측의 양쪽 동작에 의해서 실현되어도 된다.
이어서, 도 19 및 도 20에 나타내지는 것처럼, 실리콘 기판(10)에 있어서 이면(10b) 및 제2 개질 영역(7b)을 포함하는 소정 부분 K를 제거한다(제3 공정). 구체적으로는, 표면(10a)측에 위치하는 제1 개질 영역(7a)과 당해 제1 개질 영역(7a) 보다도 이면(10b)측에 위치하는 제2 개질 영역(7b)이 형성된 실리콘 기판(10)의 이면(10b)을, 그라인더 등을 이용하여 기계적으로 연삭(硏削)하여 연마한다. 이것에 의해, 제2 개질 영역(7b)을 포함하고 또한 제1 개질 영역(7a)을 포함하지 않는 소정 부분 K1을 이면(10b)으로부터 제거하여, 가공 대상물(1)을 소정의 두께까지 박형화(薄型化)한다. 즉, 제2 개질 영역(7b)을 포함하는 소정 부분 K1이 제거되도록, 실리콘 기판(10)의 이면(10b)을 연마한다.
연마 후의 가공 대상물(1)에는, 제1 개질 영역(7a) 및 제2 개질 영역(7b) 중 제1 개질 영역(7a)이 남아 있다. 연마 후의 가공 대상물(1)에는, 제1 개질 영역(7a) 및 균열 F만 포함된다. 소정 부분 K1을 제거함으로써, 소정 부분 K1이 제거된 실리콘 기판(10)의 이면(10b)에는 균열 F가 도달하게 되어, 가공 대상물(1)이 기능 소자마다 절단된다. 일례로서, 실리콘 기판(10)은 두께 200㎛로 박형화된다.
이어서, 도 21에 나타내지는 것처럼, 확장 필름(23)을 실리콘 기판(10)의 이면(10b) 및 유지 부재(20)에 붙인다. 도 22에 나타내지는 것처럼, 보호 필름(22)을 제거한다. 도 23에 나타내지는 것처럼, 확장 필름(23)에 압압 부재(24)를 누르고, 확장 필름(23)을 확장한다. 이것에 의해, 기능 소자(15a)마다 절단된 가공 대상물(1), 즉, 복수의 반도체 칩(1A)을 서로 이격시킨다. 이어서, 도 24에 나타나는 것처럼, 확장 필름(23)에 자외선을 조사함으로써 확장 필름(23)의 점착력을 저하시킨다. 각 반도체 칩(1A)을 픽업한다.
이상에 설명한 것처럼, 실시 형태의 레이저 가공 방법에서는, 제2 개질 영역(7b)을 형성할 때 레이저광 L1의 제2 집광점 P2를 오프셋시킨다. 이것에 의해, 레이저광 입사면과는 반대측의 가공 대상물(1)의 표면(3)에 스플래쉬 S가 생기는 것을 억제할 수 있다.
제2 집광점 P2를 오프셋시킴으로써, 그 오프셋의 방향(절단 예정 라인(5)의 수직 방향)에 있어서 제2 개질 영역(7b)의 위치는, 제1 개질 영역(7a)의 위치에 대해서 단차를 가지게 된다. 그러나, 이 제2 개질 영역(7b)은 소정 부분 K1이 제거됨에 따라서 제거된다. 따라서, 소정 부분 K1의 제거 후로서 절단 예정 라인(5)을 따라서 절단된 가공 대상물(1)에서는, 제2 개질 영역(7b)에 기인하여 절단면에 단차가 출현하는 것을 억제할 수 있다. 절단면을 평활화하여 직진성을 향상시키는 것이 가능해진다. 반도체 칩(1A)의 양호한 단면을 얻을 수 있다.
실시 형태의 레이저 가공 방법에서는, 반도체 기판으로서 실리콘 기판(10)이 적용되어 있다. 레이저광 L1은 1064nm 보다도 큰 파장을 가지고 있다. 이것에 의해, 1064nm 이하의 파장을 가지는 레이저광 L0을 이용하는 경우에 비해, 제1 개질 영역(7a) 및 제2 개질 영역(7b)의 형성에 따라서, 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 실리콘 기판(10)의 두께 방향으로 균열 F를 크게 신전시킬 수 있다.
또한, 1099㎛ 이상 1342㎛ 이하의 파장을 가지는 레이저광 L1을 이용하면, 제1 개질 영역(7a) 및 제2 개질 영역(7b)의 형성에 따라서, 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 실리콘 기판(10)의 두께 방향으로 균열 F를 보다 크게 신전시킬 수 있다. 특히 1342㎛의 파장을 가지는 레이저광 L1은, 당해 균열 F를 보다 크게 신전시킬 수 있다.
제2 개질 영역(7b)을 형성할 때 레이저광 L1의 제2 집광점 P2를 오프셋시키는 오프셋량을 24㎛ 이하로 하면, 제1 개질 영역(7a)과 제2 개질 영역(7b)의 사이에서 균열 F를 확실하게 연결할 수 있다. 제1 개질 영역(7a) 및 제2 개질 영역(7b)의 형성에 따라서, 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 실리콘 기판(10)의 두께 방향으로 균열 F를 확실하게 신전시킬 수 있다. 또한, 당해 오프셋량을 4㎛ 이상 18㎛ 이하로 하면, 제1 개질 영역(7a)과 제2 개질 영역(7b)의 사이에서 균열 F를 보다 확실하게 연결할 수 있다. 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 실리콘 기판(10)의 두께 방향으로 균열 F를 보다 확실하게 신전시킬 수 있다. 특히, 당해 오프셋량을 6㎛ 이상 16㎛ 이하로 하면, 스플래쉬 S의 발생의 억제와 균열 F의 연결 및 신전을 밸런스 좋게 실현할 수 있다.
실시 형태의 레이저 가공 방법에서는, 제2 개질 영역(7b)을 형성함으로써, 제1 개질 영역(7a) 및 제2 개질 영역(7b)으로부터 실리콘 기판(10)의 두께 방향으로 신전된 균열 F를 표면(10a)에 도달시킨다. 그리고, 소정 부분 K1을 제거함으로써, 소정 부분 K1이 제거된 실리콘 기판(10)의 이면(10b)에 균열 F를 도달시킨다. 이것에 의해, 가공 대상물(1)을 절단 예정 라인(5)을 따라서 정밀도 좋게 절단할 수 있다.
도 25는 변형예에 따른 레이저 가공 방법을 설명하는 도면이다. 도 25의 (a)는 연마 전의 가공 대상물(1)의 절단 예정 라인(5)을 따른 단면도이다. 도 25의 (b)는 연마 후의 가공 대상물(1)의 절단 예정 라인(5)을 따른 단면도이다. 도 25의 (a) 및 도 25의 (b)에 나타내지는 것처럼, 실리콘 기판(10)의 이면(10b)을 연마하는 경우에는, 실리콘 기판(10)에 있어서 이면(10b)을 포함하고 또한 제1 및 제2 개질 영역(7a, 7b)의 양쪽을 포함하는 소정 부분 K2를 제거해도 된다. 즉, 소정 부분 K1(도 20 참조)에 대해서 제1 개질 영역(7a)을 추가로 포함하는 소정 부분 K2가 제거되도록, 실리콘 기판(10)의 이면(10b)을 연마해도 된다.
이것에 의해, 제1 및 제2 개질 영역(7a, 7b)을 포함하는 소정 부분 K2를 실리콘 기판(10)으로부터 제거하여, 가공 대상물(1)을 소정의 두께까지 박형화한다. 연마 후의 가공 대상물(1)에는, 제1 및 제2 개질 영역(7a, 7b) 중 어느 쪽도 남지 않고, 균열 F만이 포함된다.
도 25에 나타내지는 레이저 가공 방법에서는, 제1 및 제2 개질 영역(7a, 7b)을 형성한 후, 제2 개질 영역(7b)뿐만이 아니라 제1 개질 영역(7a)에 대해서도 실리콘 기판(10)으로부터 제거된다. 따라서, 소정 부분 K2의 제거 후로서 절단 예정 라인(5)을 따라서 절단된 가공 대상물(1)에서는, 제1 개질 영역(7a)에 기인하여 절단면의 직진성이 저하되는 것도 억제할 수 있다. 반도체 칩(1A)의 한층 양호한 단면을 얻을 수 있다.
이상, 적합한 실시 형태에 대해 설명했지만, 본 발명은 상기 실시 형태로 한정되는 것이 아니고, 각 청구항에 기재한 요지를 변경하지 않는 범위에서 변형하거나, 또는 다른 것에 적용해도 된다.
예를 들면, 제1 개질 영역(7a)을 형성할 때, 절단 예정 라인(5)에 대해서, 실리콘 기판(10)의 두께 방향 및 절단 예정 라인(5)의 연장 방향의 양방향에 수직인 방향에 있어서의 한쪽 측으로, 레이저광 L1의 제1 집광점 P1을 오프셋시켜도 된다. 제2 개질 영역(7b)을 형성할 때, 절단 예정 라인(5)에 대해서, 실리콘 기판(10)의 두께 방향 및 절단 예정 라인(5)의 연장 방향의 양방향에 수직인 방향에 있어서의 다른 쪽 측으로, 레이저광 L1의 제2 집광점 P2를 오프셋시켜도 된다. 즉, 제1 개질 영역(7a)을 형성할 때, 실리콘 기판(10)의 두께 방향에서 보았을 경우에 레이저광 L의 제1 집광점 P1이 절단 예정 라인(5)으로부터 한쪽 측으로 소정 거리만큼 떨어진 상태를 유지하면서, 절단 예정 라인(5)을 따라서 (절단 예정 라인(5)과 평행하게) 레이저광 L의 제1 집광점 P1을 이동시켜도 된다. 제2 개질 영역(7b)을 형성할 때, 실리콘 기판(10)의 두께 방향에서 보았을 경우에 레이저광 L의 제2 집광점 P2가 절단 예정 라인(5)으로부터 다른 쪽 측으로 소정 거리만큼 떨어진 상태를 유지하면서, 절단 예정 라인(5)을 따라서 (절단 예정 라인(5)과 평행하게) 레이저광 L의 제2 집광점 P2를 이동시켜도 된다. 이것에 의해, 제1 개질 영역(7a)은 실리콘 기판(10)의 두께 방향에서 보았을 경우에 절단 예정 라인(5)으로부터 한쪽 측으로 소정 거리만큼 떨어진 상태로, 절단 예정 라인(5)을 따라서 (절단 예정 라인(5)과 평행하게) 실리콘 기판(10)의 내부에 형성된다. 제2 개질 영역(7b)은 실리콘 기판(10)의 두께 방향에서 보았을 경우에 절단 예정 라인(5)으로부터 다른 쪽 측으로 소정 거리만큼 떨어진 상태로, 절단 예정 라인(5)을 따라서 (절단 예정 라인(5)과 평행하게) 실리콘 기판(10)의 내부에 형성된다. 이 경우, 절단 예정 라인(5)에 대해서 한쪽 측 및 다른 쪽 측에 제1 개질 영역(7a) 및 제2 개질 영역(7b)을 밸런스 좋게 형성할 수 있다.
상기 실시 형태는, 격자 모양으로 설정된 모든 절단 예정 라인(5)에 대해서 제1 개질 영역(7a)의 형성 공정(제1 공정)을 실시하고, 그 후에, 격자 모양으로 설정된 모든 절단 예정 라인(5)에 대해서 제2 개질 영역(7b)의 형성 공정(제2 공정)을 실시하는 예로 한정되지 않는다. 그 외의 예로서, 다음과 같이 제1 개질 영역(7a)의 형성 공정(제1 공정) 및 제2 개질 영역(7b)의 형성 공정(제2 공정)을 실시해도 된다. 먼저, 격자 모양으로 설정된 모든 절단 예정 라인(5) 중 제1 방향으로 연장되는 절단 예정 라인(5)에 대해서, 제1 개질 영역(7a)의 형성 공정(제1 공정)을 실시한다. 그 후에, 당해 제1 방향으로 연장되는 절단 예정 라인(5)에 대해서 제2 개질 영역(7b)의 형성 공정(제2 공정)을 실시한다. 이어서, 격자 모양으로 설정된 모든 절단 예정 라인(5) 중 제2 방향(제1 방향에 수직인 방향)으로 연장되는 절단 예정 라인(5)에 대해서, 제1 개질 영역(7a)의 형성 공정(제1 공정)을 실시한다. 그 후에, 당해 제2 방향으로 연장되는 절단 예정 라인(5)에 대해서, 제2 개질 영역(7b)의 형성 공정(제2 공정)을 실시한다. 복수 개의 절단 예정 라인(5)에 대해서, 1개의 절단 예정 라인(5)마다, 제1 개질 영역(7a)의 형성 공정(제1 공정)을 실시한다. 그 후에, 제2 개질 영역(7b)의 형성 공정(제2 공정)을 실시해도 된다. 즉, 1개의 절단 예정 라인(5)에 대해서 제1 개질 영역(7a)의 형성 공정(제1 공정) 및 제2 개질 영역(7b)의 형성 공정(제2 공정)을 실시하고, 다른 1개의 절단 예정 라인(5)에 대해서 제1 개질 영역(7a)의 형성 공정(제1 공정) 및 제2 개질 영역(7b)의 형성 공정(제2 공정)을 실시해도 된다.
소정 부분 K의 제거는, 기계적인 연삭에 의한 연마를 대신하거나 또는 더하여, 에칭 등의 화학적 연마에 의해 실현되어도 된다. 공지의 여러 가지의 수법에 의해 소정 부분 K를 제거해도 된다. 상기 실시 형태에서는, 레이저광 L1을 집광시킴으로써 개질 영역(7)을 형성할 수 있으면, 반도체 기판은 실리콘 기판(10)으로 한정되지 않는다. 상기 실시 형태에서는, 레이저광 L1을 집광시킴으로써 개질 영역(7)을 형성할 수 있으면, 레이저광 L1의 파장은 1064nm 보다도 큰 파장으로 한정되지 않는다.
상기 실시 형태에서는, 소정 부분 K1을 제거했을 때 균열 F를 실리콘 기판(10)의 이면(10b)에 도달시킴으로써, 가공 대상물(1)을 절단 예정 라인(5)을 따라서 절단했다. 그러나, 이것을 대신하거나 또는 더하여, 소정 부분 K1을 제거한 실리콘 기판(10)을 붙인 확장 필름(23)을 확장했을 때 균열 F를 실리콘 기판(10)의 이면(10b)에 도달시킴으로써, 가공 대상물(1)을 절단 예정 라인(5)을 따라서 절단 해도 된다.
[산업상의 이용 가능성]
본 발명의 일 측면에 의하면, 레이저광 입사면과는 반대측의 가공 대상물의 표면에 손상이 생기는 것을 억제함과 아울러, 절단면을 평활화할 수 있는 레이저 가공 방법을 제공하는 것이 가능해진다.
1 … 가공 대상물 5 … 절단 예정 라인
7a … 제1 개질 영역 7b … 제2 개질 영역
10 … 실리콘 기판(반도체 기판) 10a … 표면
10b … 이면 15a … 기능 소자
F … 균열 K1, K2 … 소정 부분
L1 … 레이저광 P1 … 제1 집광점
P2 … 제2 집광점

Claims (7)

  1. 표면에 복수의 기능 소자가 형성된 반도체 기판을 포함하는 가공 대상물에, 상기 반도체 기판의 이면을 레이저광 입사면으로 하여 레이저광을 집광시키고, 상기 반도체 기판의 상기 표면과 상기 레이저광의 제1 집광점의 거리를 제1 거리로 유지하면서, 서로 이웃하는 상기 기능 소자의 사이를 통과하도록 설정된 절단 예정 라인을 따라서 상기 레이저광의 상기 제1 집광점을 이동시킴으로써, 상기 절단 예정 라인을 따라서 제1 개질 영역을 형성하는 제1 공정과,
    상기 제1 공정 후에, 상기 가공 대상물에, 상기 반도체 기판의 상기 이면을 레이저광 입사면으로 하여 상기 레이저광을 집광시키고, 상기 반도체 기판의 상기 표면과 상기 레이저광의 제2 집광점의 거리를 상기 제1 거리보다도 큰 제2 거리로 유지하면서, 또한 상기 레이저광의 상기 제1 집광점을 맞춘 위치에 대해서, 상기 반도체 기판의 두께 방향 및 상기 절단 예정 라인의 연장 방향의 양방향에 수직인 방향으로 상기 레이저광의 상기 제2 집광점을 오프셋시키면서, 상기 절단 예정 라인을 따라서 상기 레이저광의 상기 제2 집광점을 이동시킴으로써, 상기 절단 예정 라인을 따라서 제2 개질 영역을 형성하는 제2 공정과,
    상기 제2 공정 후에, 상기 반도체 기판에 있어서 상기 이면 및 적어도 상기 제2 개질 영역을 포함하는 소정 부분을 제거하는 제3 공정을 구비하는 레이저 가공 방법.
  2. 청구항 1에 있어서,
    상기 제3 공정에서는, 상기 반도체 기판에 있어서 상기 제1 개질 영역을 추가로 포함하는 상기 소정 부분을 제거하는 레이저 가공 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 기판은 실리콘 기판이고,
    상기 레이저광은 1064nm 보다도 큰 파장을 가지는 레이저 가공 방법.
  4. 청구항 3에 있어서,
    상기 레이저광은 1099㎛ 이상 1342㎛ 이하의 파장을 가지는 레이저 가공 방법.
  5. 청구항 3 또는 청구항 4에 있어서,
    상기 레이저광의 상기 제1 집광점을 맞춘 위치에 대해서, 상기 실리콘 기판의 상기 두께 방향 및 상기 절단 예정 라인의 상기 연장 방향의 양방향에 수직인 상기 방향으로 상기 레이저광의 상기 제2 집광점을 오프셋시키는 거리는, 24㎛ 이하인 레이저 가공 방법.
  6. 청구항 5에 있어서,
    상기 레이저광의 상기 제1 집광점을 맞춘 위치에 대해서, 상기 실리콘 기판의 상기 두께 방향 및 상기 절단 예정 라인의 상기 연장 방향의 양방향에 수직인 상기 방향으로 상기 레이저광의 상기 제2 집광점을 오프셋시키는 상기 거리는, 4㎛이상 18㎛ 이하인 레이저 가공 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 제2 공정에서는, 상기 제2 개질 영역을 형성함으로써, 상기 제1 개질 영역 및 상기 제2 개질 영역으로부터 상기 반도체 기판의 두께 방향으로 신전(伸展)된 균열을 상기 반도체 기판의 표면에 도달시키고,
    상기 제3 공정에서는, 상기 소정 부분을 제거함으로써, 상기 소정 부분이 제거된 상기 반도체 기판의 상기 이면에, 상기 제2 공정에 있어서 상기 제1 개질 영역 및 상기 제2 개질 영역으로부터 상기 반도체 기판의 두께 방향으로 신전된 균열을 도달시키는 레이저 가공 방법.
KR1020187011383A 2015-09-29 2016-08-08 레이저 가공 방법 KR102566316B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015191095A JP6605278B2 (ja) 2015-09-29 2015-09-29 レーザ加工方法
JPJP-P-2015-191095 2015-09-29
PCT/JP2016/073355 WO2017056739A1 (ja) 2015-09-29 2016-08-08 レーザ加工方法

Publications (2)

Publication Number Publication Date
KR20180057692A true KR20180057692A (ko) 2018-05-30
KR102566316B1 KR102566316B1 (ko) 2023-08-14

Family

ID=58423492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011383A KR102566316B1 (ko) 2015-09-29 2016-08-08 레이저 가공 방법

Country Status (7)

Country Link
US (2) US10290545B2 (ko)
JP (1) JP6605278B2 (ko)
KR (1) KR102566316B1 (ko)
CN (1) CN108028189B (ko)
DE (1) DE112016004419T5 (ko)
TW (1) TWI721006B (ko)
WO (1) WO2017056739A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605278B2 (ja) * 2015-09-29 2019-11-13 浜松ホトニクス株式会社 レーザ加工方法
WO2018020145A1 (fr) * 2016-07-25 2018-02-01 Amplitude Systemes Procédé et appareil pour la découpe de matériaux par multi-faisceaux laser femtoseconde
JP6925902B2 (ja) * 2017-07-28 2021-08-25 浜松ホトニクス株式会社 積層型素子の製造方法
JP6896344B2 (ja) * 2017-09-22 2021-06-30 株式会社ディスコ チップの製造方法
EP3744468B1 (en) * 2018-03-23 2024-03-06 Primetals Technologies Japan, Ltd. Laser processing device, and method for adjusting a laser processing head
WO2020090896A1 (ja) * 2018-10-30 2020-05-07 浜松ホトニクス株式会社 レーザ加工装置
JP7176695B2 (ja) * 2019-03-07 2022-11-22 株式会社Nsc ガラス基板製造方法
EP3913660B1 (en) * 2020-05-22 2024-06-19 Nichia Corporation Method of cutting semiconductor element and semiconductor element
JP2022018506A (ja) * 2020-07-15 2022-01-27 浜松ホトニクス株式会社 半導体部材の製造方法
JP2022018505A (ja) * 2020-07-15 2022-01-27 浜松ホトニクス株式会社 レーザ加工方法、及び、半導体部材の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077295A1 (en) 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
KR20110124207A (ko) * 2009-02-09 2011-11-16 하마마츠 포토닉스 가부시키가이샤 가공대상물 절단방법
KR20150045945A (ko) * 2012-08-22 2015-04-29 하마마츠 포토닉스 가부시키가이샤 가공 대상물 절단 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4781661B2 (ja) * 2004-11-12 2011-09-28 浜松ホトニクス株式会社 レーザ加工方法
ES2428826T3 (es) * 2006-07-03 2013-11-11 Hamamatsu Photonics K.K. Procedimiento de procesamiento por láser y chip
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
JP2009124077A (ja) * 2007-11-19 2009-06-04 Denso Corp 半導体チップ及びその製造方法
TWI433745B (zh) * 2010-04-16 2014-04-11 Qmc Co Ltd 雷射加工方法及雷射加工設備
US8877612B2 (en) * 2010-06-16 2014-11-04 Toyoda Gosei Co., Ltd. Laser processing method
JPWO2012063348A1 (ja) * 2010-11-11 2014-05-12 パイオニア株式会社 レーザ加工方法及び装置
TWI457191B (zh) * 2011-02-04 2014-10-21 Mitsuboshi Diamond Ind Co Ltd 雷射切割方法及雷射加工裝置
KR101271104B1 (ko) * 2011-07-13 2013-06-04 주식회사 이오테크닉스 다중 빔 사이에서 발생되는 ｖ-형상의 미세-크랙을 이용한 레이저 스크라이빙 장치 및 레이저 스크라이빙 방법
TWI476063B (zh) * 2011-10-04 2015-03-11 Ind Tech Res Inst 雷射切割方法與裝置
JP2013089714A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd チップ形成方法
JP6008541B2 (ja) * 2012-04-02 2016-10-19 株式会社ディスコ ウェーハの加工方法
US9129715B2 (en) 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
JP6101468B2 (ja) * 2012-10-09 2017-03-22 株式会社ディスコ ウェーハの加工方法
JP2015138815A (ja) * 2014-01-21 2015-07-30 株式会社ディスコ 光デバイス及び光デバイスの加工方法
JP6277017B2 (ja) * 2014-03-03 2018-02-07 株式会社ディスコ 光デバイス
JP2016054205A (ja) 2014-09-03 2016-04-14 株式会社ディスコ ウエーハの加工方法
JP6605278B2 (ja) * 2015-09-29 2019-11-13 浜松ホトニクス株式会社 レーザ加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003077295A1 (en) 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
KR20110124207A (ko) * 2009-02-09 2011-11-16 하마마츠 포토닉스 가부시키가이샤 가공대상물 절단방법
KR20150045945A (ko) * 2012-08-22 2015-04-29 하마마츠 포토닉스 가부시키가이샤 가공 대상물 절단 방법

Also Published As

Publication number Publication date
US10290545B2 (en) 2019-05-14
CN108028189A (zh) 2018-05-11
JP2017069308A (ja) 2017-04-06
TWI721006B (zh) 2021-03-11
JP6605278B2 (ja) 2019-11-13
US20180294189A1 (en) 2018-10-11
WO2017056739A1 (ja) 2017-04-06
US20190304839A1 (en) 2019-10-03
US10755980B2 (en) 2020-08-25
TW201721731A (zh) 2017-06-16
DE112016004419T5 (de) 2018-06-07
CN108028189B (zh) 2022-06-24
KR102566316B1 (ko) 2023-08-14

Similar Documents

Publication Publication Date Title
KR20180057692A (ko) 레이저 가공 방법
JP5162163B2 (ja) ウェーハのレーザ加工方法
TWI689365B (zh) 基板處理方法
JP5491761B2 (ja) レーザ加工装置
JP6345742B2 (ja) 基板処理方法
KR102313271B1 (ko) 웨이퍼의 가공 방법
KR20150089931A (ko) 광디바이스 및 광디바이스의 가공 방법
KR101979397B1 (ko) 패턴이 있는 기판의 분할 방법
JP2007317935A (ja) 半導体基板、基板割断方法、および素子チップ製造方法
KR20160108166A (ko) 광 디바이스 칩의 제조 방법
CN106463372B (zh) 切割形成有金属层的半导体晶片的激光加工方法和激光加工装置
JP2006173520A (ja) レーザ割断方法および該方法により割断可能な被割断部材
CN108093626B (zh) 激光加工方法及激光加工装置
JP6876098B2 (ja) レーザ加工装置
KR20180057643A (ko) 레이저 가공 방법 및 레이저 가공 장치
JP2010108992A (ja) 貼り合わせウエーハの分割方法及び該分割方法により製造されるデバイス
KR101621936B1 (ko) 기판 절단 장치 및 방법
US12128498B2 (en) Laser processing method, and laser processing device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant