WO2017056739A1 - レーザ加工方法 - Google Patents

レーザ加工方法 Download PDF

Info

Publication number
WO2017056739A1
WO2017056739A1 PCT/JP2016/073355 JP2016073355W WO2017056739A1 WO 2017056739 A1 WO2017056739 A1 WO 2017056739A1 JP 2016073355 W JP2016073355 W JP 2016073355W WO 2017056739 A1 WO2017056739 A1 WO 2017056739A1
Authority
WO
WIPO (PCT)
Prior art keywords
modified region
silicon substrate
cutting line
laser beam
semiconductor substrate
Prior art date
Application number
PCT/JP2016/073355
Other languages
English (en)
French (fr)
Inventor
孝文 荻原
裕太 近藤
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to US15/763,605 priority Critical patent/US10290545B2/en
Priority to DE112016004419.4T priority patent/DE112016004419T5/de
Priority to CN201680056475.XA priority patent/CN108028189B/zh
Priority to KR1020187011383A priority patent/KR102566316B1/ko
Publication of WO2017056739A1 publication Critical patent/WO2017056739A1/ja
Priority to US16/388,209 priority patent/US10755980B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/046—Automatically focusing the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Definitions

  • the semiconductor substrate may be a silicon substrate, and the laser beam may have a wavelength greater than 1064 nm.
  • the thickness of the silicon substrate from the first modified region and the second modified region is increased with the formation of the first modified region and the second modified region, as compared with the case where laser light having a wavelength of 1064 nm or less is used.
  • the crack can be greatly extended in the direction.
  • FIG. 17B is a view showing a photograph of the surface side of the silicon substrate after cutting when the offset amount is 4 ⁇ m.
  • FIG. 17C is a view showing a photograph of the surface side of the silicon substrate after cutting when the offset amount is 6 ⁇ m.
  • FIG. 18A is a diagram showing a surface perpendicular to the planned cutting line of the silicon substrate when the offset amount is small.
  • FIG. 18B is a diagram showing a surface perpendicular to the planned cutting line of the silicon substrate when the offset amount is large.
  • FIG. 19 is a cross-sectional view for explaining a method of manufacturing a semiconductor chip using the laser processing method of the embodiment.
  • FIG. 20 is a cross-sectional view for explaining a semiconductor chip manufacturing method using the laser processing method of the embodiment.
  • a plate-like member for example, a substrate, a wafer, or the like
  • a scheduled cutting line 5 for cutting the workpiece 1 is set in the workpiece 1.
  • the planned cutting line 5 is a virtual line extending linearly.
  • the laser beam L is cut in a state where the condensing point (condensing position) P is aligned with the inside of the workpiece 1 as shown in FIG. 3. It moves relatively along the planned line 5 (that is, in the direction of arrow A in FIG. 2).
  • the modified region 7 is formed on the workpiece 1 along the planned cutting line 5, and the modified region formed along the planned cutting line 5. 7 becomes the cutting start region 8.
  • the condensing point P is a portion where the laser light L is condensed.
  • the planned cutting line 5 is not limited to a straight line, but may be a curved line, a three-dimensional shape in which these lines are combined, or a coordinate designated.
  • the planned cutting line 5 is not limited to a virtual line but may be a line actually drawn on the surface 3 of the workpiece 1.
  • the modified region 7 may be formed continuously or intermittently.
  • the modified region 7 may be in the form of a line or a dot. In short, the modified region 7 only needs to be formed at least inside the workpiece 1.
  • a crack may be formed starting from the modified region 7, and the crack and the modified region 7 may be exposed on the outer surface (front surface 3, back surface, or outer peripheral surface) of the workpiece 1. .
  • the laser light incident surface when forming the modified region 7 is not limited to the front surface 3 of the workpiece 1 and may be the back surface of the workpiece 1.
  • FIG. 12 is a view showing a photograph of the silicon substrate 10 when the condensing point P of the laser beam L1 is not offset when forming the second modified region 7b.
  • FIG. 12A is a diagram showing a photograph of a plane parallel to the planned cutting line of the silicon substrate 10 after the first modified region 7a and the second modified region 7b are formed.
  • FIG. 12B is a view showing a photograph of a plane perpendicular to the planned cutting line of the silicon substrate 10 after the first modified region 7a and the second modified region 7b are formed. Referring to (b) of FIG.
  • the number of the splashes S generated in the regions separated by 20 ⁇ m or more on both sides from the scheduled cutting line 5 is counted particularly because the characteristics of the functional elements formed on the surface 10 a of the silicon substrate 10 are such splashes S. This is because it causes a problem of deterioration. Dicing streets (regions between adjacent functional elements) are often provided in regions within 20 ⁇ m on both sides of the planned cutting line 5, so that the splash S generated in the region causes a problem of deteriorating the characteristics of the functional devices. Unlikely.
  • the movement of the first condensing point P1 and the second condensing point P2 of the laser light L with respect to the scheduled cutting line 5 may be realized by the operation on the condensing lens 105 side, It may be realized by both operations on the optical lens 105 side.
  • the first modified region 7a and the second modified region 7b are accompanied by the formation of the first modified region 7a and the second modified region 7b.
  • the crack F can be further extended in the thickness direction of the silicon substrate 10.
  • the laser beam L1 having a wavelength of 1342 ⁇ m can extend the crack F more greatly.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

表面に複数の機能素子が形成された半導体基板を含む加工対象物に、半導体基板の裏面からレーザ光を集光させて、半導体基板の表面とレーザ光の第１集光点との距離を第１距離に維持しつつ、切断予定ラインに沿って第１集光点を移動させることで、切断予定ラインに沿って第１改質領域を形成する。加工対象物に、半導体基板の裏面からレーザ光を集光させて、半導体基板の表面とレーザ光の第２集光点との距離を第２距離に維持しつつ、且つ、第１集光点を合わせた位置に対して、半導体基板の厚さ方向及び切断予定ラインの延在方向の両方向に垂直な方向に第２集光点をオフセットさせつつ、切断予定ラインに沿って第２集光点を移動させることで、切断予定ラインに沿って第２改質領域を形成する。半導体基板において裏面及び少なくとも第２改質領域を含む所定部分を除去する。

Description

レーザ加工方法
　本発明の一側面は、レーザ加工方法に関する。
　表面に複数の機能素子がマトリックス状に形成されたシリコン基板を含む加工対象物に、シリコン基板の裏面をレーザ光入射面としてレーザ光を照射することで、隣り合う機能素子の間を通るように格子状に設定された切断予定ラインに沿って、シリコン基板における表面近傍に改質領域を形成し、その後に、シリコン基板が所定の厚さとなるようにシリコン基板の裏面を研磨することで、加工対象物を機能素子ごとに切断するレーザ加工方法が知られている（例えば、特許文献１参照）。
国際公開第０３／０７７２９５号
　上述したようなレーザ加工方法では、１本の切断予定ラインに対するレーザ光のスキャン回数（すなわち、１本の切断予定ラインに対する改質領域の形成列数）を減少させることが、加工効率向上の観点から重要である。よって、改質領域の形成に伴って、改質領域から半導体基板の厚さ方向に亀裂を大きく伸展させる場合がある。しかしこの場合、レーザ光を半導体基板に集光させた際、レーザ光入射面とは反対側の半導体基板の表面に損傷が生じ、機能素子の特性が劣化してしまうことがある。
　また、上述したようなレーザ加工方法では、加工対象物を切断して得られた複数のチップについて、その歩留まりを高めることが望まれる。そのため、例えば切断面に段差が出現することを抑制し、切断面の直進性を向上することが求められている。
　本発明の一側面は、レーザ光入射面とは反対側の加工対象物の表面に損傷が生じるのを抑制すると共に、切断面を平滑化することができるレーザ加工方法を提供することを目的とする。
　本発明の一側面に係るレーザ加工方法は、表面に複数の機能素子が形成された半導体基板を含む加工対象物に、半導体基板の裏面をレーザ光入射面としてレーザ光を集光させて、半導体基板の表面とレーザ光の第１集光点との距離を第１距離に維持しつつ、隣り合う機能素子の間を通るように設定された切断予定ラインに沿ってレーザ光の第１集光点を移動させることで、切断予定ラインに沿って第１改質領域を形成する第１工程と、第１工程の後に、加工対象物に、半導体基板の裏面をレーザ光入射面としてレーザ光を集光させて、半導体基板の表面とレーザ光の第２集光点との距離を第１距離よりも大きい第２距離に維持しつつ、且つ、レーザ光の第１集光点を合わせた位置に対して、半導体基板の厚さ方向及び切断予定ラインの延在方向の両方向に垂直な方向にレーザ光の第２集光点をオフセットさせつつ、切断予定ラインに沿ってレーザ光の第２集光点を移動させることで、切断予定ラインに沿って第２改質領域を形成する第２工程と、第２工程の後に、半導体基板において裏面及び少なくとも第２改質領域を含む所定部分を除去する第３工程と、を備える。
　このレーザ加工方法では、第２工程において第２改質領域を形成する際、レーザ光の第１集光点を合わせた位置に対して、半導体基板の厚さ方向及び切断予定ラインの延在方向の両方向に垂直な方向（以下、単に「切断予定ラインの垂直方向」という）にレーザ光の第２集光点をオフセットさせる。これにより、レーザ光入射面とは反対側の加工対象物の表面に損傷が生じるのを抑制することができる。当該オフセットにより、切断予定ラインの垂直方向において第２改質領域の位置は第１改質領域の位置に対して段差を有する（ずれる）ことなるが、少なくとも第２改質領域は、第３工程にて所定部分が除去されることに伴って除去される。よって、所定部分の除去後であって切断予定ラインに沿って切断された加工対象物では、第２改質領域に起因して切断面に段差が出現することを抑制でき、切断面を平滑化して直進性を向上することが可能となる。
　本発明の一側面に係るレーザ加工方法において、第３工程では、半導体基板において第１改質領域をさらに含む所定部分を除去してもよい。この構成によれば、第３工程によって第２改質領域だけでなく第１改質領域についても除去される。よって、所定部分の除去後であって切断予定ラインに沿って切断された加工対象物では、第１改質領域に起因して切断面の直進性が低下することも抑制できる。
　本発明の一側面に係るレーザ加工方法において、半導体基板は、シリコン基板であり、レーザ光は、１０６４ｎｍよりも大きい波長を有していてもよい。これにより、１０６４ｎｍ以下の波長を有するレーザ光を用いる場合に比べ、第１改質領域及び第２改質領域の形成に伴って第１改質領域及び第２改質領域からシリコン基板の厚さ方向に亀裂を大きく伸展させることができる。
　本発明の一側面に係るレーザ加工方法において、レーザ光は、１０９９μｍ以上１３４２μｍ以下の波長を有していてもよい。この場合、第１改質領域及び第２改質領域の形成に伴って第１改質領域及び第２改質領域からシリコン基板の厚さ方向に亀裂をより大きく伸展させることができる。
　本発明の一側面に係るレーザ加工方法において、レーザ光の第１集光点を合わせた位置に対して、シリコン基板の厚さ方向及び切断予定ラインの延在方向の両方向に垂直な方向にレーザ光の第２集光点をオフセットさせる距離は、２４μｍ以下であってもよい。この場合、第１改質領域と第２改質領域との間で亀裂を確実に繋げて、第１改質領域及び第２改質領域の形成に伴って第１改質領域及び第２改質領域からシリコン基板の厚さ方向に亀裂を確実に伸展させることができる。
　本発明の一側面に係るレーザ加工方法において、レーザ光の第１集光点を合わせた位置に対して、シリコン基板の厚さ方向及び切断予定ラインの延在方向の両方向に垂直な方向にレーザ光の第２集光点をオフセットさせる距離は、４μｍ以上１８μｍ以下であってもよい。この場合、第１改質領域と第２改質領域との間で亀裂をより確実に繋げて、第１改質領域及び第２改質領域の形成に伴って第１改質領域及び第２改質領域からシリコン基板の厚さ方向に亀裂をより確実に伸展させることができる。
　本発明の一側面に係るレーザ加工方法において、第２工程では、第２改質領域を形成することにより、第１改質領域及び第２改質領域から半導体基板の厚さ方向に伸展した亀裂を半導体基板の表面に到達させ、第３工程では、所定部分を除去することにより、所定部分が除去された半導体基板の裏面に、第２工程において第１改質領域及び第２改質領域から半導体基板の厚さ方向に伸展した亀裂を到達させてもよい。この場合、加工対象物を切断予定ラインに沿って精度よく切断することができる。
　本発明の一側面によれば、切断面を平滑化することができる加工対象物切断方法及び加工対象物切断装置を提供することが可能となる。
図１は、改質領域の形成に用いられるレーザ加工装置の概略構成図である。 図２は、改質領域の形成の対象となる加工対象物の平面図である。 図３は、図２の加工対象物のIII－III線に沿っての断面図である。 図４は、レーザ加工後の加工対象物の平面図である。 図５は、図４の加工対象物のV－V線に沿っての断面図である。 図６は、図４の加工対象物のVI－VI線に沿っての断面図である。 図７（ａ）は、レーザ加工中の加工対象物の切断予定ラインに沿っての断面図である。図７（ｂ）は、切断後の加工対象物の平面図である。 図８（ａ）は、レーザ加工中の加工対象物の切断予定ラインに沿っての断面図である。図８（ｂ）は、切断後の加工対象物の平面図である。 図９（ａ）は、レーザ加工中の加工対象物の切断予定ラインに沿っての断面図である。図９（ｂ）は、切断後の加工対象物の平面図である。 図１０（ａ）は、レーザ加工中の加工対象物の切断予定ラインに沿っての断面図である。図１０（ｂ）は、切断後の加工対象物の平面図である。 図１１（ａ）は、切断後のシリコン基板の切断予定ラインに平行な面の写真を示す図である。図１１（ｂ）は、切断後のシリコン基板の表面側の写真を示す図である。 図１２（ａ）は、第１改質領域及び第２改質領域形成後のシリコン基板の切断予定ラインに平行な面の写真を示す図である。図１２（ｂ）は、第１改質領域及び第２改質領域形成後のシリコン基板の切断予定ラインに垂直な面の写真を示す図である。 図１３（ａ）は、第１改質領域及び第２改質領域形成後のシリコン基板の切断予定ラインに平行な面の写真を示す図である。図１３（ｂ）は、第１改質領域及び第２改質領域形成後のシリコン基板の切断予定ラインに垂直な面の写真を示す図である。 図１４は、オフセット量と亀裂の長さとの関係を示すグラフである。 図１５は、オフセット量とスプラッシュの個数との関係を示すグラフである。 図１６（ａ）は、切断後のシリコン基板の切断予定ラインに平行な面の写真を示す図である。図１６（ｂ）は、切断後のシリコン基板の表面側の写真を示す図である。 図１７（ａ）は、オフセット量２μｍの場合における切断後のシリコン基板の表面側の写真を示す図である。図１７（ｂ）は、オフセット量４μｍの場合における切断後のシリコン基板の表面側の写真を示す図である。図１７（ｃ）は、オフセット量６μｍの場合における切断後のシリコン基板の表面側の写真を示す図である。 図１８（ａ）は、オフセット量が小さい場合におけるシリコン基板の切断予定ラインに垂直な面を示す図である。図１８（ｂ）は、オフセット量が大きい場合におけるシリコン基板の切断予定ラインに垂直な面を示す図である。 図１９は、実施形態のレーザ加工方法を用いた半導体チップの製造方法を説明するための断面図である。 図２０は、実施形態のレーザ加工方法を用いた半導体チップの製造方法を説明するための断面図である。 図２１は、実施形態のレーザ加工方法を用いた半導体チップの製造方法を説明するための断面図である。 図２２は、実施形態のレーザ加工方法を用いた半導体チップの製造方法を説明するための断面図である。 図２３は、実施形態のレーザ加工方法を用いた半導体チップの製造方法を説明するための断面図である。 図２４は、実施形態のレーザ加工方法を用いた半導体チップの製造方法を説明するための断面図である。 図２５（ａ）は、研磨前の加工対象物の切断予定ラインに沿っての断面図である。図２５（ｂ）は、研磨後の加工対象物の切断予定ラインに沿っての断面図である。
　以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
　実施形態に係るレーザ加工方法及びレーザ加工装置では、加工対象物にレーザ光を集光することにより、切断予定ラインに沿って加工対象物に改質領域を形成する。そこで、まず、改質領域の形成について、図１～図６を参照して説明する。
　図１に示されるように、レーザ加工装置１００は、レーザ光Ｌをパルス発振するレーザ光源１０１と、レーザ光Ｌの光軸（光路）の向きを９０°変えるように配置されたダイクロイックミラー１０３と、レーザ光Ｌを集光するための集光用レンズ１０５と、を備えている。レーザ加工装置１００は、集光用レンズ１０５で集光されたレーザ光Ｌが照射される加工対象物１を支持するための支持台１０７と、支持台１０７を移動させるためのステージ１１１と、レーザ光Ｌの出力やパルス幅、パルス波形等を調節するためにレーザ光源１０１を制御するレーザ光源制御部１０２と、ステージ１１１の移動を制御するステージ制御部１１５と、を備えている。
　レーザ加工装置１００においては、レーザ光源１０１から出射されたレーザ光Ｌが、ダイクロイックミラー１０３によってその光軸の向きを９０°変えられ、支持台１０７上に載置された加工対象物１の内部に集光用レンズ１０５によって集光される。これと共に、ステージ１１１が移動させられ、加工対象物１がレーザ光Ｌに対して切断予定ライン５に沿って相対移動させられる。これにより、切断予定ライン５に沿った改質領域が、加工対象物１に形成される。ここでは、レーザ光Ｌを相対的に移動させるためにステージ１１１を移動させたが、集光用レンズ１０５を移動させてもよいし、或いはこれらの両方を移動させてもよい。
　加工対象物１としては、半導体材料で形成された半導体基板又は圧電材料で形成された圧電基板等を含む板状の部材（例えば、基板、ウェハ等）が用いられる。図２に示されるように、加工対象物１には、加工対象物１を切断するための切断予定ライン５が設定されている。切断予定ライン５は、直線状に延びた仮想線である。加工対象物１の内部に改質領域を形成する場合、図３に示されるように、加工対象物１の内部に集光点（集光位置）Ｐを合わせた状態で、レーザ光Ｌを切断予定ライン５に沿って（すなわち、図２の矢印Ａ方向に）相対的に移動させる。これにより、図４、図５及び図６に示されるように、改質領域７が切断予定ライン５に沿って加工対象物１に形成され、切断予定ライン５に沿って形成された改質領域７が切断起点領域８となる。
　集光点Ｐとは、レーザ光Ｌが集光する箇所のことである。切断予定ライン５は、直線状に限らず曲線状であってもよいし、これらが組み合わされた３次元状であってもよいし、座標指定されたものであってもよい。切断予定ライン５は、仮想線に限らず加工対象物１の表面３に実際に引かれた線であってもよい。改質領域７は、連続的に形成される場合もあるし、断続的に形成される場合もある。改質領域７は列状でも点状でもよく、要は、改質領域７は少なくとも加工対象物１の内部に形成されていればよい。また、改質領域７を起点に亀裂が形成される場合があり、亀裂及び改質領域７は、加工対象物１の外表面（表面３、裏面、若しくは外周面）に露出していてもよい。改質領域７を形成する際のレーザ光入射面は、加工対象物１の表面３に限定されるものではなく、加工対象物１の裏面であってもよい。
　ちなみに、加工対象物１の内部に改質領域７を形成する場合には、レーザ光Ｌは、加工対象物１を透過すると共に、加工対象物１の内部に位置する集光点Ｐ近傍にて特に吸収される。これにより、加工対象物１に改質領域７が形成される（すなわち、内部吸収型レーザ加工）。この場合、加工対象物１の表面３ではレーザ光Ｌが殆ど吸収されないので、加工対象物１の表面３が溶融することはない。一方、加工対象物１の表面３に改質領域７を形成する場合には、レーザ光Ｌは、表面３に位置する集光点Ｐ近傍にて特に吸収され、表面３から溶融され除去されて、穴や溝等の除去部が形成される（表面吸収型レーザ加工）。
　改質領域７は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域をいう。改質領域７としては、例えば、溶融処理領域（一旦溶融後再固化した領域、溶融状態中の領域及び溶融から再固化する状態中の領域のうち少なくとも何れか一つを意味する）、クラック領域、絶縁破壊領域、屈折率変化領域等があり、これらが混在した領域もある。更に、改質領域７としては、加工対象物１の材料において改質領域７の密度が非改質領域の密度と比較して変化した領域や、格子欠陥が形成された領域がある。加工対象物１の材料が単結晶シリコンである場合、改質領域７は、高転位密度領域ともいえる。
　溶融処理領域、屈折率変化領域、改質領域７の密度が非改質領域の密度と比較して変化した領域、及び、格子欠陥が形成された領域は、更に、それら領域の内部や改質領域７と非改質領域との界面に亀裂（割れ、マイクロクラック）を内包している場合がある。内包される亀裂は、改質領域７の全面に渡る場合や一部分のみや複数部分に形成される場合がある。加工対象物１は、結晶構造を有する結晶材料からなる基板を含む。例えば加工対象物１は、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、ＬｉＴａＯ３、及び、サファイア（Ａｌ２Ｏ３）の少なくとも何れかで形成された基板を含む。換言すると、加工対象物１は、例えば、窒化ガリウム基板、シリコン基板、ＳｉＣ基板、ＬｉＴａＯ３基板、又はサファイア基板を含む。結晶材料は、異方性結晶及び等方性結晶の何れであってもよい。また、加工対象物１は、非結晶構造（非晶質構造）を有する非結晶材料からなる基板を含んでいてもよく、例えばガラス基板を含んでいてもよい。
　実施形態では、切断予定ライン５に沿って改質スポット（加工痕）を複数形成することにより、改質領域７を形成することができる。この場合、複数の改質スポットが集まることによって改質領域７となる。改質スポットとは、パルスレーザ光の１パルスのショット（つまり１パルスのレーザ照射：レーザショット）で形成される改質部分である。改質スポットとしては、クラックスポット、溶融処理スポット若しくは屈折率変化スポット、又はこれらの少なくとも１つが混在するもの等が挙げられる。改質スポットについては、要求される切断精度、要求される切断面の平坦性、加工対象物１の厚さ、種類、結晶方位等を考慮して、その大きさや発生する亀裂の長さを適宜制御することができる。また、実施形態では、切断予定ライン５に沿って、改質スポットを改質領域７として形成することができる。
　次に、スプラッシュに関する検証結果について説明する。なお、「半導体基板を含む加工対象物を対象として、上述したようなレーザ加工を実施した場合に、レーザ光入射面とは反対側の加工対象物の表面に生じる損傷」を「スプラッシュ」と称する。以下では、半導体基板として、シリコン基板を例示する。
　図７～図１０に示されるように、シリコン基板１０の表面１０ａに金属膜１１が形成されたものを加工対象物として準備した。金属膜１１は、シリコン基板１０の表面１０ａに下地として厚さ２０μｍのＣｒ膜が形成され、Ｃｒ膜上に厚さ５０μｍのＡｕ膜が形成されることで、構成されている。
　図７の（ａ）に示されるように、シリコン基板１０の裏面１０ｂをレーザ光入射面として、１０６４ｎｍの波長を有するレーザ光Ｌ０をシリコン基板１０の内部に集光させて、切断予定ライン５に沿ってレーザ光Ｌ０の集光点Ｐを移動させることで、切断予定ライン５に沿ってシリコン基板１０の内部に改質領域７を形成した。このとき、改質領域７の形成に伴って改質領域７からシリコン基板１０の厚さ方向に伸展する亀裂Ｆ（すなわち、シリコン基板１０に外力を作用させなくても、改質領域７の形成に伴って生じる亀裂Ｆ）がシリコン基板１０の表面１０ａに到達するように、レーザ光Ｌ０の照射条件を調整した。この場合には、図７の（ｂ）に示されるように、金属膜１１にスプラッシュが生じなかった。
　図８の（ａ）に示されるように、シリコン基板１０の裏面１０ｂをレーザ光入射面として、１３４２ｎｍの波長を有するレーザ光Ｌ１をシリコン基板１０の内部に集光させて、切断予定ライン５に沿ってレーザ光Ｌ１の集光点Ｐを移動させることで、切断予定ライン５に沿ってシリコン基板１０の内部に改質領域７を形成した。このとき、改質領域７から伸展する亀裂Ｆがシリコン基板１０の表面１０ａに到達するように、レーザ光Ｌ１の照射条件を調整した。具体的には、波長が異なることを除いて、レーザ光Ｌ１の照射条件を、上述したレーザ光Ｌ０の照射条件と同一とした。この場合には、図８の（ｂ）に示されるように、金属膜１１にスプラッシュＳが生じた。
　図９の（ａ）に示されるように、シリコン基板１０の裏面１０ｂをレーザ光入射面として、１３４２ｎｍの波長を有するレーザ光Ｌ１をシリコン基板１０の内部に集光させて、切断予定ライン５に沿ってレーザ光Ｌ１の集光点Ｐを移動させることで、切断予定ライン５に沿ってシリコン基板１０の内部に改質領域７を形成した。このとき、改質領域７から伸展する亀裂Ｆが、シリコン基板１０の表面１０ａに到達せずにシリコン基板１０の内部に収まるように、レーザ光Ｌ１の照射条件を調整した。具体的には、図８の場合よりもレーザ光Ｌ１のパルスエネルギーを小さくした。この場合には、図９の（ｂ）に示されるように、金属膜１１にスプラッシュが生じなかった。
　図１０の（ａ）に示されるように、シリコン基板１０の裏面１０ｂをレーザ光入射面として、１３４２ｎｍの波長を有するレーザ光Ｌ１をシリコン基板１０の内部に集光させて、切断予定ライン５に沿ってレーザ光Ｌ１の集光点Ｐを移動させることで、切断予定ライン５に沿ってシリコン基板１０の内部に第１改質領域７ａ及び第２改質領域７ｂを形成した。このとき、第１改質領域７ａを形成しただけでは亀裂Ｆがシリコン基板１０の表面１０ａに到達せず、第１改質領域７ａに対してシリコン基板１０の裏面１０ｂ側に第２改質領域７ｂを形成したときに亀裂Ｆがシリコン基板１０の表面１０ａに到達するように、レーザ光Ｌ１の照射条件を調整した。この場合には、図１０の（ｂ）に示されるように、金属膜１１にスプラッシュＳが生じた。
　図１１は、図１０の場合の条件でシリコン基板１０の内部に第１改質領域７ａ及び第２改質領域７ｂを形成したときのシリコン基板１０の写真を示す図である。具体的には、図１１の（ａ）は、切断後のシリコン基板１０の切断予定ラインに平行な面の写真を示す図である。図１１の（ｂ）は、切断後のシリコン基板１０の表面１０ａ側（金属膜１１）の写真を示す図である。図１１の（ｂ）を参照すると、金属膜１１において一点鎖線で囲まれた領域に、黒っぽい部分が存在することを確認することができる。これが、問題となるスプラッシュＳである。
　１３４２ｎｍのように１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１を用いると、１０６４ｎｍ以下の波長を有するレーザ光Ｌ０を用いる場合に比べ、改質領域７からシリコン基板１０の厚さ方向に亀裂Ｆを大きく伸展させることができる。１３４２ｎｍのように１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１を用いると、１０６４ｎｍ以下の波長を有するレーザ光Ｌ０を用いる場合に比べ、シリコン基板１０のレーザ光入射面から深い位置に改質領域７を形成することができる。これらは、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１のほうが、１０６４ｎｍ以下の波長を有するレーザ光Ｌ０よりも、シリコンに対して透過率が高いことに起因する。したがって、１本の切断予定ライン５に対するレーザ光Ｌのスキャン回数（すなわち、１本の切断予定ライン５に対する改質領域７の形成列数）を減少させて、加工効率を向上させるという観点からは、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１を用いることが望ましい。
　しかし、上述した図８及び図１０の場合のように、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１を用いて亀裂Ｆをシリコン基板１０の表面１０ａに到達させようとすると、金属膜１１にスプラッシュＳが生じてしまう。レーザ光入射面とは反対側のシリコン基板１０の表面１０ａに機能素子（例えば、結晶成長により形成された半導体動作層、フォトダイオード等の受光素子、レーザダイオード等の発光素子、或いは回路として形成された回路素子等）が形成されている場合にスプラッシュＳが生じると、機能素子の特性が劣化するおそれがある。
　したがって、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１を用いて亀裂Ｆをシリコン基板１０の表面１０ａに到達させる場合に、スプラッシュＳの発生を抑制することができれば、技術的に大きな意義がある。
　本発明者らは、シリコン基板１０の表面１０ａにスプラッシュＳが生じるのは、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１を用いると、形成済みの改質領域７から大きく伸展した亀裂Ｆにレーザ光Ｌ１を集光させることになり、抜け光（レーザ光Ｌ１のうち改質領域７の形成に寄与せずにシリコン基板１０の表面１０ａ側に抜ける光）の影響が大きくなることに起因すると考えた。その知見から、本発明者らは、図１０の場合において第２改質領域７ｂを形成する際に、レーザ光Ｌ１の集光点Ｐをオフセットさせれば、スプラッシュＳの発生の原因となる抜け光の影響を小さくすることができると考え、以下の検証を行った。なお、第２改質領域７ｂを形成する際に、「第１改質領域７ａを形成する際にレーザ光Ｌ１の集光点Ｐを合わせた位置に対して、シリコン基板１０の厚さ方向及び切断予定ライン５の延在方向の両方向に垂直な方向（図１０の（ａ）におけるシリコン基板１０の断面に垂直な方向）にレーザ光Ｌ１の集光点Ｐをオフセットさせる」ことを単に「レーザ光Ｌ１の集光点Ｐをオフセットさせる」という。「レーザ光Ｌ１の集光点Ｐをオフセットさせる距離」を「オフセット量」という。
　まず、第１改質領域７ａからシリコン基板１０の表面１０ａ側に伸展する亀裂Ｆの方向について検証した。図１２は、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせなかった場合のシリコン基板１０の写真を示す図である。具体的には、図１２の（ａ）は、第１改質領域７ａ及び第２改質領域７ｂ形成後のシリコン基板１０の切断予定ラインに平行な面の写真を示す図である。図１２の（ｂ）は、第１改質領域７ａ及び第２改質領域７ｂ形成後のシリコン基板１０の切断予定ラインに垂直な面の写真を示す図である。図１２の（ｂ）を参照すると、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせなかった場合には、第１改質領域７ａからシリコン基板１０の表面１０ａ側に真っ直ぐに（シリコン基板１０の厚さ方向に沿って）亀裂Ｆが伸展することを確認することができる。
　図１３は、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせた場合（オフセット量８μｍの場合）のシリコン基板１０の写真を示す図である。具体的には、図１３の（ａ）は、第１改質領域７ａ及び第２改質領域７ｂ形成後のシリコン基板１０の切断予定ラインに平行な面の写真を示す図である。図１３の（ｂ）は、第１改質領域７ａ及び第２改質領域７ｂ形成後のシリコン基板１０の切断予定ラインに垂直な面の写真を示す図である。図１３の（ｂ）を参照すると、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせた場合にも、第１改質領域７ａからシリコン基板１０の表面１０ａ側に真っ直ぐに（シリコン基板１０の厚さ方向に沿って）亀裂Ｆが伸展することを確認することができる。
　続いて、第１改質領域７ａからシリコン基板１０の表面１０ａ側に伸展する亀裂Ｆの長さについて検証した。図１４は、オフセット量と亀裂Ｆの長さとの関係を示すグラフである。亀裂Ｆの長さは、第１改質領域７ａからシリコン基板１０の表面１０ａ側に伸展した亀裂Ｆの長さである。図１４を参照すると、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせても、オフセットさせなくても（オフセット量０μｍの場合でも）、第１改質領域７ａからシリコン基板１０の表面１０ａ側に伸展する亀裂Ｆの長さは変わらないことを確認することができる。
　続いて、スプラッシュＳの発生量について検証した。図１５は、オフセット量とスプラッシュＳの個数との関係を示すグラフである。スプラッシュＳの個数は、切断予定ライン５から両側に２０μｍ以上離れた領域において生じたスプラッシュＳの個数（切断予定ライン５の長さ１５ｍｍ当たりの個数）である。図１５を参照すると、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせると、オフセットさせない場合（オフセット量０μｍの場合）に比べ、スプラッシュＳの個数が減少することを確認することができる。なお、切断予定ライン５から両側に２０μｍ以上離れた領域において生じたスプラッシュＳの個数をカウントしたのは、特にそのようなスプラッシュＳが、シリコン基板１０の表面１０ａに形成された機能素子の特性を劣化させる問題を引き起こすからである。切断予定ライン５の両側２０μｍ以内の領域には、ダイシングストリート（隣り合う機能素子の間の領域）が設けられることが多いため、当該領域に生じるスプラッシュＳが機能素子の特性を劣化させる問題を引き起こす可能性は低い。
　図１２～図１５の検証結果から、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせても、第１改質領域７ａからシリコン基板１０の表面１０ａ側に真っ直ぐに（シリコン基板１０の厚さ方向に沿って）亀裂Ｆが伸展し、また、第１改質領域７ａからシリコン基板１０の表面１０ａ側に伸展する亀裂Ｆの長さが変わらないことが分かった。その一方で、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせると、スプラッシュＳの個数が減少することが分かった。なお、図１２～図１５の検証において、オフセット量以外のレーザ光の照射条件は同一である。
　スプラッシュＳの個数が減少することについての本発明者らの考察は、以下のとおりである。図１６は、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせた場合のシリコン基板１０の写真を示す図である。具体的には、図１６の（ａ）は、切断後のシリコン基板１０の切断予定ライン５に平行な面の写真を示す図である。図１６の（ｂ）は、切断後のシリコン基板１０の表面１０ａ側（金属膜１１）の写真を示す図である。図１６の（ａ）を参照すると、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせたことで、形成済みの第１改質領域７ａ及び第２改質領域７ｂから伸展した亀裂Ｆにレーザ光Ｌ１が集光されることが抑制されて、第２改質領域７ｂが大きく形成されていることを確認することができる。つまり、第２改質領域７ｂの形成に寄与するレーザ光Ｌ１の割合が増加し、抜け光の割合が減少したと考えられる。図１６の（ｂ）を参照すると、スプラッシュＳが生じていないことを確認することができる。
　その一方で、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせなかった場合のシリコン基板１０の写真を示す図１１の（ａ）を参照すると、第２改質領域７ｂが小さく形成されていることを確認することができる。これは、形成済みの第１改質領域７ａ及び第２改質領域７ｂから伸展した亀裂Ｆにレーザ光Ｌ１が集光されて、抜け光が多くなっていることに起因すると考えられる。なお、図１１及び図１６の検証において、オフセット量以外のレーザ光の照射条件は同一である。
　図１７は、切断後のシリコン基板１０の表面１０ａ側（金属膜１１）の写真を示す図である。具体的には、図１７の（ａ）は、オフセット量２μｍの場合である。図１７の（ｂ）は、オフセット量４μｍの場合である。図１７の（ｃ）は、オフセット量６μｍの場合である。各場合において、オフセット量以外のレーザ光の照射条件は同一である。図１７の（ａ）及び（ｂ）を参照すると、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせた側とは反対側にスプラッシュＳが生じていること、及び、オフセット量を大きくするほどスプラッシュＳが切断予定ライン５から離れていることを確認することができる。図１７の（ａ），（ｂ）及び（ｃ）を参照すると、オフセット量を大きくするほどスプラッシュＳの発生領域が減少していることを確認することができる。なお、図１７の（ａ）及び（ｂ）の場合でも、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせなかった場合に比べれば、スプラッシュＳの発生領域は減少している。
　図１７の（ａ），（ｂ）及び（ｃ）の結果が得られた理由は、次のように考えられる。図１８の（ａ）は、オフセット量が小さい場合におけるシリコン基板１０の切断予定ライン５に垂直な面を示す図である。図１８の（ｂ）は、オフセット量が大きい場合におけるシリコン基板１０の切断予定ライン５に垂直な面を示す図である。なお、「第１改質領域７ａを形成する際のレーザ光Ｌ１の集光点Ｐ」を「第１集光点Ｐ１という。「第２改質領域７ｂを形成する際のレーザ光Ｌ１の集光点Ｐ」を「第２集光点Ｐ２」という。
　図１８の（ａ）に示されるように、オフセット量が小さい場合には、形成済みの第１改質領域７ａ及び第２改質領域７ｂから伸展した亀裂Ｆのうち、レーザ光Ｌ１の第２集光点Ｐ２が合わせられる部分Ｆ１が、シリコン基板１０の厚さ方向Ｄに対して小さい角度で傾斜している。そのため、当該部分Ｆ１に対するレーザ光Ｌ１の入射角θが大きくなる。したがって、レーザ光Ｌ１のうち第２改質領域７ｂの形成に寄与しなかった抜け光Ｌ２は、シリコン基板１０の厚さ方向Ｄに対して小さい角度で、レーザ光Ｌ１の集光点Ｐをオフセットさせた側とは反対側に進行する。これにより、シリコン基板１０の表面１０ａに到達する抜け光Ｌ２の光路長が短くなり、シリコン基板１０内での抜け光Ｌ２の吸収量及び散乱度合いが小さくなる。なお、「小さい」、「大きい」、「短い」等は、図１８の（ｂ）の場合との比較で用いている。
　その一方で、図１８の（ｂ）に示されるように、オフセット量が大きい場合には、形成済みの第１改質領域７ａ及び第２改質領域７ｂから伸展した亀裂Ｆのうち、レーザ光Ｌ１の第２集光点Ｐ２が合わせられる部分Ｆ１が、シリコン基板１０の厚さ方向Ｄに対して大きい角度で傾斜している。そのため、当該部分Ｆ１に対するレーザ光Ｌ１の入射角θが小さくなる。したがって、レーザ光Ｌ１のうち第２改質領域７ｂの形成に寄与しなかった抜け光Ｌ２は、シリコン基板１０の厚さ方向Ｄに対して大きい角度で、レーザ光Ｌ１の集光点Ｐをオフセットさせた側とは反対側に進行する。これにより、シリコン基板１０の表面１０ａに到達する抜け光Ｌ２の光路長が長くなり、シリコン基板１０内での抜け光Ｌ２の吸収量及び散乱度合いが大きくなる。なお、「大きい」、「小さい」、「長い」等は、図１８の（ａ）の場合との比較で用いている。
　以上の図１８の考察から、第２改質領域７ｂを形成する際にレーザ光Ｌ１の集光点Ｐをオフセットさせた側とは反対側にスプラッシュＳが生じ、オフセット量を大きくするほどスプラッシュＳが切断予定ライン５から離れ、オフセット量を大きくするほどスプラッシュＳの発生領域が減少すると考えられる。
　次に、実施形態のレーザ加工方法を用いた半導体チップの製造方法について説明する。まず、図１９に示されるように、表面１０ａに機能素子層１５が形成されたシリコン基板１０を含む加工対象物１を準備する。リング状の保持部材２０に保持された保護フィルム２２に、加工対象物１の機能素子層１５側を貼り付ける。機能素子層１５は、マトリックス状に配置された複数の機能素子を含んでいる。
　続いて、隣り合う機能素子の間を通るように格子状に設定された切断予定ライン５のそれぞれに沿って、第１改質領域７ａを形成する。具体的には、シリコン基板１０の裏面１０ｂをレーザ光入射面として、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１をシリコン基板１０に集光させて、シリコン基板１０の表面１０ａとレーザ光Ｌの第１集光点Ｐ１との距離を第１距離に維持しつつ、切断予定ライン５に沿ってレーザ光Ｌ１の第１集光点Ｐ１を移動させることで、切断予定ライン５に沿って第１改質領域７ａを形成する（第１工程）。このとき、切断予定ライン５に対して、シリコン基板１０の厚さ方向及び切断予定ライン５の延在方向の両方向に垂直な方向にレーザ光Ｌ１の第１集光点Ｐ１をオフセットさせる距離を０に維持しつつ、切断予定ライン５に沿ってレーザ光Ｌ１の第１集光点Ｐ１を移動させる。つまり、シリコン基板１０の厚さ方向から見た場合にレーザ光Ｌの第１集光点Ｐ１が切断予定ライン５上に位置した状態を維持しつつ、切断予定ライン５に沿ってレーザ光Ｌの第１集光点Ｐ１を移動させる。これにより、第１改質領域７ａは、シリコン基板１０の厚さ方向から見た場合に切断予定ライン５上に位置した状態で、切断予定ライン５に沿ってシリコン基板１０の内部に形成される。
　続いて、隣り合う機能素子の間を通るように格子状に設定された切断予定ライン５のそれぞれに沿って、第２改質領域７ｂを形成する。具体的には、シリコン基板１０の裏面１０ｂをレーザ光入射面として、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１をシリコン基板１０に集光させて、シリコン基板１０の表面１０ａとレーザ光Ｌ１の第２集光点Ｐ２との距離を第１距離よりも大きい第２距離に維持しつつ、且つ、レーザ光Ｌ１の第２集光点Ｐ２をオフセットさせつつ、切断予定ライン５に沿ってレーザ光Ｌ１の第２集光点Ｐ２を移動させることで、切断予定ライン５に沿って第２改質領域７ｂを形成する（第２工程）。つまり、シリコン基板１０の厚さ方向から見た場合にレーザ光Ｌの第２集光点Ｐ２が切断予定ライン５から所定距離だけ離れた状態を維持しつつ、切断予定ライン５に沿って（切断予定ライン５に平行に）レーザ光Ｌの第２集光点Ｐ２を移動させる。これにより、第２改質領域７ｂは、シリコン基板１０の厚さ方向から見た場合に切断予定ライン５から所定距離だけ離れた状態で、切断予定ライン５に沿って（切断予定ライン５に平行に）シリコン基板１０の内部に形成される。
　これにより、第１改質領域７ａ及び第２改質領域７ｂからシリコン基板１０の厚さ方向に伸展した亀裂Ｆがシリコン基板１０の表面１０ａに到達し、機能素子層１５が機能素子ごとに切断される。なお、一例として、シリコン基板１０の厚さは、７７５μｍであり、第１改質領域７ａ及び第２改質領域７ｂは、シリコン基板１０の表面１０ａから深さ１６０μｍまでの領域に形成される。
　以上の第１工程及び第２工程は、上述したレーザ加工装置１００によって実施される。すなわち、支持台１０７が加工対象物１を支持する。レーザ光源１０１が、１０６４ｎｍよりも大きい波長を有するレーザ光Ｌ１を出射する。集光用レンズ（集光光学系）１０５が、シリコン基板１０の裏面１０ｂがレーザ光入射面となるように支持台１０７に支持された加工対象物１に、レーザ光源１０１から出射されたレーザ光Ｌ１を集光する。そして、ステージ制御部（制御部）１１５及びレーザ光源制御部（制御部）１０２が、上述した第１工程及び第２工程が実施されるように、それぞれ、支持台１０７及びレーザ光源１０１の動作を制御する。なお、切断予定ライン５に対するレーザ光Ｌの第１集光点Ｐ１及び第２集光点Ｐ２の移動は、集光用レンズ１０５側の動作によって実現されてもよいし、支持台１０７側及び集光用レンズ１０５側の両方の動作によって実現されてもよい。
　続いて、図１９及び図２０に示されるように、シリコン基板１０において裏面１０ｂ及び第２改質領域７ｂを含む所定部分Ｋを除去する（第３工程）。具体的には、表面１０ａ側に位置する第１改質領域７ａと当該第１改質領域７ａよりも裏面１０ｂ側に位置する第２改質領域７ｂとが形成されたシリコン基板１０の裏面１０ｂを、グラインダ等を用いて機械的に研削して研磨する。これにより、第２改質領域７ｂを含み且つ第１改質領域７ａを含まない所定部分Ｋ１を裏面１０ｂから除去し、加工対象物１を所定の厚さまで薄型化する。つまり、第２改質領域７ｂを含む所定部分Ｋ１が除去されるように、シリコン基板１０の裏面１０ｂを研磨する。
　研磨後の加工対象物１には、第１改質領域７ａ及び第２改質領域７ｂのうちの第１改質領域７ａが残っている。研磨後の加工対象物１には、第１改質領域７ａ及び亀裂Ｆのみ含まれる。所定部分Ｋ１を除去することにより、所定部分Ｋ１が除去されたシリコン基板１０の裏面１０ｂには亀裂Ｆが到達することになり、加工対象物１が機能素子ごとに切断される。一例として、シリコン基板１０は、厚さ２００μｍに薄型化される。
　続いて、図２１に示されるように、拡張フィルム２３をシリコン基板１０の裏面１０ｂ及び保持部材２０に貼り付ける。図２２に示されるように、保護フィルム２２を除去する。図２３に示されるように、拡張フィルム２３に押圧部材２４を押し当て、拡張フィルム２３を拡張する。これにより、機能素子１５ａごとに切断された加工対象物１、すなわち、複数の半導体チップ１Ａを互いに離間させる。続いて、図２４に示されるように、拡張フィルム２３に紫外線を照射することで拡張フィルム２３の粘着力を低下させる。各半導体チップ１Ａをピックアップする。
　以上に説明したように、実施形態のレーザ加工方法では、第２改質領域７ｂを形成する際にレーザ光Ｌ１の第２集光点Ｐ２をオフセットさせる。これにより、レーザ光入射面とは反対側の加工対象物１の表面３にスプラッシュＳが生じるのを抑制することができる。
　第２集光点Ｐ２をオフセットさせることにより、そのオフセットの方向（切断予定ライン５の垂直方向）において第２改質領域７ｂの位置は、第１改質領域７ａの位置に対して段差を有することになる。しかし、この第２改質領域７ｂは、所定部分Ｋ１が除去されることに伴って除去される。よって、所定部分Ｋ１の除去後であって切断予定ライン５に沿って切断された加工対象物１では、第２改質領域７ｂに起因して切断面に段差が出現することを抑制できる。切断面を平滑化して直進性を向上することが可能となる。半導体チップ１Ａの良好な端面を得ることできる。
　実施形態のレーザ加工方法では、半導体基板としてシリコン基板１０が適用されている。レーザ光Ｌ１は、１０６４ｎｍよりも大きい波長を有している。これにより、１０６４ｎｍ以下の波長を有するレーザ光Ｌ０を用いる場合に比べ、第１改質領域７ａ及び第２改質領域７ｂの形成に伴って、第１改質領域７ａ及び第２改質領域７ｂからシリコン基板１０の厚さ方向に亀裂Ｆを大きく伸展させることができる。
　なお、１０９９μｍ以上１３４２μｍ以下の波長を有するレーザ光Ｌ１を用いると、第１改質領域７ａ及び第２改質領域７ｂの形成に伴って、第１改質領域７ａ及び第２改質領域７ｂからシリコン基板１０の厚さ方向に亀裂Ｆをより大きく伸展させることができる。特に１３４２μｍの波長を有するレーザ光Ｌ１は、当該亀裂Ｆをより大きく伸展させることができる。
　第２改質領域７ｂを形成する際にレーザ光Ｌ１の第２集光点Ｐ２をオフセットさせるオフセット量を２４μｍ以下にすると、第１改質領域７ａと第２改質領域７ｂとの間で亀裂Ｆを確実に繋げることができる。第１改質領域７ａ及び第２改質領域７ｂの形成に伴って、第１改質領域７ａ及び第２改質領域７ｂからシリコン基板１０の厚さ方向に亀裂Ｆを確実に伸展させることができる。更に、当該オフセット量を４μｍ以上１８μｍ以下にすると、第１改質領域７ａと第２改質領域７ｂとの間で亀裂Ｆをより確実に繋げることができる。第１改質領域７ａ及び第２改質領域７ｂからシリコン基板１０の厚さ方向に亀裂Ｆをより確実に伸展させることができる。特に、当該オフセット量を６μｍ以上１６μｍ以下にすると、スプラッシュＳの発生の抑制と亀裂Ｆの繋がり及び伸展とをバランス良く実現できる。
　実施形態のレーザ加工方法では、第２改質領域７ｂを形成することにより、第１改質領域７ａ及び第２改質領域７ｂからシリコン基板１０の厚さ方向に伸展した亀裂Ｆを表面１０ａに到達させる。そして、所定部分Ｋ１を除去することにより、所定部分Ｋ１が除去されたシリコン基板１０の裏面１０ｂに亀裂Ｆを到達させる。これにより、加工対象物１を切断予定ライン５に沿って精度よく切断できる。
　図２５は、変形例に係るレーザ加工方法を説明する図である。図２５（ａ）は、研磨前の加工対象物１の切断予定ライン５に沿っての断面図である。図２５（ｂ）は、研磨後の加工対象物１の切断予定ライン５に沿っての断面図である。図２５（ａ）及び図２５（ｂ）に示されるように、シリコン基板１０の裏面１０ｂを研磨する場合には、シリコン基板１０において裏面１０ｂを含み且つ第１及び第２改質領域７ａ，７ｂの双方を含む所定部分Ｋ２を除去してもよい。つまり、所定部分Ｋ１（図２０参照）に対して第１改質領域７ａをさらに含む所定部分Ｋ２が除去されるように、シリコン基板１０の裏面１０ｂを研磨してもよい。
　これにより、第１及び第２改質領域７ａ，７ｂを含む所定部分Ｋ２をシリコン基板１０から除去し、加工対象物１を所定の厚さまで薄型化する。研磨後の加工対象物１には、第１及び第２改質領域７ａ，７ｂのうちの何れも残っておらず、亀裂Ｆのみが含まれる。
　図２５に示されるレーザ加工方法では、第１及び第２改質領域７ａ，７ｂを形成した後、第２改質領域７ｂだけでなく第１改質領域７ａについてもシリコン基板１０から除去される。よって、所定部分Ｋ２の除去後であって切断予定ライン５に沿って切断された加工対象物１では、第１改質領域７ａに起因して切断面の直進性が低下することも抑制できる。半導体チップ１Ａの一層良好な端面を得ることできる。
　以上、好適な実施形態について説明したが、本発明は、上記実施形態に限られるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用してもよい。
　例えば、第１改質領域７ａを形成する際に、切断予定ライン５に対して、シリコン基板１０の厚さ方向及び切断予定ライン５の延在方向の両方向に垂直な方向における一方の側に、レーザ光Ｌ１の第１集光点Ｐ１をオフセットさせてもよい。第２改質領域７ｂを形成する際に、切断予定ライン５に対して、シリコン基板１０の厚さ方向及び切断予定ライン５の延在方向の両方向に垂直な方向における他方の側に、レーザ光Ｌ１の第２集光点Ｐ２をオフセットさせてもよい。つまり、第１改質領域７ａを形成する際に、シリコン基板１０の厚さ方向から見た場合にレーザ光Ｌの第１集光点Ｐ１が切断予定ライン５から一方の側に所定距離だけ離れた状態を維持しつつ、切断予定ライン５に沿って（切断予定ライン５に平行に）レーザ光Ｌの第１集光点Ｐ１を移動させてもよい。第２改質領域７ｂを形成する際に、シリコン基板１０の厚さ方向から見た場合にレーザ光Ｌの第２集光点Ｐ２が切断予定ライン５から他方の側に所定距離だけ離れた状態を維持しつつ、切断予定ライン５に沿って（切断予定ライン５に平行に）レーザ光Ｌの第２集光点Ｐ２を移動させてもよい。これにより、第１改質領域７ａは、シリコン基板１０の厚さ方向から見た場合に切断予定ライン５から一方の側に所定距離だけ離れた状態で、切断予定ライン５に沿って（切断予定ライン５に平行に）シリコン基板１０の内部に形成される。第２改質領域７ｂは、シリコン基板１０の厚さ方向から見た場合に切断予定ライン５から他方の側に所定距離だけ離れた状態で、切断予定ライン５に沿って（切断予定ライン５に平行に）シリコン基板１０の内部に形成される。この場合、切断予定ライン５に対して一方の側及び他方の側に第１改質領域７ａ及び第２改質領域７ｂをバランス良く形成できる。
　上記実施形態は、格子状に設定された全ての切断予定ライン５に対して第１改質領域７ａの形成工程（第１工程）を実施し、その後に、格子状に設定された全ての切断予定ライン５に対して第２改質領域７ｂの形成工程（第２工程）を実施する例に限定されない。その他の例として、次のように第１改質領域７ａの形成工程（第１工程）及び第２改質領域７ｂの形成工程（第２工程）を実施してもよい。まず、格子状に設定された全ての切断予定ライン５のうち第１方向に延在する切断予定ライン５に対して、第１改質領域７ａの形成工程（第１工程）を実施する。その後に、当該第１方向に延在する切断予定ライン５に対して第２改質領域７ｂの形成工程（第２工程）を実施する。続いて、格子状に設定された全ての切断予定ライン５のうち第２方向（第１方向に垂直な方向）に延在する切断予定ライン５に対して、第１改質領域７ａの形成工程（第１工程）を実施する。その後に、当該第２方向に延在する切断予定ライン５に対して、第２改質領域７ｂの形成工程（第２工程）を実施する。複数本の切断予定ライン５に対して、１本の切断予定ライン５ごとに、第１改質領域７ａの形成工程（第１工程）を実施する。その後に、第２改質領域７ｂの形成工程（第２工程）を実施してもよい。つまり、１本の切断予定ライン５に対して第１改質領域７ａの形成工程（第１工程）及び第２改質領域７ｂの形成工程（第２工程）を実施し、他の１本の切断予定ライン５に対して第１改質領域７ａの形成工程（第１工程）及び第２改質領域７ｂの形成工程（第２工程）を実施してもよい。
　所定部分Ｋの除去は、機械的な研削による研磨に代えてもしくは加えて、エッチング等の化学的研磨により実現してもよい。公知の種々の手法により所定部分Ｋを除去してもよい。上記実施形態では、レーザ光Ｌ１を集光させることで改質領域７を形成できれば、半導体基板はシリコン基板１０に限定されない。上記実施形態では、レーザ光Ｌ１を集光させることで改質領域７を形成できれば、レーザ光Ｌ１の波長は１０６４ｎｍよりも大きい波長に限定されない。
　上記実施形態では、所定部分Ｋ１を除去した際に亀裂Ｆをシリコン基板１０の裏面１０ｂに到達させることで、加工対象物１を切断予定ライン５に沿って切断した。しかし、これに代えてもしくは加えて、所定部分Ｋ１を除去したシリコン基板１０を貼り付けた拡張フィルム２３を拡張した際に亀裂Ｆをシリコン基板１０の裏面１０ｂに到達させることで、加工対象物１を切断予定ライン５に沿って切断してもよい。
　本発明の一側面によれば、レーザ光入射面とは反対側の加工対象物の表面に損傷が生じるのを抑制すると共に、切断面を平滑化することができるレーザ加工方法を提供することが可能となる。
　１…加工対象物、５…切断予定ライン、７ａ…第１改質領域、７ｂ…第２改質領域、１０…シリコン基板（半導体基板）、１０ａ…表面、１０ｂ…裏面、１５ａ…機能素子、Ｆ…亀裂、Ｋ１，Ｋ２…所定部分、Ｌ１…レーザ光、Ｐ１…第１集光点、Ｐ２…第２集光点。

Claims (7)

  1. 　表面に複数の機能素子が形成された半導体基板を含む加工対象物に、前記半導体基板の裏面をレーザ光入射面としてレーザ光を集光させて、前記半導体基板の前記表面と前記レーザ光の第１集光点との距離を第１距離に維持しつつ、隣り合う前記機能素子の間を通るように設定された切断予定ラインに沿って前記レーザ光の前記第１集光点を移動させることで、前記切断予定ラインに沿って第１改質領域を形成する第１工程と、
    　前記第１工程の後に、前記加工対象物に、前記半導体基板の前記裏面をレーザ光入射面として前記レーザ光を集光させて、前記半導体基板の前記表面と前記レーザ光の第２集光点との距離を前記第１距離よりも大きい第２距離に維持しつつ、且つ、前記レーザ光の前記第１集光点を合わせた位置に対して、前記半導体基板の厚さ方向及び前記切断予定ラインの延在方向の両方向に垂直な方向に前記レーザ光の前記第２集光点をオフセットさせつつ、前記切断予定ラインに沿って前記レーザ光の前記第２集光点を移動させることで、前記切断予定ラインに沿って第２改質領域を形成する第２工程と、
    　前記第２工程の後に、前記半導体基板において前記裏面及び少なくとも前記第２改質領域を含む所定部分を除去する第３工程と、を備える、レーザ加工方法。
  2. 　前記第３工程では、前記半導体基板において前記第１改質領域をさらに含む前記所定部分を除去する、請求項１に記載のレーザ加工方法。
  3. 　前記半導体基板は、シリコン基板であり、
    　前記レーザ光は、１０６４ｎｍよりも大きい波長を有する、請求項１又は２に記載のレーザ加工方法。
  4. 　前記レーザ光は、１０９９μｍ以上１３４２μｍ以下の波長を有する、請求項３に記載のレーザ加工方法。
  5. 　前記レーザ光の前記第１集光点を合わせた位置に対して、前記シリコン基板の前記厚さ方向及び前記切断予定ラインの前記延在方向の両方向に垂直な前記方向に前記レーザ光の前記第２集光点をオフセットさせる距離は、２４μｍ以下である、請求項３又は４に記載のレーザ加工方法。
  6. 　前記レーザ光の前記第１集光点を合わせた位置に対して、前記シリコン基板の前記厚さ方向及び前記切断予定ラインの前記延在方向の両方向に垂直な前記方向に前記レーザ光の前記第２集光点をオフセットさせる前記距離は、４μｍ以上１８μｍ以下である、請求項５に記載のレーザ加工方法。
  7. 　前記第２工程では、前記第２改質領域を形成することにより、前記第１改質領域及び前記第２改質領域から前記半導体基板の厚さ方向に伸展した亀裂を前記半導体基板の表面に到達させ、
    　前記第３工程では、前記所定部分を除去することにより、前記所定部分が除去された前記半導体基板の前記裏面に、前記第２工程において前記第１改質領域及び前記第２改質領域から前記半導体基板の厚さ方向に伸展した亀裂を到達させる、請求項１～６の何れか一項に記載のレーザ加工方法。
PCT/JP2016/073355 2015-09-29 2016-08-08 レーザ加工方法 WO2017056739A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/763,605 US10290545B2 (en) 2015-09-29 2016-08-08 Laser processing method
DE112016004419.4T DE112016004419T5 (de) 2015-09-29 2016-08-08 Laserbearbeitungsverfahren
CN201680056475.XA CN108028189B (zh) 2015-09-29 2016-08-08 激光加工方法
KR1020187011383A KR102566316B1 (ko) 2015-09-29 2016-08-08 레이저 가공 방법
US16/388,209 US10755980B2 (en) 2015-09-29 2019-04-18 Laser processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-191095 2015-09-29
JP2015191095A JP6605278B2 (ja) 2015-09-29 2015-09-29 レーザ加工方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/763,605 A-371-Of-International US10290545B2 (en) 2015-09-29 2016-08-08 Laser processing method
US16/388,209 Continuation US10755980B2 (en) 2015-09-29 2019-04-18 Laser processing method

Publications (1)

Publication Number Publication Date
WO2017056739A1 true WO2017056739A1 (ja) 2017-04-06

Family

ID=58423492

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/073355 WO2017056739A1 (ja) 2015-09-29 2016-08-08 レーザ加工方法

Country Status (7)

Country Link
US (2) US10290545B2 (ja)
JP (1) JP6605278B2 (ja)
KR (1) KR102566316B1 (ja)
CN (1) CN108028189B (ja)
DE (1) DE112016004419T5 (ja)
TW (1) TWI721006B (ja)
WO (1) WO2017056739A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605278B2 (ja) * 2015-09-29 2019-11-13 浜松ホトニクス株式会社 レーザ加工方法
JP7190631B2 (ja) * 2016-07-25 2022-12-16 アンプリテュード システム マルチビームフェムト秒レーザによって材料を切断する方法及び器具
JP6925902B2 (ja) * 2017-07-28 2021-08-25 浜松ホトニクス株式会社 積層型素子の製造方法
JP6896344B2 (ja) * 2017-09-22 2021-06-30 株式会社ディスコ チップの製造方法
CN111565881B (zh) * 2018-03-23 2022-06-14 普锐特冶金技术日本有限公司 激光加工头、激光加工装置以及激光加工头的调整方法
CN112955279B (zh) * 2018-10-30 2022-09-30 浜松光子学株式会社 激光加工装置
JP7176695B2 (ja) * 2019-03-07 2022-11-22 株式会社Nsc ガラス基板製造方法
EP3913660B1 (en) * 2020-05-22 2024-06-19 Nichia Corporation Method of cutting semiconductor element and semiconductor element
JP2022018505A (ja) * 2020-07-15 2022-01-27 浜松ホトニクス株式会社 レーザ加工方法、及び、半導体部材の製造方法
JP2022018506A (ja) * 2020-07-15 2022-01-27 浜松ホトニクス株式会社 半導体部材の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124077A (ja) * 2007-11-19 2009-06-04 Denso Corp 半導体チップ及びその製造方法
JP2013089714A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd チップ形成方法
WO2014030519A1 (ja) * 2012-08-22 2014-02-27 浜松ホトニクス株式会社 加工対象物切断方法
JP2014078556A (ja) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2016054205A (ja) * 2014-09-03 2016-04-14 株式会社ディスコ ウエーハの加工方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100355031C (zh) 2002-03-12 2007-12-12 浜松光子学株式会社 基板的分割方法
JP4781661B2 (ja) * 2004-11-12 2011-09-28 浜松ホトニクス株式会社 レーザ加工方法
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
EP1875983B1 (en) * 2006-07-03 2013-09-11 Hamamatsu Photonics K.K. Laser processing method and chip
EP2394775B1 (en) * 2009-02-09 2019-04-03 Hamamatsu Photonics K.K. Workpiece cutting method
TWI433745B (zh) * 2010-04-16 2014-04-11 Qmc Co Ltd 雷射加工方法及雷射加工設備
US8877612B2 (en) * 2010-06-16 2014-11-04 Toyoda Gosei Co., Ltd. Laser processing method
WO2012063348A1 (ja) * 2010-11-11 2012-05-18 パイオニア株式会社 レーザ加工方法及び装置
TWI457191B (zh) * 2011-02-04 2014-10-21 Mitsuboshi Diamond Ind Co Ltd 雷射切割方法及雷射加工裝置
KR101271104B1 (ko) * 2011-07-13 2013-06-04 주식회사 이오테크닉스 다중 빔 사이에서 발생되는 ｖ-형상의 미세-크랙을 이용한 레이저 스크라이빙 장치 및 레이저 스크라이빙 방법
TWI476063B (zh) * 2011-10-04 2015-03-11 Ind Tech Res Inst 雷射切割方法與裝置
JP6008541B2 (ja) * 2012-04-02 2016-10-19 株式会社ディスコ ウェーハの加工方法
US9129715B2 (en) 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope
JP2015138815A (ja) * 2014-01-21 2015-07-30 株式会社ディスコ 光デバイス及び光デバイスの加工方法
JP6277017B2 (ja) * 2014-03-03 2018-02-07 株式会社ディスコ 光デバイス
JP6605278B2 (ja) * 2015-09-29 2019-11-13 浜松ホトニクス株式会社 レーザ加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124077A (ja) * 2007-11-19 2009-06-04 Denso Corp 半導体チップ及びその製造方法
JP2013089714A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd チップ形成方法
WO2014030519A1 (ja) * 2012-08-22 2014-02-27 浜松ホトニクス株式会社 加工対象物切断方法
JP2014078556A (ja) * 2012-10-09 2014-05-01 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2016054205A (ja) * 2014-09-03 2016-04-14 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US10290545B2 (en) 2019-05-14
TW201721731A (zh) 2017-06-16
TWI721006B (zh) 2021-03-11
KR20180057692A (ko) 2018-05-30
US10755980B2 (en) 2020-08-25
JP2017069308A (ja) 2017-04-06
US20190304839A1 (en) 2019-10-03
CN108028189B (zh) 2022-06-24
CN108028189A (zh) 2018-05-11
JP6605278B2 (ja) 2019-11-13
DE112016004419T5 (de) 2018-06-07
KR102566316B1 (ko) 2023-08-14
US20180294189A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
JP6605278B2 (ja) レーザ加工方法
JP5491761B2 (ja) レーザ加工装置
JP5134928B2 (ja) 加工対象物研削方法
JP3762409B2 (ja) 基板の分割方法
JP2016215231A (ja) 脆性基板のスライス装置及び方法
JP6605277B2 (ja) レーザ加工方法及びレーザ加工装置
JP6876098B2 (ja) レーザ加工装置
JP6752232B2 (ja) 加工対象物切断方法
WO2017056744A1 (ja) レーザ加工方法及びレーザ加工装置
JP2018027564A (ja) 基板加工方法および基板加工装置
JP7063542B2 (ja) 加工対象物切断方法
JP6851040B2 (ja) 基板加工方法および基板加工装置
JP7063543B2 (ja) 加工対象物切断方法
JP2011134799A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16850916

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15763605

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016004419

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20187011383

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16850916

Country of ref document: EP

Kind code of ref document: A1