KR100825798B1 - 다이싱 방법 - Google Patents

다이싱 방법 Download PDF

Info

Publication number
KR100825798B1
KR100825798B1 KR1020060138769A KR20060138769A KR100825798B1 KR 100825798 B1 KR100825798 B1 KR 100825798B1 KR 1020060138769 A KR1020060138769 A KR 1020060138769A KR 20060138769 A KR20060138769 A KR 20060138769A KR 100825798 B1 KR100825798 B1 KR 100825798B1
Authority
KR
South Korea
Prior art keywords
wafer
tape
adhesive layer
dicing
laser
Prior art date
Application number
KR1020060138769A
Other languages
English (en)
Inventor
송현정
변학균
나민옥
심종보
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060138769A priority Critical patent/KR100825798B1/ko
Priority to US11/945,896 priority patent/US20080160724A1/en
Application granted granted Critical
Publication of KR100825798B1 publication Critical patent/KR100825798B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/042—Automatically aligning the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

종래의 레이저 소잉 방법에 의하면, 반도체 소자 영역이 위치하는 웨이퍼의 상부면으로부터 레이저를 조사하여 소잉하였기 때문에 반도체 소자 영역이 더 많이 열적 영향에 노출되었고, 그에 따라 반도체 칩의 강도가 불량한 단점이 있었다.
본 발명의 다이싱 방법에 따르면, 레이저를 웨이퍼의 반도체 소자 영역이 위치하는 면의 반대면으로부터 조사하기 때문에 반도체 소자 영역에 미치는 열적 영향을 최소화하여 반도체 칩의 강도를 개선할 수 있다. 또한, 반도체 칩의 배열을 유지하기 위한 제 1 테이프를 새로운 제 3 테이프로 바꾸어주기 때문에 레이저에 의하여 일어날 수 있는 고착을 방지할 수 있는 장점이 있다.
다이싱, 레이저, 하부면, 열영향부, 고착, 점착층

Description

다이싱 방법 {Method of dicing}
도 1은 레이저 소잉의 메커니즘을 나타낸 개념도이다.
도 2는 레이저 소잉으로 절단되는 단면에 있어서 열영향부에 의해 영향을 받는 부분을 나타낸 단면도이다.
도 3은 레이저 소잉을 하였을 때, DAF와 웨이퍼 사이에 발생할 수 있는 고착 현상을 나타내는 단면도이다.
도 4는 고착 현상이 발생한 부분을 촬영한 현미경 사진이다.
도 5a 및 도 5b는 본 발명의 일 구현예에 따른 다이싱 방법에 의하여 다이싱하였을 경우에 반도체 소자 영역이 열에 의한 영향을 최소한으로 받는 점을 나타내기 위한 개념도이다.
도 6a 내지 도 6h는 본 발명의 다른 일 구현예에 따른 다이싱 방법을 개념적으로 나타낸 측단면도이다.
도 7a 내지 도 7c는 본 발명의 일 구현예에 따른 다이싱 방법에 있어서 선택적으로 적용될 수 있는 단계적 다이싱을 개념적으로 나타낸 측단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
101: 기판 103: 반도체 소자 영역
105: 스크라이브 레인 110: 웨이퍼
111a: 상부면 111b: 하부면
201: 제 2 테이프 203: 제 1 테이프
203a: 베이스 필름 203b: 제 1 점착층
203c: 제 2 점착층 205: 제 3 테이프
301: 레이저 조사 장치 303: 시각화 장치
305: 제어 및 구동 장치 900: 열영향부(HAZ)
본 발명은 다이싱 방법에 관한 것으로서, 더욱 구체적으로는 칩 강도의 저하를 현저하게 개선할 수 있고, 후속되는 패키징 공정에서 발생할 수 있는 픽업 에러와 같은 불량 요인을 감소시킬 수 있는 다이싱 방법에 관한 것이다.
웨이퍼 상에 형성된 다수의 반도체 소자 영역을 분리하여 개별 반도체 칩으로 얻기 위하여 다이싱(dicing) 공정이 수행된다. 상기 다이싱 공정을 수행하기 위하여 종래에는 다이아몬드 또는 초경합금의 소잉 블레이드(sawing blade)를 이용하였다.
그러나, 하나의 웨이퍼에서 얻을 수 있는 반도체 칩의 수를 늘리기 위해 반도체 소자 영역 사이의 간격은 계속 좁혀져 왔고, 그에 따라 소잉 블레이드가 지나가는 스크라이브 레인(scribe lane)의 폭도 계속 좁혀져 왔다. 심지어 최근에는 소잉 블레이드의 두께에 거의 근접할 정도로 스크라이브 레인의 폭이 좁아졌기 때문 에 소잉 블레이드를 이용하여 다이싱하기 위한 공정 마진이 매우 협소한 실정이다.
또한, 최근의 반도체 칩의 경박단소화 경향으로 반도체 칩의 두께가 계속 얇아질 것이 요구되고 있는데, 두께가 얇은 반도체 칩을 얻기 위해 일면에 소자가 형성된 웨이퍼의 두께를 얇게 만들면 소잉 블레이드로 절단할 때 반도체 소자 영역이 손상되기 쉬운 단점이 있다.
이러한 이유로, 레이저를 이용하여 소잉하는 방법이 일찍이 제안되었고, 현재는 현업에 응용되고 있다. 레이저는 좁은 스크라이브 레인과 얇은 웨이퍼에도 불구하고 소잉 블레이드에 비하여 칩핑(chipping) 없이 다이싱할 수 있기 때문에 매우 우수한 다이싱 수단으로 선호되고 있다.
그러나, 이러한 레이저 소잉도 개선될 여지가 있다. 도 1은 레이저 소잉의 메커니즘을 나타낸 개념도이다.
도 1을 참조하면, 실리콘(Si)과 반응하는 파장 및 파워를 갖는 레이저빔을 웨이퍼에 집속하여, 실리콘 결합을 분해한다. 그 결과 레이저빔이 집속되는 지점을 중심으로 용융 풀(melt pool)이 형성되고, 특히 그 중심부에는 분해된 실리콘이 승화됨으로써 키-홀(key-hole)이 형성된다. 또한, 상기 용융 풀 주변에는 레이저빔으로 인하여 발생한 열이 주위에 전도되어 영향을 미친 결과 형성되는 열영향부(HAZ: heat-affected zone)가 형성된다. 레이저빔을 조사하면서 스크라이브 레인을 따라 이동시키면, 이와 같은 현상이 연속적으로 발생하면서 실리콘 웨이퍼의 전체 또는 일부가 소잉된다.
그런데, 이와 같이 레이저 소잉된 기판의 단면을 살펴보면 도 2와 같은 형태 로 열영향부가 형성되는 것이 관찰된다. 즉, 레이저빔이 조사되는 면 쪽으로 갈수록 절단되는 폭도 넓어지고 열영향부로 인한 물성 변화의 영향도 크게 받게 된다. 이와 같은 현상에 의하여, 반도체 소자가 형성되어 있는 웨이퍼 상부면에 레이저빔을 조사하여 소잉하는 종래의 다이싱 방법에 따르면 반도체 소자가 많이 손상되는 것은 물론 칩 강도도 크게 저하되는 문제점이 있다.
또한, 공정 자동화를 위해 다이싱 후의 개별 반도체 칩이 흐트러지는 것을 막도록 웨이퍼의 하부에 다이 어태치 필름(DAF: die-attach film)을 부착하고 다이싱하는 것이 일반적인데, 이와 관련하여 레이저 소잉은 문제를 발생시킨다. 즉, 레이저를 조사하여 웨이퍼가 절단되는 한편, DAF를 웨이퍼에 부착시키는 부착력을 부여하는 점착층이 용융되어 DAF의 베이스 필름과 2차 결합이 일어남으로써 고착된다.
도 3은 이러한 현상을 설명하기 위한 개략도이다. 점착층(22)과 베이스 필름(24)을 포함하는 DAF(20) 위에 웨이퍼(10)가 부착되어 있고, 상기 웨이퍼(10)는 레이저 소잉을 통해 각 개별 반도체 소자로 분리되어 있다. 그러나, A 부분과 같이 상기 점착층(22)과 베이스 필름(24)이 2차 결합을 통해 고착된다(도 4 참조).
이와 같은 고착은 각 개별 반도체 칩의 패키징을 위하여 픽업할 때 픽업 오류를 유발하여 수율 저하와 제품 불량의 원인이 되는 문제점이 있다. 따라서, 반도체 칩의 손상을 줄이면서도 픽업 오류를 발생시키지 않는 레이저 소잉 방법이 요구되는 실정이다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 칩 강도의 저하를 현저하게 개선할 수 있는 다이싱 방법을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 칩 강도의 저하를 현저하게 개선할 수 있고, 후속되는 패키징 공정에서 발생할 수 있는 픽업 에러와 같은 불량 요인을 감소시킬 수 있는 다이싱 방법을 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 이루기 위하여, 기판의 상부면에 복수개의 반도체 소자 영역이 형성되어 있고, 상기 반도체 소자 영역이 스크라이브 레인(scribe lane)에 의해 분리되어 있는 웨이퍼에 있어서, 상기 스크라이브 레인을 따라서 상기 기판의 하부면에 레이저를 조사하여 다이싱하는 단계를 포함하는 다이싱(dicing) 방법을 제공한다.
선택적으로, 베이스 필름, 상기 베이스 필름 위에 형성된 제 1 점착층, 및 상기 제 1 점착층 위에 형성된 제 2 점착층을 포함하는 제 1 테이프가 상기 웨이퍼의 하부면에 부착될 수 있다. 이 때, 상기 제 2 점착층이 형성된 면이 상기 웨이퍼의 하부면에 부착될 수 있다.
특히, 상기 제 1 점착층은 자외선을 받으면 점착력이 저하되는 층일 수 있다.
또한, 상기 웨이퍼의 상부면 위에 제 2 테이프를 더 포함할 수 있다. 이 때, 상기 제 2 테이프는 광학적으로 투명할 수 있다. 상기 제 2 테이프가 광학적으로 투명한 점을 이용하여 시각화 장치를 통해 상기 웨이퍼 상에 형성된 반도체 소자 영역 사이의 스크라이브 레인을 확인하는 단계를 더 포함할 수 있다.
선택적으로, 상기 레이저를 조사하여 다이싱하는 단계는 레이저를 복수회 조사하여 단계적으로 다이싱할 수 있다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, 기판의 상부면에 복수개의 반도체 소자 영역이 형성되어 있고, 상기 반도체 소자 영역이 스크라이브 레인(scribe lane)에 의해 분리되어 있고, 상기 웨이퍼의 하부면이 제 1 테이프에 부착되고, 상기 제 1 테이프가 베이스 필름, 상기 베이스 필름 위에 형성된 제 1 점착층, 및 상기 제 1 점착층 위에 형성된 제 2 점착층을 포함하고, 상기 제 2 점착층이 형성된 면이 상기 웨이퍼의 하부면에 부착되고, 상기 웨이퍼의 상부면 위에 제 2 테이프를 더 포함하는 웨이퍼에 있어서, 상기 스크라이브 레인을 따라서 상기 기판의 하부면에 레이저를 조사하여 다이싱하는 단계; 상기 제 1 테이프를 제거하고 상기 제 1 테이프를 대체하는 제 3 테이프를 부착하는 단계; 상기 제 2 테이프를 제거하는 단계를 포함하는 다이싱 방법을 제공한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그 려진 상대적인 크기나 간격에 의해 제한되어지지 않는다. 어떤 층이 다른 층 또는 반도체 칩 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 반도체 칩에 직접 접촉하여 존재할 수도 있고, 또는, 그 사이에 제3의 층이 개재될 수도 있다.
본 발명의 일 실시예는 기판의 상부면에 복수개의 반도체 소자 영역이 형성되어 있고, 상기 반도체 소자 영역이 스크라이브 레인(scribe lane)에 의해 분리되어 있는 웨이퍼에 있어서, 상기 스크라이브 레인을 따라서 상기 기판의 하부면에 레이저를 조사하여 다이싱하는 단계를 포함하는 다이싱(dicing) 방법을 제공한다.
도 5a와 도 5b는 본 발명의 일 실시예에 따른 다이싱 방법과 그에 따라 열영향부가 회로부에 미치는 영향을 나타낸 개념적인 도면이다.
도 5a에 나타낸 바와 같이 기판(101)의 상부면에 반도체 소자 영역(103)이 형성되어 있고, 개별 반도체 소자 영역(103)은 스크라이브 레인(105)으로 서로 분리되어 있다. 레이저 조사장치(301)로부터 레이저를 상기 기판(101)의 하부면에 조사하여 다이싱을 한다. 기판(101)의 상부면과 하부면은 상대적인 개념이지만 여기서는 반도체 소자 영역(103)이 형성된 면을 상부면으로 정의하고, 상기 상부면의 반대쪽 면을 하부면으로 정의한다.
하부면에서 레이저를 조사하면 도 5b에 나타낸 바와 같이 열 영향부(HAZ: heat affected zone)(900)가 형성된다. 도 5b에서 보는 바와 같이, 열 영향부(900)의 폭은 기판(101)의 하부면으로 갈수록 넓어진다. 그 이유는 상기 기판(101)의 하부면에서 레이저를 조사하기 때문에 하부면의 레이저가 조사되는 지점으로부터 열 이 주변부로 전달되기 때문이다.
따라서, 상기 기판(101)의 상부면, 특히 반도체 소자 영역(103)에 이르러서는 열영향부가 미치는 영향이 매우 적다. 반도체 소자 영역(103)에 열영향부가 미치는 영향이 매우 적기 때문에 소잉으로 인한 칩 강도의 저하는 미미하다. 반면, 종래 기술에서와 같이, 상부면으로부터 레이저를 조사하면, 반도체 소자 영역(103)이 형성된 상부면의 열영향부의 폭이 하부면보다 더 크게 되어 칩 강도가 크게 저하될 것임은 도 5b로부터 쉽게 알 수 있다.
도 6a 내지 도 6h는 본 발명의 일 실시예에 따른 다이싱 방법을 순서대로 나타낸 측단면도이다.
도 6a를 참조하면, 기판(101)의 상부면에 반도체 소자 영역(103)들이 형성되고 이들이 스크라이브 레인(105)에 의해 분리되어 있다. 상기 기판(101) 및 반도체 소자 영역(103) 등을 포함하는 웨이퍼(110)의 상부면(111a) 위에 제 2 테이프(201)가 부착되어 있을 수 있다. 도 6b를 참조하면, 제 1 테이프(203)가 상기 웨이퍼(110)의 하부면(111b) 위에 부착되어 있을 수 있다.
선택적으로, 상기 웨이퍼(110)의 하부면(111b)에 제 1 테이프(203)를 부착하기 전에 상기 웨이퍼(110)의 하부면(111b)을 연마하는 등의 방법으로 상기 기판(101)의 두께를 적절히 조절할 수 있다. 상기 연마 방법은, 예를 들면, 그라인딩(grinding)일 수 있지만 여기에 한정되지 않는다.
도 6c를 참조하면, 선택적으로, 상기 제 1 테이프(203)는 베이스 필름(203a), 제 1 점착층(203b), 및 제 2 점착층(203c)을 포함할 수 있다. 상기 제 1 점착층(203b)은 자외선을 받으면 점착력이 저하되는 성분으로 이루어질 수 있다. 상기 제 2 점착층(203c)은 상기 제 1 점착층(203b) 및 상기 웨이퍼(110)와 잘 접착될 수 있는 물질로 이루어질 수 있다. 선택적으로, 상기 제 1 테이프(203)에 포함되는 상기 베이스 필름(203a), 제 1 점착층(203b), 및 제 2 점착층(203c)은 종래에 알려진 베이스 필름 및 점착층의 재료를 이용하여 제조될 수 있다.
상기한 바와 같이, 웨이퍼(110)의 상부면(111a)과 하부면(111b)에 각각 제 2 테이프(201)와 제 1 테이프(203)가 부착되고, 여기에 상기 웨이퍼(110)의 하부면(111b)으로부터 레이저를 조사하여 다이싱할 수 있다.
도 6d를 참조하면, 레이저 조사 장치(301)로부터 조사된 레이저가 상기 웨이퍼(110)를 상기 웨이퍼(110)의 상부면에 형성된 스크라이브 레인(105)을 따라 다이싱할 수 있다. 선택적으로, 레이저의 조사위치를 결정하기 위해 상기 레이저 조사 장치(301)는 스크라이브 레인(105)의 위치를 파악할 수 있는 시각화 장치(303) 및 상기 시각화 장치(303)에서 파악된 위치를 바탕으로 상기 레이저 조사 장치(301)의 레이저 조사 위치를 결정하고 제어하는 제어 및 구동 장치(305)를 포함할 수 있다.
상기 시각화 장치(303)가 스크라이브 레인(105)의 위치를 파악할 수 있도록 상기 제 2 테이프(201)는 광학적으로 투명한 것일 수 있다.
도 6d에서 나타낸 바와 같이, 각 스크라이브 레인(105)을 레이저로 다이싱하면 도 6e에 나타낸 바와 같이 웨이퍼(110)가 각 반도체 소자 영역(103) 별로 분리된다. 그러나, 상기 제 1 테이프(203)의 베이스 필름(203a)는 레이저에 의해 절단되지 않으며, 웨이퍼(110)가 다이싱된 후에도 다이싱된 웨이퍼(110)를 흐트러지지 않게 유지할 수 있다.
다만, 도 6e의 B 지점에서 상기 제 1 테이프(203)의 제 1 점착층(203b)은 조성에 따라 레이저에 의하여 베이스 필름(203a) 및/또는 제 2 점착층(203c)과 고착될 수 있다. 만일, 이와 같은 경우에 고착된 상태로 패키징을 진행하면 상기 고착된 부분으로 인하여 예를 들면, 픽업 불량 등이 발생함으로써 패키징 공정의 에러가 발생하게 된다. 따라서, 패키징 공정에 진입하기 전에, 고착이 발생하는 경우에 대한 대비가 필요하다.
따라서, 이러한 문제점을 해결하기 위해, 선택적으로, 상기 제 1 테이프(203)를 제거하고(도 6f 참조), 제거된 상기 제 1 테이프(203) 대신 새로이 제 3 테이프(205)를 동일한 위치에 부착시킨다(도 6g 참조). 상기 제 3 테이프(205)는, 예를 들면, 상기 제 1 테이프(203)와 동일한 재료 및 구조로 형성될 수 있으며 특별히 한정되지 않는다.
이와 같이, 제 1 테이프(203)를 제거하고 제 3 테이프(205)를 부착하면, 도 6e의 B위치에 발생하였던 고착 문제가 해소될 수 있다. 즉, 베이스 필름(203a)을 포함하여, 제 1 테이프(203)의 제 1 점착층(203b), 또는 제 1 점착층(203b) 및 제 2 점착층(203c)이 제거됨으로써 고착되었던 부분이 해소된다. 이 때, 제 1 테이프(203)를 제거하더라도 제 2 테이프(201)가 잡아주고 있기 때문에 다이싱된 개별 반도체 칩의 배열은 흐트러지지 않은 채 유지될 수 있다.
도 6h를 참조하면, 그런 후, 제 2 테이프(201)를 제거하면, 후속되는 패키지 공정을 진행하더라도 픽업 에러와 같은 불량 요인 없이 공정이 진행될 수 있다.
선택적으로, 도 6d에서 레이저를 이용하여 웨이퍼(110)를 다이싱할 때, 레이저를 복수회 조사하여 단계적으로 다이싱할 수 있다.
즉, 도 7a를 참조하면, 처음에는 레이저를 이용하여 웨이퍼(110)의 일정 깊이까지만 절단되도록 레이저의 방사 조건을 조절하여 조사하고(제 1 단계), 그런 후, 도 7b에 나타낸 바와 같이 반도체 소자 영역(103)에 근접한 깊이까지 절단되도록 레이저의 방사 조건을 조절하여 조사할 수 있다(제 2 단계). 마지막으로, 상기 반도체 소자 영역(103)이 서로 마저 분리되도록 스크라이브 레인(105)을 따라 절단할 수 있다(제 3 단계).
도 7a 내지 도 7c에서는 3단계로 절단하는 방법만을 실시예로서 도시하였지만, 2단계로 절단할 수도 있고, 4단계 이상의 여러 단계로 절단할 수도 있다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명의 다이싱 방법에 따라 다이싱을 수행하면 칩 강도의 저하를 현저하게 개선할 수 있고, 후속되는 패키징 공정에서 발생할 수 있는 픽업 에러와 같은 불량 요인을 감소시킬 수 있는 효과가 있다.

Claims (8)

  1. 기판의 상부면에 복수개의 반도체 소자 영역이 형성되어 있고, 상기 반도체 소자 영역이 스크라이브 레인(scribe lane)에 의해 분리되어 있는 웨이퍼에 있어서,
    상기 웨이퍼의 하부면이 제 1 테이프에 부착되고, 상기 제 1 테이프가 베이스 필름, 상기 베이스 필름 위에 형성된 제 1 점착층, 및 상기 제 1 점착층 위에 형성된 제 2 점착층을 포함하고, 상기 제 2 점착층이 형성된 면이 상기 웨이퍼의 하부면에 부착되고,
    상기 스크라이브 레인을 따라서 상기 기판의 하부면에 레이저를 조사하여 다이싱하는 단계를 포함하는 다이싱(dicing) 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 제 1 점착층은 자외선을 받으면 점착력이 저하되는 층인 것을 특징으로 하는 다이싱 방법.
  4. 제 1 항에 있어서, 상기 웨이퍼의 상부면 위에 제 2 테이프를 더 포함하는 것을 특징으로 하는 다이싱 방법.
  5. 제 4 항에 있어서, 상기 제 2 테이프가 광학적으로 투명한 것을 특징으로 하 는 다이싱 방법.
  6. 제 5 항에 있어서, 시각화 장치를 통해 웨이퍼 상에 형성된 반도체 소자 영역 사이의 스크라이브 레인을 확인하는 단계를 더 포함하는 다이싱 방법.
  7. 제 1 항에 있어서, 레이저를 조사하여 다이싱하는 단계가 레이저를 복수회 조사하여 단계적으로 다이싱하는 것을 특징으로 하는 다이싱 방법.
  8. 기판의 상부면에 복수개의 반도체 소자 영역이 형성되어 있고, 상기 반도체 소자 영역이 스크라이브 레인(scribe lane)에 의해 분리되어 있고, 상기 기판 및 상기 반도체 소자 영역을 포함하는 웨이퍼의 하부면이 제 1 테이프에 부착되고, 상기 제 1 테이프가 베이스 필름, 상기 베이스 필름 위에 형성된 제 1 점착층, 및 상기 제 1 점착층 위에 형성된 제 2 점착층을 포함하고, 상기 제 2 점착층이 형성된 면이 상기 웨이퍼의 하부면에 부착되고, 상기 웨이퍼의 상부면 위에 제 2 테이프를 더 포함하는 웨이퍼에 있어서,
    상기 스크라이브 레인을 따라서 상기 기판의 하부면에 레이저를 조사하여 다이싱하는 단계;
    상기 제 1 테이프를 제거하고 상기 제 1 테이프를 대체하는 제 3 테이프를 부착하는 단계;
    상기 제 2 테이프를 제거하는 단계;
    를 포함하는 다이싱 방법.
KR1020060138769A 2006-12-29 2006-12-29 다이싱 방법 KR100825798B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060138769A KR100825798B1 (ko) 2006-12-29 2006-12-29 다이싱 방법
US11/945,896 US20080160724A1 (en) 2006-12-29 2007-11-27 Method of dicing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138769A KR100825798B1 (ko) 2006-12-29 2006-12-29 다이싱 방법

Publications (1)

Publication Number Publication Date
KR100825798B1 true KR100825798B1 (ko) 2008-04-28

Family

ID=39572778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138769A KR100825798B1 (ko) 2006-12-29 2006-12-29 다이싱 방법

Country Status (2)

Country Link
US (1) US20080160724A1 (ko)
KR (1) KR100825798B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931427A (zh) * 2018-09-20 2020-03-27 三星电子株式会社 用于制造半导体器件的方法
US11848285B2 (en) 2021-08-04 2023-12-19 Samsung Electronics Co., Ltd. Semiconductor chip including buried dielectric pattern at edge region, semiconductor package including the same, and method of fabricating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5558128B2 (ja) * 2010-02-05 2014-07-23 株式会社ディスコ 光デバイスウエーハの加工方法
JP5615107B2 (ja) * 2010-09-10 2014-10-29 株式会社ディスコ 分割方法
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
JP6175470B2 (ja) * 2015-10-22 2017-08-02 株式会社東京精密 レーザダイシング装置及び方法
KR102128849B1 (ko) * 2018-11-01 2020-07-01 인탑스 주식회사 다양한 패턴의 로고 발광이 가능한 차폐층을 구비한 내장재 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040087674A (ko) * 2003-04-07 2004-10-15 삼성전기주식회사 레이저 스크라이빙공정를 이용한 반도체 웨이퍼 절단방법
KR20050009272A (ko) * 2002-06-19 2005-01-24 가부시기가이샤 디스코 반도체 웨이퍼의 분할방법 및 분할장치
KR20060010625A (ko) * 2004-07-28 2006-02-02 삼성전자주식회사 분사액체 가이드형 레이저를 이용한 웨이퍼 다이싱 방법
KR20060048012A (ko) * 2004-05-20 2006-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
US6938783B2 (en) * 2000-07-26 2005-09-06 Amerasia International Technology, Inc. Carrier tape
WO2002074686A2 (en) * 2000-12-05 2002-09-26 Analog Devices, Inc. A method and device for protecting micro electromechanical systems structures during dicing of a wafer
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US7087463B2 (en) * 2004-08-04 2006-08-08 Gelcore, Llc Laser separation of encapsulated submount
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009272A (ko) * 2002-06-19 2005-01-24 가부시기가이샤 디스코 반도체 웨이퍼의 분할방법 및 분할장치
KR20040087674A (ko) * 2003-04-07 2004-10-15 삼성전기주식회사 레이저 스크라이빙공정를 이용한 반도체 웨이퍼 절단방법
KR20060048012A (ko) * 2004-05-20 2006-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치의 제조방법
KR20060010625A (ko) * 2004-07-28 2006-02-02 삼성전자주식회사 분사액체 가이드형 레이저를 이용한 웨이퍼 다이싱 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931427A (zh) * 2018-09-20 2020-03-27 三星电子株式会社 用于制造半导体器件的方法
US11848285B2 (en) 2021-08-04 2023-12-19 Samsung Electronics Co., Ltd. Semiconductor chip including buried dielectric pattern at edge region, semiconductor package including the same, and method of fabricating the same

Also Published As

Publication number Publication date
US20080160724A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100825798B1 (ko) 다이싱 방법
US8263479B2 (en) Method for cutting semiconductor substrate
US10755980B2 (en) Laser processing method
KR101752016B1 (ko) 광 디바이스 웨이퍼의 분할 방법
JP4777761B2 (ja) ウエーハの分割方法
CN1967815B (zh) 晶片产品及其处理方法
JP2005116844A (ja) 半導体装置の製造方法
KR102313271B1 (ko) 웨이퍼의 가공 방법
WO2004082006A1 (ja) レーザ加工方法
TW201235144A (en) Dividing method
KR102163442B1 (ko) 단결정 기판의 가공 방법
JP2012089709A (ja) ワークの分割方法
JP2009514185A (ja) ダイボンディング
KR20150044851A (ko) 가공 대상물 절단 방법
JP2007242787A (ja) ウエーハの分割方法
KR102486694B1 (ko) 광 디바이스 웨이퍼의 가공 방법
JP2006245209A (ja) 半導体チップの製造方法
JP6767000B2 (ja) 基板を処理する方法
US20070155055A1 (en) Method of dicing wafer and die
JP4565977B2 (ja) フィルム剥離方法およびフィルム剥離装置
KR102586503B1 (ko) 레이저 가공 방법 및 레이저 가공 장치
KR102524259B1 (ko) 가공 방법
JP2010108992A (ja) 貼り合わせウエーハの分割方法及び該分割方法により製造されるデバイス
JP2005101182A (ja) 半導体チップの製造方法
JP2023076291A (ja) 被加工物の分割方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee