JP2011023503A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】半導体装置の内部にレーザ光の集光点を合わせることで多光子吸収を引き起こし、半導体装置の内部に改質領域を形成した後、改質領域を起点として分割予定ラインに沿って亀裂を成長させて半導体装置を分割するダイシング工程において、加工時間を短縮すること。
【解決手段】ダイシング領域において、半導体基板（７）の表面に光を透過する透過性の膜（屈折層４）を形成することによって、半導体基板（７）内部に複数の改質領域（７ａ、７ｂ）を同時に形成し、加工時間を短縮することができる。
【選択図】図３

Description

本発明は、個々の半導体装置に分割するためのレーザ加工に適した半導体装置の構造に関するものである。

従来、半導体装置のダイシング方法にはブレードダイシングの手法が最も一般的に用いられてきた。このブレードダイシングは、ダイヤモンドやＣＢＮ（Ｃｕｂｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ）の粒子をボンド材で保持させた環状のダイシングソーを高速回転させて、分割に必要な領域としてのダイシングレーン（ダイシングソーによる実際のダイジング幅）においてウェーハを破砕加工するものである。

ダイシングソーによるダイシングの技術においては、ダイヤモンド粒子の粒径や密度、ボンド材等のダイシングソー仕様や、回転速度、送り速度、切り込み深さなどの設備条件の改善と最適化により、加工品質の向上に取り組まれてきた。

しかし、ダイシングソーによる加工には、破砕加工に伴う発熱を抑えるための冷却や、切削屑の排出のための洗浄など、加工中に水を使用するため、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などの水を嫌うデバイスには使用できない。

近年、以上の課題を解決する方法として、レーザ光による加工が注目されてきている。例えば、特許文献１には、多光子吸収により対象物に改質領域を形成する技術が記載されている。多光子吸収とは、光子のエネルギーが材料の吸収のバンドギャップよりも小さい場合、つまり光学的に透過となる場合でも、光の強度を非常に大きくすると材料に吸収が生じる現象である。

この方法では、半導体装置の内部にレーザ光の集光点を合わせることで多光子吸収を引き起こし、半導体装置の内部に改質領域を形成した後、改質領域を起点として分割予定ラインに沿って亀裂を成長させて半導体装置を分割する。これにより、分割予定ラインから外れた不必要な割れ、即ちチッピングを発生させること無く半導体装置をダイシングすることを可能としている。

従って、従来の方法は、チッピング起因の抗折強度の低下や、ダスト発生を抑制できるものである。また、ダイシングの幅も破砕加工とは異なり、平面方向に物理的な切削幅をもたないため、ダイシング領域を極めて狭くすることができる。

さらに、切削屑の発生や加工による発熱がなく、水を必要としないため、水を嫌うデバイスの加工にも適している。

また、半導体装置の厚みが厚い場合は、特許文献２に記載されるように、集光点の深さを変えることで半導体装置の異なる深さ位置に複数の改質領域を形成し、各々の改質領域から発生する亀裂をつないでいく事で、分割を可能としている。

このとき、半導体装置が厚い程、改質領域の数は多く必要となるため、加工に時間を要するという課題がある。また、改質領域の数を抑えるために改質領域同士の間隔を長くした場合や、改質領域から半導体装置表面までの距離が長い場合には、確実な分割が行われず、未分割となる部分が生じる場合がある。分割が行われた場合でも、亀裂の直進性が損なわれ、結果的に半導体表面における直進性が悪化する。

少ない改質領域で亀裂を進展させ、半導体装置の分割を確実に行う手法が、例えば特許文献３に記載されている。特許文献３においては、改質領域を形成した後に、半導体装置を冷却し、熱応力によるストレスを与えて、改質領域の亀裂を進展させている。

また、亀裂の直進性を改善する手法が、例えば特許文献４に記載されている。特許文献４に記載された方法においては、半導体装置の表面にケガキによる凹部を形成し、改質領域からの亀裂を凹部に導くことで、直進性のある分割を可能としている。

特開２００２−１９２３７０号公報 特開２００２−２０５１８０号公報 特開２００３−８８９８０号公報 特開２００５−２６８７５２号公報

しかしながら、上述の特許文献に示されている方法では、以下のような課題がある。

まず、特許文献２に記載されるように、複数の改質領域を形成してつないでいく場合、半導体装置が厚いほど、改質領域の数は多く必要となるため、加工に時間を要するという課題がある。

また、特許文献３に示す方法においては、改質領域を形成した後、亀裂を成長させるために熱ストレスを印加する工程が増加するとともに、熱を制御する設備が必要となる。また、改質領域から半導体装置の表面までの距離が長い場合は、半導体装置の表面における直進性が悪化するという課題がある。

また、特許文献４に示す方法においては、亀裂の方向を制御することは可能だが、改質領域の数を抑えた場合には、特許文献３に示すように、分割するための特殊な工程及び設備が必要となる。

本発明の目的は、半導体装置の厚みが厚い場合でも、改質領域の数の増加を抑え、さらに好ましくは、加工時間を短縮できる半導体装置を提供することにある。

なお、本発明は上記に挙げた全ての課題を解決しなければならないものではなく、少なくとも一つを解決できればよく、解決できる課題が多い方が好ましいものとする。

以上の課題を解決するため、本発明の半導体装置の製造方法は、ウェーハに、複数の素子領域を形成する工程（ａ）と、複数の素子領域の間に、光を透過する透過性の膜を形成する工程（ｂ）と、複数の素子領域の間に光を照射することにより、ウェーハの内部に複数の改質領域を形成することで、ダイシングラインを形成する工程（ｃ）と、ダイシングラインに沿ってウェーハを分割する工程（ｄ）を有しており、工程（ｂ）において形成した透過性の膜は、少なくとも光が入射する位置に形成されていることを特徴とするものである。

また、工程（ｂ）において形成する透過性の膜は、ダイシングラインを間に挟んだ両側に形成することが好ましい。

また、複数の素子領域は、第１の素子領域と第１の素子領域の隣に位置する第２の素子領域を有しており、工程（ｂ）において形成する透過性の膜は、ダイシングラインと第１の素子領域の間に形成し、ダイシングラインと第２の素子領域の間には形成しないことが好ましい。

また、工程（ｂ）において形成する透過性の膜は、素子領域からダイシングラインに向かって薄くなるように形成することが好ましい。

また、工程（ｂ）において透過性の膜を形成した後、ウェーハ表面のダイシングラインとなる部分においてエッチングにより透過性の膜を除去することが好ましい。

また、透過性の膜は、複数の膜からなる積層構造であることが好ましい。

また、透過性の膜は、ＳｉＮ、ＳｉＯ_２、ＢＰＳＧ、ＰＳＧ、ＮＳＧ、ＰＳ、Ｓｉのいずれかの膜または、これらの積層膜により形成されることが好ましい。

また、素子領域は、ウェーハの上に形成された層間絶縁膜及び配線を含むことが好ましい。

また、素子領域は、ウェーハを貫通する貫通孔の上に形成される振動膜を有するＭＥＭＳ素子を含むことが好ましい。

本発明に係る半導体装置は、基板と、基板に形成された素子領域と、基板における素子領域以外の外部領域を有し、外部領域における基板の上には、光を透過する透過性の膜が形成されていることを特徴とする。

また、本発明に係るＭＥＭＳデバイスは、第１の面及び第１の面とは反対側に位置する第２の面を有する基板と、基板における第１の面から第２の面までを貫通する貫通孔と、貫通孔を覆うように、基板における第１の面上に形成された膜を有しており、貫通孔及び膜を有する素子領域の外側に位置する外部領域において、基板の上には、光を透過する透過性の膜が形成されていることを特徴とするＭＥＭＳデバイスである。

また、透過性の膜は、素子領域の周囲を囲うように形成されていることが好ましい。

また、素子領域の外側に向かって薄くなるように形成されている部分を有することが好ましい。

また、透過性の膜が、複数の膜からなる積層構造であることが好ましい。

また、透過性の膜は、ＳｉＮ、ＳｉＯ_２、ＢＰＳＧ、ＰＳＧ、ＮＳＧ、ＰＳ、Ｓｉのいずれかの膜または、これらの積層膜であることが好ましい。

本発明の半導体装置およびその製造方法によれば、レーザ光が屈折により多光子吸収される焦点が、複数存在するため、レーザ光を走査する回数が１回で、半導体装置内部に形成された改質層を複数個発生させることが可能である。

また、半導体装置が厚い場合でも、レーザ光の走査回数を減らすことが可能となり、加工時間を短縮することができる。

本発明の第１の実施形態に係る半導体装置を示す平面図、及び部分拡大図 図１のＡ−Ａ断面における構造概略図 本発明の第１の実施形態におけるレーザ光を用いたダイシング工程を説明する図 複数の改質領域が同時形成される原理を説明する図 （ａ）本発明の第２の実施形態に係るＭＥＭＳ素子を示す構造概略図（ｂ）レーザ光を用いたダイシング工程を説明する図 本発明の第３の実施形態に係る半導体装置の構成およびレーザ光を用いたダイシング工程を説明する図 本発明の第４の実施形態に係る半導体装置の構成およびレーザ光を用いたダイシング工程を説明する図

本発明の半導体装置の各実施形態について、以下、図面を参照しながら説明する。

また、本発明で使用している、材料、数値は好ましい例を例示しているだけであり、この形態に限定されることはない。また、本発明の思想の範囲を逸脱しない範囲で、適宜変更は可能である。さらに加えるならば、他の実施の形態との組み合わせなども可能である。

（第１の実施形態）
＜基本構成＞
図１及び図２に示すように、本実施形態の半導体ウェーハ１は、その上面から下面に向かって複数の分割予定ライン３が設定されており、この分割予定ライン３によって区画される複数のチップ領域（半導体装置２）を備えている。

半導体装置２は、半導体基板７上に素子領域５およびダイシング領域６を有している。素子領域５は、例えば図２に示すように、層間絶縁膜５０を介して複数のパッド５１、ビア５２、配線５３、プラグ５４などが形成されたロジック回路であり、上面はパッシベーション膜５５で覆われている。

素子領域５の周囲には、素子領域５を囲うように、空気層より屈折率の高い透過性の膜である屈折層４が形成されている。屈折層４は、半導体ウェーハ１において素子形成層及びエッチングストップなど種々の目的で用いられる層を利用してもよい。図２では、屈折層４の構成を明らかにするために、屈折層４とパッシベーション膜５５とを区別して記載しているが、両者は同一の層で形成されることが好ましい。これにより、製造工程や製造設備を新たに追加することなく屈折層４を形成することができる。

また、屈折層４は、単一の膜で形成してもよいし、複数の膜からなる積層構造であってもよいが、ダイシングに使用されるレーザ光に対して透明度が高い方が好ましい。屈折層４に好適に用いることのできる材料としては、ＳｉＮ、ＳｉＯ_２、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｌｉｃｏｎ Ｇｌａｓｓ）、ＮＳＧ（Ｎｏｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳ（Ｐｏｌｙ Ｓｉｌｌｉｃｏｎ）、Ｓｉ（Ｓｉｌｌｉｃｏｎ）などが挙げられる。

但し上記膜に限定するわけではない。各素子領域５の屈折層４どうしが隣接している外部領域に分割予定ライン３が設定されており、ダイシング領域６を形成している。
＜ダイシング工程＞
図３は、本実施形態の半導体装置２を、レーザ光８を用いてダイシングする工程を示す断面図である。屈折層４の幅は、分割予定ライン３から屈折層４までの距離を１としたとき、１．５程度とすることが好ましい。ダイシングに用いられるレーザ光の波長範囲は、例えばＳｉに対して透過となる近赤外波長（０．７〜２．５μｍ）であることが好ましく、１．０μｍ近傍が特に好ましい。

図３に示すように、素子領域５側からレーザ光８を入射すると、レーザ光８の集光点において多光子吸収を引き起こし、半導体基板７の内部に改質領域７ａ、７ｂが形成される。

ここで、屈折層４を通過するレーザ光８の集光点と、屈折層４を通過しないレーザ光８の集光点とが異なる位置となるため、２箇所の改質領域７ａ、７ｂを同時に形成することができる。そして、改質領域７ａ、７ｂを起点に、亀裂７ｃを進展させることにより、半導体ウェーハ１を個々の半導体装置２に分割させることができる。

２箇所の改質領域７ａ、７ｂの位置ずれ量をｄ、改質領域の高さをｘとすると、ｄとｘの関係は、

となることが好ましい。０．５ｘ＞ｄの場合は、２つの改質領域の距離が近接しすぎて亀裂７ｃの直進安定性を十分確保することができず、また、近接しすぎて当発明の効果を得ることは難しい。ｄ＞３ｘの場合は、逆に２つの改質領域の距離が遠すぎて、やはり亀裂７ｃの直進安定性が十分でないからである。

改質領域の高さｘは、レーザ光出力装置のスペックによって変化するが、本件発明者らの検証によれば、約１０〜３０μｍである。改質領域７ａ、７ｂの位置ずれ量ｄについては、次に詳細に述べる。

ダイシング工程を経ることによって、チップ状に分割形成された半導体装置２が完成する。屈折層４の間に挟まれた分割予定ライン３に沿って半導体基板７が分割されるため、分割後の半導体装置２は、屈折層４が半導体基板７の外周に沿って形成された状態となる。
＜複数の改質領域形成の原理＞
ここで、図４を参照しながら、屈折層４を設けることによって複数の改質領域が同時形成される原理を説明する。

図４に示すように、光が媒質α（屈折率：ｎａ）、媒質β（屈折率：ｎｂ、厚さｔ）、媒質γ（屈折率：ｎｃ）の順に入射する場合を想定する。媒質αから媒質βへの入射点をＡ、媒質βから媒質γへの入射点をＢ、入射光が分割予定ライン３に到達する点をＤとし、媒質αにおける光の入射角をθａ、媒質βにおける光の屈折角をθｂ、媒質γにおける光の屈折角をθｃとする。

一方、媒質βが存在せず、光が媒質αから直接媒質γに入射する場合を想定し、この場合の媒質αから媒質γへの入射点をＣ、入射光が分割予定ライン３に到達する点をＥとする。

距離ＡＣ＝Ｑａ、距離ＡＢ＝Ｑｂ、距離ＢＤ＝Ｑｃ、距離ＣＥ＝Ｑｄ、距離ＤＥ＝ｄとすると、幾何学的拘束条件から、次式が成り立つ。

また、境界条件（Ｓｎｅｌｌの法則）より次式が成り立つ。

媒質αは空気層であるとすると、ｎａ≒１としてよい。（数２）〜（数６）よりＱａ〜Ｑｄ、θｂ、θｃを消去すると

媒質αが空気層、媒質βが屈折層４、媒質γが半導体基板７の場合、改質領域の位置ずれ量ｄは、（数７）に示すとおり、屈折層４の厚さｔ、屈折層４の屈折率ｎｂ、半導体基板７の屈折率ｎｃ、レーザ光入射角θaの関数となる。

（数７）からわかる通り、改質領域の位置ずれ量ｄは、屈折層４の厚さｔに比例する。したがって、図３に示したようにダイシング領域の中に屈折層４が形成されている領域と形成されていない領域とを設けることによって、半導体基板内部に２箇所の改質領域を形成するだけでなく、ダイシング領域の中で屈折層４の厚みに差異を設けることによって（屈折層４に段差を形成することによって）改質領域の位置ずれを形成することも可能である。さらに、屈折層４に設ける段差の段数を増やすことによって同時形成する改質領域の数を増やすことも可能である。

本件発明者らが検証を行った条件では、sinθａ≒０．７２であり、半導体基板７（ＳｉＣ）の屈折率はｎｃ≒３．６であった。これらを（数７）に代入すると、

となる。屈折層４を通過する光の集光点と、屈折層４を通過しない光の集光点は、（数８）で与えられるｄの位置ずれを起こすため、それぞれの集光点において２つの改質領域が同時に形成される。

（数１）と（数８）からｄを消去すると、屈折層４の厚さｔの好ましい範囲として次式が導かれる。

改質領域の高さｘは、レーザ光出力装置のスペックによって変化するが、本件発明者らの検証によれば、約１０〜３０μｍである。また、屈折層４の材料として適しているＳｉＮ、ＳｉＯ_２、ＢＰＳＧ、ＰＳＧ、ＮＳＧ、ＰＳ、Ｓｉ等の屈折率ｎｂは約１．５〜２である。したがって、（数９）より屈折層４にこれらの材料を用いた場合における厚さｔの好ましい範囲（単位：μｍ）は、次表に示す通りである。

以上のように、本実施形態の半導体ウェーハ１を用いてレーザ光によるダイシングを行えば、深さ方向における改質領域７ａ、７ｂを２箇所同時に形成させることができる。したがって、半導体ウェーハ１が厚い場合であっても、従来より短い加工時間で個々の半導体装置２に分割することができる。

また、レーザ光を用いることで水を嫌う半導体装置の製造にも用いることができ、チッピングの発生を抑え、ダイシングソーを用いる方法に比べて分割予定ライン（スクライブライン）３の幅を小さくすることができる。

（第２の実施形態）
＜基本構成＞
図５は、本発明の第２の実施形態に係る半導体装置を示す断面図である。同図は、図１に示す素子領域５にＭＥＭＳ素子９を形成したものである。図５（ａ）において、ＭＥＭＳ素子９は、ＭＥＭＳマイク素子が半導体基板７上に形成されたものであり、半導体プロセスのＭＥＭＳ（微小電気機械システム）技術によって作成される。

半導体基板７には、貫通エッチング処理によって貫通孔７２が形成されており、半導体基板７の残存部分により台座部７１が形成されている。台座部７１の上には、絶縁体を介して、導電性のポリシリコンで形成された振動膜９３と、振動膜９３の上に形成されエレクトレット化される誘電体膜９９と、ＢＰＳＧなどの絶縁材９６を介して振動膜９３と対向するように固定膜９４が形成されている。

誘電体膜９９は、シリコン窒化膜とシリコン酸化膜を積層して形成されており、固定膜９４は、導電性のポリシリコンと、シリコン酸化膜またはシリコン窒化膜とを積層して形成されており、複数の固定膜音孔９４ａを有している。

なお、振動膜９３は、絶縁膜と導電性のポリシリコンの積層膜でも構わないし、導電性のポリシリコン単層でも構わない。また、振動電極として機能するような導体膜であれば、導電性のポリシリコン以外の導体膜であってもよい。

また、固定膜９４は、絶縁膜と導電性のポリシリコンの積層膜でも構わないし、導電性のポリシリコン単層でも構わない。また、固定電極として機能するような導体膜であれば、導電性のポリシリコン以外の導体膜であってもよい。

また、振動膜９３と固定膜９４はギャップ９５を介して対向することで一対のコンデンサとして機能するため、固定膜９４の上に、ギャップ９５を介して振動膜９３が形成されていてもよい。

本実施形態では、ＢＰＳＧなどによって形成される絶縁材９６が、第１の実施形態における屈折層４の機能を有している。
＜素子形成工程＞
ＭＥＭＳ素子９の形成工程は、まず、半導体基板７上に振動膜９３を形成し、振動膜９３上に誘電体膜９９を形成し、その上に犠牲膜を形成する。その後、犠牲膜の上に固定膜９４を形成し、固定膜９４に固定膜音孔９４ａを形成する。その後、半導体基板７に貫通エッチング処理を行うことで貫通孔７２および台座部７１を形成する。その後、固定膜音孔９４ａを通して犠牲膜をエッチングすることにより振動膜９３と固定膜９４の間にギャップ９５を形成し、犠牲膜の残存部分が絶縁材９６となる。

このとき、絶縁材９６を分割予定ライン３の近傍まで延長して形成することによって、絶縁材９６に屈折層４の機能を持たせることが可能となる。その後、誘電体膜９９にエレクトレット化を施し、半導体基板７のダイシングを行う。なお、ダイシング工程の後に、エレクトレット化を行ってもよい。

第２の実施形態においては、エレクトレット化された誘電体膜９９があるＭＥＭＳ素子について説明したが、エレクトレット化された誘電体膜９９は無くてもよい。また、エレクトレット化された誘電体膜９９がある場合には、振動電極と固定電極の間に形成されていればよい。
＜ダイシング工程＞
図５（ｂ）は、ＭＥＭＳ素子９が形成された半導体基板７を、レーザ光８を用いてダイシングする工程を示す断面図である。本実施形態では、絶縁材９６が屈折層４の役割を有しているが、その他の点は第１の実施形態と同様である。

すなわち、第１の実施形態で説明した原理によって、レーザ光８を入射すると、絶縁材９６（屈折層４）を通過するレーザ光８の集光点と、絶縁材９６（屈折層４）を通過しないレーザ光８の集光点とが異なる位置となるため、２箇所の改質領域７ａ、７ｂを同時に形成することができる。そして、改質領域７ａ、７ｂを起点に、亀裂７ｃを進展させることにより、半導体ウェーハ１を個々のＭＥＭＳ素子９に分割させることができる。

（第３の実施形態）
本実施形態の半導体装置２は、図６に示すように、半導体装置の上面の分割予定ライン３を中心に片側一方には屈折層４が形成されており、他方には屈折層４が形成されておらず、半導体基板７が露出するように形成されている点で第１の実施形態と異なる。このとき、屈折層４の幅と半導体基板７の露出幅は１：１であることが望ましい。その他の点は、第１の実施形態と同様である。

第１の実施形態同様に、本実施形態の半導体装置２を用いてレーザ光の集光点を分割予定ライン３に合わせることにより、改質領域７ａ、７ｂを同時に形成させ、半導体装置２を分割することができる。このため、従来より少ない加工時間で半導体装置２を分割することができる。

さらに、レーザ光の集光点を上下に振ることにより、任意の位置に改質領域７ａ、７ｂを同時形成させることが可能である。このため、半導体装置２の厚みが厚い場合に、レーザ光の集光点を上下に振っても、２箇所の改質領域が同時に形成されることにより、加工時間を半減することができる。

（第４の実施形態）
図７は、本発明の第４の実施形態に係る半導体装置を示す断面図である。本実施形態の半導体装置２は、屈折層４の厚さが、素子領域５の外側に行くにつれて徐々に薄くなっている点で第１の実施形態と異なる。その他の点は、第１の実施形態と同様である。

第１の実施形態同様に、本実施形態の半導体装置２を用いてレーザ光の集光点を分割予定ライン３に合わせることにより、改質領域７ａ、７ｂを同時に形成させ、半導体装置２を分割することができる。このため、従来より少ない加工時間で半導体装置２を分割することができる。

なお、第１〜第４の実施形態においてレーザ光の集光点を上下に振ることにより、任意の位置に改質領域７ａ、７ｂを同時形成させることが可能である。このため、半導体装置２の厚みが厚い場合に、レーザ光の集光点を上下に振っても、２箇所の改質領域が同時に形成されることにより、加工時間を半減することができる。

なお、半導体基板７の材料はＳｉに限定されず、ＳｉＧｅや、ＧａＡｓなどの化合物半導体であってもよい。

本発明の半導体装置によれば、レーザ光が屈折により多光子吸収される焦点が複数存在するため、レーザ光を走査する回数が１回で、半導体装置内部に形成された改質層を複数個発生させることが可能である。したがって、加工時間を短縮することができ、レーザ加工によって分割されるあらゆる半導体装置、及びこれを用いる電子機器に利用可能である。

１ 半導体ウェーハ
２ 半導体装置
３ 分割予定ライン
４ 屈折層
５ 素子領域
５０ 層間絶縁膜
５１ パッド
５２ ビア
５３ 配線
５４ プラグ
５５ パッシベーション膜
６ ダイシング領域
７ 半導体基板
７ａ 第１の改質領域
７ｂ 第２の改質領域
７ｃ 亀裂
７１ 台座部
７２ 貫通孔
８ レーザ光
９ ＭＥＭＳ素子
９３ 振動膜
９４ 固定膜
９４ａ 固定膜音孔
９５ ギャップ
９６ 絶縁材
９９ 誘電体膜

Claims (15)

1. ウェーハに、複数の素子領域を形成する工程（ａ）と、
   前記複数の素子領域の間に、光を透過する透過性の膜を形成する工程（ｂ）と、
   前記複数の素子領域の間に光を照射することにより、前記ウェーハの内部に複数の改質領域を形成することで、ダイシングラインを形成する工程（ｃ）と、
   前記ダイシングラインに沿って前記ウェーハを分割する工程（ｄ）を有しており、
   前記工程（ｂ）において形成した前記透過性の膜は、少なくとも前記光が入射する位置に形成されていることを特徴とする半導体装置の製造方法。
2. 前記工程（ｂ）において形成する前記透過性の膜は、
   前記ダイシングラインを間に挟んで両側に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記複数の素子領域は、第１の素子領域と前記第１の素子領域の隣に位置する第２の素子領域を有しており、
   前記工程（ｂ）において形成する前記透過性の膜は、
   前記ダイシングラインと前記第１の素子領域の間に形成し、前記ダイシングラインと前記第２の素子領域の間には形成しないことを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記工程（ｂ）において形成する前記透過性の膜は、
   前記素子領域から前記ダイシングラインに向かって薄くなるように形成することを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
5. 前記工程（ｂ）において前記透過性の膜を形成した後、前記ウェーハ表面の前記ダイシングラインとなる部分においてエッチングにより前記透過性の膜を除去することを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
6. 前記透過性の膜は、複数の膜からなる積層構造であることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
7. 前記透過性の膜は、ＳｉＮ、ＳｉＯ_２、ＢＰＳＧ、ＰＳＧ、ＮＳＧ、ＰＳ、Ｓｉのいずれかの膜または、これらの積層膜により形成されることを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
8. 前記素子領域は、前記ウェーハの上に形成された層間絶縁膜及び配線を含むことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
9. 前記素子領域は、前記ウェーハを貫通する貫通孔の上に形成される振動膜を有するＭＥＭＳ素子を含むことを特徴とする請求項１〜８のいずれかに記載の半導体装置の製造方法。
10. 基板と、
    前記基板に形成された素子領域と、
    前記基板における素子領域以外の外部領域を有し、
    前記外部領域における前記基板の上には、光を透過する透過性の膜が形成されていることを特徴とする半導体装置。
11. 第１の面及び前記第１の面とは反対側に位置する第２の面を有する基板と、
    前記基板における前記第１の面から前記第２の面までを貫通する貫通孔と、
    前記貫通孔を覆うように、前記基板における前記第１の面上に形成された膜を有しており、
    前記貫通孔及び前記膜を有する素子領域の外側に位置する外部領域において、前記基板の上には、光を透過する透過性の膜が形成されていることを特徴とするＭＥＭＳデバイス。
12. 前記透過性の膜は、前記素子領域の周囲を囲うように形成されていることを特徴とする請求項１０または１１に記載の半導体装置。
13. 前記透過性の膜は、前記素子領域の外側に向かって薄くなるように形成されている部分を有することを特徴とする請求項１０〜１２のいずれかに記載の半導体装置。
14. 前記透過性の膜は、複数の膜からなる積層構造であることを特徴とする請求項１０〜１３のいずれかに記載の半導体装置。
15. 前記透過性の膜は、ＳｉＮ、ＳｉＯ_２、ＢＰＳＧ、ＰＳＧ、ＮＳＧ、ＰＳ、Ｓｉのいずれかの膜または、これらの積層膜であることを特徴とする請求項１０〜１４のいずれかに記載の半導体装置。
    
    

Images