JP4280056B2 - 半導体ウェーハのダイシング方法 - Google Patents
半導体ウェーハのダイシング方法 Download PDFInfo
- Publication number
- JP4280056B2 JP4280056B2 JP2002351244A JP2002351244A JP4280056B2 JP 4280056 B2 JP4280056 B2 JP 4280056B2 JP 2002351244 A JP2002351244 A JP 2002351244A JP 2002351244 A JP2002351244 A JP 2002351244A JP 4280056 B2 JP4280056 B2 JP 4280056B2
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- chip
- semiconductor wafer
- stress
- corners
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は半導体ウェーハを複数の半導体チップに分離する半導体ウェーハのダイシング方法に関する。
【0002】
【従来の技術】
半導体ICの製造では、半導体ウェーハ上に所定の機能を有する回路パターンをマトリクス状に繰り返し形成し、ダイシングによりこの半導体基板をチップに分離する。
図3は半導体ウェーハをチップに分離する従来の方法を説明する図であり、(a)は平面図、(b)はAA断面図である。図3(a) に見られるように、半導体ウェーハ11の表面には多数のチップ領域12がマトリクス状に配置され、且つこれらのチップ領域12間を分離するようにダイシングライン13が網の目状に設けられている。また、半導体ウェーハ11は、図3(b) に示したように、接着剤を介してプラスチック等からなる支持体14に貼り付けられており、この状態でダイシングライン13に沿って半導体基板11をダイシングしチップに分離する。
【0003】
通常は、ダイシングライン13に沿って高速に回転するブレードを移動させ、これにより機械的に半導体ウェ−ハ11を切断する方法が用いられ、たとえば、同図に見られるように、最初にy方向のダイシングラインに沿って繰り返しダイシングし、続けてx方向に繰り返しダイシングする。
ダイシングブレードを用いる方法以外にもレーザ照射を用いる方法や放電加工法あるいは電解加工法が知られているが、いずれの方法を用いた場合にも、図3(b) に示す切断面15の近傍には機械的あるいは熱的に大きな応力が加わることになる。特に、ダイシングライン13が交差する領域、即ち、チップ12の四隅ではy方向にダイシングしたときの切断面に対し、さらにx方向からの応力が加わるため、交差領域以外の領域に比べてより応力が集中することになる。
【0004】
従って、チップの四隅には、チップの辺に比べてクラックや欠けが生じやすくなる。チップの四隅で発生したクラックはチップ内部へ広がり、その電気的特性に悪影響を与えて不良チップを増加させる恐れがある。また、チップの欠けによって生じた破損片がチップに付着した状態で実装工程等へ送られた場合、良品と判定されたチップに対しても表面の回路パターンに接触して損傷を与え不良品に変えてしまう等の問題をひき起こす可能性がある。
【0005】
そのため、ダイシング時の応力によって発生するチップ不良を防止するダイシング方法が提案されている(特許文献1)。
この方法は、ダイシングラインが交差する領域の幅をあらかじめ他の領域の幅より広く形成するものであり、たとえば、ダイシングラインをチップ領域の四隅を面取りした八角形のパターンとする。これによりダイシングラインの交差領域からチップ領域までの距離が大きくなるため、交差領域で発生したクラックがチップ領域へ及ぼす影響を低減することができる。
【0006】
【特許文献1】
特開平8−293476号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記方法はダイシングラインの交差領域における応力の集中を抑えるものではなく、そのため、交差領域でのクラックの発生やチップ破損片の発生は従来と変わりなく生じることになる。
そこで、本発明はダイシング時に半導体ウェーハに加わる応力を低減することによりチップ不良を抑えることを目的とする。
【0008】
【課題を解決するための手段】
上記課題の解決は、半導体ウェーハ上でチップ領域ごとにその周囲を閉ループを描いて取り囲むとともに、4隅が面取りされた略矩形形状のダイシングラインを設け、該ダイシングラインに沿って、隣接するダイシングライン間に間隙が形成されるように、レーザ光を用いて、ダイシングすることにより、該半導体ウェーハから各チップを個別に分離することを特徴とする半導体ウェーハのダイシング方法によって達成される。
【0009】
本発明では、ダイシングラインは各チップ領域ごとにその周囲を閉ループを描いて取り囲むように形成されているためダイシングラインは交差しない。従って、ダイシング時にチップの隅に応力が集中することはなくチップの周辺には均一な応力が加わることになり、チップの隅におけるクラックの発生やチップ欠けを防ぐことができる。
【0010】
【発明の実施の形態】
図1は本発明の実施例を説明する図であり、(a)は平面図、(b)はAA断面図である。同図は半導体ウェーハ1が接着剤を介して支持基板4に貼り付けられた状態を示している。半導体ウェーハ1の表面には、多数のチップ領域2がマトリクス状に配置されており、各チップ領域2ごとにその周囲に閉ループを描いて取り囲むダイシングライン3を設ける。そして、半導体ウェーハ1の上方からダイシングライン3に沿ってレーザ光を走査し、これにより半導体ウェーハ1に対し局所的な熱応力を加えて切断し各チップを個別に半導体ウェーハ1から分離する。
【0011】
ダイシング用のレーザ光源として、YAGレーザや炭酸ガスレーザを用いることができる。ダイシングに際しては、これらのレーザ光源から発生させたレーザ光を整形光学系により所望の形状・幅のビーム径に設定した後、走査光学系により各ダインシグラインに沿って走査し切断する。
図1(b) はダイシングライン3に沿って半導体ウェーハ1を支持体4に達するまで切断した場合を示しているが、支持体4に達する前の任意の深さまで切断した後、支持体4から各チップを引き離す力を印加することにより分離することもできる。
【0012】
本実施例によれば、各チップ領域2ごとに設けたダイシングライン3が互いに交差することなく閉ループを描いているため、ダイシング時にチップ領域2の周囲に全て同等の熱応力が印加される。従って、チップの周囲における特定の箇所、たとえば、チップの四隅に特に大きな応力が加わることがないためクラックやチップ欠けの発生が抑えられることになる。
【0013】
また、図1(b) に見られるように、隣接するダイシングライン3の間に間隙を設けると、各チップを分離したときに隣接する他のチップへの熱応力の影響を低減することができる。
図2は本発明の他の実施例を示す平面図である。図1に示した実施例では、チップ領域2の四隅でダイシングライン3の向きが直角に鋭く変化しているため、それ以外の領域に比べて熱応力が多少大きくなる恐れがある。そこで、図2に示したように、各チップ領域2の四隅を面取りするようにダイシングライン3を描くとダイシングライン3の向きの変化が緩和され、図1に比べてチップ領域2の四隅における熱応力をより小さくすることができる。
【0014】
また、図2はチップ領域2の四隅を直線で面取りした例を示しているが、曲線で面取りすることもできる。
以上のように、本発明はダイシング時にチップ領域の四隅に加わる応力をチップ領域の辺に加わる応力と同程度にまで低減するものであるが、チップ領域の辺に加わる応力を低減する方法と併用することによりチップの不良発生防止の効果を一層大きくすることができる。
【0015】
即ち、レーザ光源として前述したYAGレーザや炭酸ガスレーザに代えて近赤外線レーザを用いることにより熱応力をより小さくすることができる。また、半導体基板をできるだけ薄く、たとえば、50μm 程度にまで薄層化することによりダイシング時に加わる応力を低減することができる。
また、ダイシング方法として、上述したレーザ照射による方法以外にも放電加工や電解加工等の方法を用いることができる。
【0016】
【発明の効果】
以上のように、本発明によれば半導体ウェーハをダイシングしてチップに分離する際にチップの四隅に加わる応力を低減することができるため、チップの歩留りを上げ半導体装置の信頼性を向上させる上で有益である。
【図面の簡単な説明】
【図1】 本発明の実施例を説明する図であり、(a) は平面図、(b) はAA断面図。
【図2】 本発明の他の実施例を説明する平面図。
【図3】 従来例を説明する図であり、(a) は平面図、(b) はAA断面図。
【符号の説明】
1、11 半導体ウェーハ
2、12 チップ領域
3、13 ダイシングライン
4、14 支持体
Claims (1)
- 半導体ウェーハ上でチップ領域ごとにその周囲を閉ループを描いて取り囲むとともに、4隅が面取りされた略矩形形状のダイシングラインを設け、該ダイシングラインに沿って、隣接するダイシングライン間に間隙が形成されるように、レーザ光を用いて、ダイシングすることにより、該半導体ウェーハから各チップを個別に分離することを特徴とする半導体ウェーハのダイシング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002351244A JP4280056B2 (ja) | 2002-12-03 | 2002-12-03 | 半導体ウェーハのダイシング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002351244A JP4280056B2 (ja) | 2002-12-03 | 2002-12-03 | 半導体ウェーハのダイシング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004186401A JP2004186401A (ja) | 2004-07-02 |
JP4280056B2 true JP4280056B2 (ja) | 2009-06-17 |
Family
ID=32753212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002351244A Expired - Fee Related JP4280056B2 (ja) | 2002-12-03 | 2002-12-03 | 半導体ウェーハのダイシング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4280056B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4767711B2 (ja) * | 2006-02-16 | 2011-09-07 | 株式会社ディスコ | ウエーハの分割方法 |
JP5281545B2 (ja) * | 2009-11-04 | 2013-09-04 | スタンレー電気株式会社 | 半導体発光素子の製造方法 |
-
2002
- 2002-12-03 JP JP2002351244A patent/JP4280056B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004186401A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6567636B2 (ja) | 基板加工方法 | |
US8212180B2 (en) | Method for severing brittle flat materials by laser beam with previously produced traces | |
US11551974B2 (en) | Manufacturing process of element chip using laser grooving and plasma-etching | |
JP5597052B2 (ja) | レーザ加工方法 | |
JP4804183B2 (ja) | 半導体基板の分断方法およびその分断方法で作製された半導体チップ | |
JP6345742B2 (ja) | 基板処理方法 | |
KR20150045944A (ko) | 가공 대상물 절단 방법 | |
US10319598B2 (en) | Method and apparatus for thinning wafer | |
JP6704957B2 (ja) | 基板加工方法 | |
WO2014167745A1 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2020178123A (ja) | 基板を処理する方法 | |
TW202032647A (zh) | 雷射加工方法、及半導體構件製造方法 | |
US7211500B2 (en) | Pre-process before cutting a wafer and method of cutting a wafer | |
JP6455166B2 (ja) | 半導体ウエハおよび半導体チップの製造方法 | |
KR20150045943A (ko) | 가공 대상물 절단 방법 | |
JP2007048995A (ja) | 半導体装置の製造方法 | |
JP4280056B2 (ja) | 半導体ウェーハのダイシング方法 | |
JP6050613B2 (ja) | 半導体ウェーハ、半導体装置の製造方法及び半導体装置 | |
KR20190019839A (ko) | 웨이퍼의 가공 방법 | |
CN110504213B (zh) | 晶片的加工方法 | |
JP2007207871A (ja) | 複数の半導体装置を備えた半導体ウェハ | |
JP2006294688A (ja) | 半導体装置およびその製造方法 | |
TW202105481A (zh) | 雷射加工方法、半導體構件製造方法及雷射加工裝置 | |
JP2007227769A (ja) | 半導体ウェハのダイシング方法 | |
JP2019009273A (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040610 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040610 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |