JP2010278318A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010278318A5 JP2010278318A5 JP2009130804A JP2009130804A JP2010278318A5 JP 2010278318 A5 JP2010278318 A5 JP 2010278318A5 JP 2009130804 A JP2009130804 A JP 2009130804A JP 2009130804 A JP2009130804 A JP 2009130804A JP 2010278318 A5 JP2010278318 A5 JP 2010278318A5
- Authority
- JP
- Japan
- Prior art keywords
- pads
- wiring board
- bonding leads
- conductive members
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (1)
- 上面、前記上面とは反対側に位置する下面、前記上面に形成された複数のボンディングリード、および前記下面に形成された複数のランドを有する配線基板と、
四角形の外形形状を成す主面、前記主面の反対側に位置する裏面、および前記主面の各辺に沿って形成された複数のパッドを有し、前記主面を前記配線基板の前記上面と対向させた状態で前記配線基板上に搭載される半導体チップと、
前記複数のパッドそれぞれの表面に接合された複数の突起電極と、
前記複数の突起電極と前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、を含み、
前記複数のパッドは、複数の第1パッドと、複数の第2パッドとを有し、
前記複数の第1パッドには、前記複数の第2パッドとは異なる固有の電流が流れ、
前記複数の第2パッドには、前記複数の第2パッドのうちの他の第2パッドに共通する電流が流れる、または電流が流れず、
前記複数の第1パッドのそれぞれの両隣には、前記複数のパッドが配置され、
前記複数の第1パッドは、前記複数の導電性部材のうちの第1導電性部材を介して前記複数のボンディングリードとそれぞれ電気的に接続され、
前記複数の第2パッドは、前記複数の導電性部材のうちの第2導電性部材を介して前記複数のボンディングリードと接合されていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130804A JP2010278318A (ja) | 2009-05-29 | 2009-05-29 | 半導体装置 |
US12/785,488 US8698296B2 (en) | 2009-05-29 | 2010-05-24 | Semiconductor device |
US14/204,988 US8975120B2 (en) | 2009-05-29 | 2014-03-11 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130804A JP2010278318A (ja) | 2009-05-29 | 2009-05-29 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013264540A Division JP5770258B2 (ja) | 2013-12-20 | 2013-12-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278318A JP2010278318A (ja) | 2010-12-09 |
JP2010278318A5 true JP2010278318A5 (ja) | 2012-04-05 |
Family
ID=43219287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009130804A Pending JP2010278318A (ja) | 2009-05-29 | 2009-05-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8698296B2 (ja) |
JP (1) | JP2010278318A (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5207868B2 (ja) * | 2008-02-08 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4776675B2 (ja) | 2008-10-31 | 2011-09-21 | 株式会社東芝 | 半導体メモリカード |
KR101053140B1 (ko) * | 2009-04-10 | 2011-08-02 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 |
KR101563630B1 (ko) * | 2009-09-17 | 2015-10-28 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
JP5289484B2 (ja) * | 2011-03-04 | 2013-09-11 | 株式会社東芝 | 積層型半導体装置の製造方法 |
JP5789431B2 (ja) | 2011-06-30 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
JP5646415B2 (ja) * | 2011-08-31 | 2014-12-24 | 株式会社東芝 | 半導体パッケージ |
US8698297B2 (en) | 2011-09-23 | 2014-04-15 | Stats Chippac Ltd. | Integrated circuit packaging system with stack device |
US8716065B2 (en) | 2011-09-23 | 2014-05-06 | Stats Chippac Ltd. | Integrated circuit packaging system with encapsulation and method of manufacture thereof |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8610260B2 (en) | 2011-10-03 | 2013-12-17 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US8659139B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
JP5947904B2 (ja) | 2011-10-03 | 2016-07-06 | インヴェンサス・コーポレイション | 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化 |
US8436457B2 (en) | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8653646B2 (en) | 2011-10-03 | 2014-02-18 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
EP2764543A2 (en) | 2011-10-03 | 2014-08-13 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
EP2766928A1 (en) | 2011-10-03 | 2014-08-20 | Invensas Corporation | Stub minimization with terminal grids offset from center of package |
JP5973456B2 (ja) * | 2011-10-20 | 2016-08-23 | パナソニック株式会社 | 半導体装置 |
JP5778557B2 (ja) * | 2011-11-28 | 2015-09-16 | 新光電気工業株式会社 | 半導体装置の製造方法、半導体装置、及び半導体素子 |
JP5968713B2 (ja) * | 2012-07-30 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
JP5991915B2 (ja) * | 2012-12-27 | 2016-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR102379591B1 (ko) * | 2014-04-10 | 2022-03-30 | 삼성디스플레이 주식회사 | 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법 |
US11457531B2 (en) | 2013-04-29 | 2022-09-27 | Samsung Display Co., Ltd. | Electronic component, electric device including the same, and bonding method thereof |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
KR102144367B1 (ko) * | 2013-10-22 | 2020-08-14 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9196549B2 (en) * | 2013-12-04 | 2015-11-24 | United Microelectronics Corp. | Method for generating die identification by measuring whether circuit is established in a package structure |
KR102026979B1 (ko) * | 2014-04-18 | 2019-09-30 | 에스케이하이닉스 주식회사 | 반도체 칩 적층 패키지 |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
KR102188644B1 (ko) * | 2014-11-13 | 2020-12-08 | 에스케이하이닉스 주식회사 | 확장된 대역폭을 갖는 반도체 패키지 |
JP2016213308A (ja) * | 2015-05-08 | 2016-12-15 | キヤノン株式会社 | プリント回路板及びプリント配線板 |
JP5992078B2 (ja) * | 2015-08-03 | 2016-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
US10020252B2 (en) | 2016-11-04 | 2018-07-10 | Micron Technology, Inc. | Wiring with external terminal |
CN107424937B (zh) * | 2017-03-21 | 2019-09-24 | 池州华宇电子科技有限公司 | 一种多芯片整合封装方法 |
US10141932B1 (en) | 2017-08-04 | 2018-11-27 | Micron Technology, Inc. | Wiring with external terminal |
US10304497B2 (en) | 2017-08-17 | 2019-05-28 | Micron Technology, Inc. | Power supply wiring in a semiconductor memory device |
JP7298373B2 (ja) * | 2019-07-31 | 2023-06-27 | 株式会社リコー | 光電変換装置、画像読取装置、及び画像形成装置 |
US11251148B2 (en) * | 2020-01-28 | 2022-02-15 | Micron Technology, Inc. | Semiconductor devices including array power pads, and associated semiconductor device packages and systems |
TWI771718B (zh) * | 2020-07-24 | 2022-07-21 | 禾瑞亞科技股份有限公司 | 多晶片封裝結構 |
CN112885808B (zh) * | 2021-01-21 | 2022-03-08 | 长鑫存储技术有限公司 | 封装基板以及封装结构 |
US20230215797A1 (en) * | 2022-01-03 | 2023-07-06 | Mediatek Inc. | Board-level pad pattern for multi-row qfn packages |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3226703B2 (ja) * | 1994-03-18 | 2001-11-05 | 株式会社日立製作所 | 半導体装置及びその製法 |
JPH1056093A (ja) * | 1996-08-07 | 1998-02-24 | Hitachi Ltd | 半導体装置およびその半導体装置を組み込んだ電子装置 |
JPH11219984A (ja) * | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
US6150724A (en) * | 1998-03-02 | 2000-11-21 | Motorola, Inc. | Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces |
JP3157817B2 (ja) * | 1998-12-04 | 2001-04-16 | 埼玉日本電気株式会社 | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 |
JP3655179B2 (ja) | 1999-10-20 | 2005-06-02 | 富士通株式会社 | 半導体チップ素子 |
US6483190B1 (en) * | 1999-10-20 | 2002-11-19 | Fujitsu Limited | Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method |
JP2001291744A (ja) | 2000-04-07 | 2001-10-19 | Nippon Dempa Kogyo Co Ltd | Icチップの接合方法及びこれを用いた水晶発振器 |
US6304151B1 (en) * | 1999-12-07 | 2001-10-16 | Nihon Dempa Kogyo Co., Ltd. | Crystal oscillator and method of fabricating the same |
CN1184684C (zh) * | 2000-10-05 | 2005-01-12 | 三洋电机株式会社 | 半导体装置和半导体模块 |
JP3572254B2 (ja) * | 2000-11-30 | 2004-09-29 | 京セラ株式会社 | 回路基板 |
JP2003100801A (ja) | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
JP3657246B2 (ja) * | 2002-07-29 | 2005-06-08 | Necエレクトロニクス株式会社 | 半導体装置 |
DE102004047753B4 (de) * | 2004-09-30 | 2009-01-02 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen |
JP2006147620A (ja) | 2004-11-16 | 2006-06-08 | Toshiba Corp | フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置 |
JP2008218758A (ja) | 2007-03-06 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 電子回路実装構造体 |
JP2008244206A (ja) * | 2007-03-28 | 2008-10-09 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2009
- 2009-05-29 JP JP2009130804A patent/JP2010278318A/ja active Pending
-
2010
- 2010-05-24 US US12/785,488 patent/US8698296B2/en active Active
-
2014
- 2014-03-11 US US14/204,988 patent/US8975120B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010278318A5 (ja) | ||
JP2014123736A5 (ja) | ||
JP2012069984A5 (ja) | ||
JP2008028361A5 (ja) | ||
JP2012028429A5 (ja) | 半導体装置 | |
WO2010104610A8 (en) | Stacked microelectronic assembly with microelectronic elements having vias extending through bond pads | |
JP2011003715A5 (ja) | ||
JP2009059921A5 (ja) | ||
JP2007149977A5 (ja) | ||
JP2012015504A5 (ja) | ||
JP2008078367A5 (ja) | ||
JP2008294014A5 (ja) | ||
JP2009110983A5 (ja) | ||
JP2013066021A5 (ja) | ||
JP2007235009A5 (ja) | ||
JP2014150102A5 (ja) | ||
JP2011129729A5 (ja) | ||
JP2009158856A5 (ja) | ||
JP2011023528A5 (ja) | ||
JP2010278104A5 (ja) | ||
JP2005286126A5 (ja) | ||
JP2011003764A5 (ja) | 半導体装置 | |
JP2014030321A5 (ja) | ||
JP2012221532A5 (ja) | ||
JP2007208153A5 (ja) |