JP2008078367A5

JP2008078367A5 -

Info

Publication number: JP2008078367A5
Application number: JP2006255548A
Authority: JP
Filing date: 2006-09-21
Publication date: 2009-08-27

Claims

表面、前記表面に形成された複数の第１電極、および前記表面とは反対側の裏面を有する配線基板と、
第１主面、前記第１主面に形成された複数の第１ボンディングパッド、および前記第１主面とは反対側の第１裏面を有し、第１絶縁フィルムを介して前記配線基板の前記表面上に搭載された第１半導体チップと、
第２主面、前記第２主面に形成された複数の第２ボンディングパッド、および前記第２主面とは反対側の第２裏面を有し、前記第２裏面が前記第１半導体チップと対向するように、第２絶縁フィルムを介して前記第１半導体チップ上に搭載された第２半導体チップと、
前記第２半導体チップの前記複数の第２ボンディングパッドと前記配線基板の前記複数の第１電極とを、それぞれ電気的に接続する複数の第１ボンディングワイヤと、
を含み、
前記複数の第１ボンディングワイヤのそれぞれは、正ボンド方式により形成されており、
前記第１半導体チップの平面寸法は、前記第２半導体チップの平面寸法よりも大きく、
前記第２絶縁フィルムの厚さは、前記第１絶縁フィルムの厚さよりも厚いことを特徴とする半導体装置。
請求項１記載の半導体装置において、
前記第１半導体チップの平面形状は、一対の第１短辺と、前記第１短辺と交差する一対の第１長辺を有し、
前記第２半導体チップの平面形状は、一対の第２短辺と、前記第２短辺と交差する一対の第２長辺を有し、
前記第１半導体チップは、前記第１裏面が前記配線基板の前記表面と対向するように、前記第１絶縁フィルムを介して前記配線基板の前記表面上に搭載されており、
前記第２半導体チップは、前記第２半導体チップの前記一対の第２長辺のうちの一方の辺が、前記第１半導体チップの前記一対の第１長辺のうちの一方の辺と並ぶように、前記第２絶縁フィルムを介して前記第１半導体チップ上に搭載されており、
前記配線基板は、前記第１半導体チップの前記一対の第１長辺のうちの一方の辺に沿って形成された前記複数の第１電極と、前記第１半導体チップの前記一対の第１短辺のうちの一方の辺に沿って形成された複数の第２電極とを有し、
前記複数の第１ボンディングパッドは、前記第１半導体チップの前記一対の第１短辺のうちの一方の辺に沿って形成されており、
前記複数の第２ボンディングパッドは、前記第２半導体チップの前記一対の第２長辺のうちの一方の辺に沿って形成されており、
前記複数の第１ボンディングパッドは、複数の第２ボンディングワイヤを介して前記複数の第２電極とそれぞれ電気的に接続されていることを特徴とする半導体装置。
請求項２記載の半導体装置において、
前記第２半導体チップは、前記第１半導体チップ上において、前記第１半導体チップの前記一対の第１長辺のうちの他方の辺よりも一方の辺側に寄せて配置されていることを特徴とする半導体装置。
請求項３記載の半導体装置において、
前記複数の第１ボンディングパッドは、前記第１半導体チップの前記第１主面において、前記第１半導体チップの前記一対の第１長辺のうちの一方の辺側には形成されていないことを特徴とする半導体装置。
請求項１または請求項４記載の半導体装置において、
前記第２半導体チップは、前記第１半導体チップよりも厚いことを特徴とする半導体装置。
請求項５記載の半導体装置において、
前記第１半導体チップには、メモリ回路が形成されており、
前記第２半導体チップには、前記メモリ回路の動作を制御する制御回路が形成されていることを特徴とする半導体装置。
請求項６記載の半導体装置において、
前記第１半導体チップは、前記配線基板の前記表面上に複数積み重ねられていることを特徴とする半導体装置。
請求項７記載の半導体装置において、
前記第１半導体チップには、ＡＮＤ型のメモリ回路が形成されていることを特徴とする半導体装置。
請求項７記載の半導体装置において、
前記第１半導体チップには、ＮＡＮＤ型のメモリ回路が形成されていることを特徴とする半導体装置。