JP2011044654A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011044654A5 JP2011044654A5 JP2009193318A JP2009193318A JP2011044654A5 JP 2011044654 A5 JP2011044654 A5 JP 2011044654A5 JP 2009193318 A JP2009193318 A JP 2009193318A JP 2009193318 A JP2009193318 A JP 2009193318A JP 2011044654 A5 JP2011044654 A5 JP 2011044654A5
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- pad
- pads
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
上記した従来技術の課題を解決するため、本発明によれば、最外層の配線層の所要の箇所に画定されたパッドを有する配線基板と、前記配線基板上にフェイスアップの態様で並列して実装され、各々のフェイス面側に配列された電極パッドのうち第１の電極パッドが導電性ワイヤを介して前記配線基板の対応するパッドに接続された複数の半導体素子と、前記複数の半導体素子上にまたがって実装され、各半導体素子の第２の電極パッド間を相互に電気的に接続するインターポーザと、前記複数の半導体素子と、前記インターポーザ及び前記配線基板との間隙に充填されたアンダーフィル樹脂と、前記配線基板の上に形成され、前記複数の半導体素子、前記導電性ワイヤ、前記インターポーザ及び前記アンダーフィル樹脂を封止する封止樹脂とを備えたことを特徴とする半導体装置が提供される。
Claims (7)
- 最外層の配線層の所要の箇所に画定されたパッドを有する配線基板と、
前記配線基板上にフェイスアップの態様で並列して実装され、各々のフェイス面側に配列された電極パッドのうち第１の電極パッドが導電性ワイヤを介して前記配線基板の対応するパッドに接続された複数の半導体素子と、
前記複数の半導体素子上にまたがって実装され、各半導体素子の第２の電極パッド間を相互に電気的に接続するインターポーザと、
前記複数の半導体素子と、前記インターポーザ及び前記配線基板との間隙に充填されたアンダーフィル樹脂と、
前記配線基板の上に形成され、前記複数の半導体素子及び前記導電性ワイヤを封止する封止樹脂とを備えたことを特徴とする半導体装置。 - 前記インターポーザは、一方の面に形成された複数の第１のパッドと、該複数の第１のパッド間を内部で電気的に接続する配線層とを有し、
前記各半導体素子の第２の電極パッドが、それぞれ導電性部材を介して前記インターポーザの対応する第１のパッドに接続されていることを特徴とする請求項１に記載の半導体装置。 - 前記インターポーザは、さらに他方の面に形成された第２のパッドと、該第２のパッドを前記複数の第１のパッドのうち対応するパッドに電気的に接続する貫通導体とを有し、前記第２のパッドが導電性ワイヤを介して前記配線基板の対応するパッドに接続されていることを特徴とする請求項１又は２に記載の半導体装置。
- 前記インターポーザの前記第２のパッドが形成されている側の面に、他の半導体素子がフリップチップ実装されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
- 前記インターポーザは、その基材が前記半導体素子を構成する材料と同じ材料からなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
- 前記インターポーザは、その基材が樹脂フィルムからなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
- 前記複数の半導体素子の前記第１の電極パッドは、突起状端子であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009193318A JP2011044654A (ja) | 2009-08-24 | 2009-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009193318A JP2011044654A (ja) | 2009-08-24 | 2009-08-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011044654A JP2011044654A (ja) | 2011-03-03 |
| JP2011044654A5 true JP2011044654A5 (ja) | 2012-08-09 |
Family
ID=43831837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009193318A Pending JP2011044654A (ja) | 2009-08-24 | 2009-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011044654A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8227904B2 (en) | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
| US9275955B2 (en) | 2013-12-18 | 2016-03-01 | Intel Corporation | Integrated circuit package with embedded bridge |
| JP2015220291A (ja) * | 2014-05-15 | 2015-12-07 | 株式会社ソシオネクスト | 半導体装置及びその製造方法 |
| JP6398396B2 (ja) * | 2014-07-08 | 2018-10-03 | 日本電気株式会社 | 電子装置又はその製造方法 |
| US9666559B2 (en) * | 2014-09-05 | 2017-05-30 | Invensas Corporation | Multichip modules and methods of fabrication |
| JP2017092094A (ja) | 2015-11-04 | 2017-05-25 | 富士通株式会社 | 電子装置、電子装置の製造方法及び電子機器 |
| WO2024053103A1 (ja) * | 2022-09-09 | 2024-03-14 | ウルトラメモリ株式会社 | Ｉｃブリッジ、ｉｃモジュールおよびｉｃモジュールの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG93192A1 (en) * | 1999-01-28 | 2002-12-17 | United Microelectronics Corp | Face-to-face multi chip package |
| JP2001244388A (ja) * | 2000-02-28 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP3833136B2 (ja) * | 2002-04-10 | 2006-10-11 | 株式会社カイジョー | 半導体構造およびボンディング方法 |
| JP2006073651A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置 |
| JP4581768B2 (ja) * | 2005-03-16 | 2010-11-17 | ソニー株式会社 | 半導体装置の製造方法 |
| JP4417974B2 (ja) * | 2007-04-19 | 2010-02-17 | 株式会社東芝 | 積層型半導体装置の製造方法 |
-
2009
- 2009-08-24 JP JP2009193318A patent/JP2011044654A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011044654A5 (ja) | ||
| JP2011003715A5 (ja) | ||
| JP2009545180A5 (ja) | ||
| JP2003309223A5 (ja) | ||
| JP2009110983A5 (ja) | ||
| JP2014515187A5 (ja) | ||
| JP2009105297A5 (ja) | ||
| CN106206329B (zh) | 半导体装置 | |
| JP2009141169A5 (ja) | ||
| JP2009147165A5 (ja) | ||
| JP2020522117A5 (ja) | ||
| JP2014127706A5 (ja) | 半導体装置の製造方法 | |
| US20160079219A1 (en) | Semiconductor device | |
| JP2018125349A5 (ja) | ||
| WO2011142581A3 (ko) | 적층형 반도체 패키지 | |
| KR20100088514A (ko) | 반도체 패키지 | |
| JP2009099905A5 (ja) | ||
| JP2011003764A5 (ja) | 半導体装置 | |
| TWI517354B (zh) | 內藏去耦合電容之半導體封裝構造 | |
| TW201501249A (zh) | 半導體裝置 | |
| TW200939451A (en) | Stacked semiconductor package | |
| TWM472946U (zh) | 晶粒封裝結構 | |
| US10008441B2 (en) | Semiconductor package | |
| TWI394259B (zh) | 多基板堆疊之球格陣列封裝構造 | |
| TWI581392B (zh) | 電子封裝組件 |