JP2006210745A5 - - Google Patents

Claims (21)

1. 主面及び裏面を有する第１及び第２の半導体チップと、前記第１の半導体チップの裏面側であり前記第２の半導体チップの主面側に積層された第１の配線基板とを有し、
   前記第１の半導体チップは、
   裏面側に形成された第１の凹状電極を有し、
   前記第２の半導体チップは、
   主面側に形成された第１の電極パッドと、
   前記第１の電極パッド上に形成された第１の突起状電極とを有し、
   前記第１の配線基板は、
   主面側に形成された第１の電極パッドと、
   前記第１の電極パッド上に形成された第１の突起状電極と、
   前記裏面側から前記第１の電極パッドに向かって窪む凹部を有し、前記第１の電極パッドに接続される第１の凹状電極と、
   前記裏面側から前記主面に向かって窪む凹部を有する第２の凹状電極と、
   前記裏面に形成され、前記第１の凹状電極と第２の凹状電極とを電気的に接続する第１の配線とを有し、
   前記第１の配線基板の前記第１の突起状電極は、その一部が前記第１の半導体チップの前記第１の凹状電極の凹部内に、塑性流動を伴う変形によって圧接注入され、
   前記第２の半導体チップの前記第１の突起状電極は、その一部が前記第１の配線基板の前記第２の凹状電極の凹部内に、塑性流動を伴う変形によって圧接注入されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１の半導体チップは、
   裏面側に形成された第２の凹状電極を有し、
   前記第２の半導体チップは、
   主面側に形成された第２の電極パッドと、
   前記第２の電極パッド上に形成された第２の突起状電極とを有し、
   前記第１の配線基板は、
   主面側に形成された第２の電極パッド及び第３の電極パッドと、
   前記裏面側から前記第２の電極パッドに向かって窪む凹部を有し、前記第２の電極パッドに接続される第３の凹状電極と、
   前記第３の電極パッド上に形成された第２の突起状電極と、
   前記裏面に形成され、前記第２の電極パッドと第３の電極パッドとを電気的に接続する第２の配線とを有し、
   前記第１の配線基板の前記第２の突起状電極は、その一部が前記第１の半導体チップの前記第２の凹状電極の凹部内に塑性流動を伴う変形によって圧接注入され、
   前記第２の半導体チップの前記第２の突起状電極は、その一部が前記第１の配線基板の前記第３の凹状電極の凹部内に、塑性流動を伴う変形によって圧接注入されていることを特徴とする半導体装置。
3. 請求項２に記載の半導体装置において、
   前記第１の配線は、電源配線であり、
   前記第２の配線は信号配線であることを特徴とする半導体装置。
4. 請求項２に記載の半導体装置において、
   前記第１の配線は、前記第２の配線よりも太いことを特徴とする半導体装置。
5. 請求項１に記載の半導体装置において、
   前記各凹状電極は、メッキ膜からなることを特徴とする半導体装置。
6. 請求項１に記載の半導体装置において、
   前記各凹状電極の凹部における内径は、少なくともその一部が奥行き方向に対して広くなるように形成され、
   前記各突起状電極の一部は、各々が対応する前記凹状電極の凹部内において幾何学的なかしめ状態になっていることを特徴とする半導体装置。
7. 請求項１に記載の半導体装置において、
   前記各突起状電極は、Ａｕスタッドバンプ、或いはＡｕメッキバンプであり、
   前記各凹状電極は、Ｃｕメッキ膜及びＡｕメッキ膜からなることを特徴とする半導体装置。
8. 請求項１に記載の半導体装置において、
   前記第１の半導体チップは、主面側に形成され前記第１の電極に接続される第１の電極パッドと、
   前記第１の電極パッド上に形成される第１の突起状電極とを有し、
   前記突起状電極を介在して第２の配線基板に実装されていることを特徴とする半導体装置。
9. 請求項１に記載の半導体装置において、
   前記第１の半導体チップは、マイクロコンピュータ或いはロジック回路が搭載され、
   前記第２の半導体チップは、記憶回路が搭載されていることを特徴とする半導体装置。
10. 請求項１に記載の半導体装置において、
    前記第１の半導体チップの前記第１の凹状電極は、前記第１の半導体チップの裏面から前記第１の半導体チップの前記第１の電極パッドに達する孔の内壁面に沿って形成され、
    前記第１の半導体チップの前記第２の凹状電極は、前記第１の半導体チップの裏面から前記第１の半導体チップの前記第２の電極パッドに達する孔の内壁面に沿って形成され、
    前記第１の配線基板の前記第１の凹状電極は、前記第１の配線基板の裏面から前記第１の配線基板の第１の電極パッドに達する孔の内壁面に沿って形成され、
    前記第１の配線基板の前記第３の凹状電極は、前記第１の配線基板の裏面から前記第１の配線基板の第２の電極パッドに達する孔の内壁面に沿って形成され、
    前記第１の配線基板の前記第２の凹状電極は、前記第１の配線基板の裏面から前記第１の配線基板の主面に向かって伸びる孔の内壁面に沿って形成されていることを特徴とする半導体装置。
11. 請求項１に記載の半導体装置において、
    前記第１の半導体チップの外形サイズは、前記第２の半導体チップの外形サイズよりも大きいことを特徴とする半導体装置。
12. 請求項１に記載の半導体装置において、
    前記第１の半導体チップの外形サイズは、前記第２の半導体チップの外形サイズよりも小さいことを特徴とする半導体装置。
13. （ａ）；裏面側に形成された第１の凹状電極を備えた第１の半導体チップを準備する工程と、
    （ｂ）；主面側に形成された第１の電極パッドと、
    前記第１の電極パッド上に形成された第１の突起状電極と、
    を備えた第２の半導体チップを準備する工程と、
    （ｃ）；主面側に形成された第１の電極パッドと、
    前記第１の電極パッド上に形成された第１の突起状電極と、
    前記裏面側から前記第１の電極パッドに向かって窪む凹部を有し、前記第１の電極パッドに接続される第１の凹状電極と、
    前記裏面側から前記主面に向かって窪む凹部を有する第２の凹状電極と、
    前記裏面に形成され、前記第１の凹状電極と第２の凹状電極とを電気的に接続する第１の配線とを備えた配線基板を準備する工程と、
    （ｄ）；前記第１の半導体チップの前記第１の凹状電極の凹部内に前記配線基板の前記第１の突起状電極の一部を塑性流動に伴う変形によって圧接注入する工程と、
    （ｅ）；前記配線基板の前記第１の凹状電極の凹部内に前記第２の半導体チップの前記第１の突起状電極の一部を塑性流動に伴う変形によって圧接注入する工程と、
    を有することを特徴とする半導体装置の製造方法。
14. 請求項１３に記載の半導体装置の製造方法において、
    前記第１の半導体チップは、
    裏面側に形成された第２の凹状電極を有し、
    前記第２の半導体チップは、
    主面側に形成された第２の電極パッドと、
    前記第２の電極パッド上に形成された第２の突起状電極とを有し、
    前記第１の配線基板は、
    主面側に形成された第２の電極パッド及び第３の電極パッドと、
    前記裏面側から前記第２の電極パッドに向かって窪む凹部を有し、前記第２の電極パッドに接続される第３の凹状電極と、
    前記第３の電極パッド上に形成された第２の突起状電極と、
    前記裏面に形成され、前記第２の電極パッドと第３の電極パッドとを電気的に接続する第２の配線とを有し、
    前記（ｄ）において、前記第１の配線基板の前記第２の突起状電極は、その一部が前記第１の半導体チップの前記第２の凹状電極の凹部内に塑性流動を伴う変形によって圧接注入され、
    前記（ｅ）において、前記第２の半導体チップの前記第２の突起状電極は、その一部が前記第１の配線基板の前記第３の凹状電極の凹部内に、塑性流動を伴う変形によって圧接注入されることを特徴とする半導体装置の製造方法。
15. （ａ）；主面に配置された第１、及び第２の電極パッドと、
    前記主面とは反対側の裏面側から前記第１の電極パッドに向かって窪む凹部を有し、前記第１の電極パッドに接続された第１の凹状電極と、
    前記裏面側から前記第２の電極パッドに向かって窪む凹部を有し、前記第２の電極パッドに接続された第２の凹状電極と、
    を備えた第１の半導体チップを準備する工程と、
    （ｂ）；主面に配置された第１及び第２の電極パッドと、
    前記第１の電極パッド上に配置され、前記主面から突出する第１の突起状電極と、
    前記第２の電極パッド上に配置され、前記主面から突出する第２の突起状電極と、
    を備えた第２の半導体チップを準備する工程と、
    （ｃ）；ダイシング領域で区画された複数の製品形成領域を有する半導体ウエハであって、前記各製品形成領域は、
    主面に配置された第１、第２及び第３の電極パッドと、
    前記主面とは反対側の裏面側から前記第３の電極パッドに向かって窪む凹部を有し、前記第３の電極パッドに接続された第１の凹状電極と、
    前記裏面側から前記第２の電極パッドに向かって窪む凹部を有し、前記第２の電極パッドに接続された第２の凹状電極と、
    前記裏面側から前記主面側に向かって窪む凹部を有する第３の凹状電極と、
    前記主面に形成され、前記第１の電極パッドと前記第３の電極パッドとを電気的に接続する第１の配線と、
    前記裏面に形成され、前記第２の凹状電極と前記第３の凹状電極とを電気的に接続する第２の配線と、
    を備えた半導体ウエハを準備する工程と、
    （ｄ）；ガラス基板に前記各製品形成領域の主面が向かい合う状態で、前記ガラス基板に前記半導体ウエハを貼り付ける工程と、
    （ｅ）；前記ガラス基板に前記半導体ウエハが貼り付けられた状態で、前記各製品形成領域において、前記製品形成領域の裏面に向かって前記第２の半導体チップを圧着し、前記製品形成領域の前記第１の凹状電極の凹部内に前記第２の半導体チップの前記第１の突起状電極の一部、前記製品形成領域の前記第２の凹状電極の凹部内に前記第２の半導体チップの前記第２の突起状電極の一部を、それぞれ塑性流動に伴う変形によって圧接注入する工程と、
    （ｆ）；前記ガラス基板から前記半導体ウエハを剥離する工程と、
    （ｇ）；前記（ｆ）工程の後、前記各製品形成領域において、前記製品形成領域の前記第１の電極パッド上に第３の突起状電極、前記製品形成領域の前記第２の電極パッド上に第４の突起状電極を形成する工程と、
    （ｈ）；前記（ｇ）工程の後、前記各製品形成領域において、前記製品形成領域の主面に向かって前記第１の半導体チップを圧着し、前記第１の半導体チップの前記第１の凹状電極の凹部内に前記製品形成領域の前記第３の突起状電極の一部、前記第１の半導体チップの前記第２の凹状電極の凹部内に前記製品形成領域の前記第４の突起状電極を、それぞれ塑性流動に伴う変形によって圧接注入する工程と、
    （ｉ）；前記半導体ウエハの前記各製品形成領域を個片化する工程と、
    を有することを特徴とする半導体装置の製造方法。
16. 請求項１５に記載の半導体装置の製造方法において、
    前記各製品形成領域の第１及び第２の電極パッドは、前記第２の半導体チップの周囲に配置され、
    前記（ｈ）工程では、前記製品形成領域の裏面から前記第２の半導体チップの裏面までの距離とほぼ同じ厚さの土台が前記製品形成領域の前記第１及び第２の電極パッド下に配置されていることを特徴とする半導体装置の製造方法。
17. 第１の配線基板と、前記第１の配線基板上に配置された第１の半導体チップと、前記第１の半導体チップ上に第２の配線基板を介在して積層された第２の半導体チップとを有し、
    前記第１の半導体チップは、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された電極パッドと、
    前記裏面側から前記電極パッドに向かって窪む凹部を有し、前記電極パッドに接続された凹状電極と、
    前記電極パッド上に配置され、前記主面から突出する突起状電極と、
    を備え、
    前記第２の半導体チップは、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された電極パッドと、
    前記電極パッド上に配置され、前記主面から突出する突起状電極と、
    を備え、
    前記第２の配線基板は、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された電極パッドと、
    前記電極パッド上に配置され、前記主面から突出する突起電極と、
    前記裏面側から前記主面側に向かって窪む凹部を有し、前記電極パッドと電気的に接続された凹状電極と、
    を備え、
    前記第１の配線基板は、
    互いに反対側に位置する主面及び裏面と、
    前記裏面に配置された電極パッドと、
    前記主面側から前記電極パッドに向かって窪む凹部を有し、前記電極パッドに接続された凹状電極と、
    を備え、
    前記第２の配線基板の前記突起状電極は、その一部が前記第１の半導体チップの前記凹状電極の凹部内に、
    前記第２の半導体チップの前記突起状電極は、その一部が前記第２の配線基板の前記凹状電極の凹部内に、
    前記第１の半導体チップの前記突起状電極は、その一部が前記第１の配線基板の前記凹状電極の凹部内に、
    それぞれ塑性流動を伴う変形によって圧接注入されていることを特徴とする半導体装置。
18. 第１の半導体チップと、前記第１の半導体チップ上に積層された第２の半導体チップとを有し、
    前記第１の半導体チップは、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された電極パッドと、
    前記裏面側から前記電極パッドに向かって窪む凹部を有し、前記電極パッドに接続された第１の凹状電極と、
    前記裏面側から前記主面に向かって窪む凹部を有し、前記裏面に形成された配線を介して前記第１の凹状電極と電気的に接続された第２の凹状電極とを備え、
    前記第２の半導体チップは、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された電極パッドと、
    前記電極パッド上に配置され、前記主面から突出する突起状電極と、
    を備え、
    前記第２の半導体チップの前記突起状電極は、その一部が前記第１の半導体チップの前記第２の凹状電極の凹部内に、塑性流動を伴う変形によって圧接注入されていることを特徴とする半導体装置。
19. 第１の半導体チップと、前記第１の半導体チップ上に積層された第２の半導体チップとを有し、
    前記第１の半導体チップは、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された第１、第２及び第３の電極パッドと、
    前記第１の電極パッド上に配置され、前記主面から突出する第１の突起状電極と、
    前記第２の電極パッド上に配置され、前記主面から突出する第２の突起状電極と、
    前記裏面側から前記第３の電極パッドに向かって窪む凹部を有し、前記第３の電極パッドに接続された第１の凹状電極と、
    前記裏面側から前記第２の電極パッドに向かって窪む凹部を有し、前記第２の電極パッドに接続された第２の凹状電極と、
    前記裏面側から前記主面側に向かって窪む凹部を有する第３の凹状電極と、
    を備え、
    前記第１の半導体チップの前記第３の電極パッドは、前記第１の半導体チップの主面に形成された配線を介して、前記第１の半導体チップの前記第１の電極パッドと電気的に接続され、
    前記第１の半導体チップの前記第３の凹状電極は、前記第１の半導体チップの裏面に形成された配線を介して、前記第１の半導体チップの前記第２の凹状電極と電気的に接続され、
    前記第２の半導体チップの前記第１の突起状電極は、その一部が前記第１の半導体チップの前記第１の凹状電極の凹部内に、前記第２の半導体チップの前記第２の突起状電極は、その一部が前記第１の半導体チップの前記第３の凹状電極の凹部内に、それぞれ塑性流動を伴う変形によって圧接注入されていることを特徴とする半導体装置。
20. 第１の半導体チップと、前記第１の半導体チップ上に積層された第２の半導体チップとを有し、
    前記第１の半導体チップは、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された第１及び第２の電極パッドと、
    前記裏面側から前記第２の電極パッドに向かって窪み、前記第２の電極パッドに接続された凹部を有する凹状電極とを有し、
    前記第２の半導体チップは、
    互いに反対側に位置する主面及び裏面と、
    前記主面に配置された電極パッドと、
    前記電極パッド上に配置され、前記主面から突出する突起状電極とを有し、
    前記第２の半導体チップの前記突起状電極は、その一部が前記第１の半導体チップの前記凹状電極の凹部内に、塑性流動に伴う変形によって圧接注入されており、
    前記第１の半導体チップの前記第１の電極パッドは、前記第１の半導体チップを選択するための第１のチップセレクト信号が印加される電極であり、
    前記第１の半導体チップの前記第２の電極パッドは、前記第２の半導体チップを選択するための第２のチップセレクト信号が印加される電極であることを特徴とする半導体装置。
21. 請求項２０に記載の半導体装置において、
    前記第１の半導体チップは、突起状電極を介在して配線基板に実装され、前記配線基板上には、第３の半導体チップが突起電極を介して実装されており、前記第３の半導体チップは、前記第一の半導体チップとは、前記搭載基板を介してチップセレクトのためのアドレス信号を入力する信号配線が接続されており、第２の半導体チップとは、前記搭載基板及び前記第一の半導体チップのダミー電極を介して、チップセレクトのためのアドレス信号を入力する信号配線が接続されていることを特徴とする半導体装置。