JP6075825B2 - パッド形成方法 - Google Patents

パッド形成方法 Download PDF

Info

Publication number
JP6075825B2
JP6075825B2 JP2012101887A JP2012101887A JP6075825B2 JP 6075825 B2 JP6075825 B2 JP 6075825B2 JP 2012101887 A JP2012101887 A JP 2012101887A JP 2012101887 A JP2012101887 A JP 2012101887A JP 6075825 B2 JP6075825 B2 JP 6075825B2
Authority
JP
Japan
Prior art keywords
opening
layer
exposed
wiring
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012101887A
Other languages
English (en)
Other versions
JP2013229523A (ja
Inventor
今藤 桂
桂 今藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012101887A priority Critical patent/JP6075825B2/ja
Priority to US13/863,588 priority patent/US9084339B2/en
Publication of JP2013229523A publication Critical patent/JP2013229523A/ja
Application granted granted Critical
Publication of JP6075825B2 publication Critical patent/JP6075825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、パッド形成方法に関する。
配線基板のパッドと半導体チップの電極とを、はんだバンプを介して電気的に接続する方法が広く知られている。この方法において、近年のはんだバンプの微小化及びはんだバンプに流れる電流の増大に伴い、エレクトロマイグレーションにより、はんだバンプとパッドとの界面にクラックが生じて接合不良となる問題が発生している。
エレクトロマイグレーションを軽減する方法としては、パッドの開口面積を大きくすることが効果的であるが、デザインの微細化に伴い、全てのパッドの開口面積を大きくすることは困難である。そこで、特に大電流が流れる回路に接続されるパッドのみ開口面積を大きくする対策が採用されている。つまり、配線基板には開口面積の異なる複数種類のパッドが形成されている。
特開2008−227355号公報
ところで、開口面積の異なるパッドに、一括で同一径のはんだボールを搭載したり、スクリーン印刷法にてはんだバンプを形成したりして電極端子を形成すると、開口面積の小さい方のパッドは開口面積の大きい方のパッドより電極端子の高さが高くなる。その結果、高さの低い電極端子は半導体チップに到達しないため、配線基板と半導体チップとの接続ができないという問題が生じる。
上記問題を解決する1つの方法として、開口面積の大きなパッドと開口面積の小さなパッドに各々直径の異なるはんだボールを搭載することにより、高さが一定の電極端子を形成する方法が考えられる。しかしながら、この方法ではマスクを利用してはんだボールを複数回に分けて搭載する必要があるため、開口面積が微細になればマスクの高精度なアライメントが必要となり非現実的である。
上記問題を解決する他の方法として、開口面積の小さなパッドの位置を開口面積の大きなパッドの位置よりも低くすることにより(開口面積の小さなパッドを開口面積の大きなパッドよりも深くして)、高さが一定の電極端子を形成する方法が考えられる。この方法では、開口面積の大きなパッドと開口面積の小さなパッドに同一径のはんだボールを搭載することにより、略同一高さの電極端子を形成できる。
しかしながら、レジストパターニングにより開口面積の小さなパッドのみを開口してエッチング液にてエッチングし、開口面積の大きなパッドより深くする必要がある。そのため、開口面積が微細になればレジストパターニングの高精度なアライメントが必要となり非現実的である。
本発明は、上記の点に鑑みてなされたものであり、開口面積が異なるパッドの深さを適切に制御可能なパッド形成方法を提供することを課題とする。
パッド形成方法は、第1パッド形成部及び第2パッド形成部を含む配線層を形成する配線層形成工程と、前記配線層を被覆し、一方の側の最外層となるソルダーレジスト層を形成するソルダーレジスト層形成工程と、前記ソルダーレジスト層に第1開口部及び前記第1開口部よりも開口面積の大きい第2開口部を形成し、前記第1開口部内及び前記第2開口部内に各々前記第1パッド形成部及び前記第2パッド形成部を露出させる露出工程と、前記第1パッド形成部と電気的に接続された第1金属層形成部及び前記第2パッド形成部と電気的に接続された第2金属層形成部を含む他の配線層を形成する他の配線層形成工程と、前記他の配線層を被覆し、他方の側の最外層となる他のソルダーレジスト層を形成する他のソルダーレジスト層形成工程と、前記他のソルダーレジスト層に第3開口部及び第4開口部を形成し、前記第3開口部内及び前記第4開口部内に各々前記第1金属層形成部及び前記第2金属層形成部を露出させる第2の露出工程と、前記第3開口部内に露出する前記第1金属層形成部上に第1金属層を形成し、前記第4開口部内に露出する前記第2金属層形成部上に第2金属層を形成する金属層形成工程と、前記第1開口部内及び前記第2開口部内に各々露出した前記第1パッド形成部及び前記第2パッド形成部の露出面をエッチング液に浸漬してエッチングし、前記第1パッド形成部に第1パッドとなる第1凹部を形成すると共に前記第2開口部内に露出した前記第2パッド形成部に第2パッドとなる第2凹部を形成する凹部形成工程と、を有し、前記第1金属層及び前記第2金属層は、前記配線層を構成する金属よりもイオン化傾向の小さな金属により形成され、前記第1開口部内に露出した前記第1パッド形成部の露出面に対する前記第3開口部内に露出した前記第1金属層の露出面の面積比は、前記第2開口部内に露出した前記第2パッド形成部の露出面に対する前記第4開口部内に露出した前記第2金属層の露出面の面積比よりも大きく、前記凹部形成工程では、前記第1凹部は前記第2凹部よりも深く形成されることを要件とする。
開示の技術によれば、開口面積が異なるパッドの深さを適切に制御可能なパッド形成方法を提供できる。
第1の実施の形態に係る配線基板を例示する断面図である。 第1の実施の形態に係る配線基板の製造工程を例示する図である。 ガルバニック効果について説明するための図である。 第1の実施の形態の変形例に係る配線基板の製造工程を例示する図(その1)である。 第1の実施の形態の変形例に係る配線基板の製造工程を例示する図(その2)である。 第2の実施の形態に係る配線基板を例示する断面図である。 第3の実施の形態に係る配線基板を例示する断面図である。 第4の実施の形態に係る配線基板を例示する断面図である。 実施例2で作製した配線基板を模式的に示す図である。 各銅配線の配線幅変化の観察結果を示す図である。 エッチング前後の銅配線の配線幅測定結果に基づいて算出したエッチング量を示す図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図である。なお、図1(b)は図1(a)のA部の拡大図である。
図1を参照するに、第1の実施の形態に係る配線基板10は、コア層11と、配線層12と、配線層13と、貫通配線14と、絶縁層15と、配線層16と、ソルダーレジスト層17と、電極端子18と、絶縁層19と、配線層20と、ソルダーレジスト層21と、第1金属層22xと、第2金属層22yとを有する。なお、配線基板10において、便宜上、各構成要素の電極端子18が形成される側の面を一方の面、一方の面と反対側の面を他方の面と称する場合がある。又、便宜上、ソルダーレジスト層17が形成される側を一方の側、ソルダーレジスト層21が形成される側を他方の側と称する場合がある。
配線基板10において、コア層11の一方の面には配線層12が形成され、他方の面には配線層13が形成されている。配線層12と配線層13とはコア層11を厚さ方向に貫通する貫通孔11x内に設けられた貫通配線14により電気的に接続されている。配線層12及び13は、各々所定の平面形状にパターニングされている。なお、貫通配線14は、必ずしも貫通孔11xを充填するように形成しなくてもよい。
コア層11としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層11の厚さは、例えば、数100μm程度とすることができる。配線層12、配線層13、及び貫通配線14の材料としては、例えば、銅(Cu)等を含む金属を用いることができる。配線層12及び13の厚さは、各々例えば、10〜20μm程度とすることができる。貫通配線14の直径は、例えば、数10μm程度とすることができる。
絶縁層15は、コア層11の一方の面に配線層12を覆うように形成されている。絶縁層15の材料としては、例えば、エポキシ系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層15は、シリカ(SiO)等のフィラーを含有しても構わない。絶縁層15の厚さは、例えば15〜35μm程度とすることができる。
配線層16は、絶縁層15上に形成されている。配線層16は、絶縁層15を貫通し配線層12の一方の面を露出するビアホール15x内に充填されたビア配線、及び絶縁層15上に形成された配線パターンを含んで構成されている。ビアホール15xは、ソルダーレジスト層17側に開口されていると共に、配線層12の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層16の材料や厚さは、例えば、配線層12と同様とすることができる。
配線層16には、第1凹部16x及び第2凹部16yが形成されている。第1凹部16x及び第2凹部16yは、各々例えば平面形状が円形状の凹部であるが、各々の直径及び深さが異なっている。具体的には、第1凹部16xの直径Di1は第2凹部16yの直径Di2よりも小さく、第1凹部16xの深さDe1(配線層16の表面から第1凹部16xの底面までの深さ)は第2凹部16yの深さDe2(配線層16の表面から第2凹部16yの底面までの深さ)よりも深い。
第1凹部16xの直径Di1は、例えば、50μm程度とすることができ、第2凹部16yの直径Di2は、例えば、60μm程度とすることができる。第1凹部16xの深さDe1は、例えば、5μm程度とすることができ、第2凹部16yの深さDe2は、例えば、1μm程度とすることができる。
なお、配線層16は本発明に係る配線層の代表的な一例である。又、配線層16を構成する銅等の金属は、本発明に係る第1金属の代表的な一例である。又、配線層16の第1凹部16xが形成される部分を第1パッド形成部、第2凹部16yが形成される部分を第2パッド形成部と称する場合がある。
ソルダーレジスト層17は、絶縁層15上に、配線層16を覆うように形成されている。ソルダーレジスト層17は、例えば、感光性樹脂等から形成することができる。ソルダーレジスト層17の厚さは、例えば15〜35μm程度とすることができる。なお、ソルダーレジスト層17は、本発明に係る一方の側の最外層となるソルダーレジスト層の代表的な一例である。
ソルダーレジスト層17は、第1開口部17x及び第1開口部17xよりも開口面積の大きい第2開口部17yを有し、第1開口部17x及び第2開口部17y内には各々第1凹部16x及び第2凹部16yが露出している。第1開口部17x及び第2開口部17yの各々の直径は、第1凹部16x及び第2凹部16y各々の直径と略同一である。
なお、第1開口部17x及び第2開口部17yから各々露出する第1凹部16x及び第2凹部16yは、半導体チップ等(図示せず)と電気的に接続されるパッドとして機能する。そこで、第1凹部16x及び第2凹部16yを各々第1パッド16x及び第2パッド16yと称する場合がある。
必要に応じ、第1開口部17x及び第2開口部17y内に各々露出する第1凹部16x及び第2凹部16yの内底面や内側面に金属層を形成したり、酸化防止処理を施したりしてもよい。第1凹部16x及び第2凹部16yの内底面や内側面に形成する金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。第1凹部16x及び第2凹部16yの内底面や内側面に形成する金属層の厚さは、例えば、0.03〜10μm程度とすることができる。
なお、配線層16を構成する配線パターンを絶縁層15上に引き出して形成し、絶縁層15上に引き出された配線パターンに第1凹部16x及び第2凹部16yを配置し、各々を第1開口部17x及び第2開口部17y内に露出させてもよい。つまり、配線層16のビアホール15x上以外の部分に、第1凹部16x及び第2凹部16yを配置してもよい。
第1凹部16x及び第2凹部16yには、各々第1凹部16x及び第2凹部16yを充填すると共にソルダーレジスト層17の一方の面から突出する電極端子18が形成されている。電極端子18は、半導体チップ等(図示せず)と電気的に接続される端子として機能する。
電極端子18の材料としては、例えば、Pbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。第1凹部16xに形成された電極端子18のソルダーレジスト層17の一方の面からの高さ(最大高さ)hと、第2凹部16yに形成された電極端子18のソルダーレジスト層17の一方の面からの高さ(最大高さ)hとは略等しい。高さ(最大高さ)h及びhは、例えば、30μm程度とすることができる。
なお、ソルダーレジスト層17に開口面積の異なる第1開口部17x及び第2開口部17yを形成する理由は、前述のように、エレクトロマイグレーションを軽減するためである。つまり、デザインの微細化に伴い、全てのパッドの開口面積を大きくすることは困難であるため、特に大電流が流れる回路に接続されるパッドのみ開口面積を大きくしてエレクトロマイグレーションを軽減している。図1の場合、開口面積の小さな第1開口部17x内に露出する第1パッド16xは比較的小電流が流れる回路に接続されるパッドに該当し、開口面積の大きな第2開口部17y内に露出する第2パッド16yは大電流が流れる回路に接続されるパッドに該当する。
又、深さが異なる第1凹部16x及び第2凹部16yを形成する理由は、開口面積の異なる第1凹部16x及び第2凹部16yに一括で同一径のはんだボールを搭載しリフローして電極端子18を形成しても、電極端子18の高さを一定にできるからである。換言すれば、第1凹部16x及び第2凹部16yの各々の深さは、一括で同一径のはんだボールを搭載しリフローして電極端子18を形成しても、リフロー後の電極端子18の高さが一定となるように設定されている。
なお、本実施の形態では電極端子18を形成しているが、電極端子18は必ずしもこの時点では形成する必要はない。要は、電極端子18を形成できるように配線層16の一部がソルダーレジスト層17から露出していれば十分である。そして、必要なときに(配線基板10を半導体チップ等と接合する時点までに)電極端子18を形成すればよい。
絶縁層19は、コア層11の他方の面に配線層13を覆うように形成されている。絶縁層19の材料や厚さは、例えば、絶縁層15と同様とすることができる。
配線層20は、絶縁層19上に形成されている。配線層20は、絶縁層19を貫通し配線層13の他方の面を露出するビアホール19x内に充填されたビア配線、及び絶縁層19上に形成された配線パターンを含んで構成されている。ビアホール19xは、ソルダーレジスト層21側に開口されていると共に、配線層13の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層20の材料や厚さは、例えば、配線層12と同様とすることができる。なお、配線層20は本発明に係る他の配線層の代表的な一例である。
ソルダーレジスト層21は、絶縁層19上に、配線層20を覆うように形成されている。ソルダーレジスト層21の材料や厚さは、例えば、ソルダーレジスト層17と同様とすることができる。ソルダーレジスト層21は第3開口部21x及び第4開口部21yを有し、第3開口部21x及び第4開口部21y内に配線層20の一部が露出している。
第3開口部21x内に露出する配線層20の平面形状は例えば円形であり、その直径は例えば300μm程度とすることができる。又、第4開口部21y内に露出する配線層20の平面形状は例えば円形であり、その直径は例えば300μm程度とすることができる。本実施の形態では、第3開口部21x及び第4開口部21yの各々の直径は略同一とされている。
なお、ソルダーレジスト層21は本発明に係る他方の側の最外層となる他のソルダーレジスト層の代表的な一例である。又、第3開口部21x内に露出する配線層20を第1金属層形成部と称する場合がある。又、第4開口部21y内に露出する配線層20を第2金属層形成部と称する場合がある。
第3開口部21x内に露出する配線層20上には第1金属層22xが形成されている。第1金属層22xは、第3開口部21x内に露出する配線層20の露出面と接する第1面及び第1面の反対面である第2面を有する。第1金属層22xの第2面は、ソルダーレジスト層21から露出している。第1金属層22xは、配線層20、配線層13、貫通配線14、及び配線層12を介して、配線層16に形成された第1パッド16xと電気的に接続されている。
第4開口部21y内に露出する配線層20上には第2金属層22yが形成されている。第2金属層22yは、第4開口部21y内に露出する配線層20の露出面と接する第1面及び第1面の反対面である第2面を有する。第2金属層22yの第2面は、ソルダーレジスト層21から露出している。第2金属層22yは、配線層20、配線層13、貫通配線14、及び配線層12を介して、配線層16に形成された第2パッド16yと電気的に接続されている。
第1金属層22x及び第2金属層22yの各々の最外層(ソルダーレジスト層21から露出している層)は、配線層16を構成する銅等の金属(第1金属)よりもイオン化傾向の小さな第2金属により形成されている。なお、第1金属層22x及び第2金属層22yの各々は1層のみで構成してもよく、その場合には第1金属層22x及び第2金属層22yが最外層となる。第1金属層22x及び第2金属層22yの各々が1層のみからなる場合には、各々Au層を用いることができる。
又、第1金属層22x及び第2金属層22yの各々は、複数層から形成してもよく、その場合には、複数層のうちソルダーレジスト層21から露出している層が最外層となる。具体的には、例えば、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を用いることができる。つまり、この場合の第1金属層22x及び第2金属層22yの各々の最外層は、Au層となる。そして、本発明に係る第2金属の代表的な一例は、金(Au)である。
第1金属層22x及び第2金属層22yの各々は、マザーボード等の実装基板等(図示せず)と電気的に接続されるパッドとして機能する。第1金属層22x及び第2金属層22yの各々の上に、はんだボールやリードピン等の外部接続端子を形成しても構わない。
なお、配線層20を構成する配線パターンを絶縁層19上に引き出して形成し、絶縁層19上に引き出された配線パターンを露出するように第3開口部21x及び第4開口部21yを配置してもよい。つまり、配線層20のビアホール19x上以外の部分を露出するように、第3開口部21x及び第4開口部21yを配置してもよい。
配線基板10において、第3開口部21x内に露出した第1金属層22xの第2面の面積は、第4開口部21y内に露出した第2金属層22yの第2面の面積と略同一とされている。又、第2開口部17y内に露出した配線層16の露出面の面積は、第1開口部17x内に露出した配線層16の露出面の面積よりも大きくされている。その結果、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比は、第4開口部21y内に露出した第2金属層22yの第2面と第2開口部17y内に露出した配線層16の露出面との面積比よりも大きい。
このように、本実施の形態において、配線層16には、直径及び深さが異なる第1凹部16x及び第2凹部16yが形成されている。そして、直径が小さく深さが深い第1凹部16xが形成された部分は、配線層12、貫通配線14、配線層13、及び配線層20を介して第1金属層22xと電気的に接続されている。
又、第1凹部16xよりも直径が大きく深さが浅い第2凹部16yが形成された部分は、配線層12、貫通配線14、配線層13、及び配線層20を介して第2金属層22yと電気的に接続されている。又、本実施の形態において、第1金属層22x及び第2金属層22yの最外層の材料(第2金属)として、第1凹部16x及び第2凹部16yを構成する配線層16の材料(第1金属)よりもイオン化傾向の小さな金属を選択している。この構造の技術的な意義については後述する。
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法(パッド形成方法を含む)について説明する。図2は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
まず、図2(a)に示す工程では、周知の方法でコア層11に貫通孔11xを形成し、貫通孔11x内に貫通配線14を形成する。そして、コア層11の一方の面に配線層12を、他方の面に配線層13を各々形成し、所定の平面形状にパターニングする。更に、コア層11の一方の面に配線層12を覆うようにフィルム状のエポキシ系樹脂等をラミネートし、絶縁層15を形成する。又、コア層11の他方の面に配線層13を覆うようにフィルム状のエポキシ系樹脂等をラミネートし、絶縁層19を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等を塗布後、硬化させてもよい。
次に、絶縁層15に、絶縁層15を貫通し配線層12の一方の面を露出させるビアホール15xを形成する。又、絶縁層19に、絶縁層19を貫通し配線層13の他方の面を露出させるビアホール19xを形成する。ビアホール15x及び19xは、例えば、COレーザ等を用いたレーザ加工法により形成できる。ビアホール15x及び19xを形成後、デスミア処理を行い、ビアホール15x及び19xの底部に各々露出する配線層12及び配線層13の表面に付着した樹脂残渣を除去することが好ましい。
次に、絶縁層15上に配線層16を形成する。配線層16は、ビアホール15x内に充填されたビア配線、及び絶縁層15上に形成された配線パターンを含んで構成される。配線層16は、ビアホール15xの底部に露出した配線層12と電気的に接続される。同様に、絶縁層19上に配線層20を形成する。
配線層20は、ビアホール19x内に充填されたビア配線、及び絶縁層19上に形成された配線パターンを含んで構成される。配線層20は、ビアホール19xの底部に露出した配線層13と電気的に接続される。配線層16及び20の材料としては、例えば銅(Cu)等を用いることができる。配線層16及び20は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
続いて、絶縁層15上に配線層16を被覆するソルダーレジスト層17を形成する。ソルダーレジスト層17は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層16を被覆するように絶縁層15上にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層16を被覆するように絶縁層15上にラミネートすることにより形成してもよい。同様にして、絶縁層19上に配線層20を被覆するソルダーレジスト層21を形成する。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層17に第1開口部17x及び第2開口部17yを形成する(フォトリソグラフィ法)。又、ソルダーレジスト層21に第3開口部21x及び第4開口部21yを形成する(フォトリソグラフィ法)。第1開口部17x、第2開口部17y、第3開口部21x、及び第4開口部21yの平面形状は、例えば、円形状とすることができる。第1開口部17xの直径は、例えば、50μm程度とすることができる。第2開口部17yの直径は、例えば、60μm程度とすることができる。第3開口部21x及び第4開口部21y各々の直径は、例えば、300μm程度とすることができる。
その後、第3開口部21x内に露出する配線層20上及び第4開口部21y内に露出する配線層20上に、周知の技術を用いて、各々第1金属層22x及び第2金属層22yを形成する。例えば、無電解めっき法等により、第1金属層22x及び第2金属層22yを形成する。なお、第1金属層22x及び第2金属層22yの各々において、第3開口部21x内及び第4開口部21y内の配線層20と接する面を第1面、第3開口部21x及び第4開口部21yから露出する面を第2面と称する。第1金属層22x及び第2金属層22yとしては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を用いることができる。
前述のように、本実施の形態では、第1金属層22x及び第2金属層22yの最外層の材料(第2金属)として、配線層16の材料(第1金属)よりもイオン化傾向の小さな金属を選択している。具体的には、第1金属層22x及び第2金属層22yの最外層の材料(第2金属)として金(Au)を選択し、配線層16の材料(第1金属)として銅(Cu)を選択している。
次に、図2(b)に示す工程では、図2(a)に示す構造体全体を、配線層16を構成する材料(第1金属)をエッチング可能なエッチング液(酸化剤を用いたエッチング液)に浸漬する。つまり、第1開口部17x内に露出する配線層16(第1パッド形成部)の露出面、第2開口部17y内に露出する配線層16(第2パッド形成部)の露出面、第3開口部21xから露出する第1金属層22xの第2面、及び第4開口部21yから露出する第2金属層22yの第2面が各々エッチング液に接する状態とする。酸化剤を用いたエッチング液としては、例えば、硫酸過酸化水素系のエッチング液や過硫酸塩系のエッチング液等を用いることができる。
これにより、第1開口部17x内に露出する配線層16(第1パッド形成部)の露出面、第2開口部17y内に露出する配線層16(第2パッド形成部)の露出面はエッチングにより除去される。その結果、第1開口部17x内及び第2開口部17y内には、各々例えば平面形状が円形状の凹部である第1凹部16x(第1パッド)及び第2凹部16y(第2パッド)が形成される。
この際、第1開口部17x及び第2開口部17yの直径の関係に従い、第1凹部16xの直径は第2凹部16yの直径よりも小さくなる。又、第1凹部16xの深さは第2凹部16yの深さよりも深くなる。第1凹部16xの直径は、例えば、50μm程度とすることができ、第2凹部16yの直径は、例えば、60μm程度とすることができる。第1凹部16xの深さは、例えば、5μm程度とすることができ、第2凹部16yの深さは、例えば、1μm程度とすることができる。
ここで、図3を参照しながら、第1凹部16xの深さが第2凹部16yの深さよりも深くなる理由について説明する。図3は、ガルバニック効果について説明するための図であり、金(Au)と銅(Cu)が接続された回路を、銅(Cu)のエッチンッグ液により処理する様子を模式的に示している。
図3(a)に示すような異種金属同士(この場合は金(Au)と銅(Cu))が接続された回路において、イオン化傾向の大きい方の金属(この場合は銅(Cu))のエッチンッグ液により酸化還元反応を進行させる場合を考える。この場合、異種金属同士が接続された回路においてイオン化傾向の大きな金属側(標準電極電位が正側)が、異種金属と接続されていない場合に比べて過剰にエッチングされるガルバニック効果が現れる。つまり、この場合には、金(Au)と接続された銅(Cu)が、金(Au)と接続されていない場合に比べて過剰にエッチングされる。
具体的には、銅(Cu)が局部アノードとなり、金(Au)が局部カソードとなる。そして、局部アノードにおいてCu→Cu2++2eの反応が起こり、局部カソードにおいて2H+2e→Hの反応が起こり、局部アノードである銅(Cu)がエッチングされる。
なお、局部カソードにおける2H+2e→Hの反応に用いられる電子(e)は局部アノードである銅(Cu)から供給される。そのため、金(Au)と銅(Cu)との面積比が大きい方が、銅(Cu)のエッチング量が多くなる。例えば、図3(b)の場合には図3(a)の場合よりも金(Au)と銅(Cu)との面積比が大きいので、銅(Cu)のエッチング量が多くなる。つまり、図3(b)の場合には図3(a)の場合よりもエッチング速度が速くなる。このような面積比によって酸化還元反応速度(エッチング速度)が決まる原理はエバンスの補足面積の原理と称され、式(数1)の関係が成立する。
ここで、Pは卑な金属(この場合は銅)の腐食速度、Pは卑な金属が単独に存在する場合の腐食速度、Sbaseは卑な金属の面積、Snobleは貴な金属(この場合は金)の面積である。
なお、ガルバニック効果を生じやすくするためには、エッチングしたい金属を、エッチングしたい金属の標準電極電位よりも標準電極電位が100mV以上高い金属と電気的に接続することが好ましい。例えば、銅(Cu)の標準電極電位は+0.3419Vであるから、標準電極電位が+1.692Vである金(Au)、標準電極電位が+0.951Vであるパラジウム(Pd)、標準電極電位が+0.7996Vである銀(Ag)等と電気的に接続することが好ましい。ここでいう標準電極電位は、標準水素電極(NHE)を基準とした場合の酸化還元反応の電極電位である。又、ガルバニック効果は、異種金属間の電気抵抗が小さいほど生じやすい。
本実施の形態では、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比は、第4開口部21y内に露出した第2金属層22yの第2面と第2開口部17y内に露出した配線層16の露出面との面積比よりも大きい。そのため、第1開口部17x内に露出した配線層16は第2開口部17y内に露出した配線層16よりも多くエッチングされ(高速度でエッチングされ)、第1凹部16xの深さが第2凹部16yの深さよりも深くなる。
例えば、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比が2、第4開口部21y内に露出した第2金属層22yの第2面と第2開口部17y内に露出した配線層16の露出面との面積比が1であるとする。この場合には、式(数1)より、第1開口部17x内に露出した配線層16は第2開口部17y内に露出した配線層16よりも1.5倍の速度でエッチングされることになる。その結果、第1凹部16xの深さは第2凹部16yの深さよりも深くなる。
このように、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比と、第4開口部21y内に露出した第2金属層22yの第2面と第2開口部17y内に露出した配線層16の露出面との面積比に応じて、第1凹部16x及び第2凹部16yの深さを変えることができる。
配線基板10の製造工程に戻り、図2(b)に示す工程の後、必要に応じ、第1開口部17x及び第2開口部17y内に各々露出する第1凹部16x及び第2凹部16yの内底面や内側面に金属層を形成したり、酸化防止処理を施す。金属層としては、例えば、第1金属層22xや第2金属層22yと同じ構成を用いることができる。具体的には、例えば、無電解めっき法等により、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を形成することができる。酸化防止処理としては、例えば、OSP(Organic Solderability Preservative)処理等を施すことができる。
その後、開口面積及び深さの異なる第1凹部16x及び第2凹部16yに一括で同一径のはんだボールを搭載しリフローして電極端子18を形成する。電極端子18の材料としては、例えば、Pbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。第1凹部16x及び第2凹部16yの開口面積と深さとの関係を、リフロー後の電極端子18の高さが一定となるように予め設定しておくことにより、リフロー後の電極端子18の高さは一定となる。なお、ここでいう一定とは、厳密に一定である場合のみならず、電極端子18を半導体チップ等と電気的に接続する際に支障を生じない程度に高さがばらついている場合も含む。以上の工程により、図1に示す配線基板10が完成する。
このように、第1の実施の形態では、配線基板10において、第1金属層22x及び第2金属層22yの最外層の材料(第2金属)として配線層16の材料(第1金属)よりもイオン化傾向の小さな金属を選択する。そして、ソルダーレジスト層17に配線層16を露出する第1開口部17x及び第1開口部17xよりも開口面積の大きな第2開口部17yを設ける。そして、第1開口部17x内に露出した配線層16(第1パッド形成部)を第1金属層22xと電気的に接続し、第2開口部17y内に露出した配線層16(第2パッド形成部)を第2金属層22yと電気的に接続する。そして、ソルダーレジスト層17の第1開口部17x及び第2開口部17yから各々露出する配線層16の露出面、ソルダーレジスト層21の第3開口部21xから露出する第1金属層22xの第2面、及びソルダーレジスト層21の第4開口部21yから露出する第2金属層22yの第2面を第1金属をエッチング可能なエッチンッグ液に浸漬する。
これにより、第1開口部17x内に露出した配線層16(第1パッド形成部)及び第2開口部17y内に露出した配線層16(第2パッド形成部)には、各々第1開口部17x及び第2開口部17yの直径に従った第1凹部16x及び第2凹部16yが形成される。
本実施の形態では、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比は、第4開口部21y内に露出した第2金属層22yの第2面と第2開口部17y内に露出した配線層16の露出面との面積比よりも大きい。そのため、ガルバニック効果により、第1開口部17x内に露出した配線層16は第2開口部17y内に露出した配線層16よりも多くエッチングされ(高速度でエッチングされ)、第1凹部16xの深さが第2凹部16yの深さよりも深くなる。
前述のように、ガルバニック効果は、異種金属間の電気抵抗や異種金属の面積比等により決定されるため、異種金属間の電気抵抗や異種金属の面積比等を制御することにより、第1凹部16x及び第2凹部16yを各々所望の深さにできる。つまり、第1凹部16x及び第2凹部16yの開口面積及び深さを、第1凹部16x及び第2凹部16yに一括で同一径のはんだボールを搭載しリフローして電極端子18を形成した際に、リフロー後の電極端子18の高さが一定となるように予め設定できる。
本実施の形態に係るパッド形成方法では、背景技術において説明したような、レジストパターニングにより開口面積の小さなパッドのみを開口してエッチング液にてエッチングする必要がない。つまり、レジストパターニングを用いないため、レジストパターニングのアライメント精度の問題が生じず、開口面積が微細になっても所望の深さの凹部を容易に形成可能である。
〈第1の実施の形態の変形例〉
第1の実施の形態の変形例では、第1の実施の形態に係る配線基板10の製造方法の他の例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図4及び図5は、第1の実施の形態の変形例に係る配線基板の製造工程を例示する図である。まず、図4(a)に示す工程では、図2(a)に示す工程と同様にして、コア層11の一方の面に配線層12、絶縁層15、配線層16、及びソルダーレジスト層17を順次積層する。又、コア層11の他方の面に配線層13、絶縁層19、配線層20、及びソルダーレジスト層21を順次積層する。
そして、第3開口部21x内に露出する配線層20上に、周知の技術を用いて、第1金属層22xを形成する。例えば、無電解めっき法等により、第1金属層22xを形成する。第1金属層22xは、後述する第1凹部16x及び第2凹部16yの形成において、凹部を深く形成したい(多くエッチングしたい)配線層16と電気的に接続されている配線層20上のみに形成する。
例えば、第1の実施の形態の変形例では、ソルダーレジスト層17の第1開口部17x及び第2開口部17yにおいて、開口の直径が小さい第1開口部17xから露出する配線層16(第1パッド形成部)と電気的に接続されているソルダーレジスト層21の第3開口部21xから露出する配線層20(第1金属層形成部)上に第1金属層22xを形成する。
つまり、図4(a)に示す工程では、図2(a)に示す工程とは異なり、第4開口部21y内に露出する配線層20(第2金属層形成部)上には第2金属層22yを形成しない。第2金属層22yを形成しないためには、例えば、無電解めっき法等により第1金属層22xを形成する際に、第4開口部21y内に露出する配線層20をマスキングしておき、第1金属層22xを形成後にマスキングを除去すればよい。
次に、図4(b)に示す工程では、図4(a)に示す構造体全体を、配線層16を構成する材料(第1金属)をエッチング可能なエッチング液(酸化剤を用いたエッチング液)に浸漬する。つまり、第1開口部17x内に露出する配線層16(第1パッド形成部)の露出面、第2開口部17y内に露出する配線層16(第2パッド形成部)の露出面、第3開口部21xから露出する第1金属層22xの第2面、及び第4開口部21yから露出する配線層20の露出面が各々エッチング液に接する状態とする。酸化剤を用いたエッチング液としては、例えば、硫酸過酸化水素系のエッチング液や過硫酸塩系のエッチング液等を用いることができる。
これにより、第1開口部17x内に露出する配線層16(第1パッド形成部)の露出面、第2開口部17y内に露出する配線層16(第2パッド形成部)の露出面はエッチングにより除去される。その結果、第1開口部17x内及び第2開口部17y内には、各々例えば平面形状が円形状の凹部である第1凹部16x(第1パッド)及び第2凹部16y(第2パッド)が形成される。
この際、第1開口部17x及び第2開口部17yの直径の関係に従い、第1凹部16xの直径は第2凹部16yの直径よりも小さくなる。又、異種金属と接続されている第1開口部17x内に露出する配線層16(第1パッド形成部)は、ガルバニック効果により、異種金属と接続されていない第2開口部17yから露出する配線層16(第2パッド形成部)よりも多くエッチングされる。その結果、第1凹部16xの深さが第2凹部16yの深さよりも深くなる。なお、異種金属と接続されていない第2開口部17yから露出する配線層16(第2パッド形成部)にはガルバニック効果が全く生じないため、第1の実施の形態の変形例の第2凹部16yは、第1の実施の形態の第2凹部16yよりも浅くなる。
次に、図5に示す工程では、図4(a)に示す工程において第1金属層22xを形成しなかった第4開口部21y内に露出する配線層20上に、例えば、第1金属層22xの形成と同様の方法により、第2金属層22yを形成する。
なお、図5に示す工程の後、必要に応じ、第1開口部17x及び第2開口部17y内に各々露出する第1凹部16x及び第2凹部16yの内底面や内側面に金属層を形成したり、酸化防止処理を施したりしてもよい。金属層や酸化防止処理の例は、第1の実施の形態に示した通りである。その後、第1の実施の形態と同様に、開口面積及び深さの異なる第1凹部16x及び第2凹部16yに一括で同一径のはんだボールを搭載しリフローして電極端子18を形成することにより、図1に示す配線基板10が完成する。
このように、第1の実施の形態の変形例では、図4(a)に示す金属層形成工程において、第1金属層22xのみを形成し、図4(b)に示す工程で第1凹部16x及び第2凹部16yを形成後、図5に示す工程で第2金属層22yを形成した。図4(b)に示す工程において、第2パッド形成部は異種金属とは接続されていないため、ガルバニック効果が生じない。これにより、図2(b)に示す工程と比べて、第2凹部16yは浅く形成される。つまり、第1凹部16xと第2凹部16yとの深さの差を大きくすることができる。
但し、図2(b)に示す金属層形成工程において、第1金属層22x及び第2金属層22yを同時に形成する第1の実施の形態の方が、製造工程を簡略化できる点では有利である。
〈第2の実施の形態〉
第2の実施の形態では、第3開口部21x内に露出した第1金属層22xの第2面の面積を、第1の実施の形態よりも大きくする例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図6は、第2の実施の形態に係る配線基板を例示する断面図である。図6を参照するに、第2の実施の形態に係る配線基板10Aでは、第3開口部21xの開口面積が、第1の実施の形態に係る配線基板10(図1参照)の場合よりも大きくされている。言い換えると、第3開口部21xの直径Di3は、第4開口部21yの直径Di4よりも大きくされている。
なお、第4開口部21yの開口面積は、第1の実施の形態に係る配線基板10(図1参照)の場合と同様である。つまり、第2の実施の形態に係る配線基板10Aにおいて、第4開口部21y内に露出した第2金属層22yの第2面の面積は、第1の実施の形態に係る配線基板10(図1参照)の場合と同様である。
以上の説明からわかるように、配線基板10Aでは、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比が、第1の実施の形態に係る配線基板10(図1参照)の場合よりも大きい。これにより、式(数1)からも明らかなように、配線基板10Aの第1凹部16xの深さDe3は配線基板10(図1参照)の第1凹部16xの深さDe1よりも深くなる。
配線基板10Aは、配線基板10と同様の製造工程により作製できる。但し、図2(a)に示す工程において、第3開口部21xの開口面積を第1の実施の形態の場合よりも大きくする。
このように、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比をより大きくすることにより、第1凹部16xを更に深くできる。
〈第3の実施の形態〉
第3の実施の形態では、第1開口部17x内に露出した配線層16と同一側に第3金属層22zを設ける例を示す。なお、第3の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図7は、第3の実施の形態に係る配線基板を例示する断面図である。図7を参照するに、第3の実施の形態に係る配線基板10Bは、以下の点が第2の実施の形態に係る配線基板10A(図6参照)と相違する。すなわち、配線基板10Bの一方の側において、ソルダ−レジスト層17に配線層16を露出する第5開口部17zが形成されている。又、第1開口部17x内に露出した配線層16(第1パッド形成部)と第5開口部17z内に露出した配線層16は電気的に接続されており、第5開口部17z内に露出した配線層16上には第3金属層22zが形成されている。
なお、第3の実施の形態に係る配線基板10Bにおいて、第1開口部17y内に露出した配線層16が第4開口部21y内に露出する第2金属層22yと電気的に接続されている点は、第2の実施の形態に係る配線基板10A(図6参照)と同様である。なお、第5開口部17z内に露出する配線層16を第3金属層形成部と称する場合がある。
配線基板10Bにおいて、第5開口部17zの開口面積は、配線基板10A(図6参照)の第3開口部21xの開口面積(直径Di3)と同等に設定されている。そのため、第5開口部17z内に露出する第3金属層22zの第2面の面積(直径Di5)は、配線基板10A(図6参照)の第3開口部21x内に露出する第1金属層22xの第2面の面積(直径Di3)と同等となる。つまり、配線基板10Bにおける第5開口部17z内に露出する第3金属層22zの第2面の面積と第1開口部17x内に露出した配線層16の露出面との面積比は、配線基板10A(図6参照)の場合と同等となる。そのため、第1凹部16xの深さは、配線基板10A(図6参照)の場合と同等となる。
配線基板10Bは、配線基板10と同様の製造工程により作製できる。但し、図2(a)に示す工程において、第1開口部17x及び第2開口部17yと同時に第5開口部17zを形成する。又、図2(a)に示す工程において、第4開口部21y内に露出する配線層20上に第2金属層22yを形成すると同時に、第5開口部17z内に露出する配線層16(第3金属層形成部)上に第3金属層22zを形成する。
このように、第1開口部17x内に露出した配線層16と同一側に第3金属層22zを設けても、第1開口部17x内に露出した配線層16と反対側に第1金属層22xを設けた場合と同様の効果を奏する。
〈第4の実施の形態〉
第4の実施の形態では、第2開口部17y内に露出した配線層16を、配線層12を介して、第6開口部17t内に露出した配線層16と電気的に接続する例を示す。なお、第4の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
図8は、第4の実施の形態に係る配線基板を例示する断面図である。図8を参照するに、第4の実施の形態に係る配線基板10Cは、以下の点が第1の実施の形態に係る配線基板10(図1参照)と相違する。すなわち、ソルダ−レジスト層17に配線層16を露出する第6開口部17tが形成されている。又、第2開口部17y内に露出した配線層16(第2パッド形成部)と第6開口部17t内に露出した配線層16は配線層12を介して電気的に接続されており、第6開口部17内には第3凹部16zが露出している。
配線基板10Cにおいて、第3凹部16zの深さは、第2凹部16yの深さと略同一である。又、第2開口部17yの開口面積と第6開口部17tの開口面積は、略同一である。又、第1凹部16xに形成された電極端子18のソルダーレジスト層17の一方の面からの高さ(最大高さ)h、第2凹部16yに形成された電極端子18のソルダーレジスト層17の一方の面からの高さ(最大高さ)h、及び第3凹部16zに形成された電極端子18のソルダーレジスト層17の一方の面からの高さ(最大高さ)hは略等しい。高さ(最大高さ)h、h、及びhは、例えば、30μm程度とすることができる。
なお、第4の実施の形態に係る配線基板10Cにおいて、第1開口部17x内に露出した配線層16が第3開口部21x内に露出する第1金属層22xと電気的に接続されている点は、第1の実施の形態に係る配線基板10(図1参照)と同様である。
配線基板10Cにおいて、第1開口部17x内に露出する第1金属層22xの第2面と、第3開口部21x内に露出する配線層16の露出面との面積比は、第1の実施の形態に係る配線基板10(図1参照)の場合と同様である。そのため、第1凹部16xの深さは、配線基板10(図1参照)の場合と同等となる。
配線基板10Cは、配線基板10と同様の製造工程により作製できる。但し、図2(a)に示す工程において、第1開口部17x及び第2開口部17yを形成する際に第6開口部17tを形成し、第2開口部17y内に露出した配線層16を、配線層12を介して、第6開口部17t内に露出した配線層16と電気的に接続する。
又、第2開口部17y内に露出した配線層16及び第6開口部17t内に露出した配線層16は異種金属とは接続されていない。そのため、図2(b)に示す工程では、異種金属と接続されている第1開口部17x内に露出する配線層16は、ガルバニック効果により、異種金属と接続されていない第2開口部17y内及び第6開口部17t内に露出した配線層16よりも多くエッチングされる。その結果、第1凹部16xの深さが第2凹部16y及び第3凹部16zの深さよりも深くなる。
このように、第2開口部17y内に露出した配線層16を第2開口部17yと同一側に形成された第6開口部17t内に露出した配線層16と電気的に接続した場合にも第1の実施の形態と同様の効果を奏する。
以下に、本発明の実施例を示す。
[実施例1]
実施例1では、図1に示す配線基板10において、図4(b)に示す工程で、第1開口部17x内に露出した配線層16と、第2開口部17y内に露出した配線層16との実際のエッチング量(エッチングレート)の差を測定した。
具体的には、第3開口部21x内に露出した第1金属層22xの第2面と第1開口部17x内に露出した配線層16の露出面との面積比を80とした図4(b)に示す構造体のサンプルを12個作製し、各々を硫酸過酸化水素系のエッチング液に入れた。そして、各サンプルについて、第1凹部16x及び第2凹部16yの深さ(エッチング量)を断面観察を用いて測定した。
測定結果は、第2凹部16yの平均の深さ(エッチング量)が0.9μmであったのに対し、第1凹部16xの平均の深さ(エッチング量)は6.3μmであった。つまり、第1凹部16xは、第2凹部16yの約6倍エッチングされた(約6倍のエッチングレートであった)。
このように、ガルニック効果により、第1金属層22xと電気的に接続された第1開口部17x内に露出した配線層16が、異種金属と電気的に接続されていない第2開口部17y内に露出した配線層16よりも多くエッチングされ、より深い凹部が形成されることが確認できた。
[実施例2]
実施例2では、金パッドと銅配線との面積比を変化させた配線基板を作製し、エッチング前後の銅配線の配線幅変化を測定した。又、比較例として、銅パッドと銅配線との面積比を変化させた配線基板を作製し、エッチング前後の銅配線の配線幅変化を測定した。
図9は、実施例2で作製した配線基板を模式的に示す図である。配線基板100には、パッド110a〜110gと、複数の銅配線120及び複数の開口部130が形成されている。各銅配線120の一端はパッド110a〜110gと接続され、他端は各開口部130内に露出している。なお、図9の左側の図は、右側の図の開口部130部分の拡大図である。開口部130内には、幅が約20μmで長さが約200μmの銅配線120が露出している。パッド110a〜110g及び開口部130以外の領域はソルダーレジスト層140に被覆されている。
パッド110a〜110gと、各開口部130内に露出する銅配線120との面積比は、図中の上側から各々250、125、25、12.5、2.5、1.2、0.25に設定されている。パッド110a〜110gが金である場合と銅である場合の各々について、各開口部130内に露出する各銅配線120のエッチング前後の配線幅変化を測定した。
図10は、各銅配線の配線幅変化の観察結果を示す図である。図10において、上欄の『未処理』はエッチング前の各開口部130内に露出する各銅配線120を示しており、中欄の『Au』は図9のパッド110a〜110gが金である場合のエッチング後の各開口部130内に露出する各銅配線120を示している。又、下欄の『Cu』は図9のパッド110a〜110gが銅である場合のエッチング後の各開口部130内に露出する各銅配線120を示している。なお、各開口部130内に露出する各銅配線120の観察は、金属顕微鏡を用いて行った。
図10に示すように、Auパッドと電気的に接続された銅配線120は、面積比が大きくなるほど、エッチング後の配線幅が狭くなっている(エッチング量が多くなっている)。特に、面積比が125及び250の場合には、銅配線120はほぼ消失している。一方、Cuパッドと電気的に接続された銅配線120は、面積比にかかわらず、Auパッドと電気的に接続された銅配線120と比較して、エッチング後の配線幅変化が小さい。
図11は、エッチング前後の銅配線の配線幅測定結果に基づいて算出したエッチング量を示す図である。図11に示すように、何れの面積比の場合にも、Auパッドと電気的に接続された銅配線120は、Cuパッドと電気的に接続された銅配線120よりもエッチング量が多い。
具体的には、0.25〜25の面積比では、Auパッドと電気的に接続された銅配線120のエッチング量は、Cuパッドと電気的に接続された銅配線のエッチング量の略2倍程度である。又、125以上の面積比では、Auパッドと電気的に接続された銅配線120のエッチング量と、Cuパッドと電気的に接続された銅配線120のエッチング量との差は更に大きくなる。なお、図11において125以上の面積比では9μm弱のエッチング量となっているが、図10に示すように125以上の面積比ではAuパッドと電気的に接続された銅配線120はほぼ消失しているため、実際のエッチング量は更に大きいと考えられる。
このように、卑な金属(この場合は銅配線)と貴な金属(この場合は金パッド)との面積比が大きくなるほど、卑な金属(この場合は銅配線)のエッチング量が多くなることが確認できた。又、卑な金属(この場合は銅配線)と貴な金属(この場合は金パッド)との面積比がある程度大きくなると(例えば、125以上)、卑な金属(この場合は銅配線)のエッチング量の増加が顕著になることが確認できた。
以上、好ましい実施の形態及びその変形例並びに実施例について詳説したが、上述した実施の形態及びその変形例並びに実施例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例並びに実施例に種々の変形及び置換を加えることができる。
例えば、各実施の形態及び各実施例において、第1凹部16x及び第2凹部16yを構成する配線層16の材料として銅(Cu)を用い、第1金属層22xの最外層の材料として金(Au)を用いる例を示した。しかし、第1凹部16x及び第2凹部16yを構成する配線層16の材料としては、第1金属層22xの最外層の材料よりもイオン化傾向の大きな金属を選択すればよいため、各実施の形態及び各実施例で示した金属の組み合わせには限定されない。例えば、第1凹部16x及び第2凹部16yを構成する配線層16の材料として銅(Cu)を用い、第1金属層22xの最外層の材料としてパラジウム(Pd)や銀(Ag)を用いてもよい。又、第1凹部16x及び第2凹部16yを構成する配線層16の材料としてニッケル(Ni)や鉄(Fe)を用い、第1金属層22xの最外層の材料として銅(Cu)を用いてもよい。
又、各実施の形態は、適宜組み合わせることができる。
なお、各実施の形態及びその変形例において、局部カソードとして作用する第2金属(例えば、Au)を含む金属層について、説明の便宜上、第1金属層22x、第2金属層22y、及び第3金属層22zと記載したが、第1金属層22x、第2金属層22y、及び第3金属層22zは同じ構成を持つものである。又、第1凹部16x及び第2凹部16yの内底面や内側面に形成する金属層は、第1金属層22x、第2金属層22y、及び第3金属層22zと同じ構成としてもよいし、異なる構成にしてもよい。
又、各実施の形態及びその変形例では、本発明をコア層を有する配線基板に適用する例を示したが、本発明はコアレス基板にも適用することができる。
10、10A、10B、10C、100 配線基板
11 コア層
11x 貫通孔
12、13、16、20 配線層
14 貫通配線
15、19 絶縁層
15x、19x ビアホール
16x 第1凹部
16y 第2凹部
16z 第3凹部
17、21、140 ソルダーレジスト層
17t 第6開口部
17x 第1開口部
17y 第2開口部
17z 第5開口部
18 電極端子
21x 第3開口部
21y 第4開口部
22x 第1金属層
22y 第2金属層
22z 第3金属層
110a〜110g パッド
120 銅配線
130 開口部
Di1、Di2、Di3、Di4、Di5 直径
De1、De2、De3 深さ
、h、h 高さ

Claims (2)

  1. 第1パッド形成部及び第2パッド形成部を含む配線層を形成する配線層形成工程と、
    前記配線層を被覆し、一方の側の最外層となるソルダーレジスト層を形成するソルダーレジスト層形成工程と、
    前記ソルダーレジスト層に第1開口部及び前記第1開口部よりも開口面積の大きい第2開口部を形成し、前記第1開口部内及び前記第2開口部内に各々前記第1パッド形成部及び前記第2パッド形成部を露出させる露出工程と、
    前記第1パッド形成部と電気的に接続された第1金属層形成部及び前記第2パッド形成部と電気的に接続された第2金属層形成部を含む他の配線層を形成する他の配線層形成工程と、
    前記他の配線層を被覆し、他方の側の最外層となる他のソルダーレジスト層を形成する他のソルダーレジスト層形成工程と、
    前記他のソルダーレジスト層に第3開口部及び第4開口部を形成し、前記第3開口部内及び前記第4開口部内に各々前記第1金属層形成部及び前記第2金属層形成部を露出させる第2の露出工程と、
    前記第3開口部内に露出する前記第1金属層形成部上に第1金属層を形成し、前記第4開口部内に露出する前記第2金属層形成部上に第2金属層を形成する金属層形成工程と、
    前記第1開口部内及び前記第2開口部内に各々露出した前記第1パッド形成部及び前記第2パッド形成部の露出面をエッチング液に浸漬してエッチングし、前記第1パッド形成部に第1パッドとなる第1凹部を形成すると共に前記第2開口部内に露出した前記第2パッド形成部に第2パッドとなる第2凹部を形成する凹部形成工程と、を有し、
    前記第1金属層及び前記第2金属層は、前記配線層を構成する金属よりもイオン化傾向の小さな金属により形成され、
    前記第1開口部内に露出した前記第1パッド形成部の露出面に対する前記第3開口部内に露出した前記第1金属層の露出面の面積比は、前記第2開口部内に露出した前記第2パッド形成部の露出面に対する前記第4開口部内に露出した前記第2金属層の露出面の面積比よりも大きく、
    前記凹部形成工程では、前記第1凹部は前記第2凹部よりも深く形成されるパッド形成方法。
  2. 第1パッド形成部、第2パッド形成部、及び前記第1パッド形成部と電気的に接続された第3金属層形成部を含む配線層を形成する配線層形成工程と、
    前記配線層を被覆し、一方の側の最外層となるソルダーレジスト層を形成するソルダーレジスト層形成工程と、
    前記ソルダーレジスト層に第1開口部及び前記第1開口部よりも開口面積の大きい第2開口部を形成し、前記第1開口部内及び前記第2開口部内に各々前記第1パッド形成部及び前記第2パッド形成部を露出させると共に、前記ソルダーレジスト層に第5開口部を形成し、前記第5開口部内に前記第3金属層形成部を露出させる露出工程と、
    前記第5開口部内に露出する前記第3金属層形成部上に第3金属層を形成する金属層形成工程と、
    前記第2パッド形成部と電気的に接続された第2金属層形成部を含む他の配線層を形成する他の配線層形成工程と、
    前記他の配線層を被覆し、他方の側の最外層となる他のソルダーレジスト層を形成する他のソルダーレジスト層形成工程と、
    前記他のソルダーレジスト層に第4開口部を形成し、前記第4開口部内に前記第2金属層形成部を露出させる第2の露出工程と、
    前記第4開口部内に露出する前記第2金属層形成部上に第2金属層を形成する第2の金属層形成工程と、
    前記第1開口部内及び前記第2開口部内に各々露出した前記第1パッド形成部及び前記第2パッド形成部の露出面をエッチング液に浸漬してエッチングし、前記第1パッド形成部に第1パッドとなる第1凹部を形成すると共に前記第2開口部内に露出した前記第2パッド形成部に第2パッドとなる第2凹部を形成する凹部形成工程と、を有し、
    前記第2金属層及び前記第3金属層は、前記配線層を構成する金属よりもイオン化傾向の小さな金属により形成され、
    前記第1開口部内に露出した前記第1パッド形成部の露出面に対する前記第5開口部内に露出した前記第3金属層の露出面の面積比は、前記第2開口部内に露出した前記第2パッド形成部の露出面に対する前記第4開口部内に露出した前記第2金属層の露出面の面積比よりも大きく、
    前記凹部形成工程では、前記第1凹部は前記第2凹部よりも深く形成されるパッド形成方法。
JP2012101887A 2012-04-26 2012-04-26 パッド形成方法 Active JP6075825B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012101887A JP6075825B2 (ja) 2012-04-26 2012-04-26 パッド形成方法
US13/863,588 US9084339B2 (en) 2012-04-26 2013-04-16 Wiring substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101887A JP6075825B2 (ja) 2012-04-26 2012-04-26 パッド形成方法

Publications (2)

Publication Number Publication Date
JP2013229523A JP2013229523A (ja) 2013-11-07
JP6075825B2 true JP6075825B2 (ja) 2017-02-08

Family

ID=49476347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101887A Active JP6075825B2 (ja) 2012-04-26 2012-04-26 パッド形成方法

Country Status (2)

Country Link
US (1) US9084339B2 (ja)
JP (1) JP6075825B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
JP6392140B2 (ja) * 2015-02-18 2018-09-19 新光電気工業株式会社 配線基板及び半導体パッケージ
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
US9966341B1 (en) * 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
JP6951219B2 (ja) * 2017-11-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
JP7068957B2 (ja) * 2018-07-31 2022-05-17 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2022161152A (ja) * 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406989B1 (en) * 1997-02-21 2002-06-18 Nec Corporation Method of fabricating semiconductor device with bump electrodes
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JP4462664B2 (ja) * 1998-11-27 2010-05-12 三洋電機株式会社 チップサイズパッケージ型の半導体装置
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP4842864B2 (ja) * 2007-03-15 2011-12-21 新光電気工業株式会社 電子装置及びその製造方法
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法

Also Published As

Publication number Publication date
US20130284499A1 (en) 2013-10-31
JP2013229523A (ja) 2013-11-07
US9084339B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
JP6075825B2 (ja) パッド形成方法
US7213329B2 (en) Method of forming a solder ball on a board and the board
US9236334B2 (en) Wiring substrate and method for manufacturing wiring substrates
KR101593280B1 (ko) 코어리스 기판을 형성하기 위한 방법
JP5101169B2 (ja) 配線基板とその製造方法
JP5795225B2 (ja) 配線基板の製造方法
US9699905B2 (en) Wiring board
JP4769056B2 (ja) 配線基板及びその製法方法
JP2009117839A (ja) 配線板とその製造方法
JP2015015285A (ja) 配線基板及び配線基板の製造方法
KR20090109430A (ko) 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
JP6282425B2 (ja) 配線基板の製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2017069524A (ja) 配線基板及びその製造方法
JP6702108B2 (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
JP6220799B2 (ja) 配線基板及びその製造方法
JP2015050307A (ja) 配線基板およびその製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2006054467A (ja) 基板のソルダーボールの形成方法及び基板
KR20140029241A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
JP3955086B2 (ja) バンプ付き基板の製造方法
JP6087061B2 (ja) バンプ及びバンプ形成方法
JP2023167333A (ja) 配線基板の製造方法
JP2007012715A (ja) 半導体装置及び基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161012

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170106

R150 Certificate of patent or registration of utility model

Ref document number: 6075825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150