JP6075825B2 - パッド形成方法 - Google Patents
パッド形成方法 Download PDFInfo
- Publication number
- JP6075825B2 JP6075825B2 JP2012101887A JP2012101887A JP6075825B2 JP 6075825 B2 JP6075825 B2 JP 6075825B2 JP 2012101887 A JP2012101887 A JP 2012101887A JP 2012101887 A JP2012101887 A JP 2012101887A JP 6075825 B2 JP6075825 B2 JP 6075825B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- exposed
- wiring
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図である。なお、図1(b)は図1(a)のA部の拡大図である。
又、第1凹部16xよりも直径が大きく深さが浅い第2凹部16yが形成された部分は、配線層12、貫通配線14、配線層13、及び配線層20を介して第2金属層22yと電気的に接続されている。又、本実施の形態において、第1金属層22x及び第2金属層22yの最外層の材料(第2金属)として、第1凹部16x及び第2凹部16yを構成する配線層16の材料(第1金属)よりもイオン化傾向の小さな金属を選択している。この構造の技術的な意義については後述する。
次に、第1の実施の形態に係る配線基板の製造方法(パッド形成方法を含む)について説明する。図2は、第1の実施の形態に係る配線基板の製造工程を例示する図である。
第1の実施の形態の変形例では、第1の実施の形態に係る配線基板10の製造方法の他の例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第2の実施の形態では、第3開口部21x内に露出した第1金属層22xの第2面の面積を、第1の実施の形態よりも大きくする例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第3の実施の形態では、第1開口部17x内に露出した配線層16と同一側に第3金属層22zを設ける例を示す。なお、第3の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
第4の実施の形態では、第2開口部17y内に露出した配線層16を、配線層12を介して、第6開口部17t内に露出した配線層16と電気的に接続する例を示す。なお、第4の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
実施例1では、図1に示す配線基板10において、図4(b)に示す工程で、第1開口部17x内に露出した配線層16と、第2開口部17y内に露出した配線層16との実際のエッチング量(エッチングレート)の差を測定した。
実施例2では、金パッドと銅配線との面積比を変化させた配線基板を作製し、エッチング前後の銅配線の配線幅変化を測定した。又、比較例として、銅パッドと銅配線との面積比を変化させた配線基板を作製し、エッチング前後の銅配線の配線幅変化を測定した。
11 コア層
11x 貫通孔
12、13、16、20 配線層
14 貫通配線
15、19 絶縁層
15x、19x ビアホール
16x 第1凹部
16y 第2凹部
16z 第3凹部
17、21、140 ソルダーレジスト層
17t 第6開口部
17x 第1開口部
17y 第2開口部
17z 第5開口部
18 電極端子
21x 第3開口部
21y 第4開口部
22x 第1金属層
22y 第2金属層
22z 第3金属層
110a〜110g パッド
120 銅配線
130 開口部
Di1、Di2、Di3、Di4、Di5 直径
De1、De2、De3 深さ
h1、h2、h3 高さ
Claims (2)
- 第1パッド形成部及び第2パッド形成部を含む配線層を形成する配線層形成工程と、
前記配線層を被覆し、一方の側の最外層となるソルダーレジスト層を形成するソルダーレジスト層形成工程と、
前記ソルダーレジスト層に第1開口部及び前記第1開口部よりも開口面積の大きい第2開口部を形成し、前記第1開口部内及び前記第2開口部内に各々前記第1パッド形成部及び前記第2パッド形成部を露出させる露出工程と、
前記第1パッド形成部と電気的に接続された第1金属層形成部及び前記第2パッド形成部と電気的に接続された第2金属層形成部を含む他の配線層を形成する他の配線層形成工程と、
前記他の配線層を被覆し、他方の側の最外層となる他のソルダーレジスト層を形成する他のソルダーレジスト層形成工程と、
前記他のソルダーレジスト層に第3開口部及び第4開口部を形成し、前記第3開口部内及び前記第4開口部内に各々前記第1金属層形成部及び前記第2金属層形成部を露出させる第2の露出工程と、
前記第3開口部内に露出する前記第1金属層形成部上に第1金属層を形成し、前記第4開口部内に露出する前記第2金属層形成部上に第2金属層を形成する金属層形成工程と、
前記第1開口部内及び前記第2開口部内に各々露出した前記第1パッド形成部及び前記第2パッド形成部の露出面をエッチング液に浸漬してエッチングし、前記第1パッド形成部に第1パッドとなる第1凹部を形成すると共に前記第2開口部内に露出した前記第2パッド形成部に第2パッドとなる第2凹部を形成する凹部形成工程と、を有し、
前記第1金属層及び前記第2金属層は、前記配線層を構成する金属よりもイオン化傾向の小さな金属により形成され、
前記第1開口部内に露出した前記第1パッド形成部の露出面に対する前記第3開口部内に露出した前記第1金属層の露出面の面積比は、前記第2開口部内に露出した前記第2パッド形成部の露出面に対する前記第4開口部内に露出した前記第2金属層の露出面の面積比よりも大きく、
前記凹部形成工程では、前記第1凹部は前記第2凹部よりも深く形成されるパッド形成方法。 - 第1パッド形成部、第2パッド形成部、及び前記第1パッド形成部と電気的に接続された第3金属層形成部を含む配線層を形成する配線層形成工程と、
前記配線層を被覆し、一方の側の最外層となるソルダーレジスト層を形成するソルダーレジスト層形成工程と、
前記ソルダーレジスト層に第1開口部及び前記第1開口部よりも開口面積の大きい第2開口部を形成し、前記第1開口部内及び前記第2開口部内に各々前記第1パッド形成部及び前記第2パッド形成部を露出させると共に、前記ソルダーレジスト層に第5開口部を形成し、前記第5開口部内に前記第3金属層形成部を露出させる露出工程と、
前記第5開口部内に露出する前記第3金属層形成部上に第3金属層を形成する金属層形成工程と、
前記第2パッド形成部と電気的に接続された第2金属層形成部を含む他の配線層を形成する他の配線層形成工程と、
前記他の配線層を被覆し、他方の側の最外層となる他のソルダーレジスト層を形成する他のソルダーレジスト層形成工程と、
前記他のソルダーレジスト層に第4開口部を形成し、前記第4開口部内に前記第2金属層形成部を露出させる第2の露出工程と、
前記第4開口部内に露出する前記第2金属層形成部上に第2金属層を形成する第2の金属層形成工程と、
前記第1開口部内及び前記第2開口部内に各々露出した前記第1パッド形成部及び前記第2パッド形成部の露出面をエッチング液に浸漬してエッチングし、前記第1パッド形成部に第1パッドとなる第1凹部を形成すると共に前記第2開口部内に露出した前記第2パッド形成部に第2パッドとなる第2凹部を形成する凹部形成工程と、を有し、
前記第2金属層及び前記第3金属層は、前記配線層を構成する金属よりもイオン化傾向の小さな金属により形成され、
前記第1開口部内に露出した前記第1パッド形成部の露出面に対する前記第5開口部内に露出した前記第3金属層の露出面の面積比は、前記第2開口部内に露出した前記第2パッド形成部の露出面に対する前記第4開口部内に露出した前記第2金属層の露出面の面積比よりも大きく、
前記凹部形成工程では、前記第1凹部は前記第2凹部よりも深く形成されるパッド形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101887A JP6075825B2 (ja) | 2012-04-26 | 2012-04-26 | パッド形成方法 |
US13/863,588 US9084339B2 (en) | 2012-04-26 | 2013-04-16 | Wiring substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012101887A JP6075825B2 (ja) | 2012-04-26 | 2012-04-26 | パッド形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013229523A JP2013229523A (ja) | 2013-11-07 |
JP6075825B2 true JP6075825B2 (ja) | 2017-02-08 |
Family
ID=49476347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012101887A Active JP6075825B2 (ja) | 2012-04-26 | 2012-04-26 | パッド形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9084339B2 (ja) |
JP (1) | JP6075825B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015032649A (ja) * | 2013-08-01 | 2015-02-16 | イビデン株式会社 | 配線板の製造方法および配線板 |
US9412686B2 (en) * | 2014-08-26 | 2016-08-09 | United Microelectronics Corp. | Interposer structure and manufacturing method thereof |
JP6392140B2 (ja) * | 2015-02-18 | 2018-09-19 | 新光電気工業株式会社 | 配線基板及び半導体パッケージ |
DE102016103585B4 (de) * | 2016-02-29 | 2022-01-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt |
US10039185B2 (en) * | 2016-04-15 | 2018-07-31 | Kinsus Interconnect Technology Corp. | Manufacturing method of landless multilayer circuit board |
US9966341B1 (en) * | 2016-10-31 | 2018-05-08 | Infineon Technologies Americas Corp. | Input/output pins for chip-embedded substrate |
JP6951219B2 (ja) * | 2017-11-29 | 2021-10-20 | 新光電気工業株式会社 | 配線基板、半導体装置、及び配線基板の製造方法 |
JP7068957B2 (ja) * | 2018-07-31 | 2022-05-17 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2022161152A (ja) * | 2021-04-08 | 2022-10-21 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6406989B1 (en) * | 1997-02-21 | 2002-06-18 | Nec Corporation | Method of fabricating semiconductor device with bump electrodes |
JPH10233413A (ja) * | 1997-02-21 | 1998-09-02 | Nec Kansai Ltd | 半導体装置およびその製造方法並びに配線基板 |
JP4462664B2 (ja) * | 1998-11-27 | 2010-05-12 | 三洋電機株式会社 | チップサイズパッケージ型の半導体装置 |
US7285867B2 (en) * | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
JP4409455B2 (ja) * | 2005-01-31 | 2010-02-03 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US20080002460A1 (en) * | 2006-03-01 | 2008-01-03 | Tessera, Inc. | Structure and method of making lidded chips |
JP4842864B2 (ja) * | 2007-03-15 | 2011-12-21 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
JP4588046B2 (ja) * | 2007-05-31 | 2010-11-24 | 三洋電機株式会社 | 回路装置およびその製造方法 |
-
2012
- 2012-04-26 JP JP2012101887A patent/JP6075825B2/ja active Active
-
2013
- 2013-04-16 US US13/863,588 patent/US9084339B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130284499A1 (en) | 2013-10-31 |
JP2013229523A (ja) | 2013-11-07 |
US9084339B2 (en) | 2015-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6075825B2 (ja) | パッド形成方法 | |
US7213329B2 (en) | Method of forming a solder ball on a board and the board | |
US9236334B2 (en) | Wiring substrate and method for manufacturing wiring substrates | |
KR101593280B1 (ko) | 코어리스 기판을 형성하기 위한 방법 | |
JP5101169B2 (ja) | 配線基板とその製造方法 | |
JP5795225B2 (ja) | 配線基板の製造方法 | |
US9699905B2 (en) | Wiring board | |
JP4769056B2 (ja) | 配線基板及びその製法方法 | |
JP2009117839A (ja) | 配線板とその製造方法 | |
JP2015015285A (ja) | 配線基板及び配線基板の製造方法 | |
KR20090109430A (ko) | 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법 | |
JP6282425B2 (ja) | 配線基板の製造方法 | |
JP7253946B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP2017069524A (ja) | 配線基板及びその製造方法 | |
JP6702108B2 (ja) | 端子構造、半導体装置、電子装置及び端子の形成方法 | |
JP6220799B2 (ja) | 配線基板及びその製造方法 | |
JP2015050307A (ja) | 配線基板およびその製造方法 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2006054467A (ja) | 基板のソルダーボールの形成方法及び基板 | |
KR20140029241A (ko) | 프린트 배선판 및 프린트 배선판의 제조 방법 | |
JP3955086B2 (ja) | バンプ付き基板の製造方法 | |
JP6087061B2 (ja) | バンプ及びバンプ形成方法 | |
JP2023167333A (ja) | 配線基板の製造方法 | |
JP2007012715A (ja) | 半導体装置及び基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161012 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6075825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |