JP2002076057A5

JP2002076057A5 -

Info

Publication number: JP2002076057A5
Application number: JP2000262511A
Authority: JP
Filing date: 2000-08-31
Publication date: 2005-02-24
Anticipated expiration: 2020-08-31

Claims

一主面に複数の電極パッドを有する半導体チップと、
一主面に複数の接続部を有する配線基板と、
前記半導体チップの前記各電極パッドと前記配線基板の前記各接続部との間に配置され、かつ夫々を電気的に接続する複数の突起状電極であって、前記配線基板の一主面に対して前記半導体チップのバランスがとれない配列で配置された複数の突起状電極とを有し、
前記複数の接続部は、前記配線基板の一主面から深さ方向に向かって前記配線基板の一主面よりも深い位置に配置されていることを特徴とする電子装置。
請求項１に記載の電子装置において、
前記配線基板は、その一主面に形成された絶縁膜と、前記絶縁膜に形成された開口とを更に有し、
前記複数の接続部は、前記開口の底部に配置されていることを特徴とする電子装置。
請求項２に記載の電子装置において、
前記絶縁膜は、前記半導体チップの周縁を跨って存在していることを特徴とする電子装置。
請求項２に記載の電子装置において、
前記開口の平面サイズは、前記半導体チップの平面サイズよりも小さく、
前記絶縁膜の平面サイズは、前記半導体チップの平面サイズよりも大きいことを特徴とする電子装置。
請求項１に記載の電子装置において、
前記半導体チップは、接着用樹脂を介在して前記配線基板に接着されており、
前記突起状電極は、前記配線基板の接続部に圧接されていることを特徴とする電子装置。
請求項５に記載の電子装置において、
前記接着用樹脂は、絶縁性樹脂に多数の導電性粒子が混入された異方導電性樹脂であることを特徴とする電子装置。
請求項１に記載の電子装置において、
前記複数の突起状電極の夫々はスタッドバンプであることを特徴とする電子装置。
請求項１に記載の電子装置において、
前記複数の突起状電極の夫々は半田バンプであることを特徴とする電子装置。
請求項１に記載の電子装置において、
前記配線基板は、多層配線構造からなり、
前記複数の接続部の夫々は、前記配線基板の最上層の配線層に形成された複数の配線の夫々の一部分であることを特徴とする電子装置。
請求項１に記載の電子装置において、
前記半導体チップは、平面が方形状で形成され、
前記複数の突起状電極は、前記半導体チップの一主面を一方向に三等分した三つの領域のうちの何れかの領域に配置されていることを特徴とする電子装置。
請求項１０に記載の電子装置において、
前記複数の突起状電極は、一方向に沿って一列状に配置されていることを特徴とする電子装置。
請求項１に記載の電子装置において、
前記複数の突起状電極は、一方向に沿って一列状に配置され、かつ前記一方向に対して交差する方向には配置されていないことを特徴とする電子装置。
一主面に一方向に沿って一列状に配置された複数の電極パッドと、前記各電極パッド上に夫々個別に配置された複数の突起状電極とを有する半導体チップと、
一主面から深さ方向に向かって前記一主面よりも深い位置に、前記複数の突起状電極と対応して配置された複数の接続部を有する配線基板とを準備する工程と、
前記配線基板の一主面と前記半導体チップの一主面との間に接着用樹脂を介在し、前記配線基板の一主面に前記半導体チップを圧着して、前記各接続部に前記各突起状電極を夫々電気的に接続する工程とを備えたことを特徴とする電子装置の製造方法。
請求項１３に記載の電子装置の製造方法において、
前記配線基板は、その一主面に形成された絶縁膜と、前記絶縁膜に形成された開口とを更に有し、
前記複数の接続部は、前記開口の底部に配置されていることを特徴とする電子装置の製造方法。
請求項１４に記載の電子装置の製造方法において、
前記絶縁膜は、前記半導体チップの周縁を跨って存在していることを特徴とする電子装置の製造方法。
請求項１４に記載の電子装置において、
前記開口の平面サイズは、前記半導体チップの平面サイズよりも小さく、
前記絶縁膜の平面サイズは、前記半導体チップの平面サイズよりも大きいことを特徴とする電子装置の製造方法。
一主面に第１配列ピッチで配置された複数の第１電極パッドを有する第１半導体チップと、
一主面に前記第１配列ピッチよりも小さい第２配列ピッチで配置された複数の第２電極パッドを有する第２半導体チップと、
一主面の第一領域に、前記複数の第１電極パッドと対応して配置された複数の第１接続部と、前記一主面の第１領域と異なる第２領域に、前記複数の第２電極パッドと対応して配置された複数の第２接続部とを有する配線基板と、
前記各第１電極パッドと前記各第１接続部との間に配置され、かつ夫々を電気的に接続する複数の第１突起状電極と、
前記各第２電極パッドと前記各第１接続部との間に配置され、かつ夫々を電気的に接続する複数の第２突起状電極とを有し、
前記複数の第１接続部及び前記複数の第２接続部は、前記配線基板の一主面から深さ方向に向かって前記配線基板の一主面よりも深い位置に配置され、
前記複数の第２突起状電極は、前記複数の第１突起状電極よりも段数が多い多段バンプ構造になっていることを特徴とする電子装置。
請求項１７に記載の電子装置において、
前記配線基板は、その一主面に形成された絶縁膜と、前記一主面の第１領域において前記絶縁膜に形成された第１開口と、前記一主面の第２領域において前記絶縁膜に形成された第２開口とを更に有し、
前記複数の第１接続部は、前記第１開口の底部に配置され、
前記複数の第２接続部は、前記第２開口の底部に配置されていることを特徴とする電子装置。
請求項１７に記載の電子装置において、
前記第２突起状電極は、前記第２半導体チップの第２電極パッドに接続された基部バンプと、前記基部バンプに積み重ねられた重ねバンプとを有する多段バンプ構造になっていることを特徴とする電子装置。
請求項１７に記載の電子装置において、
前記第２突起状電極は、前記第２半導体チップの第２電極パッドに接続された基部バンプと、前記基部バンプに積み重ねられた第１重ねバンプと、前記第１重ねバンプに積み重ねられた第２重ねバンプとを有する多段バンプ構造になっていることを特徴とする電子装置。
請求項１７に記載の電子装置において、
前記第１及び第２突起状電極は、スタッドバンプであることを特徴とする電子装置。
請求項１７に記載の電子装置において、
前記配線基板は、多層配線構造からなり、
前記複数の第１及び第２接続部は、前記配線基板の最上層の配線層に形成された複数の配線の夫々の一部分であることを特徴とする電子装置。
請求項１７に記載の電子装置において、
前記第１及び第２半導体チップは、接着用樹脂を介在して前記配線基板に接着されていることを特徴とする電子装置。
請求項２３に記載の電子装置において、
前記接着用樹脂は、絶縁性樹脂に多数の導電性粒子が混入された異方導電性樹脂であることを特徴とする電子装置。
一主面に第１配列ピッチで配置された複数の第１電極パッドと、前記各第１電極パッドに夫々個別に接続された複数の第１突起状電極とを有する第１半導体チップと、
一主面に前記第１配列ピッチよりも小さい第２配列ピッチで配置された複数の第２電極パッドと、前記各第２電極パッドに夫々個別に接続され、かつ前記第１突起状電極よりも段数が多い多段バンプ構造からなる複数の第２突起状電極とを有する第２半導体チップと、
一主面に形成された絶縁膜と、前記一主面の第１領域において前記絶縁膜に形成された第１開口と、前記一主面の第１領域と異なる第２領域において前記絶縁膜に形成された第２開口と、前記第１開口の底部に前記複数の第１突起状電極と対応して配置された複数の第１接続部と、前記第２開口の底部に前記複数の第２突起状電極と対応して配置された複数の第２接続部とを有する配線基板とを準備する工程と、
前記配線基板の一主面の第１領域と前記第１半導体チップの一主面との間に第１接着用樹脂を介在し、前記配線基板の一主面の第１領域に前記第１半導体チップを圧着して、前記各第１接続部に前記各第１突起状電極を夫々電気的に接続する工程と、
前記配線基板の一主面の第２領域と前記第２半導体チップの一主面との間に第２接着用樹脂を介在し、前記配線基板の一主面の第２領域に前記第２半導体チップを圧着して、前記各第２接続部に前記各第２突起状電極を夫々電気的に接続する工程とを備えたことを特徴とする電子装置の製造方法。
一主面に第１電極パッドを有する第１半導体チップと、
一主面に前記第１電極パッドよりも平面積が小さい第２電極パッドを有する第２半導体チップと、
一主面に形成された絶縁膜と、前記一主面の第１領域において前記絶縁膜に形成された第１開口と、前記一主面の第１領域と異なる第２領域において前記絶縁膜に形成された第２開口と、前記第１開口の底部に配置された第１接続部と、前記第２開口の底部に配置された第２接続部とを有する配線基板と、
前記第１電極パッドと前記第１接続部との間に配置され、かつ夫々を電気的に接続する第１突起状電極と、
前記第２電極パッドと前記第２接続部との間に配置され、かつ夫々を電気的に接続する第２突起状電極とを有し、
前記第２突起状電極は、前記第１突起状電極よりも段数が多い多段バンプ構造になっていることを特徴とする電子装置。
一主面に電極パッドを有する半導体チップと、
一主面の表層部に接続部を有する配線基板と、
前記半導体チップの前記電極パッドと前記配線基板の前記接続部との間に配置され、かつ夫々を電気的に接続する突起状電極とを有し、
前記接続部は、前記配線基板の一主面から深さ方向に向かって前記配線基板の一主面よりも深い位置に配置され、
前記突起状電極は、多段バンプ構造になっていることを特徴とする電子装置。
一主面に電極パッドを有する半導体チップと、
一主面に形成された絶縁膜と、前記絶縁膜に形成された開口と、一部分が前記開口の底部に配置され、かつ他の部分が前記絶縁膜で覆われた配線とを有する配線基板と、
前記電極パッドと前記配線の一部分との間に配置され、かつ夫々を電気的に接続する突起状電極と、
前記半導体チップと配線基板との間及び前記開口の内部に配置された接着用樹脂とを有し、
前記配線の他の部分上における前記絶縁膜の厚さが２０［μｍ］以下となっていることを特徴とする電子装置。
半導体チップと、
前記半導体チップの一主面上に配置された複数の突起状電極と、
配線基板と、
前記配線基板の一主面に形成された開口と、
前記開口の底部に形成されており、前記突起状電極の各々に接続する複数の接続部とを有し、
前記複数の突起状電極は、前記半導体チップの一主面の第１の中心線の周囲に配置されていることを特徴とする電子装置。
半導体チップと、
前記半導体チップの一主面上に配置された複数の突起状電極と、
配線基板と、
前記配線基板の一主面に形成された開口と、
前記開口の底部に形成されており、前記突起状電極の各々に接続する複数の接続部とを有し、
前記複数の突起状電極は、前記半導体チップの一主面上の第１の直線の周囲に配置されていることを特徴とする電子装置。
請求項３０に記載の電子装置において、
前記半導体チップの一主面は長方形であり、
前記第１の直線は、前記半導体チップの一主面の２本の短い辺に交わることを特徴とする電子装置。
半導体チップと、
前記半導体チップの一主面上に配置された複数の突起状電極と、
配線基板と、
前記配線基板の一主面に形成された開口と、
前記開口の底部に形成されており、前記突起状電極の各々に接続する複数の接続部とを有する電子装置であって、
前記半導体チップの一主面上において、前記複数の突起状電極を結んで形成される多角形の内側に前記半導体チップの重心を含まないことを特徴とする電子装置。
一主面に複数の電極パッドを有する半導体チップと、
その表面に複数の接続部を有する配線基板と、
前記複数の電極パッドと、前記複数の接続部の間に配置され、かつ一列に配列された複数の突起状電極とを有し、
前記複数の接続部は、前記配線基板の一主面から深さ方向に向かって前記配線基板の一主面よりも深い位置に配置されており、
前記半導体チップは、四角形の一主面を有しており、
前記複数の突起状電極は、前記半導体チップの一主面を一方向に三等分した三つの領域のうち何れかの領域に配置されていることを特徴とする電子装置。
請求項３３に記載の電子装置であって、
前記半導体チップの一主面を一方向に三等分した三つの領域のうち、前記突起状電極が配置された領域以外の二つの領域には、メモリアレイが形成されていることを特徴とする電子装置。
一主面と、前記一主面上に形成された電極パッド列と、前記一主面上に形成されたＤＲＡＭとを有する半導体チップと、
その表面に複数の接続部を有する配線基板と、
前記電極パッド列上に形成されており、前記接続部と電気的に接続する複数の突起状電極とを有し、
前記ＤＲＡＭが前記電極パッド列の両側に形成されたメモリアレイと、前記メモリアレイと前記電極パッド列との間に形成された入出力回路とを有しており、
前記複数の突起状電極は、前記半導体チップの一主面を一方向に三等分した三つの領域のうち何れかの領域に配置されていることを特徴とする電子装置。
請求項３５に記載の電子装置であって、
前記ＤＲＡＭはＳＤＲＡＭであることを特徴とする電子装置。
請求項３５乃至請求項３６のうちの何れか一項に記載の電子装置であって、
前記半導体チップは、四角形の一主面を有しており、
前記複数の突起状電極は、前記半導体チップの一主面を一方向に三等分した三つの領域のうち、真ん中の領域に配置されていることを特徴とする電子装置。
請求項３５乃至請求項３７のうちの何れか一項に記載の電子装置であって、
前記複数の接続部は、それぞれ凹部を有しており、
前記複数の突起状電極は、それぞれ前記凹部の内部で前記複数の接続部と接続していることを特徴とする電子装置。
請求項３８に記載の電子装置であって、
前記凹部は、前記接続部及び前記配線基板の弾性変形によって形成されていることを特徴とする電子装置。