JP2009094353A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009094353A JP2009094353A JP2007264656A JP2007264656A JP2009094353A JP 2009094353 A JP2009094353 A JP 2009094353A JP 2007264656 A JP2007264656 A JP 2007264656A JP 2007264656 A JP2007264656 A JP 2007264656A JP 2009094353 A JP2009094353 A JP 2009094353A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- bump electrode
- metal bump
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半田接合部の温度履歴によるクラック等の発生を防止した半導体装置およびその製造方法を提供する。
【解決手段】半導体装置100は、半導体素子110と配線基板120とが絶縁性接着層124を介して接着された構造を有している。半導体素子110の一方の面には金属製バンプ電極111が形成されている。また配線基板120は、絶縁性基材121の上に導電性配線層123が形成されており、導電性配線層123の上には半田層122が形成されている。導電性配線層123が絶縁性基材121側に窪んだ凹形状に変形した状態で金属製バンプ電極111と半田接合される構造としている。
【選択図】図1
【解決手段】半導体装置100は、半導体素子110と配線基板120とが絶縁性接着層124を介して接着された構造を有している。半導体素子110の一方の面には金属製バンプ電極111が形成されている。また配線基板120は、絶縁性基材121の上に導電性配線層123が形成されており、導電性配線層123の上には半田層122が形成されている。導電性配線層123が絶縁性基材121側に窪んだ凹形状に変形した状態で金属製バンプ電極111と半田接合される構造としている。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に係り、特にWLCSP(Wafer Level Chip Size Package)の半導体装置およびその製造方法に関するものである。
半導体パッケージの構造として、半導体チップ上の電極部に形成されたバンプを介して、配線基板上の電極に直接接続するフリップチップ実装技術が注目されている(例えば、特許文献1)。
フリップチップ実装方式としては、チップ電極部に半田バンプを設け、半田接続により電気的導通を達成する方式が主流であるが、昨今の狭ピッチ化に対応する別の方式として、チップ電極上に金バンプを設け、金バンプと配線基板上の電極とを導電性接着材を介して接続する方法、あるいは、配線基板の電極上に設けた半田層と金バンプとを半田接続する方法が増えてきている。
特開2007−214563号公報
フリップチップ実装方式としては、チップ電極部に半田バンプを設け、半田接続により電気的導通を達成する方式が主流であるが、昨今の狭ピッチ化に対応する別の方式として、チップ電極上に金バンプを設け、金バンプと配線基板上の電極とを導電性接着材を介して接続する方法、あるいは、配線基板の電極上に設けた半田層と金バンプとを半田接続する方法が増えてきている。
しかしながら、導電性接着材層を介して接続する方法は接触導通であることから、温度変化に伴う接合部の歪により接触状態が不安定となり、接続信頼性が安定しないという問題がある。
また、半田層と金バンプとを半田接続する方法は、昨今の半田材料の鉛フリー化の動きにより、使用される半田の融点が上がっているため、半田付けの際の温度履歴により配線基板の伸び、変形、収縮等によって、金バンプと半田との接合部にクラックや破断が生じることがあるといった問題がある。また、半導体装置として使用中においても、電源のON/OFFによる半導体チップの発熱/冷却に伴う熱ストレスが加わり、半田接合部にクラックや破断を発生させるおそれがある。
そこで、本発明は上記問題を解決するためになされたものであり、半田接合部の温度履歴によるクラック等の発生を防止した半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置の第1の態様は、金属製バンプ電極が形成された半導体素子と、前記金属製バンプ電極と対向する位置に半田層を有する導電性配線層が絶縁性基材の上に形成された配線基板と、前記半導体素子と前記配線基板との間に配設されて両者を接着する絶縁性接着層と、を備え、前記導電性配線層は、前記絶縁性基材側に窪んだ凹形状に変形されて前記半田層により前記金属製バンプ電極と半田接合されていることを特徴とする。
本発明の半導体装置の他の態様は、前記導電性配線層と前記金属製バンプ電極との間隙は、前記半田層によって充填されていることを特徴とする。
本発明の半導体装置の他の態様は、前記絶縁性接着層の弾性係数は、前記絶縁性基材の弾性係数よりも小さいことを特徴とする。
本発明の半導体装置の他の態様は、前記導電性配線層の弾性係数は、前記絶縁性基材の弾性係数よりも小さいことを特徴とする。
本発明の半導体装置の他の態様は、前記絶縁性基材の常温における弾性係数は、6GPa以下であることを特徴とする。
本発明の半導体装置の他の態様は、前記金属製バンプ電極は、尖塔部を有する形状のAuスタッドバンプであることを特徴とする。
本発明の半導体装置の製造方法の第1の態様は、金属製バンプ電極が形成された半導体素子を、前記金属製バンプ電極と対向する位置に半田層を有する導電性配線層が絶縁性基材の上に形成された配線基板に接合する半導体装置の製造方法であって、前記配線基板上に絶縁性接着層を配設する接着層配設工程と、前記金属製バンプ電極と前記半田層との位置合わせを行う位置合わせ工程と、前記導電性配線層が前記絶縁性基材側に窪んだ凹形状に変形されるまで前記半導体素子を前記配線基板に押圧して前記半田層で前記金属製バンプ電極と前記導電性配線層とを半田接合させる接合工程と、を有していることを特徴とする。
本発明の半導体装置の製造方法の他の態様は、前記接合工程では、前記金属製バンプ電極と前記導電性配線層との間隙が前記半田層によって隙間無く充填されるように、前記半導体素子を前記配線基板に押圧することを特徴とする。
本発明の半導体装置の製造方法の他の態様は、前記接着層配設工程では、前記金属製バンプ電極の高さよりも小さい厚さの前記絶縁性接着層を前記配線基板上に配設することを特徴とする。
本発明によれば、導電性配線層を絶縁性基材側に窪んだ凹形状に変形させることで、金属製バンプ電極と導電性配線層との接合部に半田層を集中させて隙間なく充填させることにより、導電性配線層と金属製バンプ電極との接合強度を高めた半導体装置およびその製造方法を提供することが可能となる。本発明によれば、導電性配線層と金属製バンプ電極との接合強度を高めることで、半田接合部の温度履歴によるクラック等の発生を防止することができる。
本発明の好ましい実施の形態における半導体装置およびその製造方法について、図面を参照して詳細に説明する。なお、同一機能を有する各構成部については、図示及び説明簡略化のため、同一符号を付して示す。本発明は、フリップチップ接合構造を有する半導体装置およびその製造方法に係るものであって、半導体素子上の微細電極と配線基板との接合に好適な技術である。
本発明の第1の実施の形態に係る半導体装置を、図1に示す断面図を用いて説明する。半導体装置100は、半導体素子110と配線基板120とが絶縁性接着層124を介して接着された構造を有している。半導体素子110の一方の面には金属製バンプ電極111が形成されている。また配線基板120は、絶縁性基材121の上に導電性配線層123が形成されており、導電性配線層123の上には半田層122が形成されている。
半田層122は、導電性配線層123上の金属製バンプ電極111と対向する位置に設けられており、半導体素子110と配線基板120とを接着させたときに、半田層122と金属製バンプ電極111との位置が一致するように配置されている。本実施形態では、金属製バンプ電極111として金を用いた金スタッドバンプを形成しており、半田層122にはSnAgを、また導電性配線層123にはCuを用いている。
従来、金属製バンプ電極と導電性配線層とを半田接合する半田層にクラックや破断等が生じるのは、以下のような原因によるものである。半田接合が行われる際には、半田層が230℃以上の高温に加熱されるが、半導体素子の線膨張係数が約3.0ppm/℃であるのに対し、配線基板は16.0ppm/℃以上の大きな線膨張係数を有している。そのため、半導体素子に比べて配線基板の方が大きく熱膨張することとなる。同様に、冷却時にも配線基板の方が大きく収縮することとなる。このような半導体素子と配線基板との間の熱膨張差によって、半田層に大きなストレスが加わり、その結果半田層にクラックや破断が発生する。
金属製バンプ電極と導電性配線層とを半田接合する半田層に温度変化が加えられるのは、上記の半田接合するときだけでなく、半導体装置として使用中にも行われている。すなわち、半導体装置として使用中には、電源のON/OFFによる半導体素子の発熱/冷却に伴う熱ストレスが加わっている。このような温度履歴によっても、半田層にクラックや破断を発生させるおそれがある。
そこで、本実施形態では、半田層に温度履歴が加えられてもクラックや破断を発生しないようにするために、導電性配線層123が絶縁性基材121側に窪んだ凹形状に変形した状態で金属製バンプ電極111と半田接合される構造としている。すなわち、導電性配線層123は、中央部が絶縁性基材121側に窪んだ凹形状に変形されており、その窪んだ部分に金属製バンプ電極111が配置されて導電性配線層123と接触導通している。さらに、金属製バンプ電極111と導電性配線層123との間は、半田層122で充填されて半田接合されている。これにより、半田層122にクラックや破断が発生しない強固な半田接合を実現している。金属製バンプ電極111と導電性配線層123との間は、半田層122で隙間なく充填されているのがよい。
本実施形態の半導体装置100では、上記のような強固な半田接合を実現するために、半導体素子110と配線基板120との間に配設されて両者を接着している絶縁性接着層124の弾性係数を、絶縁性基材121の弾性係数よりも小さくしている。これにより、半導体素子110と配線基板120との間で線膨張係数に差がある場合でも、両者に大きなストレスをかけることなく接着固定することができる。絶縁性接着層124の硬化前の弾性係数を、例えば1GPa程度とすることができる。このとき、硬化過程での弾性係数は1MPa程度となる。
また、導電性配線層123の弾性係数を、例えば61GPa程度とすることができる。さらに、絶縁性基材121の常温(20℃程度)における弾性係数を6GPa以下とするのがよい。この場合には、導電性配線層123を絶縁性基材121側に窪ませて凹形状に形成しやすくなる。
上記のように、半導体素子110を配線基板120に接着させるとき、導電性配線層123が凹形状に変形されていることで、導電性配線層123上に配設された半田層122が金属製バンプ電極111のほぼ全体を覆うようにして導電性配線層123と半田接合することができる。これにより、金属製バンプ電極111と導電性配線層123との間を半田層122で強固に半田接合させることが可能となる。
次に、本発明の半導体装置の製造方法の実施形態を以下に説明する。本実施形態の半導体装置の製造方法は、図1に示した半導体素子110と配線基板120とを絶縁性接着層124を介して接合することで半導体装置100を製造する方法である。以下では、本実施形態の半導体装置の製造方法を、図2、3に示す一実施例を用いて説明する。図2は、配線基板120を製造する工程の一実施例を示す工程図であり、図3は、配線基板120に半導体素子110を接合して半導体装置100を製造する工程の一実施例を示す工程図である。
配線基板120を製造する工程では、まず図2(a)に示す第1の工程で平板形状の絶縁性基材121を形成する。絶縁性基材121は、例えばエポキシ樹脂とアクリル樹脂を主体とした混合物を用い、厚さを75μmとして形成することができる。絶縁性基材121の弾性係数は、常温(20℃程度)における硬化状態で6GPa以下とするのがよく、例えば20℃における弾性率を1.5GPaとすることができる。
次の図2(b)に示す第2の工程において、スパッタリング法および電解メッキ法を用いて絶縁性基材121の表面上に厚さ12μmのCu箔123aを形成する。図2(c)に示す第3の工程では、Cu箔123aを一般的な手法によりエッチングすることによって、導電性配線層123を形成する。
図2(d)に示す第4の工程では、半導体素子110に形成された金属製バンプ電極111と対向する導電性配線層123上の位置に、半田層122を形成する。これは、導電性配線層123上の金属製バンプ電極111と対向する位置以外をマスキングし、電気メッキ法を用いてマスキングされていない部分にSnAg系半田を析出させることで形成することができる。
図2(e)に示す第5の工程は接着層配設工程であり、半田層122が形成された配線基板120の上に、厚さ30μmの半硬化状態のエポキシ系接着シートをラミネートして絶縁性接着層124を形成する。
以上の工程により、配線基板120が形成される。
以上の工程により、配線基板120が形成される。
次に、配線基板120に半導体素子110を接合して半導体装置100を製造する工程を、図3に示す工程図を用いて説明する。まず、図3(a)に示すバンプ形成工程では、半導体素子110の所定の位置にAu線をボールボンディングした後、これを引きちぎるようにして尖塔部を有する形状のAuスタッドバンプを形成している。このような方法を用いることで、図4に示すような先端が尖ったAuスタッドバンプの金属製バンプ電極111を形成することができる。
金属製バンプ電極(Auスタッドバンプ)111の形状は、図4に示すバンプ径Dを60〜70μm、バンプ高さHを55〜70μmとするのがよい。特に、金属製バンプ電極111の高さHは、配線基板120に形成されている絶縁性接着層124の厚さより大きくするのがよい。
図3(b)に示す位置合わせ工程では、金属製バンプ電極(Auスタッドバンプ)111とSnAg系半田層122との位置が一致するように、フリップチップボンダーを用いて半導体素子110と配線基板120との位置合わせを行う。
図3(c)に示す接合工程では、中央部が絶縁性基材121側に窪んだ凹形状となるように導電性配線層123を加工した後、半導体素子110を配線基板120の絶縁性接着層124の上に載置し、半導体素子110を配線基板120側に押圧する。押圧した状態で、温度260℃にて30秒間加圧することで、SnAg系半田層122を溶融させて金属製バンプ電極(Auスタッドバンプ)111と導電性配線層123とを半田接合する。溶融したSnAg系半田層122は、導電性配線層123の窪みに集中して金属製バンプ電極111と導電性配線層123との間の隙間を埋めて両者を強固に半田接合する。
比較のために、従来の半導体装置の製造方法を用いて製造した半導体装置の半田接合部の模式図を図5に示す。図5に示す従来の半導体装置200では、絶縁性基材221として弾性係数が本実施形態の絶縁性基材121より大きい6.5MPaのポリイミドフィルムを用いており、金属製バンプ電極211は本実施形態と同様のAuスタッドバンプとしている。この従来例では、本実施形態の導電性配線層123に見られるような凹形状の変形が、導電性配線層223には形成されていない。そのため、金属製バンプ電極211と導電性配線層223との間を十分な量の半田層222で埋めることはできず、十分な強度の半田接合が実現できていない。
本実施形態の半導体装置100と従来例の半導体装置200に対し、温度を−65℃として7分間維持した状態と、温度を150℃として7分間維持した状態とを1サイクルとする熱衝撃試験を実施した。その結果、本実施形態の半導体装置100では、1000サイクルの熱衝撃試験を実施した後も金属製バンプ電極111であるAuスタッドバンプと導電性配線層123との接合部にクラックや破断等は生じなかった。これに対し、従来例の半導体装置200では、500サイクル程度から金属製バンプ電極211であるAuスタッドバンプと導電性配線層223との半田接合部にクラック進展に伴う破断が発生した。
上記説明の通り、本発明の半導体装置およびその製造方法によれば、導電性配線層を凹形状に変形させて金属製バンプ電極との間で強固に半田接合させることが可能となることから、温度変化によって半導体素子と配線基板との間で熱膨張差が発生しても、金属製バンプ電極と導電性配線層との接合部にクラックや破断が発生するのを防止することができる。
なお、本実施の形態における記述は、本発明に係る半導体装置およびその製造方法の一例を示すものであり、これに限定されるものではない。本実施の形態における半導体装置およびその製造方法の細部構成及び詳細な動作等に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
100、200 半導体装置
110 半導体素子
111、211 金属製バンプ電極
120,220 配線基板
121、221 絶縁性基材
122、222 半田層
123、223 導電性配線層
123a Cu箔
124 絶縁性接着層
110 半導体素子
111、211 金属製バンプ電極
120,220 配線基板
121、221 絶縁性基材
122、222 半田層
123、223 導電性配線層
123a Cu箔
124 絶縁性接着層
Claims (9)
- 金属製バンプ電極が形成された半導体素子と、
前記金属製バンプ電極と対向する位置に半田層を有する導電性配線層が絶縁性基材の上に形成された配線基板と、
前記半導体素子と前記配線基板との間に配設されて両者を接着する絶縁性接着層と、を備え、
前記導電性配線層は、前記絶縁性基材側に窪んだ凹形状に変形されて前記半田層により前記金属製バンプ電極と半田接合されている
ことを特徴とする半導体装置。 - 前記導電性配線層と前記金属製バンプ電極との間隙は、前記半田層によって充填されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記絶縁性接着層の弾性係数は、前記絶縁性基材の弾性係数よりも小さい
ことを特徴とする請求項1または2に記載の半導体装置。 - 前記導電性配線層の弾性係数は、前記絶縁性基材の弾性係数よりも小さい
ことを特徴とする請求項1乃至3に記載の半導体装置。 - 前記絶縁性基材の常温における弾性係数は、6GPa以下である
ことを特徴とする請求項1乃至4に記載の半導体装置。 - 前記金属製バンプ電極は、尖塔部を有する形状のAuスタッドバンプである
ことを特徴とする請求項1乃至5に記載の半導体装置。 - 金属製バンプ電極が形成された半導体素子を、前記金属製バンプ電極と対向する位置に半田層を有する導電性配線層が絶縁性基材の上に形成された配線基板に接合する半導体装置の製造方法であって、
前記配線基板上に絶縁性接着層を配設する接着層配設工程と、
前記金属製バンプ電極と前記半田層との位置合わせを行う位置合わせ工程と、
前記導電性配線層が前記絶縁性基材側に窪んだ凹形状に変形されるまで前記半導体素子を前記配線基板に押圧して前記半田層で前記金属製バンプ電極と前記導電性配線層とを半田接合させる接合工程と、を有している
ことを特徴とする半導体装置の製造方法。 - 前記接合工程では、前記金属製バンプ電極と前記導電性配線層との間隙が前記半田層によって隙間無く充填されるように、前記半導体素子を前記配線基板に押圧する
ことを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記接着層配設工程では、前記金属製バンプ電極の高さよりも小さい厚さの前記絶縁性接着層を前記配線基板上に配設する
ことを特徴とする請求項7または8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264656A JP2009094353A (ja) | 2007-10-10 | 2007-10-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007264656A JP2009094353A (ja) | 2007-10-10 | 2007-10-10 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094353A true JP2009094353A (ja) | 2009-04-30 |
Family
ID=40666026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007264656A Pending JP2009094353A (ja) | 2007-10-10 | 2007-10-10 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009094353A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050771A (ja) * | 1996-08-06 | 1998-02-20 | Matsushita Electric Ind Co Ltd | バンプ付電子部品の実装方法及び回路モジュール |
JP2000195900A (ja) * | 1998-12-25 | 2000-07-14 | Denso Corp | 半導体装置 |
JP2002076057A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | 電子装置及びその製造方法 |
JP2002134559A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装体 |
JP2003007960A (ja) * | 2001-06-22 | 2003-01-10 | Hitachi Ltd | 電子装置及びその製造方法 |
JP2003092311A (ja) * | 2001-09-17 | 2003-03-28 | Nagase & Co Ltd | 突起電極付icチップの実装方法 |
JP2007134356A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体実装装置 |
WO2007094167A1 (ja) * | 2006-02-13 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | 回路基板および回路基板の製造方法 |
-
2007
- 2007-10-10 JP JP2007264656A patent/JP2009094353A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050771A (ja) * | 1996-08-06 | 1998-02-20 | Matsushita Electric Ind Co Ltd | バンプ付電子部品の実装方法及び回路モジュール |
JP2000195900A (ja) * | 1998-12-25 | 2000-07-14 | Denso Corp | 半導体装置 |
JP2002076057A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | 電子装置及びその製造方法 |
JP2002134559A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法及び電子部品実装体 |
JP2003007960A (ja) * | 2001-06-22 | 2003-01-10 | Hitachi Ltd | 電子装置及びその製造方法 |
JP2003092311A (ja) * | 2001-09-17 | 2003-03-28 | Nagase & Co Ltd | 突起電極付icチップの実装方法 |
JP2007134356A (ja) * | 2005-11-08 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体実装装置 |
WO2007094167A1 (ja) * | 2006-02-13 | 2007-08-23 | Matsushita Electric Industrial Co., Ltd. | 回路基板および回路基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4729963B2 (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
TWI548319B (zh) | 提供可撓性結構的方法及可撓性裝置 | |
JP4846633B2 (ja) | 部品内蔵基板の製造方法 | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
US6998293B2 (en) | Flip-chip bonding method | |
JP5919641B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JPH10275826A (ja) | 半導体装置およびその製造方法 | |
JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
JP2011187635A (ja) | 半導体装置およびその製造方法 | |
JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
JP2009094353A (ja) | 半導体装置およびその製造方法 | |
JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
US9881890B2 (en) | Semiconductor module, bonding jig, and manufacturing method of semiconductor module | |
JP2008192833A (ja) | 半導体装置の製造方法 | |
JP2004247621A (ja) | 半導体装置およびその製造方法 | |
JP2014082526A (ja) | 電子機器の製造方法 | |
JP2008219052A (ja) | 半導体装置の製造方法 | |
JP4214127B2 (ja) | フリップチップ実装方法 | |
JP2008135481A (ja) | 電子装置およびその製造方法 | |
JP4177198B2 (ja) | 半導体装置の製造方法 | |
JP5177910B2 (ja) | 半導体装置及びその製造方法 | |
JP3643760B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100601 |
|
A977 | Report on retrieval |
Effective date: 20100930 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121115 |