JP2002134559A - 電子部品の実装方法及び電子部品実装体 - Google Patents

電子部品の実装方法及び電子部品実装体

Info

Publication number
JP2002134559A
JP2002134559A JP2000326879A JP2000326879A JP2002134559A JP 2002134559 A JP2002134559 A JP 2002134559A JP 2000326879 A JP2000326879 A JP 2000326879A JP 2000326879 A JP2000326879 A JP 2000326879A JP 2002134559 A JP2002134559 A JP 2002134559A
Authority
JP
Japan
Prior art keywords
electronic component
bonding
chip
bonding material
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000326879A
Other languages
English (en)
Other versions
JP4041649B2 (ja
Inventor
Eishin Nishikawa
英信 西川
Kazuto Nishida
一人 西田
Kazumichi Shimizu
一路 清水
Shuji Ono
修治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000326879A priority Critical patent/JP4041649B2/ja
Priority to PCT/JP2001/005050 priority patent/WO2001097277A1/ja
Priority to CNB018112951A priority patent/CN1278402C/zh
Priority to KR10-2002-7016837A priority patent/KR100468929B1/ko
Priority to US10/311,476 priority patent/US7355126B2/en
Priority to TW090114601A priority patent/TWI226085B/zh
Publication of JP2002134559A publication Critical patent/JP2002134559A/ja
Application granted granted Critical
Publication of JP4041649B2 publication Critical patent/JP4041649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 回路形成体に対する接合時に電子部品の接合
領域内での接合材料の分布の均一化が図れ、接合及び封
止の信頼性を高めうる電子部品の実装方法及び電子部品
実装体を提供する。 【解決手段】 樹脂を含む接合材料５を介して電子部品
１−１と回路形成体６−１とを接合し、電子部品接合領
域６ａ−１のバンプ２と回路形成体の電極７とが電気的
に接触する状態で、電子部品接合領域の接合材料流動規
制部材３０３により、電子部品接合領域の周辺部側への
接合材料の流動を規制しつつ熱圧着して接合材料を硬化
させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板などの回路形
成体に半導体素子などの電子部品を少なくとも樹脂を含
む接合材料により接合固定する電子部品の実装方法及び
それにより製造された電子部品実装体に関する。
【０００２】
【従来の技術】従来、四角形のＩＣチップの接合面の電
極上に形成されたバンプを回路基板の電極に接触させる
とともに、ＩＣチップと回路基板との間に接合材料を配
置して、接合材料によりＩＣチップを回路基板に接合保
持させるようにしたものがある。
【０００３】
【発明が解決しようとする課題】しかしながら、上記構
造のものでは、四角形のＩＣチップを接合する回路基板
のＩＣチップ接合領域で接合材料が不均一に流出する部
分、例えば、電極間の配列の大きな隙間、又は、四角形
の辺部分に電極が配列される場合に電極が配列されてい
ない角部の隙間などにおいて、ＩＣチップを接合材料を
介して回路基板に接合させるとき、ＩＣチップと回路基
板との間に挟み込まれた接合材料が回路基板の電極間の
上記隙間を通して 回路基板のＩＣチップ接合領域の周
囲部分に不均一に流出するため、ＩＣチップ接合領域の
中央部分では接合材料の密度が疎になりやすく、接合力
及び封止力が低下してしまうことがある。
【０００４】従って、本発明の目的は、上記問題を解決
することにあって、電子部品と回路形成体との接合時に
回路形成体の電子部品接合領域での接合材料の分布の均
一化が図れ、接合及び封止の信頼性を高めることができ
る電子部品の実装方法及び電子部品実装体を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
【０００６】本発明の第１態様によれば、少なくとも樹
脂を含む接合材料を回路形成体又は電子部品に供給する
工程と、上記電子部品の接合面の複数の凸状電極と上記
回路形成体の電子部品接合領域の電極とが電気的に接触
可能なように上記接合材料を介して上記電子部品と上記
回路形成体とを位置決めする位置決め工程と、加熱及び
加圧で上記電子部品を熱圧着して、上記電子部品の上記
凸状電極と上記回路形成体の上記電極とが電気的に接触
した状態で上記電子部品の上記接合面と上記回路形成体
との間の上記接合材料を硬化させる本圧着工程とを備
え、上記本圧着工程において、上記回路形成体の上記電
子部品接合領域で上記接合材料が不均一に流出する部分
に備えられた接合材料流動規制部材により、上記回路形
成体の上記電子部品接合領域の周辺部側への上記接合材
料の流動を規制するようにしたことを特徴とする電子部
品の実装方法を提供する。
【０００７】本発明の第２態様によれば、少なくとも樹
脂を含む接合材料を回路形成体又は電子部品に供給する
工程と、上記電子部品の接合面の複数の電極上の複数の
バンプと上記回路形成体の電子部品接合領域の電極とが
電気的に接触可能なように上記接合材料を介して上記電
子部品と上記回路形成体とを位置決めする位置決め工程
と、加熱及び加圧で上記電子部品を熱圧着して、上記電
子部品の上記電極上の上記バンプと上記回路形成体の上
記電極とが電気的に接触した状態で上記電子部品の上記
接合面と上記回路形成体との間の上記接合材料を硬化さ
せる本圧着工程とを備え、上記本圧着工程において、上
記回路形成体の上記電子部品接合領域で上記接合材料が
不均一に流出する部分に備えられた接合材料流動規制部
材により、上記回路形成体の上記電子部品接合領域の周
辺部側への上記接合材料の流動を規制するようにしたこ
とを特徴とする電子部品の実装方法を提供する。
【０００８】本発明の第３態様によれば、上記接合材料
流動規制部材は、上記回路形成体の上記電子部品接合領
域が四角形であり、その四角形の上記電子部品接合領域
のうち対向する２対の辺のそれぞれに上記複数のバンプ
が形成されている場合にバンプが無いコーナー部に対応
する上記回路形成体の上記電子部品接合領域のコーナー
部に備えられかつ電気的接合を必要としない凸部であ
り、上記本圧着工程において、上記凸部により、上記コ
ーナー部における上記回路形成体の上記電子部品接合領
域の周辺部側への上記接合材料の流動を規制する第２の
態様に記載の電子部品の実装方法を提供する。
【０００９】本発明の第４態様によれば、上記接合材料
流動規制部材は、上記回路形成体の上記電子部品接合領
域の隣接電極間の間隔が他の隣接電極間の間隔より大き
い広幅間隔部分に備えられかつ電気的接合を必要としな
い凸部であり、上記本圧着工程において、上記凸部によ
り、上記広幅間隔部分における上記回路形成体の上記電
子部品接合領域の周辺部側への上記接合材料の流動を規
制する第２の態様に記載の電子部品の実装方法を提供す
る。
【００１０】本発明の第５態様によれば、上記接合材料
流動規制部材である上記凸部には、上記接合工程におい
て、上記電子部品側の電気的に接続不要なダミーバンプ
と接触させる第３又は４の態様に記載の電子部品の実装
方法を提供する。
【００１１】本発明の第６態様によれば、上記本圧着工
程において、上記接合材料流動規制部材として上記回路
形成体の上記電子部品接合領域の外側及び上記電子部品
接合領域の周辺部に配置された有機膜により、上記回路
形成体の上記電子部品接合領域の周辺部側への上記接合
材料の流動を規制する第２〜５のいずれか１つの態様に
記載の電子部品の実装方法を提供する。
【００１２】本発明の第７態様によれば、上記接合工程
前に、上記接合材料流動規制部材としての有機膜が、上
記回路形成体の上記電子部品接合領域の外側及び上記電
子部品接合領域の周辺部に配置される流動規制部材配置
工程をさらに備える第２〜５のいずれか１つの態様に記
載の電子部品の実装方法を提供する。
【００１３】本発明の第８態様によれば、上記本圧着工
程において、上記回路形成体の上記電子部品接合領域が
四角形でありかつ上記四角形の上記電子部品接合領域の
うち中央に一列の上記複数の電極が配置されている場合
に上記接合材料流動規制部材として上記回路形成体の上
記電子部品接合領域の外側から上記中央の一列の上記複
数の電極の近傍までに配置されたソルダーレジストの膜
により、上記回路形成体の上記電子部品接合領域の周辺
部側への上記接合材料の流動を規制する第２〜７のいず
れか１つの態様に記載の電子部品の実装方法を提供す
る。
【００１４】本発明の第９態様によれば、上記回路形成
体の上記電子部品接合領域が四角形であり、その四角形
の上記電子部品接合領域のうち中央に一列の上記複数の
電極が配置されている場合に上記接合材料流動規制部材
としてのソルダーレジストの膜が、上記回路形成体の上
記電子部品接合領域の外側から上記中央の一列の上記複
数の電極の近傍までに配置される流動規制部材配置工程
をさらに備える第２〜７のいずれか１つの態様に記載の
電子部品の実装方法を提供する。
【００１５】本発明の第１０態様によれば、上記本圧着
工程において、上記回路形成体の上記電子部品接合領域
が四角形でありかつ上記四角形の接合領域のうち対向す
る２辺にそれぞれ上記複数のバンプが列状に形成されて
いる場合に、上記接合材料流動規制部材として上記電子
部品の上記電極と接合に必要な上記電極の接合部を除
く、上記回路形成体の上記電子部品接合領域の外側及び
上記電子部品接合領域の全面に配置された有機膜によ
り、上記回路形成体の上記電子部品接合領域の周辺部側
への上記接合材料の流動を規制する第２〜９のいずれか
１つの態様に記載の電子部品の実装方法を提供する。
【００１６】本発明の第１１態様によれば、上記回路形
成体の上記電子部品接合領域が四角形であり、その四角
形の接合領域のうち対向する２辺にそれぞれ上記複数の
バンプが列状に形成されている場合に、上記接合材料流
動規制部材としての有機膜が、上記電子部品の上記電極
と接合に必要な上記電極の接合部を除く、上記回路形成
体の上記電子部品接合領域の外側及び上記電子部品接合
領域の全面に配置される流動規制部材配置工程をさらに
備える第２〜９のいずれか１つの態様に記載の電子部品
の実装方法を提供する。
【００１７】本発明の第１２態様によれば、上記本圧着
工程において、上記接合材料流動規制部材として上記回
路形成体の上記電子部品接合領域の外側の周辺部に配置
されたフィレット形成用凸部により、上記回路形成体の
上記電子部品接合領域の周辺部側への上記接合材料の流
動を規制して上記電子部品の側面を覆うフィレットを形
成する第２〜１１のいずれか１つの態様に記載の電子部
品の実装方法を提供する。
【００１８】本発明の第１３態様によれば、上記接合材
料流動規制部材は、上記回路形成体の上記電子部品接合
領域の外側の周辺部に配置されて上記電子部品の側面を
覆うフィレットを形成するためのフィレット形成用凸部
である第２〜１１のいずれか１つの態様に記載の電子部
品の実装方法を提供する。
【００１９】本発明の第１４態様によれば、上記フィレ
ット形成用凸部は１層以上の膜より構成されている第１
２又は１３の態様に記載の電子部品の実装方法を提供す
る。
【００２０】本発明の第１５態様によれば、上記フィレ
ット形成用凸部は、１層以上の基板ソルダーレジストの
膜より構成されている第１２又は１３の態様に記載の電
子部品の実装方法を提供する。
【００２１】本発明の第１６態様によれば、上記フィレ
ット形成用凸部は、上記回路形成体の上記電極と同じ構
成でかつ上記電極より厚いダミー電極より構成されてい
る第１２又は１３の態様に記載の電子部品の実装方法を
提供する。
【００２２】本発明の第１７態様によれば、上記本圧着
工程において、上記接合材料流動規制部材として上記回
路形成体の上記電子部品接合領域内で上記接合材料が不
均一な流動を示す領域に、上記電極と大略同一厚さの凸
部により、上記回路形成体の上記電子部品接合領域の周
辺部側への上記接合材料の流動を規制する第２〜１６の
いずれか１つの態様に記載の電子部品の実装方法を提供
する。
【００２３】本発明の第１８態様によれば、上記回路形
成体の上記電子部品接合領域内で上記接合材料が不均一
な流動を示す領域に、上記電極と大略同一厚さの凸部を
備えるようにした第２〜１６のいずれか１つの態様に記
載の電子部品の実装方法を提供する。
【００２４】本発明の第１９態様によれば、上記凸部
は、上記回路形成体の上記電子部品接合領域の電気的配
線に関与しないメッシュ状のダミー電極である第１７又
は１８の態様に記載の電子部品の実装方法を提供する。
【００２５】本発明の第２０態様によれば、上記凸部
は、上記回路形成体の上記電子部品接合領域の電気的配
線に関与せずかつ上記接合材料が貫通可能な貫通穴を有
するダミー電極である第１７又は１８の態様に記載の電
子部品の実装方法を提供する。
【００２６】本発明の第２１態様によれば、第１〜２０
のいずれか１つの態様に記載の電子部品の実装方法によ
り製造された電子部品実装体を提供する。
【００２７】本発明の第２２態様によれば、電子部品の
接合面の複数の電極の複数のバンプを回路形成体の電子
部品接合領域の電極に電気的に接触した状態で、少なく
とも樹脂を含む接合材料を介して上記電子部品を上記回
路形成体に接合させることにより構成される電子部品実
装体であって、上記回路形成体の上記電子部品接合領域
の周辺部側への上記接合材料の流動を規制する接合材料
流動規制部材を上記回路形成体の上記電子部品接合領域
で上記接合材料が不均一に流出する部分に備えることを
特徴とする電子部品実装体を提供する。
【００２８】本発明の第２３態様によれば、上記接合材
料流動規制部材は、上記回路形成体の上記電子部品接合
領域が四角形であり、その四角形の上記電子部品接合領
域のうち対向する２対の辺のそれぞれに上記複数のバン
プが形成されている場合にバンプが無いコーナー部に対
応する上記回路形成体の上記電子部品接合領域のコーナ
ー部に、電気的接合を必要とせず、かつ、上記コーナー
部における上記回路形成体の上記電子部品接合領域の周
辺部側への上記接合材料の流動を規制する凸部を備える
第２２の態様に記載の電子部品実装体を提供する。
【００２９】本発明の第２４態様によれば、上記接合材
料流動規制部材は、上記回路形成体の上記電子部品接合
領域の隣接電極間の間隔が他の隣接電極間の間隔より大
きい広幅間隔部分に、電気的接合を必要とせず、かつ、
上記広幅間隔部分における上記回路形成体の上記電子部
品接合領域の周辺部側への上記接合材料の流動を規制す
る凸部を備える第２２の態様に記載の電子部品実装体を
提供する。
【００３０】本発明の第２５態様によれば、上記接合材
料流動規制部材である上記凸部には、上記電子部品側の
電気的に接続不要なダミーバンプと接触させる第２３又
は２４の態様に記載の電子部品実装体を提供する。
【００３１】本発明の第２６態様によれば、上記接合材
料流動規制部材として上記回路形成体の上記電子部品接
合領域の外側及び上記電子部品接合領域の周辺部に、上
記回路形成体の上記電子部品接合領域の周辺部側への上
記接合材料の流動を規制する有機膜を備える第２２〜２
５のいずれか１つの態様に記載の電子部品実装体を提供
する。
【００３２】本発明の第２７態様によれば、上記回路形
成体の上記電子部品接合領域が四角形でありかつ上記四
角形の上記電子部品接合領域のうち中央に一列の上記複
数の電極が配置されている場合に上記接合材料流動規制
部材として上記回路形成体の上記電子部品接合領域の外
側から上記中央の一列の上記複数の電極の近傍までの部
分に、上記回路形成体の上記電子部品接合領域の周辺部
側への上記接合材料の流動を規制するソルダーレジスト
の膜を備える第２２〜２６のいずれか１つの態様に記載
の電子部品実装体を提供する。
【００３３】本発明の第２８態様によれば、上記回路形
成体の上記電子部品接合領域が四角形でありかつ上記四
角形の接合領域のうち対向する２辺にそれぞれ上記複数
のバンプが列状に形成されている場合に、上記接合材料
流動規制部材として上記電子部品の上記電極と接合に必
要な上記電極の接合部を除く、上記回路形成体の上記電
子部品接合領域の外側及び上記電子部品接合領域の全面
に、上記回路形成体の上記電子部品接合領域の周辺部側
への上記接合材料の流動を規制する有機膜を備える第２
２〜２７のいずれか１つの態様に記載の電子部品実装体
を提供する。
【００３４】本発明の第２９態様によれば、上記接合材
料流動規制部材として上記回路形成体の上記電子部品接
合領域の外側の周辺部に、上記回路形成体の上記電子部
品接合領域の周辺部側への上記接合材料の流動を規制し
て上記電子部品の側面を覆うフィレットを形成するフィ
レット形成用凸部を備える第２２〜２８のいずれか１つ
の態様に記載の電子部品実装体を提供する。
【００３５】本発明の第３０態様によれば、上記フィレ
ット形成用凸部は１層以上の膜より構成されている第２
９の態様に記載の電子部品実装体を提供する。
【００３６】本発明の第３１態様によれば、上記フィレ
ット形成用凸部は、１層以上の基板ソルダーレジストの
膜より構成されている第２９の態様に記載の電子部品実
装体を提供する。
【００３７】本発明の第３２態様によれば、上記フィレ
ット形成用凸部は、上記回路形成体の上記電極と同じ構
成でかつ上記電極より厚いダミー電極より構成されてい
る第２９の態様に記載の電子部品実装体を提供する。
【００３８】本発明の第３３態様によれば、上記接合材
料流動規制部材として上記回路形成体の上記電子部品接
合領域内で上記接合材料が不均一な流動を示す領域に、
上記電極と大略同一厚さでかつ上記回路形成体の上記電
子部品接合領域の周辺部側への上記接合材料の流動を規
制する凸部を備える第２２〜３２のいずれか１つの態様
に記載の電子部品実装体を提供する。
【００３９】本発明の第３４態様によれば、上記凸部
は、上記回路形成体の上記電子部品接合領域の電気的配
線に関与しないメッシュ状のダミー電極である第３３の
態様に記載の電子部品実装体を提供する。
【００４０】本発明の第３５態様によれば、上記凸部
は、上記回路形成体の上記電子部品接合領域の電気的配
線に関与せずかつ上記接合材料が貫通可能な貫通穴を有
するダミー電極である第３３の態様に記載の電子部品実
装体を提供する。
【００４１】
【発明の実施の形態】以下に、本発明にかかる実施の形
態を図面に基づいて詳細に説明する。なお、各平面図に
おいて各バンプ及びダミーバンプは、簡略化のため、四
角形で示すが、実際の形状はこれに限られるものではな
い。
【００４２】なお、この明細書で回路形成体とは、樹脂
基板、紙−フェノール基板、セラミック基板、フィルム
基板、ガラス・エポキシ（ガラエポ）基板、フィルム基
板などの回路基板、単層基板若しくは多層基板などの回
路基板、部品、筐体、又は、フレームなど、回路が形成
されている対象物を意味する。
【００４３】（第１実施形態）本発明の第１実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
１〜図６基づいて説明する。図１（Ａ），（Ｂ）は第１
実施形態にかかるＩＣチップの実装方法の接合工程前の
回路基板の側面図及び平面図であり、図２（Ａ），
（Ｂ）は圧着工程でのＩＣチップと回路基板と接合材料
の一部断面側面図及びＩＣチップを透視して回路基板上
での接合材料の動きを示す平面図であり、図３は圧着工
程でのＩＣチップと回路基板と接合材料の部分的に拡大
した一部断面側面図である。また、図４（Ａ），（Ｂ）
は第１実施形態を説明するための従来例にかかるＩＣチ
ップの実装方法の接合工程前の上記回路基板の側面図及
び平面図であり、図５（Ａ），（Ｂ）は図２の従来例の
圧着工程でのＩＣチップと回路基板と接合材料の一部断
面側面図及びＩＣチップを透視して回路基板上での接合
材料の動きを示す平面図であり、図６は図２の従来例の
圧着工程でのＩＣチップと回路基板と接合材料の部分的
に拡大した一部断面側面図である。
【００４４】第１実施形態では、図１（Ａ），（Ｂ）に
示すように、回路形成体の一例としての回路基板６−１
の正方形のＩＣチップ接合領域６ａ−１に接合される、
電子部品の一例としての正方形のＩＣチップ１−１に
は、その四隅のコーナー部付近を除く４辺の各辺の辺部
近傍に一列のバンプ２２，…，２２を有する場合、回路
基板６−１のＩＣチップ接合領域６ａ−１の四隅の各コ
ーナー部付近、すなわち、ＩＣチップ１−１の元々バン
プの無い部分に対応する部分に、接合材料流動規制部材
の一例である凸部としてのダミー電極３０３を形成し
て、ダミー電極３０３により接合材料５の流動規制を行
うものである。
【００４５】なお、本明細書において、ＩＣチップ接合
領域とは、ＩＣチップを接合すべき回路基板上の領域で
あって、ＩＣチップと同一形状又はＩＣチップより若干
大きい領域のことを意味する。
【００４６】従来では、図４（Ａ），（Ｂ）に示すよう
に、回路基板７０６の正方形のＩＣチップ接合領域７０
６ａの各辺の辺部近傍のそれぞれにおいて電極７０７，
…，７０７上に電極７０７，…，７０７が大略等間隔に
一列に配列されている一方、回路基板７０６のＩＣチッ
プ接合領域７０６ａの四隅の各コーナー部付近には電極
７０７が全く無いと仮定する。このように電極７０７，
…，７０７がＩＣチップ７０１に配置されている状態
で、接合材料７０５を回路基板７０６に供給したのち、
回路基板７０６の接合領域７０６ａの電極７０７にバン
プ７０２が形成されたＩＣチップ７０１の上記接合面と
上記回路基板７０６との間に上記接合材料７０５を介し
て、上記ＩＣチップ７０１の上記電極７０４上の上記バ
ンプ７０２と上記回路基板７０６の電極７０７とが電気
的に接触するように接合し、基台７１０上に上記回路基
板７０６を載置し、ＩＣチップ７０１に加熱された押圧
部材７０８を当接させて加圧することにより、加熱及び
加圧状態で上記ＩＣチップ７０１を圧着して上記ＩＣチ
ップ７０１の上記接合面と上記回路基板７０６の上記接
合領域７０６ａとの間の上記接合材料７０５を硬化させ
る。このような場合、ヒーターにより加熱しながら本圧
着を行うとき、ＩＣチップ７０１と基板７０６との間の
接合材料７０５について、基板７０６のＩＣチップ接合
領域７０６ａの中央部内で、ＩＣチップ７０１の接合面
に形成されたＳｉＮのパッシベーション膜５０９と基板
７０６のＩＣチップ接合領域７０６ａとの間での接合材
料７０５の流動速度をＳＰ１とする。一方、基板７０６
のＩＣチップ接合領域７０６ａの周辺部で、基板７０６
のＩＣチップ接合領域７０６ａの電極表面のＡｕメッキ
とＩＣチップ７０１との間での接合材料７０５の流動速
度をＳＰ２とすると、ＩＣチップ接合領域７０６ａの周
辺部の流動速度ＳＰ２は上記ＩＣチップ接合領域７０６
ａの中央部内の流動速度ＳＰ１より大きくなり、かつ、
基板７０６のＩＣチップ接合領域７０６ａの周辺部、特
に、大略等間隔に配列されている電極７０７，…，７０
７が配置されている辺部近傍よりも、電極７０７が欠け
ている位置すなわち各コーナー部付近７０３から接合材
料７０５がより大きな流動速度でＩＣチップ接合領域７
０６ａの外側に基板沿いに流れ出して接合材料７０５の
密度が低下してしまい、ＩＣチップ７０１の側面を封止
する樹脂量が不足となり、ＩＣチップ７０１の側面を封
止するフィレットが小さくなり、ＩＣチップ接合領域の
周辺部でのＩＣチップ７０１と接合材料７０５との間で
剥離が発生したり、基板７０６の電極７０７と接合材料
７０５との間で剥離が発生したりすることになる。
【００４７】このような剥離の発生を防止するため、第
１実施形態では、上記接合材料供給工程の前に、図１
（Ａ），（Ｂ）に示すように、正方形のＩＣチップ１−
１の電極７の無い各コーナー部付近において、ダミー電
極３０３を１個又は複数個配置する。ここで、コーナー
部付近にダミー電極３０３を１個又は複数個配置すると
は、図４６に示すように上記ＩＣチップ１−１の上記接
合面の辺部近傍の一列の電極７，…，７の配置列の延長
線Ｌ１及びＬ２が大略９０度でＩＣチップ１−１の上記
接合面のコーナー部で交差するとき、交差領域の外側領
域Ｒ１内に３０３Ａ，３０３Ｂのように配置したり、又
は、各列の最もコーナー部に近い電極７を通り上記延長
線Ｌ１，Ｌ２とそれぞれ直交する基準線Ｌ３，Ｌ４で囲
まれた領域Ｒ２内に３０３Ａ，３０３Ｂ，３０３Ｃのよ
うに配置することを意味する。この結果、回路基板６−
１の正方形のＩＣチップ接合領域６ａ−１の各コーナー
部付近においても電極３０３が存在することになり、全
ての辺部近傍及びコーナー部付近において大略均一に電
極７，…，７又はダミー電極３０３，…，３０３がそれ
ぞれ配列されている状態となる。
【００４８】なお、各ダミー電極３０３は各電極７と同
様に形成されることが好ましいが、他の方法で形成する
ようにしてもよい。
【００４９】このように電極７，…，７又はダミー電極
３０３，…，３０３の列が回路基板６−１の正方形のＩ
Ｃチップ接合領域６ａ−１の各辺部近傍に形成されてい
る状態で、接合材料供給工程において、ＩＣチップ１−
１の接合領域又は回路基板６−１のＩＣチップ接合領域
６ａ−１の少なくともいずれか一方に、少なくとも絶縁
性の熱硬化性樹脂を含む接合材料５を供給する。接合材
料５の供給方法としては、接合材料５が液体の場合には
塗布することにより行い、接合材料５がシート状になど
の固体の場合には載置又は貼り付けることにより行う。
【００５０】接合材料の一例としては、液体状の場合に
は異方性導電ペースト又は封止樹脂ペーストなどがあ
り、固体状の場合にはシート状の異方性導電膜又は封止
樹脂フィルムなどがある。
【００５１】次いで、接合工程において、接合材料５を
間に挟んで回路基板６−１のＩＣチップ接合領域６ａ−
１にＩＣチップ１−１の接合面を重ね合わせて、上記各
電極４上にバンプ２が形成されたＩＣチップ１−１の上
記接合面と上記回路基板６−１のＩＣチップ接合領域６
ａ−１との間に上記接合材料５を介して、上記ＩＣチッ
プ１−１の上記各電極４上の上記バンプ２と上記回路基
板６−１の各電極７とが電気的に接触するように位置決
めしたのち接合する。この接合工程は、回路基板６−１
が基台１０上に載置された状態で行うようにしてもよい
し、別の個所で接合材料５を介してＩＣチップ１−１が
回路基板６−１に重ね合わされて接合工程を行ったの
ち、本圧着工程において、接合材料５を介してＩＣチッ
プ１−１が重ね合わされている回路基板６−１が基台１
０上に載置されるようにしてもよい。
【００５２】次いで、本圧着工程において、押圧部材８
をＩＣチップ１−１に当接させて、接合材料５を介して
ＩＣチップ１−１が重ね合わされている回路基板６−１
が載置された基台１０に向けて押圧部材８から押圧力を
作用させるとともに、押圧部材８内に内蔵されたヒータ
の熱を押圧部材８からＩＣチップ１−１に伝達する。こ
の結果、所定温度を加えつつ所定の加圧力を作用させ
て、ＩＣチップ１−１の接合面を回路基板６−１のＩＣ
チップ接合領域６ａ−１に押圧することにより、ＩＣチ
ップ１−１の接合面の各電極４上のバンプ２が回路基板
６−１のＩＣチップ接合領域６ａ−１内の各電極７に接
触する。このとき、上記ＩＣチップ１−１の上記接合面
と上記回路基板６−１のＩＣチップ接合領域６ａ−１と
の間の上記接合材料５を、上記ＩＣチップ１−１の上記
接合面の中央部から周辺部へ向けて押し出そうとする。
ここで、上記したように電極７が欠けている位置すなわ
ちコーナー部付近にダミー電極３０３が配置されている
結果として、ＩＣチップ１−１の上記接合面の各コーナ
ー部付近においても、いずれの辺の辺部近傍と同様に電
極７，…，７及びダミー電極３０３が大略等間隔に配置
されており、図５（Ｂ）に矢印で示すように各辺の辺部
近傍及び各コーナー部付近においても同様に接合材料５
の中央部から周辺部へ向けての流動が規制されて、基板
６−１のＩＣチップ接合領域６ａ−１の中央部での流動
速度ＳＰ１と、基板６−１のＩＣチップ接合領域６ａ−
１の周辺部での流動速度ＳＰ２とが大略同じになるよう
にして、ＩＣチップ接合領域６ａ−１の中央部と周辺部
でのＩＣチップ１−１と接合材料５との密着性を増加さ
せるとともに、基板６−１の電極７又はダミー電極３１
３と接合材料５との間での密着性を増加させることによ
り、上記剥離を防止できるようにし、回路基板６−１の
少なくともＩＣチップ接合領域６ａ−１全体において接
合材料５が大略均一に分布保持されて上記熱により硬化
させられてＩＣチップ実装体を製造することができる。
すなわち、上記本圧着工程において、上記ＩＣチップ１
−１に備えたダミー電極３０３，…，３０３により、回
路基板６−１の上記ＩＣチップ接合領域６ａ−１の中央
部から周辺部特にコーナー部への圧着時の上記接合材料
５の不均一な押し出しを規制することができる。
【００５３】上記接合材料流動規制部材の例としての各
ダミー電極３０３の高さは、電極７の高さと大略同一で
あることが好ましい。なお、通常、基板の電極高さは、
多層基板、例えば、松下電子部品株式会社製のアリブ
（ＡＬＩＶＨ）のガラエポ基板では、一例として１２〜
２５μｍ（Ａｕ／Ｎｉメッキ含む）であり、セラミック
基板では、一例として２〜１５μｍ（Ａｕ／Ｎｉメッキ
含む）である。また、各ダミー電極３０３は耐熱性を有
することが好ましい。ここで、耐熱性の一例としては、
例えば、リフロー工程が不要な場合には２００℃で２０
秒、リフロー工程を通過させる場合には２５０℃で１０
秒程度の熱に耐える性質を持つことを意味する。
【００５４】また、接合材料５としては、絶縁性の熱硬
化性樹脂のみから構成するものに限らず、絶縁性樹脂中
に導電性粒子を含む導電性材料を含むようにしてもよい
し、無機フィラーを含むようにしてもよい。このように
接合材料５に、導電性材料又は無機フィラーを含める場
合においても、上記接合材料流動規制部材により、圧着
時に樹脂の流動がＩＣチップ１−１の接合面内で均一化
されて、導電性材料又は無機フィラーを均一に配置する
ことができる。これに対して、上記接合材料流動規制部
材が無い場合には、無機フィラーが添加された樹脂にお
いては、圧着時の樹脂の流動が不均一になると無機フィ
ラーが粗密になり、部分的に樹脂物性が異なることによ
り品質が劣化しやすい場合があり、導電性材料が添加さ
れた樹脂においては、圧着時の樹脂の流動が不均一にな
ると、導電性材料が粗密になり部分的にショートを生じ
る場合がある。
【００５５】なお、上記説明においては、接合工程にお
いてＩＣチップ１−１の各バンプ２と回路基板６−１の
各電極７とが接触するように記載したが、これに限られ
るものではなく、接合工程ではＩＣチップ１−１の各バ
ンプ２と回路基板６−１の各電極７とが接触せず、本圧
着工程で初めてＩＣチップ１−１の各バンプ２と回路基
板６−１の各電極７とが接触するようにしてもよい。
【００５６】上記第１実施形態によれば、回路基板６−
１の正方形ＩＣチップ接合領域６ａ−１において、その
四隅のコーナー部を除く４辺の各辺の辺部近傍に大略等
間隔に一列の電極７，…，７を有するものであって、回
路基板６−１のＩＣチップ接合領域６ａ−１の上記辺の
辺部近傍での電極７の無いコーナー部にダミー電極３０
３，…，３０３を形成することによって、電極７，…，
７の配列状態をＩＣチップ１−１の各辺の辺部近傍及び
各コーナー部付近とも大略同一にすることができて、上
記圧着工程での上記ＩＣチップ１−１の上記接合領域と
上記回路基板６−１のＩＣチップ接合領域６ａ−１との
間の上記接合材料５の中央部から周辺部のコーナー部へ
の接合材料５の流動時にダミー電極３０３が接合材料流
動規制部材として機能し、基板６−１のＩＣチップ接合
領域６ａ−１の中央部での流動速度ＳＰ１と、基板６−
１のＩＣチップ接合領域６ａ−１の周辺部での流動速度
ＳＰ２とが大略同じになり、ＩＣチップ接合領域６ａ−
１の各辺の辺部近傍及び各コーナー部付近での上記接合
材料５の中央部から周辺部のコーナー部への流動の大略
均一化を図り、かつ、ＩＣチップ１−１の接合面言い替
えれば上記回路基板６−１のＩＣチップ接合領域６ａ−
１内での接合材料５の分布の均一化が図れる。このよう
に、ＩＣチップ１−１の接合面内及び回路基板６−１の
ＩＣチップ接合領域６ａ−１内での接合材料５の分布の
均一化が図れる結果として接合材料５の密度の低下を防
止することができて、ＩＣチップ接合領域６ａ−１の中
央部と周辺部、特にコーナー部、でのＩＣチップ１−１
と接合材料５との密着性を増加させるとともに、基板６
−１の電極７又はダミー電極３０３と接合材料５との間
での密着性を増加させることにより、上記剥離を防止で
きるようにして、接合及び封止の信頼性を高めることが
できる。
【００５７】なお、上記コーナー部に配置されたダミー
電極３０３と，そのダミー電極３０３に隣接する電極
７，７との配置間隔は電極７，…，７の配置間隔と大略
同一にすれば、４つの辺部近傍からコーナー部にかけて
同様に電極７，…，７が形成されているような状態とな
り、上記接合材料５の中央部から周辺部への流動の大略
均一化をより一層図ることができ、かつ、回路基板６−
１のＩＣチップ接合領域６ａ−１内での接合材料５の分
布のより一層の均一化を図ることができる。しかしなが
ら、これに限られるものではなく、全く上記ダミー電極
３０３，…，３０３が存在しない場合よりも均一性を高
めるため、ダミー電極３０３と，そのダミー電極３０３
に隣接する電極７，７との配置間隔は、電極７，…，７
の配置間隔より大きくしてもよい。
【００５８】（第２実施形態）本発明の第２実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
７〜図１２に基づいて説明する。図７（Ａ）及び（Ｂ）
は第２実施形態にかかるＩＣチップの実装方法の接合工
程前の上記ＩＣチップの側面図及び裏面図であり、図８
（Ａ）は接合工程前の回路基板の側面図であり、図８
（Ｂ）は圧着工程での接合材料の流動状態を示し、ＩＣ
チップを透視して回路基板上での接合材料の動きを示す
平面図である。また、図９は上記圧着工程でのＩＣチッ
プと回路基板と接合材料の部分的に拡大した一部断面側
面図である。また、図１０（Ａ）及び（Ｂ）は第２実施
形態を説明するための従来例にかかる電子部品の実装方
法の接合工程前のＩＣチップの側面図及び裏面図であ
り、図１１（Ａ）は図１０の従来例の接合工程前の回路
基板の側面図であり、図１１（Ｂ）は図１０の従来例の
圧着工程での接合材料の流動状態を示し、ＩＣチップを
透視して回路基板上での接合材料の動きを示す平面図で
ある。また、図１２は図１０の従来例の上記圧着工程で
のＩＣチップと回路基板と接合材料の部分的に拡大した
一部断面側面図である。
【００５９】上記ＩＣチップの実装方法は、図７に示す
ように、四角形すなわち正方形又は長方形のＩＣチップ
１−２（図７では正方形のＩＣチップ１−２）の接合面
において、その四隅のコーナー部を除く４辺の各辺部の
端縁近傍部分に各辺と大略平行にかつ大略等間隔に一列
のバンプ２，…，２を有するものであって、ＩＣチップ
１−２の接合面の上記辺部近傍のうちのバンプ２の無い
箇所（図７（Ｂ）ではＩＣチップ１−２の４辺のうちの
上下の２辺及び左右の２辺の辺部近傍のうちのバンプ２
の無い箇所）に接合材料流動規制部材の一例としてのダ
ミーバンプ３を形成して、ダミーバンプ３により接合材
料５の流動規制を行うものである。一方、基板側におい
ても、図８に示すように、上記四角形すなわち正方形又
は長方形のＩＣチップ１−２（図７では正方形のＩＣチ
ップ１−２）の接合面に対応する回路基板６−２の四角
形すなわち正方形又は長方形のＩＣチップ接合領域６ａ
−２（図７では正方形のＩＣチップ接合領域６ａ−２）
において、その四隅のコーナー部を除く４辺の各辺部の
端縁近傍部分に各辺と大略平行にかつ大略等間隔に一列
の電極７，…，７を有するものであって、ＩＣチップ接
合領域６ａ−２の上記辺部近傍のうちの電極７の無い箇
所（図８（Ｂ）ではＩＣチップ接合領域６ａ−２の４辺
のうちの上下の２辺の辺部近傍のうちの電極７の無い箇
所（ダミーバンプ３が形成される箇所）及び左右の２辺
の辺部近傍のうちの電極７の無い箇所（ダミーバンプ３
が形成される箇所））に接合材料流動規制部材の一例で
ある凸部としてのダミー電極３１３を形成して、ダミー
電極３１３により接合材料５の流動規制を行うものであ
る。
【００６０】従来では、図１０及び図１１に示すよう
に、正方形のＩＣチップ７０１の対向する２辺（図１０
（Ｂ）では上下の２辺及び左右の２辺）の辺部近傍のそ
れぞれにおいて、電極７０４，…，７０４上にバンプ７
０２，…，７０２が大略等間隔に配列されている中でバ
ンプ７０２が欠けている位置７０３、言い換えれば、隣
接するバンプ７０２，７０２との間隔が他の間隔より大
きく離れている広幅間隔部分７０３があるとともに、図
１１（Ａ）に示すように、基板７０６側にも上記広幅間
隔部分７０３に対応する位置に電極７０７が無く、隣接
する電極７０７，７０７との間隔が他の間隔より大きく
離れている広幅間隔部分があると仮定する。このように
バンプ７０２，…，７０２がＩＣチップ７０１に配置さ
れているとともに電極７０７，…，７０７が基板７０６
に配置されている状態で、接合材料７０５を回路基板７
０６に供給したのち、図１１（Ｂ）及び図１２に示すよ
うに、接合面の電極７０４上にバンプ７０２が形成され
たＩＣチップ７０１の上記接合面と上記回路基板７０６
のＩＣチップ接合領域７０６ａとの間に上記接合材料７
０５を介して、上記ＩＣチップ７０１の上記電極７０４
上の上記バンプ７０２と上記回路基板７０６の電極７０
７とが電気的に接触するように接合し、基台７１０上に
上記回路基板７０６を載置し、ＩＣチップ７０１に加熱
された押圧部材７０８を当接させて加圧することによ
り、加熱及び加圧状態で上記ＩＣチップ７０１を圧着し
て上記ＩＣチップ７０１の上記接合面と上記回路基板７
０６のＩＣチップ接合領域７０６ａとの間の上記接合材
料７０５を硬化させる。このような場合、大略等間隔に
配列されているバンプ７０２，…，７０２間の隙間より
も、バンプ７０２が欠けている広幅間隔部分７０３及び
大略等間隔に配列されている電極７０７，…，７０７間
の隙間よりも、電極７０７が欠けている広幅間隔部分か
ら接合材料７０５が上記ＩＣチップ７０１の上記接合面
及び回路基板７０６のＩＣチップ接合領域７０６ａの外
側の外周部に大きく流れ出し、接合材料７０５の密度が
低下することになる。この結果、図１２に示すように、
ＩＣチップ７０１の側面を封止する樹脂量が不足とな
り、ＩＣチップ７０１の側面を封止するフィレットが小
さく又は全く無くなり、ＩＣチップ接合領域７０６ａの
周辺部でのＩＣチップ７０１と接合材料７０５との間で
剥離が発生したり、基板７０６の電極７０７と接合材料
７０５との間で剥離が発生したりすることになる。
【００６１】このような剥離を防止するため、第２実施
形態では、上記接合材料供給工程の前に、図７（Ａ），
（Ｂ）に示すように、ＩＣチップ１−２の４辺のうちの
対向する２辺（図７（Ｂ）では上下の２辺及び左右の２
辺）の辺部近傍のそれぞれにおいて、バンプ２，…，２
が大略等間隔に配列されている中でバンプ２が欠けてい
る広幅間隔部分（図１０（Ｂ）及び図１１（Ｂ）の上下
の２辺及び左右の２辺の７０３参照）、言い換えれば、
隣接するバンプ２，２との間隔が他の間隔より大きく離
れている位置にダミーバンプ３を他のバンプ２と同様に
形成して大略等間隔にバンプ２が配列されているように
する。この結果、ＩＣチップ１−２の上記対向する各２
辺（図７（Ｂ）では上下の２辺）が、各２辺の辺部近傍
のそれぞれにおいてバンプ２が欠けることなくバンプ
２，…，２が大略等間隔に配列されている状態と同様な
状態となる。
【００６２】一方、基板側においても、上記接合材料供
給工程の前に、図８（Ａ），（Ｂ）に示すように、回路
基板６−２のＩＣチップ接合領域６ａ−２の４辺のうち
の互いに対向する２辺（図８（Ｂ）では上下の２辺及び
左右の２辺）の辺部近傍のそれぞれにおいて、電極７，
…，７が大略等間隔に配列されている中で電極７が欠け
ている広幅間隔部分（図１０（Ｂ）及び図１１（Ｂ）の
上下の２辺及び左右の２辺の７０３参照）、言い換えれ
ば、隣接する電極７，７との間隔が他の間隔より大きく
離れている位置にダミー電極３１３を他の電極７と例え
ば同様に形成して大略等間隔に電極７が配列されている
ようにする。この結果、回路基板６−２のＩＣチップ接
合領域６ａ−２の上記対向する各２辺（図８（Ｂ）では
上下の２辺及び左右の２辺）が、各辺の辺部近傍のそれ
ぞれにおいて電極７が欠けることなく電極７，…，７が
大略等間隔に配列されている状態と同様な状態となる。
【００６３】なお、各バンプ２及び各ダミーバンプ３が
形成される方法は、図４７に示すバンプ形成方法などが
ある。図７（Ａ），（Ｂ）のＩＣチップ１−２に各バン
プ２及び各ダミーバンプ３を形成する一例について説明
する。ＩＣチップ１−２に相当するＩＣチップ４０１に
おいてＩＣチップ４０１のＡｌパッド電極４０４（電極
４に相当）にワイヤボンディング装置により図４７
（Ａ）〜図４７（Ｆ）のごとき動作によりバンプ（突起
電極）４０２（各バンプ２及び各ダミーバンプ３に相
当）を形成する。すなわち、図４７（Ａ）でホルダ１９
３から突出したワイヤ１９５の下端にボール１９６を形
成し、図４７（Ｂ）でワイヤ１９５を保持するホルダ１
９３を下降させ、ボール１９３をＩＣチップ４０１の電
極４０４に接合して大略バンプ４０２の形状を形成し、
図４７（Ｃ）でワイヤ１９５を下方に送りつつホルダ１
９３の上昇を開始し、図４７（Ｄ）に示すような大略四
角形のループ１９９にホルダ１９３を移動させて図４７
（Ｅ）に示すようにバンプ４０２の上部に湾曲部１９８
を形成し、引きちぎることにより図４７（Ｆ）に示すよ
うなバンプ４０２を形成する。あるいは、図４７（Ｂ）
でワイヤ１９５をホルダ１９３でクランプして、ホルダ
１９３を上昇させて上方に引き上げることにより、金ワ
イヤ１９５を引きちぎり、図４７（Ｇ）のようなバンプ
４０２の形状を形成するようにしてもよい。このよう
に、ＩＣチップ４０１の各電極４０４にバンプ４０２を
形成した状態を図４７（Ｂ）に示す。
【００６４】このようにバンプ２，…，２及び電極７，
…，７が形成されている状態で、接合材料供給工程にお
いて、ＩＣチップ１−２の接合面又は回路基板６−２の
ＩＣチップ接合領域６ａ−２の少なくともいずれか一方
に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料５
を供給する。接合材料５の供給方法としては、接合材料
５が液体の場合には塗布することにより行い、接合材料
５がシート状になどの固体の場合には載置又は貼り付け
ることにより行う。
【００６５】接合材料の一例としては、液体状の場合に
は異方性導電ペースト又は封止樹脂ペーストなどがあ
り、固体状の場合にはシート状の異方性導電膜又は封止
樹脂フィルムなどがある。
【００６６】次いで、接合工程において、接合材料５を
間に挟んで回路基板６−２のＩＣチップ接合領域６ａ−
２にＩＣチップ１−２の接合面を重ね合わせて、上記各
電極４上にバンプ２が形成されたＩＣチップ１−２の上
記接合面と上記回路基板６−２のＩＣチップ接合領域６
ａ−２との間に上記接合材料５を介して、上記ＩＣチッ
プ１−２の上記各電極４上の上記バンプ２と上記回路基
板６−２の各電極７とが電気的に接触するように位置決
めしたのち接合する。この接合工程は、回路基板６−２
が基台１０上に載置された状態で行うようにしてもよい
し、別の個所で接合材料５を介してＩＣチップ１−２が
回路基板６−２に重ね合わされて接合工程を行ったの
ち、本圧着工程において、接合材料５を介してＩＣチッ
プ１−２が重ね合わされている回路基板６−２が基台１
０上に載置されるようにしてもよい。
【００６７】次いで、本圧着工程において、押圧部材８
をＩＣチップ１−２に当接させて、接合材料５を介して
ＩＣチップ１−２が重ね合わされている回路基板６−２
が載置された基台１０に向けて押圧部材８から押圧力を
作用させるとともに、押圧部材８内に内蔵されたヒータ
の熱を押圧部材８からＩＣチップ１−２に伝達する。こ
の結果、所定温度を加えつつ所定の加圧力を作用させ
て、ＩＣチップ１−２の接合面を回路基板６−２のＩＣ
チップ接合領域６ａ−２に押圧することにより、ＩＣチ
ップ１−２の接合面の各電極４上のバンプ２が回路基板
６−２のＩＣチップ接合領域６ａ−２内の各電極７に接
合工程時よりもさらに接触する。このとき、上記ＩＣチ
ップ１−２の上記接合面と上記回路基板６−２のＩＣチ
ップ接合領域６ａ−２との間の上記接合材料５を、上記
ＩＣチップ１−２の上記接合面の中央部から周辺部へ向
けて押し出そうとする。ここで、上記したようにバンプ
２が欠けている広幅間隔部分にダミーバンプ３及び電極
７が欠けている広幅間隔部分にダミー電極３１３が配置
されている結果として、ＩＣチップ１−２の上記接合面
言い替えれば基板６−２のＩＣチップ接合領域６ａ−２
の各辺の辺部近傍においては、いずれの辺の辺部近傍で
も同様にバンプ２，…，２及びダミーバンプ３及び電極
７，…，７及びダミー電極３１３が大略等間隔に配置さ
れており、図８（Ｂ）に矢印で示すように各辺の辺部近
傍において同様に接合材料５の中央部から周辺部へ向け
ての流動が規制されて、不均一に接合材料５が流動する
のを防止し、少なくともＩＣチップ１−２の接合面及び
回路基板６−２のＩＣチップ接合領域６ａ−２の全体に
おいて接合材料５が大略均一に分布保持されて上記熱に
より硬化させられてＩＣチップ実装体を製造することが
できる。すなわち、上記本圧着工程において、上記ＩＣ
チップ１−２に備えられたダミーバンプ３及び回路基板
６−２に備えられたダミー電極３１３により、上記ＩＣ
チップ１−２の上記接合面言い替えれば基板６−２のＩ
Ｃチップ接合領域６ａ−２の中央部から周辺部への圧着
時の上記接合材料５の不均一な押し出しを規制すること
ができる。
【００６８】上記接合材料流動規制部材の例としての各
ダミーバンプ３の高さは、ＩＣチップ１−２と回路基板
６−２との接合後のＩＣチップ１−２と回路基板６−２
との間の間隔の１０％〜３０％が好ましく、一例として
２０％が好ましい。具体的な数値例として、接合後のＩ
Ｃチップ１−２と回路基板６−２との間の間隔の高さ寸
法が３０μｍ〜４０μｍのとき、ダミーバンプ３の高さ
は７μｍ程度とする。
【００６９】各ダミーバンプ３としては耐熱性を有する
ものが好ましい。耐熱性の一例としては、例えば、リフ
ロー工程が不要な場合には２００℃で２０秒、リフロー
工程を通過させる場合には２５０℃で１０秒程度の熱に
耐える性質を意味する。
【００７０】また、回路基板６−２のダミー電極３１３
の高さは、電極７の高さと大略同一であることが好まし
い。
【００７１】また、接合材料５としては、絶縁性の熱硬
化性樹脂のみから構成するものに限らず、絶縁性樹脂中
に導電性粒子を含む導電性材料を含むようにしてもよい
し、無機フィラーを含むようにしてもよい。このように
接合材料５に、導電性材料又は無機フィラーを含める場
合においても、ダミーバンプ３及びダミー電極３１３に
より、圧着時に樹脂の流動がＩＣチップ１−２の接合面
内で均一化されて、導電性材料又は無機フィラーを均一
に配置することができる。これに対して、ダミーバンプ
３及びダミー電極３１３が無い場合には、無機フィラー
が添加された樹脂においては、圧着時の樹脂の流動が不
均一になると無機フィラーが粗密になり、部分的に樹脂
物性が異なることにより品質が劣化しやすい場合があ
り、導電性材料が添加された樹脂においては、圧着時の
樹脂の流動が不均一になると、導電性材料が粗密になり
部分的にショートを生じる場合がある。
【００７２】なお、上記説明においては、接合工程にお
いてＩＣチップ１−２の各バンプ２と回路基板６−２の
各電極７とが接触するように記載したが、これに限られ
るものではなく、接合工程ではＩＣチップ１−２の各バ
ンプ２と回路基板６−２の各電極７とが接触せず、本圧
着工程で初めてＩＣチップ１−２の各バンプ２と回路基
板６−２の各電極７とが接触するようにしてもよい。
【００７３】また、上記第２実施形態において、電極７
が欠けている広幅間隔部分、言い換えれば、隣接電極
７，７間の間隔が他の隣接電極７，７間の間隔より大き
い広幅間隔部分に、ダミー電極３１３を形成する場合、
隣接電極７，７間の間隔が間隔が必ずしも大略均一では
ない場合には、隣接電極７，７間の間隔が許容値を越え
ている部分にのみダミー電極３１３を形成するようにす
ればよい。具体的には、図４６に示すように、回路基板
６−２の電極７，７間又は電極７とダミー電極３１３と
の間のピッチのうちの最大ピッチＰｍａｘと最小ピッチ
Ｐｍｉｎとの関係が、 Ｐｍａｘ≦（Ｐｍｉｎ×２α）
［ここで、αは１〜６の任意の値である。］となるよ
うにダミー電極３１３を配置するようにすることによ
り、上記と同様な効果を奏することができる。
【００７４】上記第２実施形態によれば、四角形すなわ
ち正方形又は長方形のＩＣチップ１−２の接合面におい
て、その四隅のコーナー部を除く４辺の各辺の辺部近傍
に大略等間隔に一列のバンプ２，…，２を有するもので
あって、ＩＣチップ１−２の接合面の上記辺の辺部近傍
でのバンプ２の無い箇所にダミーバンプ３を形成すると
ともに、回路基板６−２のＩＣチップ接合領域６ａ−２
の上記辺の辺部近傍での電極７の無い箇所にダミー電極
３１３を形成することによって、バンプ２，…，２の配
列状態をＩＣチップ１−２の各辺の辺部近傍とも大略同
一にすることができるとともに電極７，…，７の配列状
態を回路基板６−２のＩＣチップ接合領域６ａ−２の各
辺の辺部近傍とも大略同一にすることができて、上記圧
着工程での上記ＩＣチップ１−２の上記接合面と上記回
路基板６−２のＩＣチップ接合領域６ａ−２との間の上
記接合材料５の中央部から周辺部への接合材料５の流動
時にダミーバンプ３及びダミー電極３１３が接合材料流
動規制部材として機能し、ＩＣチップ１−２の各辺の辺
部近傍及び回路基板６−２のＩＣチップ接合領域６ａ−
２の各辺の辺部近傍での上記接合材料５の中央部から周
辺部への流動の大略均一化を図り、かつ、ＩＣチップ１
−２の接合面内及び回路基板６−２のＩＣチップ接合領
域６ａ−２内での接合材料５の分布の均一化が図れ、密
着力が向上し、接合及び封止の信頼性を高めることがで
きる。また、図９に示すように、ＩＣチップ１−２の接
合面内及び回路基板６−２のＩＣチップ接合領域６ａ−
２内での接合材料５の分布の均一化が図れる結果として
接合材料５の密度の低下を防止することができて、ＩＣ
チップの側面を封止する樹脂量が十分供給され、ＩＣチ
ップ１−２の側面を封止するフィレット５Ａを大きくす
ることができて、ＩＣチップ接合領域６ａ−２の周辺部
でのＩＣチップ１−２と接合材料５との間で剥離や基板
６−２の電極７と接合材料５との間で剥離を効果的に防
止することができる。このように、ＩＣチップの側面を
封止する樹脂量が十分供給されると、ＩＣチップ１−２
の側面を封止するフィレット５Ａを大きくすることがで
きる理由は、ＩＣチップと基板との間隔は、バンプ材
質、形状で決まるため、接合樹脂量が十分に供給されて
多くなると、圧着時にＩＣチップの外部にはみ出す樹脂
量が増加して、フィレットを大きくすることができる。
【００７５】上記接合材料流動規制部材の一例としての
ダミーバンプは、ＩＣチップ１−２の接合面での配置位
置は上記対向する一対の辺部近傍に限定されるものでは
なく、いずれか１つの辺部近傍のバンプ２，…，２の列
において、隣接するバンプ２，２との間隔が他の間隔よ
り大きく離れている位置にダミーバンプ３を他のバンプ
２と同様に形成して大略等間隔にバンプ２が配列されて
いるようにすればよい。
【００７６】また、上記接合材料流動規制部材の一例と
してのダミー電極３１３は、回路基板６−２のＩＣチッ
プ接合領域６ａ−２での配置位置は上記対向する一対の
辺部近傍に限定されるものではなく、いずれか１つの辺
部近傍の電極７，…，７の列において、隣接する電極
７，７との間隔が他の間隔より大きく離れている位置に
ダミー電極３１３を他の電極７と同様に形成して大略等
間隔に電極７が配列されているようにすればよい。
【００７７】（第３実施形態）本発明の第３実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
１３〜図１６に基づいて説明する。図１３（Ａ）及び
（Ｂ）は第３実施形態にかかるＩＣチップの実装方法の
接合工程前の上記回路基板の側面図及び平面図であり、
図１３（Ｃ）及び図１４は上記圧着工程でのＩＣチップ
と回路基板と接合材料の一部断面側面図及び部分的に拡
大した一部断面側面図である。また、図１５（Ａ）及び
（Ｂ）は第３実施形態を説明するための従来例にかかる
ＩＣチップの実装方法の接合工程前の上記回路基板の側
面図及び平面図であり、図１５（Ｃ）及び図１６は上記
従来例の圧着工程でのＩＣチップと回路基板と接合材料
の一部断面側面図及び部分的に拡大した一部断面側面図
である。
【００７８】上記第１及び第２実施形態においては、接
合材料流動規制部材の一例として、ダミー電極３０３を
電極７が配置されていない位置に配置させるものである
が、これに限られるものではない。例えば、ＩＣチップ
１−３の接合面には、その接合面のアクティブ面（配線
面）を保護するパッシベーション膜３０９を備えるとと
もに、図１３（Ｂ）に示すように、回路基板６−３のＩ
Ｃチップ接合領域６ａ−３の外側の周囲の四角形領域
に、有機膜３１９を備えるものがある。このとき、有機
膜３１９は、例えばソルダーレジストであって、回路基
板６−３のＩＣチップ接合領域６ａ−３の外側の周囲の
みならず、その周囲からＩＣチップ接合領域６ａ−３の
各辺の内側でかつ各辺の辺部近傍の四角形枠領域（図
中、梨地領域）３２０において、上記電極７，…，７の
うちバンプ２，…，２との接合部を除く部分及び電極以
外の回路基板６−３の表面に形成される。よって、この
ＩＣチップ接合領域６ａ−３の外側の周囲からＩＣチッ
プ接合領域６ａ−３の各辺の内側でかつ各辺の辺部近傍
の四角形枠領域３２０の有機膜３１９が、接合材料流動
規制部材の一例の接合材料流動規制膜として機能して、
有機膜３１９により接合材料５の流動規制を行うように
してもよい。ここで、有機膜３１９の代りに無機膜でも
同様の効果が得られるが、無機膜の場合、樹脂との密着
が弱いために、ヒートサイクルなどの環境試験下におい
て、封止樹脂と無機膜との間で剥離が起こり、封止樹脂
としての機能が低下する恐れがある。これに対して、有
機膜３１９とすれば、封止樹脂との密着が無機膜よりも
有機膜の方が強く、信頼性及び品質を向上させることが
できるからである。
【００７９】上記有機膜３１９は、例えば、他の配線又
はバンプなどとの電気的な接触を防止して絶縁性を保持
し導体を保護する耐熱性コーティングとして機能する、
ポリイミド又はポリベンザオキサゾール（ＰＢＯ）など
のソルダーレジストより構成され、そのような有機膜３
１９を例えば厚さ３〜７μｍ程度だけスピンコートし
て、図１３（Ｂ）に示すように、回路基板６−３のＩＣ
チップ接合領域６ａ−３の外側の周囲、及び、ＩＣチッ
プ接合領域６ａ−３の各辺の内側でかつ各辺の辺部近傍
の四角形枠領域（図中、梨地領域）３２０に全面的に塗
布する。その後、電極７，…，７のうちバンプ２，…，
２との接合に必要な接合部を帯状に除去して当該接合部
を露出させる。除去する領域は帯状に独立していてもよ
いし、連結されて枠状に形成されていてもよい。この結
果、有機膜３１９を、ＩＣチップ接合領域６ａ−３の外
側の周囲及び上記四角形枠領域（図中、梨地領域）３２
０であって、上記電極７，…，７のうちバンプ２，…，
２との接合部を除く部分及び電極以外の回路基板６−３
の表面に対して形成することができる。有機膜３１９
は、図１４に示す様に、ＩＣチップ外周部のＩＣチップ
と基板との間の距離を縮め、ＩＣチップ外周部の樹脂量
を上げる機能を有するものである。この有機膜３１９に
よって、封止樹脂とＩＣチップとの界面での剥離、及
び、封止樹脂と基板との界面での剥離をそれぞれ防止で
きるとともに、封止樹脂密度を上げてボイドの防止を行
うことができ、高湿環境下での水分の進入を極力防止で
き、高温高湿環境下での信頼性及び品質を向上させるこ
とができる。
【００８０】従来では、図１５に示すように、正方形の
ＩＣチップ７０１の接合面のバンプ７０２，…，７０２
を有しかつ４辺のバンプ７０２，…，７０２で囲まれた
正方形の領域にパッシベーション膜５０９（図中、梨地
領域）を配置しているとともに、ＩＣチップ７０１を接
合する回路基板７０６のＩＣチップ接合領域７０６ａの
各辺の外側の周囲に所定間隔をあけて四角形枠状に有機
膜５１９が配置されていると仮定する。このように有機
膜５１９が回路基板７０６のＩＣチップ接合領域７０６
ａの周囲に配置されている状態で、接合材料７０５を回
路基板７０６に供給したのち、接合面の電極７０４上に
バンプ７０２が形成されたＩＣチップ７０１の上記接合
面と上記回路基板７０６との間に上記接合材料７０５を
介して、上記ＩＣチップ７０１の上記電極７０４上の上
記バンプ７０２と上記回路基板７０６の電極７０７とが
電気的に接触するように接合し、基台７１０上に上記回
路基板７０６を載置し、ＩＣチップ７０１に加熱された
押圧部材７０８を当接させて加圧することにより、加熱
及び加圧状態で上記ＩＣチップ７０１を圧着して上記Ｉ
Ｃチップ７０１の上記接合面と上記回路基板７０６との
間の上記接合材料７０５を硬化させる。このような場
合、パッシベーション膜５０９が配置されているＩＣチ
ップ７０１の上記接合面内で４辺のバンプ７０２，…，
７０２で囲まれた正方形の領域よりも、４辺のバンプ７
０２，…，７０２間の位置及び４辺のバンプ７０２，
…，７０２の外側の位置すなわちＩＣチップ接合領域７
０６ａ内の周囲部分においては、ＩＣチップ側にパッシ
ベーション膜５０９が無いとともに基板側に有機膜５１
９が無いため、ＩＣチップ７０１と基板７０６との隙間
が他の部分より大きくなり、当該部分で接合材料７０５
の流れる流動速度が遅くなり、接合材料７０５の密度が
低下することにより、ＩＣチップ接合領域７０６ａ内の
周囲部分での密着力すなわち接合力及び封止力が低下
し、剥離が発生することになる。言いかえれば、ＩＣチ
ップ７０１と基板７０６との隙間が他の部分より大きく
なると、局部的なＩＣチップと基板との間の体積も大き
くなり、このことにより、そこを埋める封止樹脂量も多
くなる。よって、ＩＣチップ外周部にはみ出す樹脂量が
この部分で減少し、結果として、フィレットが小さくな
る。このように、ＩＣチップ７０１の接合面の周囲部分
で接合材料７０５との間で剥離が発生すると、その剥離
部分に水分が入り込み、吸湿によるＩＣチップ７０１な
どが腐食などが生じてしまうことになる。
【００８１】このような接合力及び封止力の低下を防止
するため、第３実施形態では、上記接合材料供給工程の
前に、図１３（Ａ），（Ｂ）に示すように、回路基板６
−３の正方形のＩＣチップ接合領域６ａ−３の各辺の内
側でかつ各辺の辺部近傍の四角形領域（図中、梨地領
域）において、上記電極７，…，７のうちバンプ２，
…，２との接合部を除く部分及び電極以外の回路基板の
表面にも、接合材料流動規制部材の一例の接合材料流動
規制膜として、有機膜３１９（図中、梨地領域）を配置
する。この結果、パッシベーション膜３０９が配置され
ているＩＣチップ１−３の上記接合面内で４辺のバンプ
２，…，２で囲まれた正方形の領域と、ＩＣチップ側に
パッシベーション膜３０９が無いが代わりに基板側に有
機膜３１９が配置されている４辺のバンプ２，…，２の
外側の位置すなわちＩＣチップ接合領域６ａ−３のやや
内側の周囲部分とでは接合材料５の流れる流動速度が大
略同じになり、接合材料５の密度の低下を防止すること
ができ、ＩＣチップ接合領域６ａ−３のやや内側の周囲
部分すなわちＩＣチップ接合領域６ａ−３の各辺の内側
でかつ各辺の辺部近傍での密着力すなわち接合力及び封
止力の低下を防止することができる。その結果、ＩＣチ
ップの側面を封止する樹脂量が十分供給され、ＩＣチッ
プ１−３の側面を封止するフィレット５Ａを大きくする
ことができて、ＩＣチップ接合領域６ａ−３の周辺部で
のＩＣチップ１−３と接合材料５との間で剥離や基板６
−３の電極７と接合材料５との間で剥離を効果的に防止
することができる。
【００８２】このように有機膜３１９が形成されている
状態で、接合材料供給工程において、ＩＣチップ１−３
の接合面又は回路基板６−３のＩＣチップ接合領域６ａ
−３の少なくともいずれか一方に、少なくとも絶縁性の
熱硬化性樹脂を含む接合材料５を供給する。接合材料５
の供給方法は第１実施形態と同様である。
【００８３】次いで、接合工程において、接合材料５を
間に挟んで回路基板６−３のＩＣチップ接合領域６ａ−
３にＩＣチップ１−３の接合面を重ね合わせて、上記各
電極４上にバンプ２が形成されたＩＣチップ１−３の上
記接合面と上記回路基板６−３のＩＣチップ接合領域６
ａ−３との間に上記接合材料５を介して、上記ＩＣチッ
プ１−３の上記各電極４上の上記バンプ２と上記回路基
板６−３の各電極７とが電気的に接触するように位置決
めしたのち接合する。この接合工程は、回路基板６−３
が基台１０上に載置された状態で行うようにしてもよい
し、別の個所で接合材料５を介してＩＣチップ１−３が
回路基板６−３に重ね合わされて接合工程を行ったの
ち、本圧着工程において、接合材料５を介してＩＣチッ
プ１−３が重ね合わされている回路基板６−３が基台１
０上に載置されるようにしてもよい。
【００８４】次いで、本圧着工程において、押圧部材８
をＩＣチップ１−３に当接させて、接合材料５を介して
ＩＣチップ１−３が重ね合わされている回路基板６−３
が載置された基台１０に向けて押圧部材８から押圧力を
作用させるとともに、押圧部材８内に内蔵されたヒータ
の熱を押圧部材８からＩＣチップ１−３に伝達する。こ
の結果、所定温度を加えつつ所定の加圧力を作用させ
て、ＩＣチップ１−３の接合面を回路基板６−３のＩＣ
チップ接合領域６ａ−３に押圧することにより、ＩＣチ
ップ１−３の接合面の各電極４上のバンプ２が回路基板
６−３のＩＣチップ接合領域６ａ−３内の各電極７に接
触する。このとき、ＩＣチップ１−３が回路基板６−３
に対して短手方向すなわち幅方向にの両側に有機膜３１
９が配置されていることにより、上記ＩＣチップ接合領
域６ａ−３の中央部から周辺部への上記接合材料５の流
動に対して流動抵抗を増加させることができて、バンプ
２，…，２の列の両側において、有機膜３１９が無い場
合と比較して、図１４に示すようにＩＣチップ１−３と
回路基板６−３との間での流動速度を低下させることが
でき、回路基板６−３のＩＣチップ接合領域６ａ−３内
の各辺の辺部近傍において同様に接合材料５の中央部か
ら周辺部へ向けての流動が規制されて、不均一に接合材
料５が流動するのを防止し、少なくともＩＣチップ接合
領域６ａ−３全体において接合材料５が大略均一に分布
保持されて上記熱により硬化させられてＩＣチップ実装
体を製造することができる。すなわち、上記本圧着工程
において、上記有機膜３１９により、上記ＩＣチップ接
合領域６ａ−３の中央部から周辺部への圧着時の上記接
合材料５の不均一な押し出しを規制することができる。
【００８５】なお、上記説明においては、接合工程にお
いてＩＣチップ１−３の各バンプ２と回路基板６−３の
各電極７とが接触するように記載したが、これに限られ
るものではなく、接合工程ではＩＣチップ１−３の各バ
ンプ２と回路基板６−３の各電極７とが接触せず、本圧
着工程で初めてＩＣチップ１−３の各バンプ２と回路基
板６−３の各電極７とが接触するようにしてもよい。
【００８６】上記第３実施形態によれば、回路基板６−
３のＩＣチップ接合領域６ａ−３の外側の周囲の四角形
領域に有機膜３１９を配置することにより、有機膜３１
９が、接合材料流動規制部材の一例の接合材料流動規制
膜として接合材料５の流動規制を行う。この結果、有機
膜３１９が無い場合と比較して、図１４に示すように、
上記圧着工程での上記ＩＣチップ１−３の上記接合面と
上記回路基板６−３のＩＣチップ接合領域６ａ−３との
間の上記接合材料５の中央部から周辺部への接合材料５
の流動時に、有機膜３１９が接合材料流動規制部材とし
て機能してＩＣチップ１−３と回路基板６−３との間で
の流動速度を低下させることができ、上記接合材料５の
中央部から周辺部への流動の大略均一化を図り、かつ、
ＩＣチップ１−３の接合面内での接合材料５の分布の均
一化が図れ、密着力が向上し、接合及び封止の信頼性を
高めることができる。
【００８７】（第４実施形態）本発明の第４実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
１７〜図２２に基づいて説明する。図１７（Ａ）及び
（Ｂ）は第４実施形態にかかるＩＣチップの実装方法の
接合工程前の上記ＩＣチップの側面図及び裏面図であ
り、図１８は圧着工程での接合材料の流動状態を示し、
ＩＣチップを透視して回路基板上での接合材料の動きを
示す平面図であり、図１９は圧着工程でのＩＣチップと
回路基板と接合材料の一部断面側面図である。また、図
２０（Ａ）及び（Ｂ）は第４実施形態を説明するための
従来例にかかるＩＣチップの実装方法の接合工程前の上
記ＩＣチップの側面図及び裏面図であり、図２１は圧着
工程での接合材料の流動状態を示し、ＩＣチップを透視
して回路基板上での接合材料の動きを示す平面図であ
り、図２２は圧着工程でのＩＣチップと回路基板と接合
材料の一部断面側面図である。
【００８８】上記第３実施形態においては、四角形すな
わち正方形又は長方形のＩＣチップ接合領域６ａ−４の
各辺の内側でかつ各辺の辺部近傍の四角形枠領域３２０
に有機膜３１９を配置しているが、これに限られるもの
ではない、例えば、ＩＣチップ１−４が４辺の各辺の辺
部近傍に一列のバンプ２，…，２を有するものであった
が、本第４実施形態では、図１７に示すように、電子部
品の一例としての長方形のＩＣチップ１−４の接合面に
おいて、短手方向の中央部に長手方向沿いに１列に延び
かつ大略等間隔に配置されたバンプ２，…，２を有する
ものであって、図１８に示すように、１列のバンプ２，
…，２の両側付近まで、接合材料流動規制部材の一例と
しての有機膜３２９を配置して、有機膜３２９により接
合材料５の流動規制を行うものである。
【００８９】上記有機膜３２９は、例えば、他の配線又
はバンプなどとの電気的な接触を防止して絶縁性を保持
し導体を保護する耐熱性コーティングとして機能する、
ポリイミド又はポリベンザオキサゾール（ＰＢＯ）など
のソルダーレジストより構成され、そのような有機膜３
２９を例えば厚さ３〜７μｍ程度だけスピンコートし
て、図１８に示すように、回路基板６−４のＩＣチップ
接合領域６ａ−４の外側から、ＩＣチップ接合領域６ａ
−４の短手方向の中央部に長手方向沿いに１列延びかつ
大略等間隔に配置された電極７，…，７が形成されてい
る長手方向沿いの中央部分を残し、その両側まで、全面
的に塗布することにより形成することができる。
【００９０】従来では、図２０及び図２１に示すよう
に、長方形のＩＣチップ７０１の接合面において、短手
方向の中央部に長手方向沿いに１列に延びかつ大略等間
隔に配置されたバンプ７０２，…，７０２を有すると仮
定する。このようにバンプ７０２，…，７０２がＩＣチ
ップ７０１に配置されている状態で、接合材料７０５を
回路基板７０６に供給したのち、ＩＣチップ７０１の接
合面の電極７０４上にバンプ７０２が形成されたＩＣチ
ップ７０１の接合面と上記回路基板７０６との間に上記
接合材料７０５を介して、上記ＩＣチップ７０１の上記
電極７０４上の上記バンプ７０２と上記回路基板７０６
の電極７０７とが電気的に接触するように接合し、基台
７１０上に上記回路基板７０６を載置し、ＩＣチップ７
０１に加熱された押圧部材７０８を当接させて加圧する
ことにより、加熱及び加圧状態で上記ＩＣチップ７０１
を圧着して上記ＩＣチップ７０１の上記接合面と上記回
路基板７０６との間の上記接合材料７０５を硬化させ
る。このような場合、短手方向の中央部に長手方向沿い
に１列に延びかつ大略等間隔に配置されているバンプ７
０２，…，７０２を中心に、バンプ７０２，…，７０２
の列の両側において、図２２に示すように長方形のＩＣ
チップ７０１が回路基板７０６に対して短手方向すなわ
ち幅方向に大きな流動速度で移動してしまい、接合材料
７０５の密度が低下することにより、ＩＣチップ接合領
域７０６ａ内の短手方向の中央部以外の周囲部分での密
着力すなわち接合力及び封止力が低下してしまい、剥離
が発生することになる。
【００９１】このような接合力及び封止力の低下を防止
するため、第４実施形態では、上記接合材料供給工程の
前に、図１８に示すように、長方形のＩＣチップ１−４
の接合面において、短手方向の中央部に長手方向沿いに
１列に延びかつ大略等間隔に配置されたバンプ２，…，
２に対向する、回路基板６−４のＩＣチップ接合領域６
ａ−４の短手方向の中央部に長手方向沿いに１列延びか
つ大略等間隔に配置された電極７，…，７付近まで、接
合材料流動規制部材の一例としての有機膜３２９を配置
する。この結果、ＩＣチップ１−４の接合面言い替えれ
ば回路基板６−４のＩＣチップ接合領域６ａ−４の外側
周囲及びＩＣチップ接合領域６ａ−４の短手方向の中央
部の両側付近まで、有機膜３２９により覆うようにする
ことにより、有機膜３２９が配置された領域でＩＣチッ
プ１−４の接合面と回路基板６−４のＩＣチップ接合領
域６ａ−４との間の隙間が狭くなり、接合材料５の流動
に抵抗をもたらせることができて、有機膜３２９が無い
場合よりも、ＩＣチップ１−４の接合面内及び回路基板
６−４のＩＣチップ接合領域６ａ−４内での接合材料５
の分布の均一化が図れる。この結果、接合材料５の密度
の低下を防止することができて、ＩＣチップの側面を封
止する樹脂量が十分供給され、ＩＣチップ１−４の側面
を封止するフィレット５Ａを大きくすることができて、
ＩＣチップ接合領域６ａ−４の周辺部でのＩＣチップ１
−４と接合材料５との間で剥離や基板６−４の電極７と
接合材料５との間で剥離を効果的に防止することができ
る。
【００９２】なお、有機膜３２９が形成される方法は、
第３実施形態の有機膜３１９の形成方法と同様である。
【００９３】このように有機膜３２９が形成されている
状態で、接合材料供給工程において、ＩＣチップ１−４
の接合面又は回路基板６−４のＩＣチップ接合領域６ａ
−４の少なくともいずれか一方に、少なくとも絶縁性の
熱硬化性樹脂を含む接合材料５を供給する。接合材料５
の供給方法は第１実施形態と同様である。
【００９４】次いで、接合工程において、接合材料５を
間に挟んで回路基板６−４のＩＣチップ接合領域６ａ−
４にＩＣチップ１−４の接合面を重ね合わせて、上記各
電極４上にバンプ２が形成されたＩＣチップ１−４の上
記接合面と上記回路基板６−４のＩＣチップ接合領域６
ａ−４との間に上記接合材料５を介して、上記ＩＣチッ
プ１−４の上記各電極４上の上記バンプ２と上記回路基
板６−４の各電極７とが電気的に接触するように位置決
めしたのち接合する。この接合工程は、回路基板６−４
が基台１０上に載置された状態で行うようにしてもよい
し、別の個所で接合材料５を介してＩＣチップ１−４が
回路基板６−４に重ね合わされて接合工程を行ったの
ち、本圧着工程において、接合材料５を介してＩＣチッ
プ１−４が重ね合わされている回路基板６−４が基台１
０上に載置されるようにしてもよい。
【００９５】次いで、本圧着工程において、押圧部材８
をＩＣチップ１−４に当接させて、接合材料５を介して
ＩＣチップ１−４が重ね合わされている回路基板６−４
が載置された基台１０に向けて押圧部材８から押圧力を
作用させるとともに、押圧部材８内に内蔵されたヒータ
の熱を押圧部材８からＩＣチップ１−４に伝達する。こ
の結果、所定温度を加えつつ所定の加圧力を作用させ
て、ＩＣチップ１−４の接合面を回路基板６−４のＩＣ
チップ接合領域６ａ−４に押圧することにより、ＩＣチ
ップ１−４の接合面の各電極４上のバンプ２が回路基板
６−４のＩＣチップ接合領域６ａ−４内の各電極７に接
触する。このとき、長方形のＩＣチップ１−４が回路基
板６−４に対して短手方向すなわち幅方向にの両側に有
機膜３２９が配置されていることにより流動抵抗を増加
させることができて、バンプ２，…，２の列の両側にお
いて、有機膜３２９が無い場合と比較して、図１９に示
すようにＩＣチップ１−４と回路基板６−４との間での
流動速度を低下させることができ、回路基板６−４のＩ
Ｃチップ接合領域６ａ−４内の各辺の辺部近傍において
同様に接合材料５の中央部から周辺部へ向けての流動が
規制されて、不均一に接合材料５が流動するのを防止
し、少なくともＩＣチップ接合領域６ａ−４全体におい
て接合材料５が大略均一に分布保持されて上記熱により
硬化させられてＩＣチップ実装体を製造することができ
る。すなわち、上記本圧着工程において、上記有機膜３
２９により、上記ＩＣチップ１−４の上記接合領域６ａ
−４の中央部から周辺部への圧着時の上記接合材料５の
不均一な押し出しを規制することができる。
【００９６】なお、上記説明においては、接合工程にお
いてＩＣチップ１−４の各バンプ２と回路基板６−４の
各電極７とが接触するように記載したが、これに限られ
るものではなく、接合工程ではＩＣチップ１−４の各バ
ンプ２と回路基板６−４の各電極７とが接触せず、本圧
着工程で初めてＩＣチップ１−４の各バンプ２と回路基
板６−４の各電極７とが接触するようにしてもよい。
【００９７】上記第４実施形態によれば、長方形ＩＣチ
ップ接合領域６ａ−４において、長方形のＩＣチップ１
−４が回路基板６−４に対して短手方向すなわち幅方向
に１点で支持され、かつ、その両側に有機膜３２９を配
置することにより、バンプ２，…，２の列の両側におい
て、有機膜３２９が無い場合と比較して、図１９に示す
ようにＩＣチップ１−４と回路基板６−４との間での流
動速度を低下させることができて、上記圧着工程での上
記ＩＣチップ１−４の上記接合面と上記回路基板６−４
のＩＣチップ接合領域６ａ−４との間の上記接合材料５
の中央部から周辺部への接合材料５の流動時に有機膜３
２９が接合材料流動規制部材として機能し、上記接合材
料５の中央部から周辺部への流動の大略均一化を図り、
かつ、ＩＣチップ１−４の接合面内での接合材料５の分
布の均一化が図れ、密着力が向上し、接合及び封止の信
頼性を高めることができる。
【００９８】（第５実施形態）本発明の第５実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
２３〜図２６に基づいて説明する。図２３（Ａ）及び
（Ｂ）は第５実施形態にかかるＩＣチップの実装方法の
接合工程前の上記ＩＣチップの側面図及び裏面図であ
り、図２４は圧着工程での接合材料の流動状態を示し、
ＩＣチップを透視して回路基板上での接合材料の動きを
示す平面図である。また、図２５（Ａ）及び（Ｂ）は第
５実施形態を説明するための従来例にかかるＩＣチップ
の実装方法の接合工程前の上記ＩＣチップの側面図及び
裏面図であり、図２６は圧着工程での接合材料の流動状
態を示し、ＩＣチップを透視して回路基板上での接合材
料の動きを示す平面図である。
【００９９】上記第４実施形態においては、四角形のＩ
Ｃチップ１−５の中央部に一列のバンプ２，…，２を有
するものであったが、本発明はこれに限られるものでは
ない。例えば、第５実施形態では、図２３に示すよう
に、電子部品の一例としての長方形のＩＣチップ１−５
の接合面において、４辺のうちの対向する２辺（図２３
（Ｂ）では左右の２辺）の辺部近傍にのみそれぞれ辺と
大略平行にかつ大略等間隔に一列のバンプ２，…，２を
有するものであって、ＩＣチップ１−５の接合面の残り
の２辺（図２３（Ｂ）では上下の２辺）の辺部近傍には
バンプ２が無く、回路形成体の一例としての回路基板６
−５のＩＣチップ接合領域６ａ−５の外側及び内側全域
に、各電極７の各バンプ２との接合部を除いて、大略全
面的に、接合材料流動規制部材の一例としての有機膜３
３９を配置して、有機膜３３９により接合材料５の流動
規制を行うものである。
【０１００】上記有機膜３３９は、例えば、他の配線又
はバンプなどとの電気的な接触を防止して絶縁性を保持
し導体を保護する耐熱性コーティングとして機能する、
ポリイミド又はポリベンザオキサゾール（ＰＢＯ）など
のソルダーレジストより構成され、そのような有機膜３
３９を例えば厚さ３〜７μｍ程度だけスピンコートし
て、回路基板６−５のＩＣチップ接合領域６ａ−５及び
その外側に全面的に塗布する。その後、図２４に示すよ
うに、電極７，…，７のうちバンプ２，…，２との接合
に必要な接合部を含む領域３４０を帯状に除去して当該
接合部を露出させる。除去する領域３４０は帯状に独立
していてもよいし、連結されて枠状に形成されていても
よい。この結果、有機膜３３９を、回路基板６−５のＩ
Ｃチップ接合領域６ａ−５外側及び内側全域に、各電極
７の各バンプ２との接合部を除いて、大略全面的に、形
成することができる。
【０１０１】従来では、図２５に示すように、長方形の
ＩＣチップ７０１の対向する２辺（図２５（Ｂ）では左
右の２辺）の辺部近傍のそれぞれにおいて電極７０４，
…，７０４上にバンプ７０２，…，７０２が大略等間隔
に配列されている一方、ＩＣチップ７０１の接合面の残
りの２辺（図２５（Ｂ）では上下の２辺）の辺部近傍に
はバンプ７０２が全く無いとともに、回路基板７０６の
ＩＣチップ接合領域７０６ａの外側の周囲に有機膜５３
９を配置していると仮定する。このようにバンプ７０
２，…，７０２がＩＣチップ７０１に配置されている状
態で、接合材料７０５を回路基板７０６に供給したの
ち、接合面の電極７０４上にバンプ７０２が形成された
ＩＣチップ７０１の上記接合面と上記回路基板７０６の
ＩＣチップ接合領域７０６ａとの間に上記接合材料７０
５を介して、上記ＩＣチップ７０１の上記電極７０４上
の上記バンプ７０２と上記回路基板７０６の電極７０７
とが電気的に接触するように接合し、基台７１０上に上
記回路基板７０６を載置し、ＩＣチップ７０１に加熱さ
れた押圧部材７０８を当接させて加圧することにより、
加熱及び加圧状態で上記ＩＣチップ７０１を圧着して上
記ＩＣチップ７０１の上記接合面と上記回路基板７０６
のＩＣチップ接合領域７０６ａとの間の上記接合材料７
０５を硬化させる。このような場合、有機膜５３９が無
い回路基板７０６のＩＣチップ接合領域７０６ａ内から
有機膜５３９が配置されている回路基板７０６のＩＣチ
ップ接合領域７０６ａ外に向けて接合材料７０５が流れ
出すとき、ＩＣチップ７０１の接合面の大略等間隔に配
列されているバンプ７０２，…，７０２が配置されてい
る辺部近傍よりも、バンプ７０２が欠けている位置の辺
部近傍において接合材料７０５が大きく流れ出すことに
なる。この結果、ＩＣチップ７０１の中央部分では接合
材料７０５の密度が疎になり、接合力及び封止力が低下
することになる。
【０１０２】このような接合力及び封止力の低下を防止
するため、第５実施形態では、上記接合材料供給工程の
前に、図２３（Ａ），（Ｂ）に示すように、回路基板６
−５のＩＣチップ接合領域６ａ−５の外側及び内側全域
に、電極７のバンプ２との接合部を除いて、大略全面的
に、接合材料流動規制部材の一例としての有機膜３３９
を配置して、有機膜３３９により接合材料５の流動規制
を行うものである。この結果、長方形のＩＣチップ１−
５のバンプ２，…，２を有する上記対向する２辺（図２
３（Ｂ）では左右の短辺の２辺）の辺部近傍と、バンプ
２が無い２対向する別の２辺（図２３（Ｂ）では上下の
長辺の２辺）の辺部近傍とのそれぞれにおいて、有機膜
３３９が同様に配置されているため、流動抵抗も同様な
ものとなり、有機膜３３９が無い場合と比較して、流動
抵抗が高まり、接合材料５の流動規制が同様に行われ
る。
【０１０３】このように回路基板６−５のＩＣチップ接
合領域６ａ−５の外側及び内側全域に、電極７のバンプ
２との接合部を除いて、大略全面的に、有機膜３３９が
配置されている状態で、接合材料供給工程において、Ｉ
Ｃチップ１−５の接合面又は回路形成体の一例としての
回路基板６−５のＩＣチップ接合領域６ａ−５の少なく
ともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂
を含む接合材料５を供給する。接合材料５の供給方法は
第１実施形態と同様である。
【０１０４】次いで、接合工程において、接合材料５を
間に挟んで回路基板６−５のＩＣチップ接合領域６ａ−
５にＩＣチップ１−５の接合面を重ね合わせて、上記各
電極４上にバンプ２が形成されたＩＣチップ１−５の上
記接合面と上記回路基板６−５のＩＣチップ接合領域６
ａ−５との間に上記接合材料５を介して、上記ＩＣチッ
プ１−５の上記各電極４上の上記バンプ２と上記回路基
板６−５の各電極７とが電気的に接触するように位置合
わせしたのち接合する。この接合工程は、回路基板６−
５が基台（例えば、図１９の基台１０参照）上に載置さ
れた状態で行うようにしてもよいし、別の個所で接合材
料５を介してＩＣチップ１−５が回路基板６−５に重ね
合わされて接合工程を行ったのち、本圧着工程におい
て、接合材料５を介してＩＣチップ１−５が重ね合わさ
れている回路基板６−５が基台上に載置されるようにし
てもよい。
【０１０５】次いで、本圧着工程において、押圧部材
（例えば、図１９の押圧部材８参照）をＩＣチップ１−
５に当接させて、接合材料５を介してＩＣチップ１−５
が重ね合わされている回路基板６−５が載置された基台
に向けて押圧部材から押圧力を作用させるとともに、押
圧部材内に内蔵されたヒータの熱を押圧部材からＩＣチ
ップ１−５に伝達する。この結果、所定温度を加えつつ
所定の加圧力を作用させて、ＩＣチップ１−５の接合面
を回路基板６−５のＩＣチップ接合領域６ａ−５に押圧
することにより、ＩＣチップ１−５の接合面の各電極４
上のバンプ２が回路基板６−５のＩＣチップ接合領域６
ａ−５内の各電極７に接触する。このとき、上記ＩＣチ
ップ１−５の上記接合面と上記回路基板６−５のＩＣチ
ップ接合領域６ａ−５との間の上記接合材料５を、上記
ＩＣチップ１−５の上記接合面の中央部から周辺部へ向
けて押し出そうとする。ここで、上記したようにバンプ
２が欠けている位置にも配置されている位置にも有機膜
３３９が配置されている結果として、ＩＣチップ１−５
の上記接合面の各辺の辺部近傍においては、いずれの辺
の辺部近傍でも流動速度が、大略一定となり、同様に接
合材料５の中央部から周辺部へ向けての流動が規制され
て、不均一に接合材料５が流動するのを防止し、少なく
ともＩＣチップ１−５の接合面全体において接合材料５
が大略均一に分布保持されて上記熱により硬化させられ
てＩＣチップ実装体を製造することができる。すなわ
ち、上記本圧着工程において、上記ＩＣチップ１−５に
備えた有機膜３３９により、上記ＩＣチップ１−５の上
記接合面の中央部から周辺部への圧着時の上記接合材料
５の不均一な押し出しを規制することができる。
【０１０６】上記接合材料流動規制部材の例としての各
有機膜３３９の高さ、各有機膜３３９の耐熱性、及び、
接合材料５の例については、第４実施形態と同様であ
る。
【０１０７】なお、上記説明においては、接合工程にお
いてＩＣチップ１−５の各バンプ２と回路基板６−５の
各電極７とが接触するように記載したが、これに限られ
るものではなく、接合工程ではＩＣチップ１−５の各バ
ンプ２と回路基板６−５の各電極７とが接触せず、本圧
着工程で初めてＩＣチップ１−５の各バンプ２と回路基
板６−５の各電極７とが接触するようにしてもよい。
【０１０８】上記第５実施形態によれば、回路基板６−
５のＩＣチップ接合領域６ａ−５の外側及び内側全域
に、電極７のバンプ２との接合部を除いて、大略全面的
に、接合材料流動規制部材の一例としての有機膜３３９
を配置することにより、上記圧着工程での上記ＩＣチッ
プ１−５の上記接合面と上記回路基板６−５のＩＣチッ
プ接合領域６ａ−５との間の上記接合材料５の中央部か
ら周辺部への接合材料５の流動時に有機膜３３９が接合
材料流動規制部材として機能し、ＩＣチップ１−５の各
辺の辺部近傍での上記接合材料５の中央部から周辺部へ
の流動の大略均一化を図り、かつ、ＩＣチップ１−５の
接合面内での接合材料５の分布の均一化が図れ、密着力
が向上し、接合及び封止の信頼性を高めることができ
る。
【０１０９】（第６実施形態）本発明の第６実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
２７〜図３０に基づいて説明する。図２７（Ａ），
（Ｂ）は第６実施形態にかかるＩＣチップの実装方法の
接合工程前の回路基板の側面図及び平面図であり、図２
７（Ｃ）及び図２８は圧着工程でのＩＣチップと回路基
板と接合材料の一部断面側面及び部分的に拡大した一部
断面側面図である。また、図２９（Ａ），（Ｂ）は第６
実施形態を説明するための従来例にかかるＩＣチップの
実装方法の接合工程前の上記回路基板の側面図及び平面
図であり、図２９（Ｃ）及び図３０は上記従来例の圧着
工程でのＩＣチップと回路基板と接合材料の一部断面側
面及び部分的に拡大した一部断面側面図である。
【０１１０】上記接合材料流動規制部材の一例としての
有機膜３３９を配置する位置は、回路基板６−６のＩＣ
チップ接合領域６ａ−６内に限るものではなく、この第
６実施形態のように、回路基板６−６のＩＣチップ接合
領域６ａ−６の外側に配置するようにしてもよい。すな
わち、上記第６実施形態においては、図２７（Ａ），
（Ｂ），（Ｃ）及び図２８に示すように、回路形成体の
一例としての回路基板６−６のＩＣチップ接合領域６ａ
−６の外側の接合材料はみ出し領域に、ＩＣチップ接合
領域６ａ−６を囲むような四角形枠状に構成されて回路
基板表面より大きく突出したフィレット形成用凸部とし
てのダム部３４５を上記接合材料流動規制部材の一例と
して設けて、電子部品の一例としての正方形のＩＣチッ
プ１−６の接合面と回路基板６−６のＩＣチップ接合領
域６ａ−６との間に挟みこまれる接合材料５が圧着工程
で回路基板６−６のＩＣチップ接合領域６ａ−６の外側
に流れ出したとき、上記ダム部３４５により盛り上がる
ようにほぼ堰き止められてＩＣチップ１−６の側面を覆
うフィレット５Ａを大きくして、封止樹脂として機能す
る接合材料５によるＩＣチップ１−６の封止効果を向上
させて、信頼性の向上を図ることができるようにするこ
ともできる。
【０１１１】上記ダム部３４５は、例えば、ソルダーレ
ジストなどの有機膜、又は、上記回路基板６−６の上記
電極７と同じ構成でかつ上記電極７より厚いダミー電極
より構成することができる。
【０１１２】上記ダム部３４５を上記有機膜から構成す
る場合には、例えば２層の有機膜、すなわち、下側の有
機膜３４９と上側の有機膜３４８とより構成することが
できる。下側の有機膜３４９は、例えば、他の配線又は
バンプなどとの電気的な接触を防止して絶縁性を保持し
導体を保護する耐熱性コーティングとして機能する、ポ
リイミド又はポリベンザオキサゾール（ＰＢＯ）などの
ソルダーレジストより構成され、そのような有機膜３４
９を例えば厚さ３〜７μｍ程度だけスピンコートして、
図２７（Ｂ）に示すように、回路基板６−６のＩＣチッ
プ接合領域６ａ−６の外側に四角形枠状に塗布する。そ
の後、有機膜３４９の上に、ＩＣチップ接合領域６ａ−
６のすぐ外側の近傍にのみ、小さな幅の上側の有機膜３
４８を配置して形成している。この上側の有機膜３４８
は、ペースト樹脂のスクリーン印刷（通常のソルダーレ
ジスト印刷と凸部印刷の組み合わせ）、又は、フィルム
の貼り付け若しくはラミネートにより形成される。ここ
で、上記ダム部３４５の各層の具体例は、レジスト材料
をそのまま使うことを中心に考えれば、エポキシ樹脂又
はウレタン樹脂が好ましい。フィルムの貼り付けなどで
形成する場合には、ＰＥＴ（ポリエチレンテレフタレー
ト）、ポリエチレン、若しくは、ポリプロピレン樹脂等
の熱可塑性樹脂、又は、エポキシ（未硬化）フィルムが
使用できる。基板側との密着性を考えれば、エポキシ系
樹脂が好ましい。
【０１１３】従来では、図２９に示すように、正方形の
ＩＣチップ７０１に対応する回路基板７０６のＩＣチッ
プ接合領域７０６ａの外側の周囲に四角形枠状に有機膜
５４９を配置していると仮定する。このように有機膜５
４９が配置されている状態で、接合材料７０５を回路基
板７０６に供給したのち、ＩＣチップ７０１の上記接合
面と上記回路基板７０６のＩＣチップ接合領域７０６ａ
との間に上記接合材料７０５を介して、上記ＩＣチップ
７０１の上記電極７０４上の上記バンプ７０２と上記回
路基板７０６の電極７０７とが電気的に接触するように
接合し、基台７１０上に上記回路基板７０６を載置し、
ＩＣチップ７０１に加熱された押圧部材７０８を当接さ
せて加圧することにより、加熱及び加圧状態で上記ＩＣ
チップ７０１を圧着して上記ＩＣチップ７０１の上記接
合面と上記回路基板７０６のＩＣチップ接合領域７０６
ａとの間の上記接合材料７０５を硬化させる。このよう
な場合、有機膜５３９が無い回路基板７０６のＩＣチッ
プ接合領域７０６ａ内から有機膜５４９が配置されてい
る回路基板７０６のＩＣチップ接合領域７０６ａ外に向
けて接合材料７０５が流れ出すとき、ＩＣチップ接合領
域７０６ａの外側に離れて配置された有機膜５４９に接
合材料７０５が接触するまで、上記ＩＣチップ７０１の
上記接合面と上記回路基板７０６のＩＣチップ接合領域
７０６ａとの間から流れ出し、有機膜５４９に接合材料
７０５が接触すると、接合材料７０５が盛り上がってＩ
Ｃチップ７０１の側面を一部覆うようになる。しかしな
がら、ＩＣチップ７０１の側面の一部しか覆われていな
いため、接合材料７０５による封止は不充分なものとな
っている。
【０１１４】このような不充分な封止を防止するため、
第６実施形態では、上記接合材料供給工程の前に、図２
７（Ａ），（Ｂ）に示すように、回路基板６−６のＩＣ
チップ接合領域６ａ−６の外側の接合材料はみ出し領
域、言い替えれば、ＩＣチップ接合領域６ａ−６から所
定間隔を空けてＩＣチップ接合領域６ａ−６を囲むよう
な四角形枠状の領域に、ソルダーレジストなどの有機膜
から構成されて回路基板表面より大きく突出したダム部
３４５を接合材料流動規制部材の一例として配置して、
ダム部３４５により接合材料５の流動規制を行うもので
ある。この結果、ダム部３４５が配置されていることに
より、ダム部３４５が無い又は低い従来の場合と比較し
て、上記ダム部３４５により接合材料５が盛り上がるよ
うに、接合材料５が回路基板表面沿いに流れ出ようとす
るのをほぼ堰き止めることができて、ＩＣチップ１−６
の側面を覆うようにフィレット５Ａを大きくすることが
できる。
【０１１５】このようにダム部３４５が配置されている
状態で、接合材料供給工程において、ＩＣチップ１−６
の接合面又は回路形成体の一例としての回路基板６−６
のＩＣチップ接合領域６ａ−６の少なくともいずれか一
方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料
５を供給する。接合材料５の供給方法は第１実施形態と
同様である。
【０１１６】次いで、接合工程において、接合材料５を
間に挟んで回路基板６−６のＩＣチップ接合領域６ａ−
６にＩＣチップ１−６の接合面を重ね合わせて、上記各
電極４上にバンプ２が形成されたＩＣチップ１−６の上
記接合面と上記回路基板６−６のＩＣチップ接合領域６
ａ−６との間に上記接合材料５を介して、上記ＩＣチッ
プ１−６の上記各電極４上の上記バンプ２と上記回路基
板６−６の各電極７とが電気的に接触するように位置合
わせしたのち接合する。この接合工程は、回路基板６−
６が基台１０上に載置された状態で行うようにしてもよ
いし、別の個所で接合材料５を介してＩＣチップ１−６
が回路基板６−６に重ね合わされて接合工程を行ったの
ち、本圧着工程において、接合材料５を介してＩＣチッ
プ１−６が重ね合わされている回路基板６−６が基台１
０上に載置されるようにしてもよい。
【０１１７】次いで、本圧着工程において、押圧部材８
をＩＣチップ１−６に当接させて、接合材料５を介して
ＩＣチップ１−６が重ね合わされている回路基板６−６
が載置された基台１０に向けて押圧部材８から押圧力を
作用させるとともに、押圧部材８内に内蔵されたヒータ
の熱を押圧部材８からＩＣチップ１−６に伝達する。こ
の結果、所定温度を加えつつ所定の加圧力を作用させ
て、ＩＣチップ１−６の接合面を回路基板６−６のＩＣ
チップ接合領域６ａ−６に押圧することにより、ＩＣチ
ップ１−６の接合面の各電極４上のバンプ２が回路基板
６−６のＩＣチップ接合領域６ａ−６内の各電極７に接
触する。このとき、上記ＩＣチップ１−６の上記接合面
と上記回路基板６−６のＩＣチップ接合領域６ａ−６と
の間の上記接合材料５を、上記ＩＣチップ１−６の上記
接合面と上記回路基板６−６のＩＣチップ接合領域６ａ
−６との間から外側に向けて押し出そうとする。ここ
で、上記したように、ＩＣチップ接合領域６ａ−６から
所定間隔を空けてＩＣチップ接合領域６ａ−６を囲むよ
うな四角形枠状の領域に配置されたダム部３４５によ
り、上記押し出されて回路基板表面沿いに流れ出てきた
接合材料５が堰止められる結果として、ＩＣチップ１−
６の側面において、接合材料５がダム部３４５により盛
り上がり、ＩＣチップ１−６の側面の少なくとも回路基
板側の半分程度まで覆うことができたのち、上記熱によ
り硬化させられてＩＣチップ実装体を製造することがで
きる。すなわち、上記本圧着工程において、上記ＩＣチ
ップ１−６に備えたダム部３４５により、上記ＩＣチッ
プ１−６の側面に大きなフィレット５Ａを形成すること
ができて、ＩＣチップ１−６の側面の封止力を向上させ
ることができる。
【０１１８】上記接合材料流動規制部材の例としてのダ
ム部３４５の高さとしては、上記効果を確実に奏するた
めには、従来の有機膜３３９よりも少なくとも２倍以上
の厚みを有することが好ましい。ダム部３４５を構成す
る各有機膜３４８，３４９の耐熱性、及び、接合材料５
の例については、第５実施形態と同様である。
【０１１９】なお、上記説明においては、接合工程にお
いてＩＣチップ１−６の各バンプ２と回路基板６−６の
各電極７とが接触するように記載したが、これに限られ
るものではなく、接合工程ではＩＣチップ１−６の各バ
ンプ２と回路基板６−６の各電極７とが接触せず、本圧
着工程で初めてＩＣチップ１−６の各バンプ２と回路基
板６−６の各電極７とが接触するようにしてもよい。
【０１２０】なお、図２７（Ｃ）及び図２８では、ＩＣ
チップ１−６の接合面にはパッシベーション膜３０９が
配置されているが、これに限られるものではなく、パッ
シベーション膜３０９が無くてもよい。
【０１２１】上記第６実施形態によれば、回路基板６−
６のＩＣチップ接合領域６ａ−６から所定間隔を空けて
ＩＣチップ接合領域６ａ−６を囲むような四角形枠状の
領域にダム部３４５を接合材料流動規制部材の一例とし
て配置することにより、上記圧着工程での上記ＩＣチッ
プ１−６の上記接合面と上記回路基板６−６のＩＣチッ
プ接合領域６ａ−６との間の上記接合材料５のＩＣチッ
プ接合領域６ａ−６の外側への接合材料５の流動時に、
ダム部３４５により、上記押し出されて回路基板表面沿
いに流れ出てきた接合材料５が堰止められて盛り上が
り、ＩＣチップ１−６の側面に大きなフィレット５Ａを
形成することができて、ＩＣチップ１−６の側面の封止
力を向上させることができて、密着力が向上し、接合及
び封止の信頼性を高めることができる。
【０１２２】（第７実施形態）本発明の第７実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
３１〜図３４に基づいて説明する。図３１（Ａ），
（Ｂ）は第７実施形態にかかるＩＣチップの実装方法の
接合工程前の回路基板の側面図及び平面図であり、図３
１（Ｃ）は圧着工程でのＩＣチップと回路基板と接合材
料の一部断面側面であり、図３２は圧着工程での接合材
料の流動状態を示し、ＩＣチップを透視して回路基板上
での接合材料の動きを示す平面図である。図３３
（Ａ），（Ｂ）は第７実施形態を説明するための従来例
にかかるＩＣチップの実装方法の接合工程前の回路基板
の側面図及び平面図であり、図３３（Ｃ）は図３３の従
来例の圧着工程でのＩＣチップと回路基板と接合材料の
一部断面側面であり、図３４は図３３の従来例の圧着工
程での接合材料の流動状態を示し、ＩＣチップを透視し
て回路基板上での接合材料の動きを示す平面図である。
【０１２３】第７実施形態では、図３１（Ｂ）に示すよ
うに、電子部品の一例としての正方形のＩＣチップ１−
７の接合面に対応する、回路形成体の一例としての回路
基板６−７のＩＣチップ接合基板６−７内で、配線密度
が所定値以下の領域でかつ中心より偏心した領域（言い
替えれば、接合材料５が不均一な流動を示す領域）に、
回路基板６−７の電極７の厚みと大略同一厚みの接合材
料流動規制部材としての凸部３５５を備える。この突起
３５５は、ソルダーレジスト又は銅箔より構成されてい
る。凸部３５５の形成方法としては、銅箔の場合には、
配線と同時に形成（例えば、樹脂に貼り付けた銅箔のエ
ッチング、又は、樹脂板上へのメッキで形成）する。ソ
ルダーレジストを使用する場合には、基板上へのソルダ
ーレジスト形成時に同時に行うのが好ましい。
【０１２４】このように凸部３５５を配置することによ
り、回路基板６−７のＩＣチップ接合基板６−７内で電
極パターンの配線密度の均一化を図ることができ、封止
樹脂である接合材料５の流動の均一化を図り、ＩＣチッ
プ１−７と回路基板６−７との間から外側にはみ出る接
合材料５のはみ出し量を均一化させて、接合の安定化を
図ることができる。
【０１２５】これに対して、従来では、図３３及び図３
４に示すように、回路基板７０６のＩＣチップ接合領域
７０６ａ内で配線密度が所定値以下の領域７０６ｄが存
在し、パターン配線密度が不均一なものとなっている場
合には、以下のような問題がある。接合材料７０５を回
路基板７０６に供給したのち、接合面の電極７０４上に
バンプ７０２が形成されたＩＣチップ７０１の上記接合
面と上記回路基板７０６のＩＣチップ接合領域７０６ａ
との間に上記接合材料７０５を介して、上記ＩＣチップ
７０１の上記電極７０４上の上記バンプ７０２と上記回
路基板７０６の電極７０７とが電気的に接触するように
接合し、基台上に上記回路基板７０６を載置し、ＩＣチ
ップ７０１に加熱された押圧部材を当接させて加圧する
ことにより、加熱及び加圧状態で上記ＩＣチップ７０１
を圧着して上記ＩＣチップ７０１の上記接合面と上記回
路基板７０６のＩＣチップ接合領域７０６ａとの間の上
記接合材料７０５を硬化させる。このような場合、回路
基板７０６のＩＣチップ接合領域７０６ａ内から外に向
けて接合材料７０５が流れ出すとき、接合材料７０５の
流動が不均一なものとなり、ＩＣチップ７０１と回路基
板７０６との間から外側にはみ出る接合材料７０５のは
み出し量が不均一となり、接合の安定化を図ることがで
きないものになる。
【０１２６】このような接合力及び封止力の低下を防止
するため、第７実施形態では、上記接合材料供給工程の
前に、図３１（Ａ），（Ｂ）に示すように、回路基板６
−７のＩＣチップ接合基板６−７の内の電極配線密度が
所定値以下の領域でかつ中心より偏心した領域に、回路
基板６−７の電極７の厚みと大略同一厚みの接合材料流
動規制部材としての凸部３５５を備えるようにしてい
る。
【０１２７】このように凸部３５５が配置されている状
態で、接合材料供給工程において、ＩＣチップ１−７の
接合面又は回路基板６−７のＩＣチップ接合基板６−７
の少なくともいずれか一方に、少なくとも絶縁性の熱硬
化性樹脂を含む接合材料５を供給する。接合材料５の供
給方法は第１実施形態と同様である。
【０１２８】次いで、接合工程において、接合材料５を
間に挟んで回路基板６−７のＩＣチップ接合基板６−７
にＩＣチップ１−７の接合面を重ね合わせて、上記各電
極４上にバンプ２が形成されたＩＣチップ１−７の上記
接合面と上記回路基板６−７のＩＣチップ接合基板６−
７との間に上記接合材料５を介して、上記ＩＣチップ１
−７の上記各電極４上の上記バンプ２と上記回路基板６
−７の各電極７とが電気的に接触するように位置合わせ
したのち接合する。この接合工程は、回路基板６−７が
基台１０上に載置された状態で行うようにしてもよい
し、別の個所で接合材料５を介してＩＣチップ１−７が
回路基板６−７に重ね合わされて接合工程を行ったの
ち、本圧着工程において、接合材料５を介してＩＣチッ
プ１−７が重ね合わされている回路基板６−７が基台１
０上に載置されるようにしてもよい。
【０１２９】次いで、本圧着工程において、押圧部材８
をＩＣチップ１−７に当接させて、接合材料５を介して
ＩＣチップ１−７が重ね合わされている回路基板６−７
が載置された基台１０に向けて押圧部材８から押圧力を
作用させるとともに、押圧部材８内に内蔵されたヒータ
の熱を押圧部材８からＩＣチップ１−７に伝達する。こ
の結果、所定温度を加えつつ所定の加圧力を作用させ
て、ＩＣチップ１−７の接合面を回路基板６−７のＩＣ
チップ接合基板６−７に押圧することにより、ＩＣチッ
プ１−７の接合面の各電極４上のバンプ２が回路基板６
−７のＩＣチップ接合基板６−７内の各電極７に接触す
る。このとき、上記ＩＣチップ１−７の上記接合面と上
記回路基板６−７のＩＣチップ接合基板６−７との間で
上記接合材料５が、上記ＩＣチップ接合基板６−７の中
央部から周辺部へ流動するとき、凸部３５５が無い場合
と比較して、図３２に示すように、凸部３５５がある場
合にはＩＣチップ接合基板６−７の内の電極配線密度が
大略均一化され、ＩＣチップ接合基板６−７の中心部か
ら周辺部に向けて接合材料５が流動するとき、不均一に
接合材料５が流動するのを防止し、ＩＣチップ接合基板
６−７全体において接合材料５が大略均一に分布保持さ
れて上記熱により硬化させられてＩＣチップ実装体を製
造することができる。すなわち、上記本圧着工程におい
て、上記凸部３５５により、上記ＩＣチップ接合基板６
−７の中央部から周辺部への圧着時の上記接合材料５の
不均一な押し出しを規制することができる。なお、接合
材料５の例については、第５実施形態と同様である。
【０１３０】なお、上記説明においては、接合工程にお
いてＩＣチップ１−７の各バンプ２と回路基板６−７の
各電極７とが接触するように記載したが、これに限られ
るものではなく、接合工程ではＩＣチップ１−７の各バ
ンプ２と回路基板６−７の各電極７とが接触せず、本圧
着工程で初めてＩＣチップ１−７の各バンプ２と回路基
板６−７の各電極７とが接触するようにしてもよい。
【０１３１】なお、図３１（Ｃ）では、ＩＣチップ１−
７の接合面にはパッシベーション膜３０９が配置されて
いるが、これに限られるものではなく、パッシベーショ
ン膜３０９が無くてもよい。また、従来の有機膜５４９
と同様な有機膜３５６をＩＣチップ接合基板６−７の外
側に所定間隔をおいて四角形枠状に配置しているが、こ
のような有機膜３５６が無くてもよい。
【０１３２】上記第７実施形態によれば、回路基板６−
７のＩＣチップ接合基板６−７の内の電極配線密度が所
定値以下の領域でかつ中心より偏心した領域に、回路基
板６−７の電極７の厚みと大略同一厚みの接合材料流動
規制部材としての凸部３５５を備えることにより、回路
基板６−７のＩＣチップ接合基板６−７内でパターン配
線密度の均一化を図ることができ、封止樹脂である接合
材料５の流動の均一化を図り、ＩＣチップ１−７と回路
基板６−７との間から外側にはみ出る接合材料５のはみ
出し量を均一化させて、接合の安定化を図ることができ
る。
【０１３３】（第８実施形態）本発明の第８実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
３５〜図３９に基づいて説明する。図３５（Ａ），
（Ｂ）は第８実施形態にかかるＩＣチップの実装方法の
接合工程前の回路基板の側面図及び平面図であり、図３
６（Ａ），（Ｂ）は圧着工程でのＩＣチップと回路基板
と接合材料の一部断面側面及び一部拡大断面側面図であ
り、図３７は圧着工程での接合材料の流動状態を示し、
ＩＣチップを透視して回路基板上での接合材料の動きを
示す平面図である。図３８及び図３９は第７実施形態を
説明するための比較例にかかるＩＣチップの実装方法の
圧着工程でのＩＣチップと回路基板と接合材料の一部拡
大断面側面である。
【０１３４】第８実施形態では、第７実施形態のソルダ
ーレジスト又は銅箔による凸部３５５において、接合材
料５と基板６−８との密着性を向上させるものである。
すなわち、第７実施形態のような凸部３５５を例えば電
極７と同一構成で構成しようとすると、図３８〜図３９
に示すように、接合材料５によりＩＣチップ１と基板６
とが接合されているとき接合材料５と基板６との間の凸
部３５５は、接合材料側から順に、Ａｕ層３５５ａ、Ｎ
ｉ層３５５ｂ、Ｃｕ層３５５ｃが配置されて、Ｃｕ層３
５５ｃが基板６に接触しており、接合材料５とＡｕ層３
５５ａとの密着性が弱く、両者の間で、３９５に示すよ
うなハガレ部分が生じる可能性がある。
【０１３５】そこで、本第８実施形態では、凸部３５５
の代わりに、接合材料流動規制部材の一例としてメッシ
ュ状の電極３６９とする。すなわち、回路形成体の一例
としての回路基板６−８のＩＣチップ接合領域６ａ−８
の中で、配線密度が所定値以下の領域でかつ中心より偏
心した領域に、回路基板６−８の接合材料流動規制部材
の一例としてのメッシュ状の電極３６９を備える。この
メッシュ状の電極３６９は、例えば金製の電極をメッシ
ュにして、封止樹脂の接合材料５に対するアンカー効果
により、接合材料５と接着しやすいものとすることがで
きる。
【０１３６】このように、第８実施形態によれば、メッ
シュ状の電極３６９を配置することにより、回路基板６
−８のＩＣチップ接合領域６ａ−８内での電極パターン
の配線密度の均一化を図ることができ、接合材料５の流
動の均一化を図り、電子部品の一例としての正方形のＩ
Ｃチップ１−８の接合面と回路基板６−８のＩＣチップ
接合領域６ａ−８との間から外側にはみ出る接合材料５
のはみ出し量を均一化させて、接続の安定化を図ること
ができる。さらに、このような効果に加えて、メッシュ
状の電極３６９のメッシュを構成する貫通穴部分３６９
ｈ，…，３６９ｈで基板６−８が露出し、メッシュ状の
電極３６９上に配置する接合材料５が上記貫通穴部分３
６９ｈ，…，３６９ｈを貫通して基板６−８に直接接触
することになる。この結果、メッシュ状電極３６９の貫
通穴部分３６９ｈ，…，３６９ｈで接合材料５が基板６
−８と直接密着接合することになり、接合材料５と基板
６−８との密着性を向上させることができる。
【０１３７】（第９実施形態）本発明の第９実施形態に
かかる電子部品の実装方法及びその方法により製造され
る電子部品実装体の一例としての、ＩＣチップの実装方
法及びその方法により製造されるＩＣチップ実装体を図
４０〜図４１に基づいて説明する。図４０（Ａ），
（Ｂ）は第９実施形態にかかるＩＣチップの実装方法の
接合工程前の回路基板の側面図及び平面図であり、図４
１（Ａ），（Ｂ）は圧着工程でのＩＣチップと回路基板
と接合材料の一部断面側面及び一部拡大断面側面図であ
る。
【０１３８】第９実施形態では、第７実施形態のソルダ
ーレジスト又は銅箔による凸部３５５において、接合材
料５と凸部３５５との密着性を向上させるものである。
すなわち、第７実施形態のような凸部３５５を形成した
のち、回路基板６−９のＩＣチップ接合領域６ａ−９の
外側及び内側全域に、凸部３５５を含み、かつ、各電極
７の各バンプ２との接合に必要な接合部を含む領域３４
０を除いて、大略全面的に、接合材料流動規制部材の一
例としての有機膜３３９を配置して、有機膜３３９によ
り接合材料５の流動規制を行うものである。よって、こ
の第９実施形態では、凸部３５５と有機膜３３９との両
方が接合材料流動規制部材の一例として機能する。
【０１３９】上記有機膜３３９は、第５実施形態で使用
した有機膜３３９と同様なものであり、例えば、他の配
線又はバンプなどとの電気的な接触を防止して絶縁性を
保持し導体を保護する耐熱性コーティングとして機能す
る、ポリイミド又はポリベンザオキサゾール（ＰＢＯ）
などのソルダーレジストより構成される。そのような有
機膜３３９を例えば厚さ３〜７μｍ程度だけスピンコー
トして、回路基板６−９のＩＣチップ接合領域６ａ−９
及びその外側に全面的に塗布する。その後、図４０に示
すように、電極７，…，７のうちバンプ２，…，２との
接合に必要な接合部を含む領域３４０を帯状に除去して
当該接合部を露出させる。除去する領域３４０は帯状に
独立していてもよいし、連結されて枠状に形成されてい
てもよい。この結果、有機膜３３９を、凸部３５５を含
む、回路基板６−９のＩＣチップ接合領域６ａ−９外側
及び内側全域に、各電極７の各バンプ２との接合部を除
いて大略全面的に形成する。
【０１４０】上記第９実施形態によれば、上記したよう
に、凸部３５５を含む、回路基板６−９のＩＣチップ接
合領域６ａ−９外側及び内側全域に、各電極７の各バン
プ２との接合部を除いて大略全面的に有機膜３３９を配
置することにより、上記圧着工程での上記ＩＣチップ１
−９の上記接合面と上記回路基板６−９のＩＣチップ接
合領域６ａ−９との間の上記接合材料５の中央部から周
辺部への接合材料５の流動時に有機膜３３９が接合材料
流動規制部材として機能し、ＩＣチップ１−９の各辺の
辺部近傍での上記接合材料５の中央部から周辺部への流
動の大略均一化を図り、かつ、ＩＣチップ１−９の接合
面内での接合材料５の分布の均一化が図れ、密着力が向
上し、接合及び封止の信頼性を高めることができる。
【０１４１】（第１０実施形態）本発明の第１０実施形
態にかかる電子部品の実装方法及びその方法により製造
される電子部品実装体の一例としての、ＩＣチップの実
装方法及びその方法により製造されるＩＣチップ実装体
を図４２〜図４５に基づいて説明する。図４２は第１０
実施形態にかかるＩＣチップの実装方法の接合工程前の
回路基板の平面図であり、図４３は圧着工程でのＩＣチ
ップと回路基板と接合材料の部分的に拡大した一部断面
側面図である。図４４は第１０実施形態を説明するため
の従来例にかかるＩＣチップの実装方法の接合工程前の
回路基板の平面図であり、図４５は従来例の圧着工程で
のＩＣチップと回路基板と接合材料の部分的に拡大した
一部断面側面図である。
【０１４２】第１実施形態では、正方形のＩＣチップ１
−１０の電極７の無い各コーナー部付近において、ダミ
ー電極３０３を１個又は複数個配置するようにしていた
が、第１０実施形態として、ダミー電極３０３に替え
て、接合材料流動規制部材の一例として有機膜３６０を
配置することにより、第１実施形態と同様な作用効果を
奏するようにすることもできる。
【０１４３】すなわち、図４２に示すように、接合材料
５の一例としてのシート材を使用し、電子部品の一例と
しての正方形のＩＣチップ１−１０の接合面に対応す
る、回路形成体の一例としての回路基板６−１０の正方
形のＩＣチップ接合領域６ａ−１０の電極７が配置され
ていない各コーナー部付近を全て覆うように、接合材料
流動規制部材の一例として、有機膜３６０を配置して、
有機膜３６０により接合材料５の流動規制を行うもので
ある。
【０１４４】有機膜３６０は、各コーナー部付近のみに
配置したり、各コーナー部付近に配置したものを相互に
連結して四角形枠状に配置してもよい。
【０１４５】従来では、図４４及び図４５に示すよう
に、基板７０６のＩＣチップ接合領域７０６ａの電極７
０７が欠けている位置すなわち各コーナー部付近から接
合材料７０５がより大きな流動速度でＩＣチップ接合領
域７０６ａの外側に基板沿いに流れ出して接合材料７０
５の密度が低下してしまい、ＩＣチップ７０１の側面を
封止する樹脂量が不足となり、ＩＣチップ７０１の側面
を封止するフィレットが小さくなり、ＩＣチップ接合領
域の周辺部でのＩＣチップ７０１と接合材料７０５との
間で剥離が発生したり、基板７０６の電極７０７と接合
材料７０５との間で剥離が発生したりすることになる。
【０１４６】これに対して、第１０実施形態では、ＩＣ
チップ接合領域６ａ−１０の電極７が配置されていない
各コーナー部付近を全て覆うように、接合材料流動規制
部材の一例として、有機膜３６０を配置して、上記問題
を解決するようにしている。
【０１４７】上記第１０実施形態によれば、回路基板６
−１０の正方形ＩＣチップ接合領域６ａ−１０におい
て、その四隅のコーナー部を除く４辺の各辺の辺部近傍
に大略等間隔に一列の電極７，…，７を有するものであ
って、回路基板６−１０のＩＣチップ接合領域６ａ−１
０の上記辺の辺部近傍での電極７の無いコーナー部に有
機膜３６０を配置することによって、上記圧着工程での
上記ＩＣチップ１−１０の上記接合領域と上記回路基板
６−１０のＩＣチップ接合領域６ａ−１０との間の上記
接合材料５の中央部から周辺部のコーナー部への接合材
料５の流動時に、電極７の無いコーナー部においても有
機膜３６０が接合材料流動規制部材として機能し、基板
６−１０のＩＣチップ接合領域６ａ−１０の中央部での
流動速度ＳＰ１と、基板６−１０のＩＣチップ接合領域
６ａ−１０の周辺部での流動速度ＳＰ２とが大略同じに
なり、ＩＣチップ接合領域６ａ−１０の各辺の辺部近傍
及び各コーナー部付近での上記接合材料５の中央部から
周辺部のコーナー部への流動の大略均一化を図り、か
つ、ＩＣチップ１−１０の接合面言い替えれば上記回路
基板６−１０のＩＣチップ接合領域６ａ−１０内での接
合材料５の分布の均一化が図れるとともに、各コーナー
部において有機膜３６０により接合材料５の回路基板表
面沿いの流動を堰止めて盛り上げることにより、ＩＣチ
ップ１−１０の側面を覆うフィレット５Ａを形成するこ
とができる。このように、ＩＣチップ１−１０の接合面
内及び回路基板６−１０のＩＣチップ接合領域６ａ−１
０内での接合材料５の分布の均一化が図れる結果として
接合材料５の密度の低下を防止することができて、ＩＣ
チップ接合領域６ａ−１０の中央部と周辺部、特にコー
ナー部、でのＩＣチップ１−１０と接合材料５との密着
性を増加させるとともに、基板６−１０の電極７又は有
機膜３６０と接合材料５との間での密着性を増加させる
ことにより、上記剥離を防止できるようにして、接合及
び封止の信頼性を高めることができる。
【０１４８】なお、上記した第１〜第１０実施形態にお
いて、上記各バンプ２は予めレベリングして高さを揃え
たのち回路基板の各電極７に接触させるものの他、予め
レベリングを行うことなく、各バンプ２を回路基板の各
電極７に接触させて各電極７でレベリングを行ういわゆ
るノンスタッドバンプ（ＮＳＤ）形式の実装方法を採用
することもできる。このノンスタッドバンプ（ＮＳＤ）
形式の実装方法について以下に説明する。
【０１４９】上記各実施形態における回路基板（以下で
は代表的に４０６で示す。）へのＩＣチップ（以下では
代表的に４０１で示す。）の実装方法を図４８（Ａ）〜
図５１（Ｃ）を用いて説明する。
【０１５０】図４８（Ａ）のＩＣチップ４０１において
ＩＣチップ４０１のＡｌパッド電極（以下では代表的に
４０４で示す。）にワイヤボンディング装置により図４
７（Ａ）〜図４７（Ｆ）のごとき動作によりバンプ（突
起電極）（以下では代表的に４０２で示す。）を形成す
る。すなわち、図４７（Ａ）でホルダ１９３から突出し
たワイヤ１９５の下端にボール１９６を形成し、図４７
（Ｂ）でワイヤ１９５を保持するホルダ１９３を下降さ
せ、ボール１９３をＩＣチップ４０１の電極４０４に接
合して大略バンプ４０２の形状を形成し、図４７（Ｃ）
でワイヤ１９５を下方に送りつつホルダ１９３の上昇を
開始し、図４７（Ｄ）に示すような大略四角形のループ
１９９にホルダ１９３を移動させて図４７（Ｅ）に示す
ようにバンプ４０２の上部に湾曲部１９８を形成し、引
きちぎることにより図４７（Ｆ）に示すようなバンプ４
０２を形成する。あるいは、図４７（Ｂ）でワイヤ１９
５をホルダ１９３でクランプして、ホルダ１９３を上昇
させて上方に引き上げることにより、金ワイヤ１９５を
引きちぎり、図４７（Ｇ）のようなバンプ４０２の形状
を形成するようにしてもよい。このように、ＩＣチップ
４０１の各電極４０４にバンプ４０２を形成した状態を
図４８（Ｂ）に示す。一例としては、上記各ダミーバン
プも上記バンプ４０２と同様に形成する。
【０１５１】次に、図４８（Ｃ）に示す回路基板４０６
の電極４０７上に、図４８（Ｄ）に示すように、ＩＣチ
ップ４０１の大きさより若干大きな寸法にてカットされ
た接合材料の一例としての熱硬化性樹脂シート（以下で
は代表的に４０５で示す。）を配置し、例えば８０〜１
２０℃に熱せられた貼付けツール４０８Ａにより、例え
ば４９〜９８Ｎ（５〜１０ｋｇｆ／ｃｍ2）程度の圧力
で上記接合材料の具体例としての熱硬化性樹脂シート４
０５を基板４０６の電極４０７上に貼り付ける。この
後、熱硬化性樹脂シート４０５のツール４０８Ａ側に取
り外し可能に配置されたセパレータ４０５ａを剥がすこ
とにより、基板４０６の準備工程が完了する。このセパ
レータ４０５ａは、ツ−ル４０８Ａに熱硬化性樹脂シー
ト４０５が貼り付くのを防止するためのものである。こ
こで、熱硬化性樹脂シート４０５は、シリカなどの無機
系フィラーを入れたもの（例えば、エポキシ樹脂、フェ
ノール樹脂、ポリイミドなど）、無機系フィラーを全く
入れないもの（例えば、エポキシ樹脂、フェノール樹
脂、ポリイミドなど）が好ましいとともに、後工程のリ
フロー工程での高温に耐えうる程度の耐熱性（例えば、
２４０℃に１０秒間耐えうる程度の耐熱性）を有するこ
とが好ましい。
【０１５２】次に、図４８（Ｅ）及び図４９（Ｆ）に示
すように、熱せられた接合ツール４０８により、上記前
工程でバンプ４０２が電極４０４上に形成されたＩＣチ
ップ４０１を、上記前工程で準備された基板４０６のＩ
Ｃチップ４０１の電極４０４に対応する電極４０７上に
位置決めしたのち押圧する。このとき、バンプ４０２
は、その頭部４０２ａが、基板４０６の電極４０７上で
図５１（Ａ）から図５１（Ｂ）に示すように変形されな
がら押しつけられていく、このときＩＣチップ４０１を
介してバンプ４０２側に印加する荷重は、バンプ４０２
の径により異なるが、折れ曲がって重なり合うようにな
っているバンプ４０２の頭部４０２ａが、必ず図５１
（Ｃ）のように変形する程度の荷重を加えることが必要
である。この荷重は最低でも１９６ｍＮ（２０ｇｆ）を
必要とする。荷重の上限は、ＩＣチップ４０１、バンプ
４０２、回路基板４０６などが損傷しない程度とする。
場合によって、その最大荷重は９８０ｍＮ（１００ｇ
ｆ）を越えることもある。なお、４０５ｍ及び４０５ｓ
は熱硬化性樹脂シート４０５が接合ツール４０８の熱に
より溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化
された樹脂である。
【０１５３】なお、セラミックヒータ又はパルスヒータ
などの内蔵するヒータにより熱せられた接合ツール４０
８により、上記前工程でバンプ４０２が電極４０４上に
形成されたＩＣチップ４０１を、上記前工程で準備され
た基板４０６のＩＣチップ４０１の電極４０４に対応す
る電極４０７上に位置決めする位置決め工程と、位置決
めしたのち押圧接合する工程とを１つの位置決め兼押圧
接合装置で行うようにしてもよい。しかしながら、別々
の装置、例えば、多数の基板を連続生産する場合におい
て位置決め作業と押圧接合作業とを同時的に行うことに
より生産性を向上させるため、位置決め工程は位置決め
装置で行い、押圧接合工程は接合装置で行うようにして
もよい。
【０１５４】このとき、一例として、回路基板４０６
は、ガラス布積層エポキシ基板（ガラエポ基板）やガラ
ス布積層ポリイミド樹脂基板などが用いられる。これら
の基板４０６は、熱履歴や、裁断、加工により反りやう
ねりを生じており、必ずしも完全な平面ではないため、
適宜、回路基板４０６の反りが矯正された状態で、例え
ば１４０〜２３０℃の熱が、ＩＣチップ４０１と回路基
板４０６の間の熱硬化性樹脂シート４０５に例えば数秒
〜２０秒程度印加され、この熱硬化性樹脂シート４０５
が硬化される。このとき、最初は熱硬化性樹脂シート４
０５を構成する熱硬化性樹脂が流れてＩＣチップ４０１
のエッヂまで封止する。また、樹脂であるため、加熱さ
れたとき、当初は自然に軟化するためこのようにエッヂ
まで流れるような流動性が生じる。熱硬化性樹脂の体積
はＩＣチップ４０１と回路基板との間の空間の体積より
大きくすることにより、この空間からはみ出すように流
れ出て、封止効果を奏することができる。このとき、上
記した各実施形態の接合材料流動規制部材により適宜流
動規制が行われる。
【０１５５】この後、加熱されたツール４０８が上昇す
ることにより、加熱源がなくなるためＩＣチップ４０１
と熱硬化性樹脂シート４０５の温度が急激に低下して、
熱硬化性樹脂シート４０５は流動性を失い、図４９
（Ｇ）及び図５１（Ｃ）に示すように、ＩＣチップ４０
１は硬化した熱硬化性樹脂４０５ｓにより回路基板４０
６上に固定される。また、回路基板４０６側をステージ
４１０により加熱しておくと、接合ツール４０８の温度
をより低く設定することができる。
【０１５６】また、熱硬化性樹脂シート４０５を貼り付
ける代わりに、図５０（Ｈ）に示すように熱硬化性接着
剤４０５ｂを回路基板４０６上に、ディスペンスなどに
よる塗布、又は印刷、又は転写するようにしてもよい。
熱硬化性接着剤４０５ｂを使用する場合は、基本的には
上記した熱硬化性樹脂シート４０５を用いる工程と同一
の工程を行う。熱硬化性樹脂シート４０５を使用する場
合には、固体ゆえに取り扱いやすいとともに、液体成分
が無いため高分子で形成することができ、ガラス転移点
の高いものを形成しやすいといった利点がある。これに
対して、熱硬化性接着剤４０５ｂを使用する場合には、
基板４０６の任意の位置に任意の大きさに塗布、印刷、
又は転写することができる。
【０１５７】また、熱硬化性樹脂に代えて異方性導電膜
（ＡＣＦ）を用いてもよく、さらに、異方性導電膜に含
まれる導電粒子として、ニッケル粉に金メッキを施した
ものを用いることにより、電極４０７とバンプ４０２と
の間での接続抵抗値を低下せしめることができて尚好適
である。
【０１５８】なお、図４８（Ａ）から図４８（Ｇ）には
熱硬化性樹脂シート４０５を回路基板４０６側に形成す
ることについて説明し、図５０（Ｈ）には熱硬化性接着
剤４０５ｂを回路基板４０６側に形成することについて
説明したが、これに限定されるものではなく、図５０
（Ｉ）又は図５０（Ｊ）に示すように、ＩＣチップ４０
１側に形成するようにしてもよい。この場合、特に、熱
硬化性樹脂シート４０５の場合には、熱硬化性樹脂シー
ト４０５の回路基板側に取り外し可能に配置されたセパ
レータ４０５ａとともにゴムなどの弾性体１１７にＩＣ
チップ４０１を押し付けて、バンプ４０２の形状に沿っ
て熱硬化性樹脂シート４０５がＩＣチップ４０１に貼り
付けられるようにしてもよい。
【０１５９】このようなノンスタッドバンプ（ＮＳＤ）
形式の実装方法では、各バンプの先端部分を回路基板の
各電極上で潰すため回路基板に対するＩＣチップの押し
込み量（押圧量）が大きくなる。すると、接合材料をＩ
Ｃチップの接合面の周辺部側に流動させる力が大きくな
り、上記ダミーバンプ又は凸部又は有機膜などの上記接
合材料流動規制部材による接合材料の流動規制機能がよ
り効果的に働くことになり、ＮＳＢ（ノンスタッドバン
プ）ではより規制効果が大きくなる。
【０１６０】一例として、ノンスタッドバンプ（ＮＳ
Ｄ）形式の実装方法では、例えば、直径７５μｍのバン
プにおいて回路基板の電極に対して押し付けて潰すこと
により電気的接合を得るとき高さにおいて３５μｍだけ
短くなるようにバンプを潰すようにしている。このと
き、ＩＣチップを回路基板に向けて押し付けるとき両者
の間から接合材料が大きく押し出されるため、上記接合
材料流動規制部材により上記接合材料の流出を規制し規
制することにより、ＩＣチップ中央部分での接合材料の
密度の低下を効果的に防止することができる。よって、
このようなノンスタッドバンプ形式の実装方法では、接
合材料の流出に対する抑制力が大きく期待できる。
【０１６１】なお、上記第２実施形態において、バンプ
２とダミーバンプ３との形状は大略同一であることが接
合材料の流動規制を大略均一に行うためには好ましい
が、これに限られるものではなく、許容される範囲内で
異なる形状や高さとしてもよい。また、バンプとダミー
バンプとの材質は異なるものにしてもよい。
【０１６２】また、上記第２実施形態において、バンプ
２とバンプ２の間隔、又はバンプ２とダミーバンプ３と
の間隔、ダミーバンプ３とダミーバンプ３の間隔は大略
均一である場合を中心として説明したが、これに限られ
るものではなく、許容される範囲内で不均一な間隔とな
っていてもよい。この場合、許容される範囲外の部分に
ダミーバンプ３を配置することになる。
【０１６３】なお、上記第１及び第２実施形態におい
て、電極７２とダミー電極３０３又は３１３との形状は
大略同一であることが接合材料の流動規制を大略均一に
行うためには好ましいが、これに限られるものではな
く、許容される範囲内で異なる形状や高さとしてもよ
い。また、電極７とダミー電極３０３又は３１３との材
質は異なるものにしてもよい。
【０１６４】また、上記第１及び第２実施形態におい
て、電極７と電極７の間隔、又は電極７とダミー電極３
０３又は３１３との間隔、ダミー電極３０３又は３１３
とダミー電極３０３又は３１３の間隔は大略均一である
場合を中心として説明したが、これに限られるものでは
なく、許容される範囲内で不均一な間隔となっていても
よい。この場合、許容される範囲外の部分にダミー電極
３０３又は３１３を配置することになる。
【０１６５】上記第２実施形態においては、接合材料流
動規制部材として、ＩＣチップの電極４上にダミーバン
プ３を形成する例について説明したが、本発明はこれに
限られるものではなく、図５２に示すように、樹脂ペー
ストの印刷又はディペンスなどにより、上記ＩＣチップ
に直接的にダミーバンプと大略同等の高さのダミーバン
プ状の突部２３Ａを形成するようにしてもよい。
【０１６６】また、上記電子部品の接合面の電極４上に
バンプ２を形成するようにしているが、バンプ２の代わ
りに、上記電子部品の接合面に電極４上に突出した凸状
電極を形成するようにしてもよい。
【０１６７】また、上記各実施形態において、ＩＣチッ
プと回路基板との間からはみ出る接合材料５が、上記接
合材料流動規制部材により流動規制を受けて、ＩＣチッ
プの側面に対する盛り上がり部分であるフィレット５Ａ
を大きくする場合、ＩＣチップの側面をその厚みにおい
て回路基板側から半分程度まで覆うように盛り上げるこ
とができる。すなわち、従来では、バンプ又はパッシベ
ーション膜が配置されている部分では流動規制を受ける
が、バンプ又はパッシベーション膜が配置されていない
部分ではそのような規制を受けないため、フィレットを
大きくすることができず、例えば、ＩＣチップの厚さが
０．４ｍｍのとき０．１ｍｍ程度しかフィレットを形成
することができなかった。しかしながら、上記各実施形
態では、上記したように上記接合材料５が流動規制を受
けるため、例えば、ＩＣチップの厚さが０．４ｍｍのと
き０．２〜０．３ｍｍの高さまでフィレットが形成され
ることになり、フィレット５Ａを大きくすることができ
る。この結果、フィレットが小さい場合には、ＩＣチッ
プと接合材料と又は基板と接合材料との界面に水分の侵
入経路が形成されやすく、また、その経路も短いもので
あり、耐湿信頼性に劣るものであり、かつ、ヒートサイ
クル時に基板のソリに対して弱いものであった。しかし
ながら、フィレット５Ａが大きくなる結果、ＩＣチップ
と接合材料５と又は回路基板と接合材料５との界面に水
分の侵入経路が形成されにくくなり、また、その経路も
長くすることができて、耐湿信頼性に優れたものとな
り、かつ、例えば−６５℃〜１５０℃までのヒートサイ
クル時での熱による基板のソリに対して強いものとな
る。
【０１６８】なお、上記実施形態のうち、ダミーバンプ
が配置されていない実施形態でも、ダミーバンプを配置
するようにすれば、ＩＣチップ全面で接合樹脂の流動を
均一化させることができる。
【０１６９】なお、上記様々な実施形態のうちの任意の
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏するようにすることができる。
【０１７０】
【発明の効果】本発明によれば、四角形すなわち正方形
又は長方形のＩＣチップなどの電子部品を回路基板など
の回路形成性体に押圧力により押し付けて接合材料を介
して両者を接合するものにおいて、接合材料が不均一に
流出する部分に上記接合材料流動規制部材を配置するよ
うにしたので、上記電子部品を上記回路形成体に接合す
るとき両者の間の上記接合材料の流動が上記接合材料流
動規制部材により規制されて、上記電子部品接合領域の
中央部から周辺部への上記接合材料の流動の大略均一化
を図り、かつ、電子部品接合領域内での接合材料の分布
の均一化が図れ、密着力が向上し、接合及び封止の信頼
性を高めることができる。
【０１７１】より具体的には、本発明の一態様によれ
ば、上記回路形成体の上記電子部品接合領域が四角形で
あり、その四角形の上記電子部品接合領域のうち対向す
る２対の辺のそれぞれに上記複数のバンプが形成されて
いる場合にバンプが無いコーナー部に対応する上記回路
形成体の上記電子部品接合領域のコーナー部に備えられ
かつ電気的接合を必要としない凸部を形成する場合、凸
部がダミー電極であるときには、電極の配列状態を電子
部品の各辺の辺部近傍及び各コーナー部付近とも大略同
一にすることができる一方、凸部が有機膜であるときに
は、電子部品の各辺の辺部近傍及び各コーナー部付近に
電極に代わる有機膜の凸部を配置することができる。こ
の結果、圧着工程での上記電子部品の上記接合領域と上
記回路形成体の電子部品接合領域との間の上記接合材料
の中央部から周辺部のコーナー部への接合材料の流動時
に上記凸部が接合材料流動規制部材として機能し、回路
形成体の電子部品接合領域の中央部での流動速度と、回
路形成体の電子部品接合領域の周辺部での流動速度とが
大略同じになり、電子部品接合領域の各辺の辺部近傍及
び各コーナー部付近での上記接合材料の中央部から周辺
部のコーナー部への流動の大略均一化を図り、かつ、電
子部品の接合面言い替えれば上記回路形成体の電子部品
接合領域内での接合材料の分布の均一化が図れる。この
ように、電子部品の接合面内及び回路形成体の電子部品
接合領域内での接合材料の分布の均一化が図れる結果と
して接合材料の密度の低下を防止することができて、電
子部品接合領域の中央部と周辺部、特にコーナー部、で
の電子部品と接合材料との密着性を増加させるととも
に、回路形成体の電極又は上記凸部と接合材料との間で
の密着性を増加させることにより、上記剥離を防止でき
るようにして、接合及び封止の信頼性を高めることがで
きる。
【０１７２】また、本発明の別の態様によれば、四角形
すなわち正方形又は長方形の電子部品の接合面におい
て、その四隅のコーナー部を除く４辺の各辺の辺部近傍
に大略等間隔に一列のバンプを有するものであって、電
子部品の接合面の上記辺の辺部近傍でのバンプの無い箇
所にダミーバンプを形成するとともに、回路形成体の電
子部品接合領域の上記辺の辺部近傍での電極の無い箇所
にダミー電極を形成する場合には、バンプの配列状態を
電子部品の各辺の辺部近傍とも大略同一にすることがで
きるとともに電極の配列状態を回路形成体の電子部品接
合領域の各辺の辺部近傍とも大略同一にすることができ
て、上記圧着工程での上記電子部品の上記接合面と上記
回路形成体の電子部品接合領域との間の上記接合材料の
中央部から周辺部への接合材料の流動時にダミーバンプ
及びダミー電極が接合材料流動規制部材として機能し、
電子部品の各辺の辺部近傍及び回路形成体の電子部品接
合領域の各辺の辺部近傍での上記接合材料の中央部から
周辺部への流動の大略均一化を図り、かつ、電子部品の
接合面内及び回路形成体の電子部品接合領域内での接合
材料の分布の均一化が図れ、密着力が向上し、接合及び
封止の信頼性を高めることができる。また、電子部品の
接合面内及び回路形成体の電子部品接合領域内での接合
材料の分布の均一化が図れる結果として接合材料の密度
の低下を防止することができて、電子部品の側面を封止
するために十分な量の接合材料が供給され、電子部品の
側面を封止するフィレットを大きくすることができて、
電子部品接合領域の周辺部での電子部品と接合材料との
間で剥離や回路形成体の電極と接合材料との間で剥離を
効果的に防止することができる。
【０１７３】また、本発明の別の態様によれば、回路形
成体の電子部品接合領域の外側及び上記電子部品接合領
域の周辺部に有機膜を配置する場合には、有機膜が、接
合材料流動規制部材の一例の接合材料流動規制膜として
接合材料の流動規制を行うことができる。この結果、有
機膜が無い場合と比較して、上記圧着工程での上記電子
部品の上記接合面と上記回路形成体の電子部品接合領域
との間の上記接合材料の中央部から周辺部への接合材料
の流動時に、有機膜が接合材料流動規制部材として機能
して電子部品と回路形成体との間での流動速度を低下さ
せることができ、上記接合材料の中央部から周辺部への
流動の大略均一化を図り、かつ、電子部品の接合面内で
の接合材料の分布の均一化が図れ、密着力が向上し、接
合及び封止の信頼性を高めることができる。
【０１７４】また、本発明の別の態様によれば、上記回
路形成体の上記電子部品接合領域が四角形でありかつ上
記四角形の上記電子部品接合領域のうち中央に一列の上
記複数の電極が配置されて電子部品が回路形成体に対し
て短手方向すなわち幅方向に１点で支持され、かつ、そ
の両側に有機膜を配置する場合には、バンプの列の両側
において、有機膜が無い場合と比較して、電子部品と回
路形成体との間での流動速度を低下させることができ
て、上記圧着工程での上記電子部品の上記接合面と上記
回路形成体の電子部品接合領域との間の上記接合材料の
中央部から周辺部への接合材料の流動時に有機膜が接合
材料流動規制部材として機能し、上記接合材料の中央部
から周辺部への流動の大略均一化を図り、かつ、電子部
品の接合面内での接合材料の分布の均一化が図れ、密着
力が向上し、接合及び封止の信頼性を高めることができ
る。
【０１７５】また、本発明の別の態様によれば、回路形
成体の電子部品接合領域の外側及び内側全域に、電極の
バンプとの接合部を除いて、大略全面的に、接合材料流
動規制部材の一例としての有機膜を配置する場合には、
上記圧着工程での上記電子部品の上記接合面と上記回路
形成体の電子部品接合領域との間の上記接合材料の中央
部から周辺部への接合材料の流動時に有機膜が接合材料
流動規制部材として機能し、電子部品の各辺の辺部近傍
での上記接合材料の中央部から周辺部への流動の大略均
一化を図り、かつ、電子部品の接合面内での接合材料の
分布の均一化が図れ、密着力が向上し、接合及び封止の
信頼性を高めることができる。
【０１７６】また、本発明の別の態様によれば、回路形
成体の電子部品接合領域から所定間隔を空けて電子部品
接合領域を囲むような四角形枠状の領域にフィレット形
成用凸部を接合材料流動規制部材の一例として配置する
場合には、上記圧着工程での上記電子部品の上記接合面
と上記回路形成体の電子部品接合領域との間の上記接合
材料の電子部品接合領域の外側への接合材料の流動時
に、フィレット形成用凸部により、上記押し出されて回
路基板表面沿いに流れ出てきた接合材料が堰止められて
盛り上がり、電子部品の側面に大きなフィレットを形成
することができて、電子部品の側面の封止力を向上させ
ることができて、密着力が向上し、接合及び封止の信頼
性を高めることができる。
【０１７７】また、本発明の別の態様によれば、回路形
成体の電子部品接合領域の内で上記接合材料が不均一な
流動を示す領域、例えば、電子部品接合領域内の電極配
線密度が所定値以下の領域でかつ中心より偏心した領域
に、回路形成体の電極の厚みと大略同一厚みの接合材料
流動規制部材としての凸部を備える場合には、回路形成
体の電子部品接合領域内でパターン配線密度の均一化を
図ることができ、接合材料の流動の均一化を図り、電子
部品と回路形成体との間から外側にはみ出る接合材料の
はみ出し量を均一化させて、接合の安定化を図ることが
できる。また、フィレット形成用凸部が１層以上の膜で
構成されている場合でソルダーレジストで形成される場
合には、フィレットを形成する樹脂との密着性が高く、
封止力がより向上する。
【０１７８】また、本発明の別の態様によれば、上記凸
部としてメッシュ状の電極又は貫通穴を有する電極を配
置する場合には、回路形成体の電子部品接合領域内での
電極パターンの配線密度の均一化を図ることができ、接
合材料の流動の均一化を図り、電子部品の一例としての
正方形の電子部品の接合面と回路形成体の電子部品接合
領域との間から外側にはみ出る接合材料のはみ出し量を
均一化させて、接続の安定化を図ることができる。さら
に、このような効果に加えて、上記電極のメッシュを構
成する貫通穴部分又は上記貫通穴で回路形成体が露出
し、上記電極上に配置する接合材料が上記貫通穴部分又
は上記貫通穴を貫通して回路形成体に直接接触すること
になる。この結果、上記電極の貫通穴部分又は上記貫通
穴で接合材料が回路形成体と直接密着接合することにな
り、接合材料と回路形成体との密着性を向上させること
ができる。
【０１７９】また、本発明の別の態様によれば、上記凸
部を含む、回路形成体の電子部品接合領域外側及び内側
全域に、各電極の各バンプとの接合部を除いて大略全面
的に有機膜を配置する場合には、上記圧着工程での上記
電子部品の上記接合面と上記回路形成体の電子部品接合
領域との間の上記接合材料の中央部から周辺部への接合
材料の流動時に有機膜が接合材料流動規制部材として機
能し、電子部品の各辺の辺部近傍での上記接合材料の中
央部から周辺部への流動の大略均一化を図り、かつ、電
子部品の接合面内での接合材料の分布の均一化が図れ、
密着力が向上し、接合及び封止の信頼性を高めることが
できる。
【０１８０】また、本発明の別の態様によれば、回路形
成体の正方形電子部品接合領域において、その四隅のコ
ーナー部を除く４辺の各辺の辺部近傍に大略等間隔に一
列の電極を有するものであって、回路形成体の電子部品
接合領域の上記辺の辺部近傍での電極の無いコーナー部
に有機膜を配置する場合には、上記圧着工程での上記電
子部品の上記接合領域と上記回路形成体の電子部品接合
領域との間の上記接合材料の中央部から周辺部のコーナ
ー部への接合材料の流動時に、電極の無いコーナー部に
おいても有機膜が接合材料流動規制部材として機能し、
回路形成体の電子部品接合領域の中央部での流動速度
と、回路形成体の電子部品接合領域の周辺部での流動速
度とが大略同じになり、電子部品接合領域の各辺の辺部
近傍及び各コーナー部付近での上記接合材料の中央部か
ら周辺部のコーナー部への流動の大略均一化を図り、か
つ、電子部品の接合面言い替えれば上記回路形成体の電
子部品接合領域内での接合材料の分布の均一化が図れる
とともに、各コーナー部において有機膜により接合材料
の回路基板表面沿いの流動を堰止めて盛り上げることに
より、電子部品の側面を覆うフィレットを形成すること
ができる。このように、電子部品の接合面内及び回路形
成体の電子部品接合領域内での接合材料の分布の均一化
が図れる結果として接合材料の密度の低下を防止するこ
とができて、電子部品接合領域の中央部と周辺部、特に
コーナー部、での電子部品と接合材料との密着性を増加
させるとともに、回路形成体の電極又は有機膜と接合材
料との間での密着性を増加させることにより、上記剥離
を防止できるようにして、接合及び封止の信頼性を高め
ることができる。
【０１８１】また、上記各態様にかかる方法より製造さ
れた電子部品実装体、又は、上記各態様に記載したよう
な接合材料流動規制部材を備える電子部品実装体では、
接合材料流動規制部材により接合材料の不均一な流動が
規制されて電子部品接合領域内での接合材料の分布の均
一化が図れた状態で、当該接合材料により電子部品と回
路形成体とが密着接合されかつ封止されているため、接
合及び封止の信頼性が高いものとすることができ、高品
質のものとなる。
【図面の簡単な説明】
【図１】 （Ａ），（Ｂ）はそれぞれ本発明の第１実施
形態にかかるＩＣチップの実装方法の接合工程前の回路
基板の側面図及び平面図である。
【図２】 （Ａ），（Ｂ）はそれぞれ第１実施形態にか
かるＩＣチップの実装方法の圧着工程でのＩＣチップと
回路基板と接合材料の一部断面側面図及びＩＣチップを
透視して回路基板上での接合材料の動きを示す平面図で
ある。
【図３】 第１実施形態にかかるＩＣチップの実装方法
の圧着工程でのＩＣチップと回路基板と接合材料の部分
的に拡大した一部断面側面図である。
【図４】 （Ａ），（Ｂ）はそれぞれ第１実施形態を説
明するための従来例にかかるＩＣチップの実装方法の接
合工程前の上記回路基板の側面図及び平面図である。
【図５】 （Ａ），（Ｂ）はそれぞれ図４に続く従来例
にかかるＩＣチップの実装方法の圧着工程でのＩＣチッ
プと回路基板と接合材料の一部断面側面図及びＩＣチッ
プを透視して回路基板上での接合材料の動きを示す平面
図である。
【図６】 図５に続く従来例にかかるＩＣチップの実装
方法の圧着工程でのＩＣチップと回路基板と接合材料の
部分的に拡大した一部断面側面図である。
【図７】 （Ａ），（Ｂ）はそれぞれ本発明の第２実施
形態にかかるＩＣチップの実装方法の接合工程前のＩＣ
チップの側面図及び平面図である。
【図８】 （Ａ），（Ｂ）はそれぞれ第２実施形態にか
かるＩＣチップの実装方法の接合工程前の回路基板の側
面図及び圧着工程での接合材料の流動状態を示し、ＩＣ
チップを透視して回路基板上での接合材料の動きを示す
平面図である。
【図９】 第２実施形態にかかるＩＣチップの実装方法
の圧着工程でのＩＣチップと回路基板と接合材料の部分
的に拡大した一部断面側面図である。
【図１０】 （Ａ）及び（Ｂ）は第２実施形態を説明す
るための従来例にかかる電子部品の実装方法の接合工程
前のＩＣチップの側面図及び裏面図である。
【図１１】 （Ａ）は図１０に続く従来例にかかる電子
部品の実装方法の接合工程前の回路基板の側面図であ
り、（Ｂ）は図１０の従来例の圧着工程での接合材料の
流動状態を示し、ＩＣチップを透視して回路基板上での
接合材料の動きを示す平面図である。
【図１２】 図１１に続く従来例にかかる電子部品の実
装方法の上記圧着工程でのＩＣチップと回路基板と接合
材料の部分的に拡大した一部断面側面図である。
【図１３】 （Ａ）及び（Ｂ）は本発明の第３実施形態
にかかるＩＣチップの実装方法の接合工程前の上記回路
基板の側面図及び平面図であり、（Ｃ）は上記圧着工程
でのＩＣチップと回路基板と接合材料の一部断面側面図
である。
【図１４】 上記第３実施形態にかかる上記ＩＣチップ
の実装方法の上記接合工程でのＩＣチップと回路基板と
接合材料の部分的に拡大した一部断面側面図である。
【図１５】 （Ａ）及び（Ｂ）はそれぞれ上記第３実施
形態を説明するための従来例にかかる電子部品の実装方
法の接合工程前の上記回路基板の側面図及び平面図であ
り、（Ｃ）は上記従来例の圧着工程でのＩＣチップと回
路基板と接合材料の一部断面側面図である。
【図１６】 図１５の上記従来例の圧着工程でのＩＣチ
ップと回路基板と接合材料の部分的に拡大した一部断面
側面図である。
【図１７】 （Ａ）及び（Ｂ）はそれぞれ本発明の第４
実施形態にかかるＩＣチップの実装方法の接合工程前の
上記ＩＣチップの側面図及び裏面図である。
【図１８】 上記第４実施形態にかかるＩＣチップの実
装方法の圧着工程での接合材料の流動状態を示し、ＩＣ
チップを透視して回路基板上での接合材料の動きを示す
平面図である。
【図１９】 上記第４実施形態にかかるＩＣチップの実
装方法の圧着工程でのＩＣチップと回路基板と接合材料
の一部断面側面図である。
【図２０】 （Ａ）及び（Ｂ）は上記第４実施形態を説
明するための従来例にかかるＩＣチップの実装方法の接
合工程前の上記ＩＣチップの側面図及び裏面図である。
【図２１】 図２０の従来例の圧着工程での接合材料の
流動状態を示し、ＩＣチップを透視して回路基板上での
接合材料の動きを示す平面図である。
【図２２】 図２０の従来例の圧着工程でのＩＣチップ
と回路基板と接合材料の一部断面側面図である。
【図２３】 （Ａ）及び（Ｂ）はそれぞれ本発明の第５
実施形態にかかるＩＣチップの実装方法の接合工程前の
上記ＩＣチップの側面図及び裏面図である。
【図２４】 上記第５実施形態にかかるＩＣチップの実
装方法の圧着工程での接合材料の流動状態を示し、ＩＣ
チップを透視して回路基板上での接合材料の動きを示す
平面図である。
【図２５】 （Ａ）及び（Ｂ）はそれぞれ第５実施形態
を説明するための従来例にかかるＩＣチップの実装方法
の接合工程前の上記ＩＣチップの側面図及び裏面図であ
る。
【図２６】 図２５の従来例の圧着工程での接合材料の
流動状態を示し、ＩＣチップを透視して回路基板上での
接合材料の動きを示す平面図である。
【図２７】 （Ａ），（Ｂ）はそれぞれ本発明の第６実
施形態にかかるＩＣチップの実装方法の接合工程前の回
路基板の側面図及び平面図であり、（Ｃ）は圧着工程で
のＩＣチップと回路基板と接合材料の一部断面側面及び
部分的に拡大した一部断面側面図である。
【図２８】 第６実施形態にかかるＩＣチップの実装方
法の圧着工程でのＩＣチップと回路基板と接合材料の部
分的に拡大した一部断面側面図である。
【図２９】 （Ａ），（Ｂ）はそれぞれ第６実施形態を
説明するための従来例にかかるＩＣチップの実装方法の
接合工程前の上記回路基板の側面図及び平面図であり、
（Ｃ）は上記従来例の圧着工程でのＩＣチップと回路基
板と接合材料の一部断面側面である。
【図３０】 図２９の従来例の圧着工程でのＩＣチップ
と回路基板と接合材料の部分的に拡大した一部断面側面
図である。
【図３１】 （Ａ），（Ｂ）はそれぞれ本発明の第７実
施形態にかかるＩＣチップの実装方法の接合工程前の回
路基板の側面図及び平面図であり、（Ｃ）は圧着工程で
のＩＣチップと回路基板と接合材料の一部断面側面であ
る。
【図３２】 圧着工程での接合材料の流動状態を示し、
ＩＣチップを透視して回路基板上での接合材料の動きを
示す平面図である。
【図３３】 （Ａ），（Ｂ）は第７実施形態を説明する
ための従来例にかかるＩＣチップの実装方法の接合工程
前の回路基板の側面図及び平面図であり、（Ｃ）は圧着
工程でのＩＣチップと回路基板と接合材料の一部断面側
面である。
【図３４】 図３３の従来例の圧着工程での接合材料の
流動状態を示し、ＩＣチップを透視して回路基板上での
接合材料の動きを示す平面図である。
【図３５】 （Ａ），（Ｂ）はそれぞれ本発明の第８実
施形態にかかるＩＣチップの実装方法の接合工程前の回
路基板の側面図及び平面図である。
【図３６】 （Ａ），（Ｂ）はそれぞれ第８実施形態に
かかるＩＣチップの実装方法の圧着工程でのＩＣチップ
と回路基板と接合材料の一部断面側面及び一部拡大断面
側面図である。
【図３７】 圧着工程での接合材料の流動状態を示し、
ＩＣチップを透視して回路基板上での接合材料の動きを
示す平面図である。
【図３８】 第７実施形態を説明するための比較例にか
かるＩＣチップの実装方法の圧着工程でのＩＣチップと
回路基板と接合材料の一部拡大断面側面である。
【図３９】 第７実施形態を説明するための比較例にか
かるＩＣチップの実装方法の圧着工程でのＩＣチップと
回路基板と接合材料の一部拡大断面側面である。
【図４０】 （Ａ），（Ｂ）はそれぞれ本発明の第９実
施形態にかかるＩＣチップの実装方法の接合工程前の回
路基板の側面図及び平面図である。
【図４１】 （Ａ），（Ｂ）はそれぞれ第９実施形態に
かかるＩＣチップの実装方法の圧着工程でのＩＣチップ
と回路基板と接合材料の一部断面側面及び一部拡大断面
側面図である。
【図４２】 本発明の第１０実施形態にかかるＩＣチッ
プの実装方法の接合工程前の回路基板の平面図である。
【図４３】 第１０実施形態にかかるＩＣチップの実装
方法の圧着工程でのＩＣチップと回路基板と接合材料の
部分的に拡大した一部断面側面図である。
【図４４】 第１０実施形態を説明するための従来例に
かかるＩＣチップの実装方法の接合工程前の回路基板の
平面図である。
【図４５】 図４４の従来例の圧着工程でのＩＣチップ
と回路基板と接合材料の部分的に拡大した一部断面側面
図である。
【図４６】 上記実施形態においてダミーバンプの配置
箇所を説明するための説明図である。
【図４７】 （Ａ），（Ｂ），（Ｃ），（Ｄ），
（Ｅ），（Ｆ），（Ｇ）はそれぞれ上記実施形態におけ
る実装方法において、ワイヤボンダーを用いたＩＣチッ
プのバンプ形成工程を示す説明図である。
【図４８】 （Ａ），（Ｂ），（Ｃ），（Ｄ），（Ｅ）
はそれぞれ上記実施形態においてＩＣチップの実装方法
の一例としてノンスタッドバンプ（ＮＳＤ）形式の実装
方法を仕様する場合を示す説明図である。
【図４９】 （Ｆ），（Ｇ）はそれぞれ図２７に続く上
記実施形態においてＩＣチップの実装方法を示す説明図
である。
【図５０】 （Ｈ），（Ｉ），（Ｊ）はそれぞれ図２８
に続く上記実施形態においてＩＣチップの実装方法を示
す説明図である。
【図５１】 （Ａ），（Ｂ），（Ｃ）はそれぞれ上記実
施形態にかかる実装方法において、回路基板とＩＣチッ
プの接合工程を示す説明図である。
【図５２】 （Ａ），（Ｂ）はそれぞれ本発明の第２実
施形態の変形例にかかるＩＣチップの実装方法の接合工
程前のＩＣチップの側面図及び平面図である。
【符号の説明】
１，１−１，１−２，１−３，１−４，１−５，１−
６，１−７，１−８，１−９，１−１０…ＩＣチップ、
２…バンプ、３…ダミーバンプ、４…ＩＣチップの電
極、５…接合材料、６，６−１，６−２，６−３，６−
４，６−５，６−６，６−７，６−８，６−９，６−１
０…回路基板、６ａ−１，６ａ−２，６ａ−３，６ａ−
４，６ａ−５，６ａ−６，６ａ−７，６ａ−８，６ａ−
９，６ａ−１０…回路基板のＩＣチップ接合領域、７…
回路基板の電極、８…押圧部材、１０…基台、２３Ａ…
ダミーバンプ状の突部、３０３，３１３…ダミー電極、
３０９…パッシベーション膜、３１９，３２９，３３
９，３５６，３６０…有機膜、３２０…四角形枠領域、
３４０…接合に必要な接合部を含む領域、３４５…ダム
部、３４８…上側の有機膜、３４９…下側の有機膜、３
５５…凸部、３６９…メッシュ状の電極、３９５…ハガ
レ部分。
フロントページの続き (72)発明者 清水 一路 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大野 修治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E319 AA03 AB05 AC20 BB20 CC01 CD04 5F044 KK01 LL07 LL09 QQ02 QQ06

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも樹脂を含む接合材料（５）を
    回路形成体（６）又は電子部品（１）に供給する工程
    と、 上記電子部品の接合面の複数の凸状電極（４，２）と上
    記回路形成体の電子部品接合領域の電極（７）とが電気
    的に接触可能なように上記接合材料を介して上記電子部
    品と上記回路形成体とを位置決めする位置決め工程と、 加熱及び加圧で上記電子部品を熱圧着して、上記電子部
    品の上記凸状電極と上記回路形成体の上記電極とが電気
    的に接触した状態で上記電子部品の上記接合面と上記回
    路形成体との間の上記接合材料を硬化させる本圧着工程
    とを備え、 上記本圧着工程において、上記回路形成体の上記電子部
    品接合領域で上記接合材料が不均一に流出する部分に備
    えられた接合材料流動規制部材（３０３，３１３，３１
    ９，３２９，３３９，３５５，３６９，３６０）によ
    り、上記回路形成体の上記電子部品接合領域の周辺部側
    への上記接合材料の流動を規制するようにしたことを特
    徴とする電子部品の実装方法。
  2. 【請求項２】 少なくとも樹脂を含む接合材料（５）を
    回路形成体（６）又は電子部品（１）に供給する工程
    と、 上記電子部品の接合面の複数の電極（４）上の複数のバ
    ンプ（２）と上記回路形成体の電子部品接合領域の電極
    （７）とが電気的に接触可能なように上記接合材料を介
    して上記電子部品と上記回路形成体とを位置決めする位
    置決め工程と、 加熱及び加圧で上記電子部品を熱圧着して、上記電子部
    品の上記電極上の上記バンプと上記回路形成体の上記電
    極とが電気的に接触した状態で上記電子部品の上記接合
    面と上記回路形成体との間の上記接合材料を硬化させる
    本圧着工程とを備え、 上記本圧着工程において、上記回路形成体の上記電子部
    品接合領域で上記接合材料が不均一に流出する部分に備
    えられた接合材料流動規制部材（３０３，３１３，３１
    ９，３２９，３３９，３５５，３６９，３６０）によ
    り、上記回路形成体の上記電子部品接合領域の周辺部側
    への上記接合材料の流動を規制するようにしたことを特
    徴とする電子部品の実装方法。
  3. 【請求項３】 上記接合材料流動規制部材は、上記回路
    形成体の上記電子部品接合領域が四角形であり、その四
    角形の上記電子部品接合領域のうち対向する２対の辺の
    それぞれに上記複数のバンプが形成されている場合にバ
    ンプが無いコーナー部に対応する上記回路形成体の上記
    電子部品接合領域のコーナー部に備えられかつ電気的接
    合を必要としない凸部（３０３，３６０）であり、上記
    本圧着工程において、上記凸部により、上記コーナー部
    における上記回路形成体の上記電子部品接合領域の周辺
    部側への上記接合材料の流動を規制する請求項２に記載
    の電子部品の実装方法。
  4. 【請求項４】 上記接合材料流動規制部材は、上記回路
    形成体の上記電子部品接合領域の隣接電極間の間隔が他
    の隣接電極間の間隔より大きい広幅間隔部分に備えられ
    かつ電気的接合を必要としない凸部（３１３）であり、
    上記本圧着工程において、上記凸部により、上記広幅間
    隔部分における上記回路形成体の上記電子部品接合領域
    の周辺部側への上記接合材料の流動を規制する請求項２
    に記載の電子部品の実装方法。
  5. 【請求項５】 上記接合材料流動規制部材である上記凸
    部には、上記接合工程において、上記電子部品側の電気
    的に接続不要なダミーバンプ（３）と接触させる請求項
    ３又は４に記載の電子部品の実装方法。
  6. 【請求項６】 上記本圧着工程において、上記接合材料
    流動規制部材として上記回路形成体の上記電子部品接合
    領域の外側及び上記電子部品接合領域の周辺部に配置さ
    れた有機膜（３１９）により、上記回路形成体の上記電
    子部品接合領域の周辺部側への上記接合材料の流動を規
    制する請求項２〜５のいずれか１つに記載の電子部品の
    実装方法。
  7. 【請求項７】 上記接合工程前に、上記接合材料流動規
    制部材としての有機膜（３１９）が、上記回路形成体の
    上記電子部品接合領域の外側及び上記電子部品接合領域
    の周辺部に配置される流動規制部材配置工程をさらに備
    える請求項２〜５のいずれか１つに記載の電子部品の実
    装方法。
  8. 【請求項８】 上記本圧着工程において、上記回路形成
    体の上記電子部品接合領域が四角形でありかつ上記四角
    形の上記電子部品接合領域のうち中央に一列の上記複数
    の電極が配置されている場合に上記接合材料流動規制部
    材として上記回路形成体の上記電子部品接合領域の外側
    から上記中央の一列の上記複数の電極の近傍までに配置
    されたソルダーレジストの膜（３２９）により、上記回
    路形成体の上記電子部品接合領域の周辺部側への上記接
    合材料の流動を規制する請求項２〜７のいずれか１つに
    記載の電子部品の実装方法。
  9. 【請求項９】 上記回路形成体の上記電子部品接合領域
    が四角形であり、その四角形の上記電子部品接合領域の
    うち中央に一列の上記複数の電極が配置されている場合
    に上記接合材料流動規制部材としてのソルダーレジスト
    の膜（３２９）が、上記回路形成体の上記電子部品接合
    領域の外側から上記中央の一列の上記複数の電極の近傍
    までに配置される流動規制部材配置工程をさらに備える
    請求項２〜７のいずれか１つに記載の電子部品の実装方
    法。
  10. 【請求項１０】 上記本圧着工程において、上記回路形
    成体の上記電子部品接合領域が四角形でありかつ上記四
    角形の接合領域のうち対向する２辺にそれぞれ上記複数
    のバンプが列状に形成されている場合に、上記接合材料
    流動規制部材として上記電子部品の上記電極と接合に必
    要な上記電極の接合部を除く、上記回路形成体の上記電
    子部品接合領域の外側及び上記電子部品接合領域の全面
    に配置された有機膜（３３９）により、上記回路形成体
    の上記電子部品接合領域の周辺部側への上記接合材料の
    流動を規制する請求項２〜９のいずれか１つに記載の電
    子部品の実装方法。
  11. 【請求項１１】 上記回路形成体の上記電子部品接合領
    域が四角形であり、その四角形の接合領域のうち対向す
    る２辺にそれぞれ上記複数のバンプが列状に形成されて
    いる場合に、上記接合材料流動規制部材としての有機膜
    （３３９）が、上記電子部品の上記電極と接合に必要な
    上記電極の接合部を除く、上記回路形成体の上記電子部
    品接合領域の外側及び上記電子部品接合領域の全面に配
    置される流動規制部材配置工程をさらに備える請求項２
    〜９のいずれか１つに記載の電子部品の実装方法。
  12. 【請求項１２】 上記本圧着工程において、上記接合材
    料流動規制部材として上記回路形成体の上記電子部品接
    合領域の外側の周辺部に配置されたフィレット形成用凸
    部（３４５）により、上記回路形成体の上記電子部品接
    合領域の周辺部側への上記接合材料の流動を規制して上
    記電子部品の側面を覆うフィレットを形成する請求項２
    〜１１のいずれか１つに記載の電子部品の実装方法。
  13. 【請求項１３】 上記接合材料流動規制部材は、上記回
    路形成体の上記電子部品接合領域の外側の周辺部に配置
    されて上記電子部品の側面を覆うフィレットを形成する
    ためのフィレット形成用凸部（３４５）である請求項２
    〜１１のいずれか１つに記載の電子部品の実装方法。
  14. 【請求項１４】 上記フィレット形成用凸部（３４５）
    は１層以上の膜より構成されている請求項１２又は１３
    に記載の電子部品の実装方法。
  15. 【請求項１５】 上記フィレット形成用凸部（３４５）
    は、１層以上の基板ソルダーレジストの膜より構成され
    ている請求項１２又は１３に記載の電子部品の実装方
    法。
  16. 【請求項１６】 上記フィレット形成用凸部（３４５）
    は、上記回路形成体の上記電極と同じ構成でかつ上記電
    極より厚いダミー電極より構成されている請求項１２又
    は１３に記載の電子部品の実装方法。
  17. 【請求項１７】 上記本圧着工程において、上記接合材
    料流動規制部材として上記回路形成体の上記電子部品接
    合領域内で上記接合材料が不均一な流動を示す領域に、
    上記電極と大略同一厚さの凸部（３５５，３６９）によ
    り、上記回路形成体の上記電子部品接合領域の周辺部側
    への上記接合材料の流動を規制する請求項２〜１６のい
    ずれか１つに記載の電子部品の実装方法。
  18. 【請求項１８】 上記回路形成体の上記電子部品接合領
    域内で上記接合材料が不均一な流動を示す領域に、上記
    電極と大略同一厚さの凸部（３５５，３６９）を備える
    ようにした請求項２〜１６のいずれか１つに記載の電子
    部品の実装方法。
  19. 【請求項１９】 上記凸部は、上記回路形成体の上記電
    子部品接合領域の電気的配線に関与しないメッシュ状の
    ダミー電極（３６９）である請求項１７又は１８に記載
    の電子部品の実装方法。
  20. 【請求項２０】 上記凸部は、上記回路形成体の上記電
    子部品接合領域の電気的配線に関与せずかつ上記接合材
    料が貫通可能な貫通穴（３６９ｈ）を有するダミー電極
    （３６９）である請求項１７又は１８に記載の電子部品
    の実装方法。
  21. 【請求項２１】 請求項１〜２０のいずれか１つに記載
    の電子部品の実装方法により製造された電子部品実装
    体。
  22. 【請求項２２】 電子部品（１）の接合面の複数の電極
    （４）の複数のバンプ（２）を回路形成体（６）の電子
    部品接合領域の電極（７）に電気的に接触した状態で、
    少なくとも樹脂を含む接合材料（５）を介して上記電子
    部品を上記回路形成体に接合させることにより構成され
    る電子部品実装体であって、上記回路形成体の上記電子
    部品接合領域の周辺部側への上記接合材料の流動を規制
    する接合材料流動規制部材（３０３，３１３，３１９，
    ３２９，３３９，３５５，３６９，３６０）を上記回路
    形成体の上記電子部品接合領域で上記接合材料が不均一
    に流出する部分に備えることを特徴とする電子部品実装
    体。
  23. 【請求項２３】 上記接合材料流動規制部材は、上記回
    路形成体の上記電子部品接合領域が四角形であり、その
    四角形の上記電子部品接合領域のうち対向する２対の辺
    のそれぞれに上記複数のバンプが形成されている場合に
    バンプが無いコーナー部に対応する上記回路形成体の上
    記電子部品接合領域のコーナー部に、電気的接合を必要
    とせず、かつ、上記コーナー部における上記回路形成体
    の上記電子部品接合領域の周辺部側への上記接合材料の
    流動を規制する凸部（３０３，３６０）を備える請求項
    ２２に記載の電子部品実装体。
  24. 【請求項２４】 上記接合材料流動規制部材は、上記回
    路形成体の上記電子部品接合領域の隣接電極間の間隔が
    他の隣接電極間の間隔より大きい広幅間隔部分に、電気
    的接合を必要とせず、かつ、上記広幅間隔部分における
    上記回路形成体の上記電子部品接合領域の周辺部側への
    上記接合材料の流動を規制する凸部（３１３）を備える
    請求項２２に記載の電子部品実装体。
  25. 【請求項２５】 上記接合材料流動規制部材である上記
    凸部には、上記電子部品側の電気的に接続不要なダミー
    バンプ（３）と接触させる請求項２３又は２４に記載の
    電子部品実装体。
  26. 【請求項２６】 上記接合材料流動規制部材として上記
    回路形成体の上記電子部品接合領域の外側及び上記電子
    部品接合領域の周辺部に、上記回路形成体の上記電子部
    品接合領域の周辺部側への上記接合材料の流動を規制す
    る有機膜（３１９）を備える請求項２２〜２５のいずれ
    か１つに記載の電子部品実装体。
  27. 【請求項２７】 上記回路形成体の上記電子部品接合領
    域が四角形でありかつ上記四角形の上記電子部品接合領
    域のうち中央に一列の上記複数の電極が配置されている
    場合に上記接合材料流動規制部材として上記回路形成体
    の上記電子部品接合領域の外側から上記中央の一列の上
    記複数の電極の近傍までの部分に、上記回路形成体の上
    記電子部品接合領域の周辺部側への上記接合材料の流動
    を規制するソルダーレジストの膜（３２９）を備える請
    求項２２〜２６のいずれか１つに記載の電子部品実装
    体。
  28. 【請求項２８】 上記回路形成体の上記電子部品接合領
    域が四角形でありかつ上記四角形の接合領域のうち対向
    する２辺にそれぞれ上記複数のバンプが列状に形成され
    ている場合に、上記接合材料流動規制部材として上記電
    子部品の上記電極と接合に必要な上記電極の接合部を除
    く、上記回路形成体の上記電子部品接合領域の外側及び
    上記電子部品接合領域の全面に、上記回路形成体の上記
    電子部品接合領域の周辺部側への上記接合材料の流動を
    規制する有機膜（３３９）を備える請求項２２〜２７の
    いずれか１つに記載の電子部品実装体。
  29. 【請求項２９】 上記接合材料流動規制部材として上記
    回路形成体の上記電子部品接合領域の外側の周辺部に、
    上記回路形成体の上記電子部品接合領域の周辺部側への
    上記接合材料の流動を規制して上記電子部品の側面を覆
    うフィレットを形成するフィレット形成用凸部（３４
    ５）を備える請求項２２〜２８のいずれか１つに記載の
    電子部品実装体。
  30. 【請求項３０】 上記フィレット形成用凸部（３４５）
    は１層以上の膜より構成されている請求項２９に記載の
    電子部品実装体。
  31. 【請求項３１】 上記フィレット形成用凸部（３４５）
    は、１層以上の基板ソルダーレジストの膜より構成され
    ている請求項２９に記載の電子部品実装体。
  32. 【請求項３２】 上記フィレット形成用凸部（３４５）
    は、上記回路形成体の上記電極と同じ構成でかつ上記電
    極より厚いダミー電極より構成されている請求項２９に
    記載の電子部品実装体。
  33. 【請求項３３】 上記接合材料流動規制部材として上記
    回路形成体の上記電子部品接合領域内で上記接合材料が
    不均一な流動を示す領域に、上記電極と大略同一厚さで
    かつ上記回路形成体の上記電子部品接合領域の周辺部側
    への上記接合材料の流動を規制する凸部（３５５，３６
    ９）を備える請求項２２〜３２のいずれか１つに記載の
    電子部品実装体。
  34. 【請求項３４】 上記凸部は、上記回路形成体の上記電
    子部品接合領域の電気的配線に関与しないメッシュ状の
    ダミー電極（３６９）である請求項３３に記載の電子部
    品実装体。
  35. 【請求項３５】 上記凸部は、上記回路形成体の上記電
    子部品接合領域の電気的配線に関与せずかつ上記接合材
    料が貫通可能な貫通穴（３６９ｈ）を有するダミー電極
    （３６９）である請求項３３に記載の電子部品実装体。
JP2000326879A 2000-06-16 2000-10-26 電子部品の実装方法及び電子部品実装体 Expired - Fee Related JP4041649B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000326879A JP4041649B2 (ja) 2000-10-26 2000-10-26 電子部品の実装方法及び電子部品実装体
PCT/JP2001/005050 WO2001097277A1 (fr) 2000-06-16 2001-06-14 Procede d'encapsulation de pieces electroniques et une telle encapsulation
CNB018112951A CN1278402C (zh) 2000-06-16 2001-06-14 电子器件的封装方法及电子器件封装体
KR10-2002-7016837A KR100468929B1 (ko) 2000-06-16 2001-06-14 전자부품의 실장 방법 및 전자부품 실장체
US10/311,476 US7355126B2 (en) 2000-06-16 2001-06-14 Electronic parts packaging method and electronic parts package
TW090114601A TWI226085B (en) 2000-06-16 2001-06-15 Mounting method of electronic component and electronic component forming-body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326879A JP4041649B2 (ja) 2000-10-26 2000-10-26 電子部品の実装方法及び電子部品実装体

Publications (2)

Publication Number Publication Date
JP2002134559A true JP2002134559A (ja) 2002-05-10
JP4041649B2 JP4041649B2 (ja) 2008-01-30

Family

ID=18803996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326879A Expired - Fee Related JP4041649B2 (ja) 2000-06-16 2000-10-26 電子部品の実装方法及び電子部品実装体

Country Status (1)

Country Link
JP (1) JP4041649B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194427A (ja) * 2006-01-19 2007-08-02 Sanyo Electric Co Ltd 半導体装置
JP2008205057A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US7429704B2 (en) 2005-01-14 2008-09-30 Seiko Epson Corporation Electronic component, electro-optical device, and electronic apparatus
JP2009094353A (ja) * 2007-10-10 2009-04-30 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP2009135403A (ja) * 2007-11-30 2009-06-18 Hynix Semiconductor Inc 半導体パッケージ用基板およびこれを有する半導体パッケージ
US7564536B2 (en) 2005-11-08 2009-07-21 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US8421979B2 (en) 2008-07-28 2013-04-16 Sharp Kabushiki Kaisha Display panel and display device including the same
JP2014063888A (ja) * 2012-09-21 2014-04-10 Sony Corp 半導体装置及び半導体装置の製造方法
CN105259720A (zh) * 2015-10-23 2016-01-20 深超光电（深圳）有限公司 阵列基板以及使用该阵列基板的显示面板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429704B2 (en) 2005-01-14 2008-09-30 Seiko Epson Corporation Electronic component, electro-optical device, and electronic apparatus
US7564536B2 (en) 2005-11-08 2009-07-21 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2007194427A (ja) * 2006-01-19 2007-08-02 Sanyo Electric Co Ltd 半導体装置
JP2008205057A (ja) * 2007-02-19 2008-09-04 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2009094353A (ja) * 2007-10-10 2009-04-30 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP2009135403A (ja) * 2007-11-30 2009-06-18 Hynix Semiconductor Inc 半導体パッケージ用基板およびこれを有する半導体パッケージ
US8581397B2 (en) 2007-11-30 2013-11-12 Hynix Semiconductor Inc. Substrate for semiconductor package with improved bumping of chip bumps and contact pads and semiconductor package having the same
US8421979B2 (en) 2008-07-28 2013-04-16 Sharp Kabushiki Kaisha Display panel and display device including the same
JP2014063888A (ja) * 2012-09-21 2014-04-10 Sony Corp 半導体装置及び半導体装置の製造方法
CN105259720A (zh) * 2015-10-23 2016-01-20 深超光电（深圳）有限公司 阵列基板以及使用该阵列基板的显示面板
CN105259720B (zh) * 2015-10-23 2018-11-27 深超光电（深圳）有限公司 阵列基板以及使用该阵列基板的显示面板

Also Published As

Publication number Publication date
JP4041649B2 (ja) 2008-01-30

Similar Documents

Publication Publication Date Title
KR100468929B1 (ko) 전자부품의 실장 방법 및 전자부품 실장체
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
US6981317B1 (en) Method and device for mounting electronic component on circuit board
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP4041649B2 (ja) 電子部品の実装方法及び電子部品実装体
JP2000022040A (ja) 半導体装置およびその製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JPH10112476A (ja) 半導体装置の製造方法
JP2000260817A (ja) 半導体装置およびその製造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP4287987B2 (ja) 電子部品の実装方法及び電子部品実装体
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2005019815A (ja) 半導体装置およびその製造方法、回路基板ならびに電子機器
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JP2008021915A (ja) 電子部品装置及びその製造方法
JP2008078280A (ja) 電子回路素子の製造方法
JP2000049192A (ja) フリップチップ方式の素子実装方法
JP2008021916A (ja) 電子部品装置及びその製造方法
JP2003234434A (ja) 半導体装置の製造方法
JPH0851128A (ja) バンプトアレイｔａｂパッケージ
JPH0794516A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees