KR100468929B1 - 전자부품의 실장 방법 및 전자부품 실장체 - Google Patents

전자부품의 실장 방법 및 전자부품 실장체 Download PDF

Info

Publication number
KR100468929B1
KR100468929B1 KR10-2002-7016837A KR20027016837A KR100468929B1 KR 100468929 B1 KR100468929 B1 KR 100468929B1 KR 20027016837 A KR20027016837 A KR 20027016837A KR 100468929 B1 KR100468929 B1 KR 100468929B1
Authority
KR
South Korea
Prior art keywords
electronic component
bonding
joining
bonding material
chip
Prior art date
Application number
KR10-2002-7016837A
Other languages
English (en)
Other versions
KR20030007943A (ko
Inventor
니시카와히데노부
니시다가즈토
시미즈가즈미치
오노슈지
오타니히로유키
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000181618A external-priority patent/JP4287987B2/ja
Priority claimed from JP2000326879A external-priority patent/JP4041649B2/ja
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030007943A publication Critical patent/KR20030007943A/ko
Application granted granted Critical
Publication of KR100468929B1 publication Critical patent/KR100468929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

수지를 포함하는 접합 재료(5)를 사이에 넣어서 전자부품(1-1)과 회로 형성체 (6-1)를 접합하고, 전자부품 접합 영역(6a-1)의 범프(2)와 회로 형성체의 전극(7)이 전기적으로 접촉하는 상태에서, 전자부품 접합 영역의 접합 재료 유동 규제 부재 (303)에 의해, 전자부품 접합 영역의 주변부 측으로의 접합 재료의 유동을 규제하면서 가열 압착해서 접합 재료를 경화시킨다.

Description

전자부품의 실장 방법 및 전자부품 실장체{ELECTRONIC PARTS PACKAGING METHOD AND ELECTRONIC PARTS PACKAGE}
종래, 4각형의 IC 칩(chip)의 접합면의 전극 상에 형성된 범프(bump)를 회로 기판의 전극에 접촉시키는 동시에, IC 칩과 회로기판과의 사이에 접합 재료를 배치해서, 접합 재료에 의해 IC 칩을 회로기판에 접합 유지시키도록 한 것이 있다.
그러나, 상기 구조의 것에서는, 4각형의 IC 칩의 접합면에 배열된 범프간의 배열의 큰 간극(間隙), 또는 4각형의 주변 부분에 범프가 배열되는 경우에 범프가 배열되어 있지 않은 각(角)이진 부분의 간극 등에 있어서, IC 칩을 접합 재료를 사이에 넣어서 회로기판에 접합시킬 때, IC 칩과 회로기판과의 사이에 끼워진 접합 재료가 IC 칩의 범프간의 상기 간극을 통해서 IC 칩의 주위 부분으로 흘러나오기 때문에, IC 칩의 중앙 부분에서는 접합 재료의 밀도가 낮아지기 쉽고, 접합력 및 밀봉력이 저하되는 경우가 있다.
따라서, 본 발명의 목적은, 상기 문제를 해결하는 것으로서, 회로 형성체에대한 접합 시(時)에 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화가 도모되고, 접합 및 밀봉의 신뢰성을 높일 수 있는 전자부품의 실장 방법 및 전자부품 실장체를 제공하는 것이다.
본 발명은, 기판 등의 회로 형성체에 반도체 소자 등의 전자부품을 적어도 수지(樹脂)를 포함하는 접합 재료에 의해 접합 고정시키는 전자부품의 실장 방법 및 그것에 의해 제조된 전자부품 실장체(實裝體)에 관한 것이다.
도 1A, 도 1B, 도 1C는 각각 본 발명의 제1실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 2는, 도 1C에 계속되는 본 발명의 제1실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이며, 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 3A, 도 3B는 각각 본 발명의 제1실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 4A, 도 4B는 각각 , 도 3B에 계속되는 종래예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이며, 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 5A, 도 5B, 도 5C는 각각 본 발명의 제2실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이고, 도 5D는 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 6A, 도 6B, 도 6C는 각각 본 발명의 제2실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이고, 도 6D는 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 7A, 도 7B, 도 7C는 각각 본 발명의 제3실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 8은, 도 7C에 계속되는 본 발명의 제3실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이며, 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 9A, 도 9B, 도 9C는 각각 본 발명의 제3실시형태를 설명하기 위한 종래예에 관한 전자 부품의 실장 방법의 공정을 설명하기 위한 설명도이고, 도 9D는 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 10A, 도 10B, 도 10C는 각각 본 발명의 제4실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이고, 도 10D는 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 11A, 도 11B, 도 11C는 각각 본 발명의 제4실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이고, 도 11D는상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 12A, 도 12B, 도 12C는 각각 본 발명의 제5실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이고, 도 12D는 도 12C의 상태에 있어서 도 12C와는 90도 상이한 방향에서 본 공정을 설명하기 위한 설명도.
도 13은, 도 12D에 계속되는 본 발명의 제5실시형태에 관한 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 14A, 도 14B, 도 14C는 각각 본 발명의 제5실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 15A는 도 14C에 계속되는 본 발명의 제5실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이고, 도 15B는 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 16A, 도 16B는 각각 본 발명의 제6실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 17은, 도 16B에 계속되는 본 발명의 제6실시형태에 관한 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 측면도.
도 18A, 도 18B는 각각 본 발명의 제6∼제9실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 19는, 도 18B에 계속되는 본 발명의 제6∼제9실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 측면도.
도 20A, 도 20B는 각각 본 발명의 제7실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 21은, 도 20B에 계속되는 본 발명의 제7실시형태에 관한 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 측면도.
도 22A, 도 22B는 각각 본 발명의 제8실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 23은, 도 22B에 계속되는 본 발명의 제8실시형태에 관한 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 측면도.
도 24A, 도 24B는 각각 본 발명의 제9실시형태에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 25는, 도 24B에 계속되는 본 발명의 제9실시형태에 관한 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 측면도.
도 26은, 상기 실시형태에 있어서 더미 범프의 배치 개소(個所)를 설명하기위한 설명도.
도 27A, 도 27B, 도 27C, 도 27D, 도 27E는 각각 상기 실시형태에 있어서 IC 칩의 실장 방법의 일례로서 넌 스터드 범프(NSD) 형식의 실장 방법을 규정하는 경우를 나타내는 설명도.
도 28F, 도 28G는 각각 도 27E에 계속되는 상기 실시형태에 있어서 IC 칩의 실장 방법을 나타내는 설명도.
도 29H, 도 29I, 도 29J는 각각 도 28G에 계속되는 상기 실시형태에 있어서 IC 칩의 설치 방법을 나타내는 설명도.
도 30A, 도 30B, 도 30C, 도 30D, 도 30E, 도 30F, 도 30G는 각각 상기 실시형태에 있어서의 실장 방법에 있어서, 와이어 본더(wire bonder)를 이용한 IC 칩의 범프 형성 공정을 나타내는 설명도.
도 31A, 도 31B, 도 31C는 각각 상기 실시형태에 관한 실장 방법에 있어서, 회로기판과 IC 칩의 접합 공정을 나타내는 설명도.
도 32A, 도 32B, 도 32C는 각각 본 발명의 제2실시형태의 변형예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도.
도 33은, 도 1C에 계속되는 본 발명의 제2실시형태의 변형예에 관한 전자부품의 실장 방법의 공정을 설명하기 위한 설명도이며, 상기 전자부품의 실장 방법에 의해 실장될 때의 전자부품과 회로기판과의 사이의 접합 재료의 유동 상태를 나타내는 투시적 평면도.
도 34A, 도 34B는 각각 본 발명의 제10실시형태에 관한 IC 칩의 실장 방법의접합 공정 전의 회로기판의 측면도 및 평면도.
도 35A, 도 35B는 각각 제10실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도 및 IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 36은, 제10실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 37A, 도 37B는 각각 제10실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도.
도 38A, 도 38B는 각각 도 37B에 계속되는 종래예에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도 및 IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 39는, 도 38B에 계속되는 종래예에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 40A, 도 40B는 각각 본 발명의 제11실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 IC 칩의 측면도 및 평면도.
도 41A, 도 41B는 각각 제11실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도, 및 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 42는, 제11실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 43A 및 도 43B는 제11실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 접합 공정 전의 IC 칩의 측면도 및 이면도(裏面圖).
도 44A는 도 43B에 계속되는 종래예에 관한 전자부품의 실장 방법의 접합 공정 전의 회로기판의 측면도이고, 도 44B는 도 43A, 도 43B의 종래예의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 45는, 도 44B에 계속되는 종래예에 관한 전자부품의 실장 방법의 상기 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 46A 및 도 46B는 본 발명의 제12실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도이고, 도 46C는 상기 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도.
도 47은, 상기 제12실시형태에 관한 상기 IC 칩의 실장 방법의 상기 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 48A 및 도 48B는 각각 상기 제12실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도이고, 도 48C는 상기 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도.
도 49는, 도 48의 상기 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 50A 및 도 50B는 각각 본 발명의 제13실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도.
도 51은, 상기 제13실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 52는, 상기 제13실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도.
도 53A 및 도 53B는 상기 제13실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도.
도 54는, 도 53의 종래예의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 55는, 도 53의 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도.
도 56A 및 도 56B는 각각 본 발명의 제14실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도.
도 57은, 상기 제14실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 58A 및 도 58B는 각각 제14실시형태를 설명하기 위한 종래예에 관한 IC칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도.
도 59는, 도 58A, 도 58B의 종래예의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 60A, 도 60B는 각각 본 발명의 제15실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 60C는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면 및 부분적으로 확대한 일부 단면 측면도.
도 61은, 제15실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 62A, 도 62B는 각각 제15실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도이고, 도 62C는 상기 종래 예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도.
도 63은, 도 62A, 도 62B, 도 62C의 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 64A, 도 64B는 각각 본 발명의 제16실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 64C는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도.
도 65는, 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 66A, 도 66B는 제16실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 66C는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도.
도 67은, 도 66A, 도 66B, 도 66C의 종래예의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 68A, 도 68B는 각각 본 발명의 제17실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도.
도 69A, 도 69B는 각각 제17실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면 및 일부 확대 단면 측면도.
도 70은, 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도.
도 71은, 제16실시형태를 설명하기 위한 비교예에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 확대 단면 측면도.
도 72는, 제16실시형태를 설명하기 위한 비교예에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 확대 단면 측면도.
도 73A, 도 73B는 각각 본 발명의 제18실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도.
도 74A, 도 74B는 각각 제18실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면 및 일부 확대 단면 측면도.
도 75는, 본 발명의 제19실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 평면도.
도 76은, 제19실시형태에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 77은, 제19실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 평면도.
도 78은, 도 77의 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도.
도 79는, 상기 실시형태에 있어서 더미 범프의 배치 개소를 설명하기 위한 설명도.
도 80A, 도 80B, 도 80C, 도 80D, 도 80E, 도 80F, 도 80G는 각각 상기 실시형태에 있어서의 실장 방법에 있어서, 와이어 본더를 이용한 IC 칩의 범프 형성 공정을 나타내는 설명도.
도 81A, 도 81B, 도 81C, 도 81D, 도 81E는 각각 상기 실시형태에 있어서 IC 칩의 실장 방법의 일례로서 넌 스터드 범프(NSD) 형식의 실장 방법을 규정하는 경우를 나타내는 설명도.
도 82F, 도 82G는 각각 도 60C에 계속되는 상기 실시형태에 있어서 IC 칩의실장 방법을 나타내는 설명도.
도 83H, 도 83I, 도 83J는 각각 도 61에 계속되는 상기 실시형태에 있어서 IC 칩의 실장 방법을 나타내는 설명도.
도 84A, 도 84B, 도 84C는 각각 상기 실시형태에 관한 실장 방법에 있어서, 회로기판과 IC 칩의 접합 공정을 나타내는 설명도.
도 85A, 도 85B는 각각 본 발명의 제11실시형태의 변형예에 관한 IC 칩의 실장 방법의 접합 공정 전의 IC 칩의 측면도 및 평면도.
상기 목적을 달성하기 위해서, 본 발명은 아래와 같이 구성한다.
본 발명의 제1특징에 의하면, 적어도 수지를 포함하는 접합 재료를 회로 형성체 또는 전자부품에 공급하는 공정과,
상기 전자부품의 접합면의 복수의 볼록 형상 전극과 상기 회로 형성체의 전극이 전기적으로 접촉 가능하게 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하는 위치 결정 공정과,
가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 볼록 형상 전극과 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시키는 본(本) 압착 공정을 구비하고,
상기 본 압착 공정에 있어서, 상기 전자부품의 상기 접합면에 구비된 접합 재료 유동 규제 부재에 의해, 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 것을 특징으로 하는 전자부품의 실장 방법을 제공한다.
본 발명의 제2특징에 의하면, 적어도 수지를 포함하는 접합 재료를 회로 형성체 또는 전자부품에 공급하는 공정과,
상기 전자부품 접합면의 복수 전극 상의 복수의 범프와 상기 회로 형성체의 전극이 전기적으로 접촉 가능하게 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하는 위치 결정 공정과,
가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 전극 상의 상기 범프와 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시키는 본 압착 공정을 구비하고,
상기 본 압착 공정에 있어서, 상기 전자부품의 상기 접합면에 구비된 접합 재료 유동 규제 부재에 의해, 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 것을 특징으로 하는 전자부품의 실장 방법을 제공한다.
본 발명의 제3특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격보다 큰 광폭 간격 부분에 구비된 더미(dummy) 범프이며, 상기 본 압착 공정에 있어서, 상기 더미 범프에 의해, 상기 광폭 간격 부분에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제2의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제4특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2변에 각각 상기 복수의 범프가 열(列) 형상으로 형성되어 있는 경우에 범프가 없는 다른 대향하는 2변에 각각 열 형상으로 구비된 상기 접합 재료 유동 규제 부재로서의 복수의 더미 범프이며, 상기 본 압착 공정에 있어서, 상기 더미 범프에 의해, 상기 다른 대향하는 2변에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제2의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제5특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너(corner)부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프이며, 상기 본 압착 공정에 있어서, 상기 더미 범프에 의해, 상기 코너부에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제2의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제6특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 중앙에 일렬(一列)의 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프이며, 상기 본 압착 공정에 있어서, 상기 더미 범프에 의해, 상기 코너부에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제2의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제7특징에 의하면, 상기 접합 재료를 상기 회로 형성체에 공급하는 공정 전(前)에, 상기 전자부품의 상기 접합면에 상기 복수의 범프를 형성하는 공정을 구비하고,
상기 범프 형성 공정에 있어서, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격보다 큰 광폭 간격 부분에, 더미 범프를 구비하도록 형성하는 제2∼제6특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제8특징에 의하면, 상기 전자부품의 상기 범프간 또는 상기 범프와 상기 더미 범프와의 사이의 피치(pitch) 중, 최대 피치 Pmax와 최소 피치 Pmin과의 관계가, α가 1∼6의 임의의 값일 때, Pmax ≤(Pmin×2α)가 되도록 더미 범프가 구비되어 있도록 한 제2∼제7특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제9특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프 열의 내측의 4각형 영역에 패시베이션(passivation)막을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에 구비된 접합 재료 유동 규제막이며, 상기 본 압착 공정에 있어서, 상기 접합 재료 유동 규제막에 의해, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 제2∼제8특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제10특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프 열의 내측의 4각형 영역에 패시베이션막을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 각각의변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 4각형 프레임 영역에 구비된 보조 패시베이션막이며, 상기 본 압착 공정에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 4각형 프레임(frame) 영역에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 제2∼제8특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제11특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프 열의 내측의 4각형 영역에 패시베이션막을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 변부 근방의 상기 범프 열의 외측의 주변 부분의 각각의 코너부에만 구비된 대략 4각형의 보조 패시베이션막이며, 상기 본 압착 공정에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 각각의 코너부에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 제2∼제8특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제12특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프 열의 내측의 4각형 영역에 패시베이션막을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분과, 상기 패시베이션막 영역의 코너부에서 외측 주변 부분의 코너부까지의 영역에 구비된 대략 4각형의 보조 패시베이션막이며, 상기 본 압착 공정에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분과, 상기 패시베이션막 영역의 코너부에서 외측의 주변 부분의 코너부까지의 영역에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 제2∼제8특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제13특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프 열의 내측의 4각형 영역에 패시베이션막을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 상기 범프 이외의 영역 전체에 구비된 보조 패시베이션막이며, 상기 본 압착 공정에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 상기 범프 이외의 영역 전체에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 제2∼제8특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제14특징에 의하면, 상기 접합 재료를 상기 회로 형성체에 공급하는 공정 전에, 상기 전자부품의 상기 접합면에 상기 패시베이션막을 형성하는 공정을 구비하고,
상기 패시베이션막 형성 공정에 있어서, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 형성되어 있지 않은 영역에 보조 패시베이션막을 형성하는 제10∼제13특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제15특징에 의하면, 전자부품 접합면의 복수 전극의 복수의 범프를 회로 형성체의 전극에 전기적으로 접촉시킨 상태에서, 적어도 수지를 포함하는 접합 재료를 사이에 넣어서 상기 전자부품을 상기 회로 형성체에 접합시킴으로써, 구성되는 전자부품 실장체로서,
상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 접합 재료 유동 규제 부재를 상기 전자부품의 상기 접합면에 구비하는 것을 특징으로 하는 전자부품 실장체를 제공한다.
본 발명의 제16특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격보다 큰 광폭 간격 부분에 구비된 더미 범프인 제15특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제17특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에 범프가 없는 다른 대향하는 2변에 각각 열 형상으로 구비된 상기 접합 재료 유동 규제 부재로서의 복수의 더미 범프인 제15의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제18특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프인 제15특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제19특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 중앙에 일렬의 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프인 제15특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제20특징에 의하면, 상기 접합 재료 유동 규제 부재는 더미 범프로서, 상기 전자부품의 상기 범프간 또는 상기 범프와 상기 더미 범프와의 사이의 피치 중, 최대 피치 Pmax와 최소 피치 Pmin과의 관계가, α가 1∼6의 임의의 값일 때, Pmax ≤(Pmin×2α)가 되도록 더미 범프가 구비되는 제15∼제19특징 중, 어느 1개의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제21특징에 의하면, 상기 전자부품의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프 열의 내측의 4각형 영역에 패시베이션막이 구비되는 동시에, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 접합 재료 유동 규제막을 구비하는 제15∼제20특징 중, 어느 1개의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제22특징에 의하면, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 4각형 프레임 영역에 구비된 보조 패시베이션막인 제21특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제23특징에 의하면, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 변부 근방의 상기 범프열의 외측의 주변 부분의 각각의 코너부에만 구비된 대략 4각형의 보조 패시베이션막인 제21특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제24특징에 의하면, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분과, 상기 패시베이션막 영역의 코너부에서 외측의 주변 부분의 코너부까지의 영역에 구비된 대략 4각형의 보조 패시베이션막인 제21특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제25특징에 의하면, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 상기 범프 이외의 영역 전체에 구비된 보조 패시베이션막인 제21특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제27특징에 의하면, 제2∼제14특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법에 의해 제조된 전자부품 실장체를 제공한다.
본 발명의 제28특징에 의하면, 접합면의 복수의 전극에 복수의 범프를 구비하는 동시에,
상기 접합면에, 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 접합 재료 유동 규제 부재를 구비하고,
상기 접합면의 상기 복수의 전극의 상기 복수의 범프를 회로 형성체의 전극에 전기적으로 접촉시킨 상태에서, 적어도 수지를 포함하는 접합 재료를 사이에 넣어서 상기 회로 형성체에 접합하여서 전자부품 실장체를 구성하는 것을 특징으로 하는 전자부품을 제공한다.
본 발명의 제29특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격보다 큰 광폭 간격 부분에 구비된 더미 범프인 제28특징에 기재한 전자부품을 제공한다.
본 발명의 제30특징에 의하면, 상기 전자부품의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프 열의 내측의 4각형 영역에 패시베이션막이 구비되는 동시에, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 접합 재료 유동 규제막을 구비하는 제28 또는 제29특징에 기재한 전자부품을 제공한다.
본 발명의 제31특징에 의하면, 적어도 수지를 포함하는 접합 재료를 회로 형성체 또는 전자부품에 공급하는 공정과,
상기 전자부품의 접합면의 복수의 볼록 형상 전극과 상기 회로 형성체의 전자부품 접합 영역의 전극이 전기적으로 접촉 가능하게 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하는 위치 결정 공정과,
가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 볼록 형상 전극과 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시키는 본 압착 공정을 구비하고,
상기 본 압착 공정에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비된 접합 재료 유동 규제 부재에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 것을 특징으로 하는 전자부품의 실장 방법을 제공한다.
본 발명의 제32특징에 의하면, 적어도 수지를 포함하는 접합 재료를 회로 형성체 또는 전자부품에 공급하는 공정과,
상기 전자부품 접합면의 복수 전극상의 복수의 범프와 상기 회로 형성체의 전자부품 접합 영역의 전극이 전기적으로 접촉 가능하게 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하는 위치 결정 공정과,
가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 전극상의 상기 범프와 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시키는 본 압착 공정을 구비하고,
상기 본 압착 공정에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비된 접합 재료 유동 규제 부재에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 억제하도록 한 것을 특징으로 하는 전자부품의 실장 방법을 제공한다.
본 발명의 제33특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이며, 그 4각형의 상기 전자부품 접합 영역 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 대응하는 상기 회로 형성체의 상기 전자부품 접합 영역의 코너부에 구비되고, 또한 전기적 접합을 필요로 하지 않는 볼록부이며, 상기 본 압착 공정에 있어서, 상기 볼록부에 의해, 상기 코너부에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제32특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제34특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역의 인접 전극간의 간격이 다른 인접 전극간의 간격보다 큰 광폭 간격 부분에 구비되고, 또한 전기적 접합을 필요로 하지 않는 볼록부이며, 상기 본 압착 공정에 있어서, 상기 볼록부에 의해, 상기 광폭 간격 부분에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제32특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제35특징에 의하면, 상기 접합 재료 유동 규제 부재인 상기 볼록부에는, 상기 접합 공정에 있어서, 상기 전자부품 측의 전기적으로 접속이 불필요한 더미 범프와 접촉시키는 제33 또는 제34특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제36특징에 의하면, 상기 본 압착 공정에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기전자부품 접합 영역의 주변부에 배치된 유기막(有機膜)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제32∼제35특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제37특징에 의하면, 상기 접합 공정 전에, 상기 접합 재료 유동 규제 부재로서의 유기막이, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 주변부에 배치되는 유동 규제 부재 배치 공정을 또한 구비하는 제32∼제35특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제38특징에 의하면, 상기 본 압착 공정에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 또한 상기 4각형의 상기 전자부품 접합 영역 중, 중앙에 일렬의 상기 복수의 전극이 배치되어 있는 경우에 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측에서 상기 중앙의 일렬의 상기 복수의 전극 근방까지에 배치된 솔더레지스트(solder-resist)의 막에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제32∼제37특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제39특징에 의하면, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이며, 그 4각형의 상기 전자부품 접합 영역 중, 중앙에 일렬의 상기 복수의 전극이 배치되어 있는 경우에 상기 접합 재료 유동 규제 부재로서의 솔더레지스트의 막이, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측에서 상기 중앙의일렬의 상기 복수의 전극 근방까지에 배치되는 유동 규제 부재 배치 공정을 또한 구비하는 제32∼제37특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제40특징에 의하면, 상기 본 압착 공정에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 또한 상기 4각형의 접합 영역 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서 상기 전자부품의 상기 전극과 접합에 필요한 상기 전극의 접합부를 제외하는, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 전면(全面)에 배치된 유기막에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제32∼제39특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제41특징에 의하면, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이며, 그 4각형의 접합 영역 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서의 유기막이, 상기 전자부품의 상기 전극과 접합에 필요한 상기 전극의 접합부를 제외하는, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 전면에 배치되는 유동 규제 부재 배치 공정을 또한 구비하는 제32∼제39특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제42특징에 의하면, 상기 본 압착 공정에 있어서, 상기 접합 재료유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측의 주변부에 배치된 필릿(fillet) 형성용 볼록부에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제해서 상기 전자부품의 측면을 피복하는 필릿을 형성하는 제32∼제41특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제43특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측의 주변부에 배치되고 상기 전자부품의 측면을 피복하는 필릿을 형성하기 위한 필릿 형성용 볼록부인 제32∼제41특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제44특징에 의하면, 상기 필릿 형성용 볼록부는 1층 이상의 막으로 구성되어 있는 제42 또는 제43특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제45특징에 의하면, 상기 필릿 형성용 볼록부는, 1층 이상의 기판 솔더레지스트의 막으로 구성되어 있는 제42 또는 제43특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제46특징에 의하면, 상기 필릿 형성용 볼록부는, 상기 회로 형성체의 상기 전극과 동일한 구성이고 또한 상기 전극보다 두꺼운 더미 전극으로 구성되어 있는 제42 또는 제43특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제47특징에 의하면, 상기 본 압착 공정에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역 내에서 상기 접합 재료가 불균일한 유동을 나타내는 영역에, 상기 전극과 대략 동일한 두께의 볼록부에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 제32∼제46특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제48특징에 의하면, 상기 회로 형성체의 상기 전자부품 접합 영역 내에서 상기 접합 재료가 불균일한 유동을 나타내는 영역에, 상기 전극과 대략 동일한 두께의 볼록부를 구비하도록 한 제32∼제46특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제49특징에 의하면, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않는 메시(mesh) 형상의 더미 전극인 제47 또는 제48특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제50특징에 의하면, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않고 또한 상기 접합 재료가 관통 가능한 관통구멍을 갖는 더미 전극인 제47 또는 제48특징에 기재한 전자부품의 실장 방법을 제공한다.
본 발명의 제51특징에 의하면, 제31∼제50특징 중, 어느 1개의 특징에 기재한 전자부품의 실장 방법에 의해 제조된 전자부품 실장체를 제공한다.
본 발명의 제52특징에 의하면, 전자부품의 접합면의 복수 전극의 복수의 범프를 회로 형성체의 전자부품 접합 영역의 전극에 전기적으로 접촉시킨 상태에서, 적어도 수지를 포함하는 접합 재료를 사이에 넣어서 상기 전자부품을 상기 회로 형성체에 접합시킴으로써, 구성되는 전자부품 실장체로서,
상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 접합 재료 유동 규제 부재를 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비하는 것을 특징으로 하는 전자부품 실장체를 제공한다.
본 발명의 제53특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이며, 그 4각형의 상기 전자부품 접합 영역 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 대응하는 상기 회로 형성체의 상기 전자부품 접합 영역의 코너부에, 전기적 접합을 필요로 하지 않고 또한 상기 코너부에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 볼록부를 구비하는 제52특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제54특징에 의하면, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역의 인접 전극간의 간격이 다른 인접 전극간의 간격보다 큰 광폭 간격 부분에, 전기적 접합을 필요로 하지 않고 또한 상기 광폭 간격 부분에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 볼록부를 구비하는 제52특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제55특징에 의하면, 상기 접합 재료 유동 규제 부재인 상기 볼록부에는, 상기 전자부품 측의 전기적으로 접속이 불필요한 더미 범프와 접촉시키는 제53 또는 제54특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제56특징에 의하면, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 주변부에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 유기막을 구비하는 제52∼제55특징 중, 어느 1개의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제57특징에 의하면, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이며, 또한 상기 4각형의 상기 전자부품 접합 영역 중, 중앙에 일렬의 상기 복수의 전극이 배치되어 있는 경우에 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측에서 상기 중앙의 일렬의 상기 복수의 전극 근방까지의 부분에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 솔더레지스트의 막을 구비하는 제52∼제56특징 중, 어느 1개의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제58특징에 의하면, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이며, 또한 상기 4각형의 접합 영역 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서 상기 전자부품의 상기 전극과 접합에 필요한 상기 전극의 접합부를 제외하고, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 전면에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 유기막을 구비하는 제52∼제57특징 중, 어느 1개의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제59특징에 의하면, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측의 주변부에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제해서 상기 전자부품의 측면을 피복하는 필릿을 형성하는 필릿 형성용 볼록부를 구비하는 제52 ∼제58특징 중, 어느 1개의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제60특징에 의하면, 상기 필릿 형성용 볼록부는 1층 이상의 막으로 구성되어 있는 제59특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제61특징에 의하면, 상기 필릿 형성용 볼록부는, 1층 이상의 기판 솔더레지스트의 막으로 구성되어 있는 제59특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제62특징에 의하면, 상기 필릿 형성용 볼록부는, 상기 회로 형성체의 상기 전극과 동일한 구성이고, 또한 상기 전극보다 두꺼운 더미 전극으로 구성되어 있는 제59특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제63특징에 의하면, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역 내에서 상기 접합 재료가 불균일한 유동을 나타내는 영역에, 상기 전극과 대략 동일한 두께이고 또한 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 볼록부를 구비하는 제52∼제62의 어느 1개의 특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제64특징에 의하면, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않는 메시 형상의 더미 전극인 제63특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제65특징에 의하면, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않고, 또한 상기 접합 재료가 관통 가능한 관통구멍을 갖는 더미 전극인 제63특징에 기재한 전자부품 실장체를 제공한다.
본 발명의 제66특징에 의하면, 적어도 수지를 포함하는 접합 재료를 회로 형성체 또는 전자부품에 공급하고,
상기 전자부품 접합면의 복수의 볼록 형상 전극과 상기 회로 형성체의 전자부품 접합 영역의 전극이 전기적으로 접촉 가능하도록 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하고,
가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 볼록 형상 전극과 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시켜서 본 압착하고,
상기 본 압착에 있어서, 상기 전자부품의 상기 접합면 또는 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비된 접합 재료 유동 규제 부재에 의해, 상기 전자부품의 상기 접합면 또는 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 전자부품의 실장 방법을 제공한다. 이 제66특징은, 앞선 다양한특징과 적절히 조합할 수 있다.
본 발명의 이것들과 다른 목적과 특징은, 첨부된 도면에 대한 바람직한 실시형태에 관련된 다음의 기술로부터 명확하게 된다.
본 발명의 설명을 계속하기 전에, 첨부 도면에 있어서 동일한 부품에 대해서는 동일한 참조 부호를 첨부하고 있다.
이하에서, 본 발명에 관한 실시형태를 도면에 근거해서 상세히 설명한다. 또한, 각각의 평면도에 있어서 각각의 범프 및 더미 범프는, 간략화를 위해서, 4각형으로 나타내지만, 실제의 형상은 이것으로 한정되는 것은 아니다.
(제1실시형태)
본 발명의 제1실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 1A, 도 1B, 도 1C∼도 2에 근거해서 설명한다. 도 1A 및 도 1B는 제1실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 1C는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 2는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 3A 및 도 3B는 제1실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 4A는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 4B는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다.
상기 IC 칩의 실장 방법은, 도 1A, 도 1B, 도 1C 및 도 2에 나타내는 바와 같이, 전자부품의 일례로서의 정 4각형 또는 직 4각형의 IC 칩(1)(도 1A, 도 1B, 도 1C에서는 정 4각형의 IC 칩(1))의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하고 4변의 각각의 변부의 끝 가장자리 근방 부분에 변과 대략 평행하고 또한 대략 등(等) 간격으로 일렬의 범프(2,…, 2)를 갖는 것으로서, IC 칩(1)의 접합면의 상기 변부 근방 중, 범프(2)가 없는 개소(도 1B에서는 IC 칩(1)의 4변 중, 상하의 2변의 변부 근방 중, 범프(2)가 없는 개소)에 접합 재료 유동 규제 부재의 일례로서의 더미 범프(3)를 형성하여, 더미 범프(3)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다.
종래에서는, 도 3A, 도 3B 및 도 4A, 도 4B에 나타내는 바와 같이, 정 4각형의 IC 칩(101)의 대향하는 2변(도 3B에서는 상하의 2변)의 변부 근방의 각각에 있어서, 전극(104,…,104) 상에 범프(102,…,102)가 대략 등 간격으로 배열되어 있는 중에서 범프(102)가 결여되어 있는 위치(103), 환언하면, 인접하는 범프(102, 102)와의 간격이 다른 간격보다 크게 이격되어 있는 광폭 간격 부분(103)이 있다고 가정한다. 이렇게 범프(102,…,102)가 IC 칩(101)에 배치되어 있는 상태에서, 접합 재료(105)를 회로기판(106)에 공급한 후, 도 4A, 도 4B에 나타내는 바와 같이, 접합면의 전극(104) 상에 범프(102)가 형성된 IC 칩(101)의 상기 접합면과 상기 회로기판(106)과의 사이에 상기 접합 재료(105)를 사이에 넣어서, 상기 IC 칩(101)의 상기 전극(104) 상의 상기 범프(102)와 상기 회로기판(106)의 전극(107)이 전기적으로 접촉하도록 접합하고, 기판대(基板臺)(110) 상에 상기 회로기판(106)을 탑재하고, IC 칩(101)에 가열된 압압(押壓) 부재(108)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(101)을 압착해서 상기 IC 칩(101)의 상기 접합면과 상기 회로기판(106)과의 사이의 상기 접합 재료(105)를 경화시킨다. 이러한 경우, 대략 등 간격으로 배열되어 있는 범프(102,…,102) 사이의 간극보다도, 범프(102)가 결여되어 있는 광폭 간격 부분(103)으로부터 접합 재료(105)가 상기 IC 칩(101)의 상기 접합면의 주변부로 많이 유출하기 때문에, IC 칩(101)의 중앙 부분에서는 다른 부분 보다도 접합 재료(105)의 밀도가 낮아지게 되고, 접합력 및 밀봉력이 저하하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제1실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 1A, 도 1B에 나타내는 바와 같이, IC 칩(1)의 4변 중, 대향하는 2변(도 1B에서는 상하의 2변)의 변부 근방의 각각에 있어서, 범프(2,… , 2)가 대략 등 간격으로 배열되어 있는 중에서 범프(2)가 결여되어 있는 광폭 간격 부분(도 3A, 도 3B 및 도 4A, 도 4B의 (103) 참조), 환언하면, 인접하는 범프(2, 2)와의 간격이 다른 간격보다 많이 이격되어 있는 위치에 더미범프(3)를 다른 범프(2)와 마찬가지로 형성해서 대략 등 간격으로 범프(2)가 배열되어 있도록 한다. 이 결과, IC 칩(1)의 상기 대향하는 2변(도 1B에서는 상하의 2변)이, IC 칩(1)이 대향하는 다른 2변(도 1B에서는 좌우의 2변)의 변부 근방의 각각에 있어서 범프(2)가 결여되는 일없이, 범프(2,…, 2)가 대략 등 간격으로 배열되어 있는 상태와 마찬가지의 상태로 된다.
또한, 각각의 범프(2) 및 각각의 더미 범프(3)가 형성되는 방법은, 후술하는 바와 같이, 도 30A∼도 30G에 나타내는 범프 형성 방법 등이 있다.
이렇게 범프(2,…, 2)가 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1)의 접합면 또는 회로 형성체의 일례로서의 회로기판(6)의 IC 칩 접합 영역(6a) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법으로서는, 접합 재료(5)가 액체의 경우에는 도포함으로써 실행하고, 접합 재료(5)가 시트(sheet) 형상 등의 고체일 경우에는 탑재 또는 접착함으로써, 실행한다.
접합 재료의 일례로서는, 액체 형상일 경우에는 이방성(異方性) 도전(導電) 페이스트(paste) 또는 밀봉 수지 페이스트 등이 있으며, 고체 형상일 경우에는 시트 형상의 이방성 도전막(導電膜) 또는 밀봉 수지 필름 등이 있다.
또한, 이 명세서에서 회로 형성체라는 것은, 수지 기판, 종이-페놀 기판, 세라믹 기판, 필름 기판, 유리·에폭시(glass epoxy)기판, 필름 기판 등의 회로기판, 단층 기판 혹은 다층 기판 등의 회로기판, 부품, 프레임체 또는 프레임 등, 회로가 형성되어 있는 대상물을 의미한다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6)의 IC 칩 접합 영역(6a)에 IC 칩(1)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1)의 상기 접합면과 상기 회로기판(6)의 IC 칩 접합 영역(6a)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6)의 각각의 전극(7)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합한다. 이 접합 공정은, 회로기판(6)이 기판대 (10) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1)이 회로기판(6)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1)이 중첩되어 있는 회로기판(6)이 기판대(10) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(8)를 IC 칩(1)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1)이 중첩되어 있는 회로기판(6)이 탑재된 기판대(10)를 향해서 압압 부재(8)로부터 압압력(押壓力)을 작용시키는 동시에, 압압 부재(8) 내에 내장된 히터의 열을 압압 부재(8)로부터 IC 칩(1)에 전달한다. 이 결과, 소정의 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1)의 접합면을 회로기판(6)의 IC 칩 접합 영역(6a)에 압압함으로써, IC 칩(1)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6)의 IC 칩 접합 영역(6a) 내의 각각의 전극(7)에 접합 공정 시보다도 더욱 접촉한다. 이 때, 상기IC 칩(1)의 상기 접합면과 상기 회로기판(6)의 IC 칩 접합 영역(6a)과의 사이의 상기 접합 재료(5)를, 상기 IC 칩(1)의 상기 접합면의 중앙부에서 주변부를 향해서 밀어내려고 한다. 여기서, 상기한바와 같이 범프(2)가 결여되어 있는 광폭 간격 부분에 더미 범프(3)가 배치되어 있는 결과로서, IC 칩(1)의 상기 접합면의 각각의 변의 변부 근방에 있어서는, 어느 쪽의 변의 변부 근방에서도 마찬가지로 범프(2,…, 2) 및 더미 범프(3)가 대략 등 간격으로 배치되어 있으며, 도 2에 화살표로써 나타내는 바와 같이 각각의 변의 변부 근방에 있어서 마찬가지로 접합 재료(5)의 중앙부에서 주변부를 향해서의 유동이 규제되어, 불균일하게 접합 재료(5)가 유동하는 것을 방지하고, 적어도 IC 칩(1)의 접합면 전체에 있어서 접합 재료(5)가 대략 균일하게 분포 유지되어 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(1)에 구비된 더미 범프(3)에 의해, 상기 IC 칩(1)의 상기 접합면의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(5)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 더미 범프(3)의 높이는, IC 칩(1)과 회로기판(6)과의 접합 후의 IC 칩(1)과 회로기판(6)과의 사이의 간격의 10％∼30％가 바람직하고, 일례로서 20％가 바람직하다. 구체적인 수치 예로서, 접합 후의 IC 칩(1)과 회로기판(6)과의 사이의 간격의 높이 치수가 30㎛∼40㎛일 때, 더미 범프(3)의 높이는 7㎛ 정도로 한다.
각각의 더미 범프(3)로서는 내열성을 갖는 것이 바람직하다. 내열성의 일례로서는, 예를 들면, 리플로(reflow) 공정이 불필요할 경우에는 200℃에서 20초, 리플로 공정을 통과시키는 경우에는 250℃에서 10초 정도의 열(熱)를 견디어내는 성질을 의미한다.
또한, 접합 재료(5)로서는, 절연성의 열경화성 수지만으로서 구성하는 것에 한하지 않고, 절연성 수지 중에 도전성 입자를 포함하는 도전성 재료를 포함하도록 해도 좋고, 무기(無機) 필러(filler)를 포함하도록 해도 좋다. 이렇게 접합 재료 (5)에, 도전성 재료 또는 무기 필러를 포함하는 경우에 있어서도, 더미 범프(3)에 의해, 압착 시에 수지의 유동이 IC 칩(1)의 접합면 내에서 균일화되어서, 도전성 재료 또는 무기 필러를 균일하게 배치할 수 있다. 이것에 대하여, 더미 범프(3)가 없는 경우에는, 무기 필러가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면 무기 필러가 조밀하게 되고, 부분적으로 수지 물성이 상이함으로써, 품질이 열화(劣化)되기 쉽게 되는 경우가 있으며, 도전성 재료가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면, 도전성 재료가 조밀하게 되어 부분적으로 단락을 발생시킬 경우가 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1)의 각각의 범프(2)와 회로기판(6)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1)의 각각의 범프(2)와 회로기판(6)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1)의 각각의 범프(2)와 회로기판(6)의 각각의 전극(7)이 접촉하도록 해도 좋다.
상기 제1실시형태에 의하면, 정 4각형 또는 직 4각형의 IC 칩(1)의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하고 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 범프(2,…, 2)를 갖는 것으로서, IC 칩(1)의 접합면의 상기 변의 변부 근방에서의 범프(2)가 없는 개소에 더미 범프(3)를 형성함으로써, 범프(2,…,2)의 배열 상태를 IC 칩(1)의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있어서, 상기 압착 공정에서의 상기 IC 칩(1)의 상기 접합면과 상기 회로기판(6)의 IC 칩 접합 영역(6a)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부에로의 접합 재료(5)의 유동 시에 더미 범프(3)가 접합 재료 유동 규제 부재로서 기능하고, IC 칩(1)의 각각의 변의 변부 근방에서의 상기 접합 재료(5)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, IC 칩(1)의 접합면 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
상기 접합 재료 유동 규제 부재의 일례로서의 더미 범프는, IC 칩(1)의 접합면에서의 배치 위치는 상기 대향하는 1쌍의 변부 근방에 한정되는 것은 아니고, 어느 1개의 변부 근방의 범프(2,…, 2)의 열에 있어서, 인접하는 범프(2, 2)와의 간격이 다른 간격보다 많이 이격되어 있는 위치에 더미 범프(3)를 다른 범프(2)와 마찬가지로 형성해서 대략 등 간격으로 범프(2)가 배열되어 있도록 하면 좋다.
또한, 본 발명은 상기 실시형태로 한정되는 것은 아니고, 이하에 나타내는 바와 같이, 그 외 다양한 형태로서 실시할 수 있다.
(제2실시형태)
본 발명의 제2실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 5A, 도 5B, 도 5C, 도 5D에 근거해서 설명한다. 도 5A 및 도 5B는 제2실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 5C는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 5D는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 6A 및 도 6B는 제2실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 6C는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 6D는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다.
상기 제1실시형태에 있어서는, 정 4각형 또는 직 4각형의 IC 칩(1)의 4변의 각각의 변의 변부 근방에 일렬의 범프(2,…, 2)를 갖는 것이었지만, 이것으로 한정되는 것은 아니다. 예를 들면, 제2실시형태에서는, 도 5A∼도 5D에 나타내는 바와 같이, 전자부품의 일례로서의 직 4각형의 IC 칩(11)의 접합면에 있어서, 4변 중, 대향하는 2변(도 5B에서는 좌우의 2변)의 변부 근방에만 각각 변과 대략 평행하고 또한 대략 등 간격으로 일렬의 범프(12,…,12)를 갖는 것으로서, IC 칩(11)의 접합면의 나머지의 2변(도 5B에서는 상하의 2변)의 변부 근방, 즉, 범프(12)가 없는 부분에만 각각, 접합 재료 유동 규제 부재의 일례로서, 변과 대략 평행하고 또한 대략 등 간격으로 일렬의 더미 범프(13,…,13)를 형성하여, 더미 범프(13)에 의해 접합 재료(15)의 유동 규제를 실행하는 것이다.
종래에서는, 도 6A∼도 6D에 나타내는 바와 같이, 직 4각형의 IC 칩(111)이 대향하는 2변(도 6B에서는 좌우의 2변)의 변부 근방의 각각에 있어서 전극(114,…,114) 상에 범프(112,…,112)가 대략 등 간격으로 배열되어 있는 한편, IC 칩(111)의 접합면의 나머지의 2변(도 6B에서는 상하의 2변)의 변부 근방(113, 113)에는 범프(112)가 전혀 없다고 가정한다. 이렇게 범프(112,…,112)가 IC 칩(111)에 배치되어 있는 상태에서, 접합 재료(115)를 회로기판(116)에 공급한 후, 접합면의 전극 (114) 상에 범프(112)가 형성된 IC 칩(111)의 상기 접합면과 상기 회로기판(116)과의 사이에 상기 접합 재료(115)를 사이에 넣어서, 상기 IC 칩(111)의 상기 전극 (114) 상의 상기 범프(112)와 상기 회로기판(116)의 전극(117)이 전기적으로 접촉하도록 접합하고, 기판대(120) 상에 상기 회로기판(116)을 탑재하고, IC 칩(111)에 가열된 압압 부재(118)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(111)을 압착해서 상기 IC 칩(111)의 상기 접합면과 상기 회로기판(116)과의 사이의 상기 접합 재료(115)를 경화시킨다. 이러한 경우, 대략 등 간격으로 배열되어 있는 범프(112,…,112)가 배치되어 있는 변부 근방 보다도, 범프(112)가 결여되어 있는 위치(113)의 변부 근방으로부터 접합 재료(115)가 상기 IC 칩(111)의 상기 접합면의 주변부로 많이 유출하기 때문에, IC 칩(111)의 중앙 부분에서는 접합 재료(115)의 밀도가 낮아지게 되고, 접합력 및 밀봉력이 저하하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제2실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 5A, 도 5B에 나타내는 바와 같이, 직 4각형의 IC 칩(11)의 범프(12)가 없는, 대향하는 2변(도 5A, 도 5B에서는 상하의 긴 변인 2변)의 변부 근방의 각각에 있어서, 변부 근방(113, 113)에 더미 범프(13,…,13)를 다른 범프(12,…,12)가 배열되어 있는 짧은 변의 변부 근방과 마찬가지로 대략 등 간격으로 일렬로 형성한다. 이 결과, 직 4각형의 IC 칩(11)의 상기 대향하는 2변(도 5B에서는 좌우의 짧은 변의 2변)의 변부 근방과 직 4각형의 IC 칩(11)이 대향하는 다른 2변(도 5B에서는 상하의 긴 변의 2변)의 변부 근방의 각각에 있어서 범프(12)가 전혀 없는 것이 아니고, 모든 변부 근방에 있어서 대략 균일하게 범프(12,…,12) 또는 더미 범프(13,…,13)가 일렬로 각각 배열되어 있는 상태로 된다.
또한, 각각의 범프(12) 및 각각의 더미 범프(13)가 형성되는 방법은, 제1실시형태와 마찬가지이다.
이렇게 범프(12,…,12) 또는 더미 범프(13,…,13)의 열이 직 4각형의 IC 칩(11)의 각각의 변부 근방에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(11)의 접합면 또는 회로 형성체의 일례로서의 회로기판(16)의 IC 칩 접합 영역(16a) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(15)를 공급한다. 접합 재료(15)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(15)를 사이에 끼워서 회로기판(16)의 IC 칩 접합 영역(16a)에 IC 칩(11)의 접합면을 중첩하고, 상기 각각의 전극(14) 상에 범프(12)가 형성된 IC 칩(11)의 상기 접합면과 상기 회로기판(16)의 IC 칩 접합 영역(16a)과의 사이에 상기 접합 재료(15)를 사이에 넣어서, 상기 IC 칩(11)의 상기 각각의 전극(14) 상의 상기 범프(12)와 상기 회로기판(16)의 각각의 전극(17)이 전기적으로 접촉하도록 위치를 맞춘 뒤, 접합시킨다. 이 접합 공정은,회로기판(16)이 기판대 (20) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(15)를 사이에 넣어서 IC 칩(11)이 회로기판(16)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(15)를 사이에 넣어서 IC 칩(11)이 중첩되어 있는 회로기판(16)이 기판대(20) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(18)를 IC 칩(11)에 맞닿게 하여서, 접합 재료(15)를 사이에 넣어서 IC 칩(11)이 중첩되어 있는 회로기판(16)이 탑재된 기판대(20)를 향해서 압압 부재(18)로부터 압압력을 작용시키는 동시에, 압압 부재(18) 내에 내장된 히터의 열을 압압 부재(18)로부터 IC 칩(11)에 전달한다. 이 결과, 소정의 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(11)의 접합면을 회로기판(16)의 IC 칩 접합 영역(16a)에 압압함으로써, IC 칩(11)의 접합면의 각각의 전극(14) 상의 범프(12)가 회로기판(16)의 IC 칩 접합 영역(16a) 내의 각각의 전극(17)에 접촉한다. 이 때, 상기 IC 칩(11)의 상기 접합면과 상기 회로기판(16)의 IC 칩 접합 영역(16a)과의 사이의 상기 접합 재료(15)를, 상기 IC 칩(11)의 상기 접합면의 중앙부에서 주변부를 향해서 밀어내려고 한다. 여기서, 상기한 바와 같이 범프(12)가 결여되어 있는 위치에 더미 범프(13)가 배치되어 있는 결과로서, IC 칩(11)의 상기 접합면의 각각의 변의 변부 근방에 있어서는, 어느 쪽의 변의 변부 근방에서도 마찬가지로 범프(12,…,12) 및 더미 범프(13)가 대략 등 간격으로 배치되어 있으며, 도 5D에 화살표로써 나타내는 바와 같이 각각의 변의 변부 근방에 있어서 마찬가지로 접합 재료(15)의 중앙부에서 주변부를 향한 유동이 규제되어, 불균일하게 접합 재료(15)가 유동하는 것을 방지하고, 적어도 IC 칩(11)의 접합면 전체에 있어서 접합 재료(15)가 대략 균일하게 분포 유지되고 상기 열에 의해 경화되어서 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(11)에 구비한 더미 범프(13,…,13)에 의해, 상기IC 칩(11)의 상기 접합면의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(15)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 더미 범프(13)의 높이, 각각의 더미 범프(13)의 내열성, 및 접합 재료(15)의 예에 대해서는, 제1실시형태와 마찬가지이다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(11)의 각각의 범프(12)와 회로기판(16)의 각각의 전극(17)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(11)의 각각의 범프(12)와 회로기판 (16)의 각각의 전극(17)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(11)의 각각의 범프(12)와 회로기판(16)의 각각의 전극(17)이 접촉하도록 해도 좋다.
상기 제2실시형태에 의하면, 직 4각형 IC 칩(11)의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 범프(12,…,12)를 갖는 것으로서, IC 칩(11)의 접합면의 상기 변의 변부 근방에서의 범프(12)가 없는 개소에 더미 범프(13,…,13)를 형성함으로써, 범프(12,…,12)의 배열 상태를 IC 칩(11)의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있어, 상기 압착 공정에서의 상기 IC 칩(11)의 상기 접합면과 상기 회로기판(16)의 IC 칩 접합 영역(16a)과의 사이의 상기 접합 재료(15)의 중앙부에서주변부에로의 접합 재료(15)의 유동 시에 더미 범프(13)가 접합 재료 유동 규제 부재로서 기능하여, IC 칩(11)의 각각의 변의 변부 근방에서의 상기 접합 재료(15)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, IC 칩(11)의 접합면 내에서의 접합 재료(15)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 상기 더미 범프(13,…,13)의 배치 간격은, 범프(12,…,12)의 배치 간격과 대략 동일하게 하면, 4개의 변부 근방에 있어서 마찬가지로 범프(12,…,12)가 형성되어 있는 것과 같은 상태로 되고, 상기 접합 재료(15)의 중앙부에서 주변부에로의 유동의 대략 균일화를 한층 더 도모할 수 있으며, 또한 IC 칩(11)의 접합면 내에서의 접합 재료(15)의 분포의 한층 더 높은 균일화를 도모할 수 있다. 그러나, 이것으로 한정되는 것은 아니고, 전혀 상기 더미 범프(13,…,13)가 존재하지 않는 경우보다도 균일성을 높이기 위해서, 더미 범프(13,…,13)의 배치 간격은, 범프(12,… ,12)의 배치 간격보다 크게 해도 좋다.
(제3실시형태)
본 발명의 제3실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 7A, 도 7B, 도 7C 및 도 8에 근거해서 설명한다. 도 7A 및 도 7B는 제3실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 7C는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 8은 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 9A 및 도 9B는 제3실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 9C는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 9D는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다.
상기 제1실시형태 및 제2실시형태에 있어서는, 정 4각형 또는 직 4각형의 IC 칩(1, 11)의 4변의 각각의 변의 변부 근방에 일렬의 범프(2,…, 2; 12,…,12)를 갖는 것이고, 그 각각의 변의 변부 근방에 일렬의 범프가 결여되어 있는 개소에 더미 범프(3, 13)를 배치하는 것이었지만, 이것으로 한정되는 것은 아니다. 예를 들면, 제3실시형태에서는, 도 7A, 도 7B에 나타내는 바와 같이, 정 4각형의 IC 칩(21)의 접합면에 있어서, 그 4모퉁이의 코너부 부근을 제외하는 4변의 각각의 변의 변부 근방에 일렬의 범프(22,…, 22)를 갖는 것으로서, IC 칩(21)의 접합면의 4모퉁이의 각각의 코너부 부근, 즉, 원래 범프가 없는 부분에, 접합 재료 유동 규제 부재의 일례로서 더미 범프(23)를 형성하여, 더미 범프(23)에 의해 접합 재료(25)의 유동 규제를 실행하는 것이다.
종래에서는, 도 9A∼도 9D에 나타내는 바와 같이, 직 4각형의 IC 칩(121)의 접합면의 각각의 변의 변부 근방의 각각에 있어서 전극(124,…,124) 상에 범프(122,…,122)가 대략 등 간격으로 일렬로 배열되어 있는 한편, IC 칩(121)의 접합면의 4모퉁이의 각각의 코너부 부근에는 범프(122)가 전혀 없다고 가정한다.이렇게 범프(122,…,122)가 IC 칩(121)에 배치되어 있는 상태에서, 접합 재료(125)를 회로기판(126)에 공급한 뒤, 접합면의 전극(124) 상에 범프(122)가 형성된 IC 칩(121)의 상기 접합면과 상기 회로기판(126)과의 사이에 상기 접합 재료(125)를 사이에 넣어서, 상기 IC 칩(121)의 상기 전극(124) 상의 상기 범프(122)와 상기 회로기판(126)의 전극(127)이 전기적으로 접촉하도록 접합시키고, 기판대(130) 상에 상기 회로기판(126)을 탑재하여, IC 칩(121)에 가열된 압압 부재(128)를 맞닿게 하여서 가압함으로써, 가열 및 가압 상태에서 상기IC 칩(121)을 압착해서 상기 IC 칩(121)의 상기 접합면과 상기 회로기판(126)과의 사이의 상기 접합 재료(125)를 경화시킨다. 이러한 경우, 대략 등 간격으로 배열되어 있는 범프(122,…,122)가 배치되어 있는 변부 근방 보다도, 범프(122)가 결여되어 있는 위치, 즉 각각의 코너부 부근(123)으로부터 접합 재료(125)가 상기 IC 칩(121)의 상기 접합면의 주변부로 많이 유출하기 때문에, IC 칩(121)의 중앙 부분에서는 접합 재료(125)의 밀도가 낮아져서, 접합력 및 밀봉력이 저하하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제3실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 7A, 도 7B에 나타내는 바와 같이, 정 4각형의 IC 칩(21)의 범프(22)가 없는 각각의 코너부 부근(123)에 있어서, 더미 범프(23)를 1개 또는 복수 개 배치한다. 여기서, 코너부 부근(123)에 더미 범프(23)를 1개 또는 복수 개 배치한다는 것은, 도 26에 나타내는 바와 같이 상기 IC 칩(21)의 상기 접합면의 변부 근방의 일렬의 범프(22,…, 22)의 배치 열의 연장선 Ll 및 L2가 대략 90도로 IC 칩(21)의 상기 접합면의 코너부에서 교차할 때, 교차 영역의 외측 영역Rl 내에 (23A), (23B)와 같이 배치하거나, 또는 각각의 열(列)의 가장 코너부에 가까운 범프(22)를 지나 상기 연장선 Ll, L2와 각각 직교하는 기준선 L3, L4로 둘러싸인 영역 R2 내에 (23A), (23B), (23C)와 같이 배치하는 것을 의미한다. 이 결과, 정 4각형의 IC 칩(21)의 각각의 코너부 부근에 있어서도 범프가 존재하는 것으로 되고, 모든 변부 근방 및 코너부 부근에 있어서 대략 균일하게 범프(22,…, 22) 또는 더미 범프(23, …, 23)가 각각 배열되어 있는 상태로 된다.
또한, 각각의 범프(22) 및 각각의 더미 범프(23)가 형성되는 방법은, 제1실시형태와 마찬가지이다.
이렇게 범프(22,…, 22) 또는 더미 범프(23,…, 23)의 열이 정 4각형의 IC 칩(21)의 각각의 변부 근방에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(21)의 접합면 또는 회로 형성체의 일례로서의 회로기판(26)의 IC 칩 접합 영역(26a) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(25)를 공급한다. 접합 재료(25)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(25)를 사이에 끼워서 회로기판(26)의 IC 칩 접합 영역(26a)에 IC 칩(21)의 접합면을 중첩해서, 상기 각각의 전극(24) 상에 범프(22)가 형성된 IC 칩(21)의 상기 접합면과 상기 회로기판(26)의 IC 칩 접합 영역(26a)과의 사이에 상기 접합 재료(25)를 사이에 넣어서, 상기 IC 칩(21)의 상기 각각의 전극(24) 상의 상기 범프(22)와 상기 회로기판(26)의 각각의 전극(27)이 전기적으로 접촉하도록 위치 결정한 후, 접합시킨다. 이 접합 공정은,회로기판(26)이 기판대(30) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(25)를 사이에 넣어서 IC 칩(21)이 회로기판(26)에 중첩되어서 접합 공정을 실행한 후, 본 압착 공정에 있어서, 접합 재료(25)를 사이에 넣어서 IC 칩(21)이 중첩되어 있는 회로기판(26)이 기판대(30) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(28)를 IC 칩(21)에 맞닿게 하여서, 접합 재료(25)를 사이에 넣어서 IC 칩(21)이 중첩되어 있는 회로기판(26)이 탑재된 기판대(30)를 향해서 압압 부재(28)로부터 압압력을 작용시키는 동시에, 압압 부재(28) 내에 내장된 히터의 열을 압압 부재(28)로부터 IC 칩(21)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(21)의 접합면을 회로기판(26)의 IC 칩 접합 영역(26a)에 압압함으로써, IC 칩(21)의 접합면의 각각의 전극(24) 상의 범프(22)가 회로기판(26)의 IC 칩 접합 영역(26a) 내의 각각의 전극(27)에 접촉한다. 이 때, 상기 IC 칩(21)의 상기 접합면과 상기 회로기판(26)의 IC 칩 접합 영역(26a)과의 사이의 상기 접합 재료(25)를, 상기 IC 칩(21)의 상기 접합면의 중앙부에서 주변부를 향해서 밀어내려고 한다. 여기서, 상기한 바와 같이 범프(22)가 결여되어 있는 위치, 즉 코너부 부근에 더미 범프(23)가 배치되어 있는 결과로서, IC 칩(21)의 상기 접합면의 각각의 코너부 부근에 있어서도, 어느 쪽의 변의 변부 근방과 마찬가지로 범프(22,…, 22) 및 더미 범프(23)가 대략 등 간격으로 배치되어 있고, 도 8에 화살표로써 나타내는 바와 같이 각각의 변의 변부 근방 및 각각의 코너부 부근에 있어서도 마찬가지로 접합 재료(25)의 중앙부에서 주변부를 향한 유동이 규제되어서, 불균일하게 접합 재료(25)가 유동하는 것을 방지하고, 적어도 IC 칩(21)의 접합면 전체에 있어서 접합 재료(25)가 대략 균일하게 분포 유지되어서 상기 열(熱)에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(21)에 구비한 더미 범프(23,…, 23)에 의해, 상기 IC 칩(21)의 상기 접합면의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(25)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 더미 범프(23)의 높이, 각각의 더미 범프(23)의 내열성, 및 접합 재료(25)의 예에 대해서는, 제1실시형태와 마찬가지이다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(21)의 각각의 범프(22)와 회로기판(26)의 각각의 전극(27)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(21)의 각각의 범프(22)와 회로기판 (26)의 각각의 전극(27)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(21)의 각각의 범프(22)와 회로기판(26)의 각각의 전극(27)이 접촉하도록 해도 좋다.
상기 제3실시형태에 의하면, 정 4각형 IC 칩(21)의 접합면에 있어서, 그 4모퉁이부의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 범프(22,…, 22)를 갖는 것으로서, IC 칩(21)의 접합면의 상기 변의 변부 근방에서의 범프(22)가 없는 개소에 더미 범프(23,…, 23)를 형성함으로써, 범프(22,…, 22)의 배열 상태를 IC 칩(21)의 각각의 변의 변부 근방 및 각각의 코너부 부근도 대략 동일하게 할 수 있어서, 상기 압착 공정에서의 상기 IC 칩(21)의 상기 접합면과 상기 회로기판(26)의 IC 칩 접합 영역(26a)과의 사이의 상기 접합 재료(25)의 중앙부에서 주변부에로의 접합 재료(25)의 유동 시에 더미 범프(23)가 접합 재료 유동 규제 부재로서 기능하여, IC 칩(21)의 각각의 변의 변부 근방 및 각각의 코너부 부근에서의 상기 접합 재료(25)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한 IC 칩(21)의 접합면 내에서의 접합 재료(25)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 상기 코너부에 배치된 더미 범프(23)와, 그 더미 범프(23)에 인접하는 범프(22, 22)와의 배치 간격은 범프(22,…, 22)의 배치 간격과 대략 동일하게 하면, 4개의 변부 근방으로부터 코너부에 걸쳐서 마찬가지로 범프(22,…, 22)가 형성되어 있는 것과 같은 상태로 되어, 상기 접합 재료(25)의 중앙부에서 주변부에로의 유동의 대략 균일화를 한층 더 도모할 수 있고, 또한 IC 칩(21)의 접합면 내에서의 접합 재료(25)의 분포의 더 한층 균일화를 도모할 수 있다. 그러나, 이것으로 한정되는 것은 아니고, 전혀 상기 더미 범프(23,…, 23)가 존재하지 않는 경우보다도 균일성을 높이기 위해서, 더미 범프(23)와, 그 더미 범프(23)에 인접하는 범프(22, 22)와의 배치 간격은, 범프(22,…, 22)의 배치 간격보다 크게 해도 좋다.
(제4실시형태)
본 발명의 제4실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 10A∼도 10D에 근거해서 설명한다. 도 10A 및 도 10B는 제4실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 10C는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 10D는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 11A 및 도 11B는 제4실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 11C는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이며, 도 11D는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다.
상기 제3실시형태에 있어서는, 정 4각형의 IC 칩(13)의 4변의 각각의 코너부 부근에 범프(13)를 갖는 것이었지만, 이것으로 한정되는 것은 아니다. 예를 들면, 제4실시형태에서는, 도 10A, 도 10B에 나타내는 바와 같이, 직 4각형의 IC 칩(31)의 접합면에 있어서, 그 4모퉁이의 코너부 부근을 제외하는 4변의 각각의 변의 변부 근방에 일렬의 범프(32,…,32)를 갖는 것으로서, IC 칩(31)의 접합면의 4모퉁이의 각각의 코너부 부근, 즉, 원래 범프가 없는 부분에, 접합 재료 유동 규제 부재의 일례로서 더미 범프(33)를 형성하여, 더미 범프(33)에 의해 접합 재료(35)의 유동 규제를 실행하는 것이다.
종래에서는, 도 11A∼도 11D에 나타내는 바와 같이, 직 4각형의 IC 칩(131)의 각각의 변의 변부 근방의 각각에 있어서 전극(134,…,134) 상에 범프(132,…,132)가 대략 등 간격으로 일렬로 배열되어 있는 한편, IC 칩(131)의 접합면의 4모퉁이의 각각의 코너부 부근에는 범프(132)가 전혀 없다고 가정한다. 이렇게 범프(132, …, 132)가 IC 칩(131)에 배치되어 있는 상태에서, 접합재료(135)를 회로기판(136)에 공급한 뒤, 접합면의 전극(134) 상에 범프(132)가 형성된 IC 칩(131)의 상기 접합면과 상기 회로기판(136)과의 사이에 상기 접합 재료(135)를 사이에 넣어서, 상기 IC 칩(131)의 상기 전극(134) 상의 상기 범프(132)와 상기 회로기판(136)의 전극(137)이 전기적으로 접촉하도록 접합시키고, 기판대(140) 상에 상기 회로기판(136)을 탑재하여, IC 칩(131)에 가열된 압압 부재(138)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(131)을 압착해서 상기 IC 칩(131)의 상기 접합면과 상기 회로기판(136)과의 사이의 상기 접합 재료(135)를 경화시킨다. 이러한 경우, 대략 등 간격으로 배열되어 있는 범프(132,…,132)가 배치되어 있는 변부 근방 보다도, 범프(132)가 결여되어 있는 위치, 즉 각각의 코너부 부근(133)으로부터 접합 재료(135)가 상기 IC 칩(131)의 상기 접합면의 주변부로 많이 유출되기 때문에, IC 칩(131)의 중앙 부분에서는 접합 재료(135)의 밀도가 낮아져, 접합력 및 밀봉력이 저하하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제4실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 10A, 도 10B에 나타내는 바와 같이, 직 4각형의 IC 칩(31)의 범프(32)가 없는 각각의 코너부 부근(133)에 있어서, 더미 범프(33)를 1개 또는 복수 개 형성한다. 이 결과, 직 4각형의 IC 칩(31)의 각각의 코너부 부근에 있어서도 범프가 존재하는 것으로 되고, 모든 변부 근방 및 코너부 부근에 있어서 대략 균일하게 범프(32,…,32) 또는 더미 범프(33,…,33)가 각각 배열되어 있는 상태로 된다.
또한, 각각의 범프(32) 및 각각의 더미 범프(33)가 형성되는 방법은, 제1실시형태와 마찬가지이다.
이렇게 범프(32,…,32) 또는 더미 범프(33,…,33)의 열이 직 4각형의 IC 칩(31)의 각각의 변부 근방에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(31)의 접합면 또는 회로 형성체의 일례로서의 회로기판(36)의 IC 칩 접합 영역(36a) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(35)를 공급한다. 접합 재료(35)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(35)를 사이에 끼워서 회로기판(36)의 IC 칩 접합 영역(36a)에 IC 칩(31)의 접합면을 중첩하고, 상기 각각의 전극(34) 상에 범프(32)가 형성된 IC 칩(31)의 상기 접합면과 상기 회로기판(36)의 IC 칩 접합 영역(36a)과의 사이에 상기 접합 재료(35)를 사이에 넣어서, 상기 IC 칩(31)의 상기 각각의 전극(34) 상의 상기 범프(32)와 상기 회로기판(36)의 각각의 전극(37)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(36)이 기판대(40) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(35)를 사이에 넣어서 IC 칩(31)이 회로기판(36)에 중첩되어서 접합 공정을 실행한 후, 본 압착 공정에 있어서, 접합 재료(35)를 사이에 넣어서 IC 칩(31)이 중첩되어 있는 회로기판(36)이 기판대(40) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(38)를 IC 칩(31)에 맞닿게 하여서, 접합 재료(35)를 사이에 넣어서 IC 칩(31)이 중첩되어 있는 회로기판(36)이 탑재된 기판대(40)를 향해서 압압 부재(38)로부터 압압력을 작용시키는 동시에, 압압부재(38) 내에 내장된 히터의 열을 압압 부재(38)로부터 IC 칩(31)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(31)의 접합면을 회로기판(36)의 IC 칩 접합 영역(36a)에 압압함으로써, IC 칩(31)의 접합면의 각각의 전극(34) 상의 범프(32)가 회로기판(36)의 IC 칩 접합 영역(36a) 내의 각각의 전극(37)에 접촉한다. 이 때, 상기 IC 칩(31)의 상기 접합면과 상기 회로기판(36)의 IC 칩 접합 영역(36a)과의 사이의 상기 접합 재료(35)를, 상기 IC 칩(31)의 상기 접합면의 중앙부에서 주변부를 향해서 밀어내려고 한다. 여기서, 상기한 바와 같이 범프(32)가 결여되어 있는 위치, 즉 코너부 부근에 더미 범프(33)가 배치되어 있는 결과로서, IC 칩(31)의 상기 접합면의 각각의 코너부 부근에 있어서도, 어느 쪽의 변의 변부 근방과 마찬가지로 범프(32,…,32) 및 더미 범프(33)가 대략 등 간격으로 배치되어 있고, 도 10D에 화살표로써 나타내는 바와 같이 각각의 변의 변부 근방 및 각각의 코너부 부근에 있어서도 마찬가지로 접합 재료(35)의 중앙부에서 주변부를 향한 유동이 규제되어서, 불균일하게 접합 재료(35)가 유동하는 것을 방지하고, 적어도 IC 칩(31)의 접합면 전체에 있어서 접합 재료(35)가 대략 균일하게 분포 유지되고 상기 열(熱)에 의해 경화되어서 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(31)에 구비한 더미 범프(33,…,33)에 의해, 상기 IC 칩(31)의 상기 접합면의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(35)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 더미 범프(33)의 높이, 각각의 더미 범프(33)의 내열성, 및 접합 재료(35)의 예에 대해서는, 제1실시형태와 마찬가지이다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(31)의 각각의 범프(32)와 회로기판(36)의 각각의 전극(37)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(31)의 각각의 범프(32)와 회로기판 (36)의 각각의 전극(37)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(31)의 각각의 범프(32)와 회로기판(36)의 각각의 전극(37)이 접촉하도록 해도 좋다.
상기 제4실시형태에 의하면, 직 4각형 IC 칩(31)의 접합면에 있어서, 그 4모퉁이부의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 범프(32,…,32)를 갖는 것으로서, IC 칩(31)의 접합면의 상기 변의 변부 근방에서의 범프(32)가 없는 개소에 더미 범프(33,…,33)를 형성함으로써, 범프(32,…,32)의 배열 상태를 IC 칩(31)의 각각의 변의 변부 근방 및 각각의 코너부 부근도 대략 동일하게 할 수 있어서, 상기 압착 공정에서의 상기 IC 칩(31)의 상기 접합면과 상기 회로기판(36)의 IC 칩 접합 영역(36a)과의 사이의 상기 접합 재료(35)의 중앙부에서 주변부에로의 접합 재료(35)의 유동 시에 더미 범프(33)가 접합 재료 유동 규제 부재로서 기능하여, IC 칩31의 각각의 변의 변부 근방 및 각각의 코너부 부근에서의 상기 접합 재료(35)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한 IC 칩(31)의 접합면 내에서의 접합 재료(35)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 상기 코너부에 배치된 더미 범프(33)와, 그 더미 범프(33)에 인접하는범프(32, 32)와의 배치 간격은 범프(32,…,32)의 배치 간격과 대략 동일하게 하면, 4개의 변부 근방으로부터 코너부에 걸쳐서 마찬가지로 범프(32,…,32)가 형성되어 있는 것과 같은 상태로 되어, 상기 접합 재료(35)의 중앙부에서 주변부에로의 유동의 대략 균일화를 한층 더 도모할 수 있고, 또한 IC 칩(31)의 접합면 내에서의 접합 재료(35)의 분포의 더 한층 균일화를 도모할 수 있다. 그러나, 이것으로 한정되는 것은 아니고, 전혀 상기 더미 범프(33,…,33)가 존재하지 않을 경우보다도 균일성을 높이기 위해서, 더미 범프(33)와, 그 더미 범프(33)에 인접하는 범프(32, 32)와의 배치 간격은, 범프(32,…,32)의 배치 간격 보다 크게 해도 좋다.
(제5실시형태)
본 발명의 제5실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 12A∼도 12D 및 도 13에 근거해서 설명한다. 도 12A 및 도 12B는 제5실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 12C 및 도 12D는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도 및 정면도이며, 도 13은 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 14A 및 도 14B는 제5실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 14C 및 도 15A는 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도 및 정면도이며, 도 15B는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다.
상기 제1실시형태에 있어서는, 정 4각형 또는 직 4각형의 IC 칩(1)의 4변의 각각의 변의 변부 근방에 일렬의 범프(2,…, 2)를 갖는 것이었지만, 이것으로 한정되는 것은 아니다. 예를 들면, 제5실시형태에서는, 도 12A∼도 12D에 나타내는 바와 같이, 전자부품의 일례로서의 직 4각형의 IC 칩(41)의 접합면에 있어서, 범프(42, …, 42)를 갖는 것으로서, IC 칩(41)의 접합면의 각각의 코너부 근방, 즉, 범프(42)가 없는 부분에만 접합 재료 유동 규제 부재의 일례로서 더미 범프(43)를 형성하여, 더미 범프(43)에 의해 접합 재료(45)의 유동 규제를 실행하는 것이다.
종래에서는, 도 14A, 도 14B, 도 14C 및 도 15A, 도 15B에 나타내는 바와 같이, 직 4각형의 IC 칩(141)의 접합면에 있어서, 짧은 방향의 중앙부에 긴 방향을 따라서 연장하는 일렬로, 또한 대략 등 간격으로 범프(142, …, 142)를 갖는 한편, IC 칩(141)의 접합면의 각각의 코너부 근방(143)에는 범프(142)가 전혀 없다고 가정한다. 이렇게 범프(140, …, 142)가 IC 칩(141)에 배치되어 있는 상태에서, 접합 재료(145)를 회로기판(146)에 공급한 후, 접합면의 전극(144) 상에 범프(142)가 형성된 IC 칩(141)의 상기 접합면과 상기 회로기판(146)과의 사이에 상기 접합 재료 (145)를 사이에 넣어서, 상기 IC 칩(141)의 상기 전극(144) 상의 상기 범프(142)와 상기 회로기판(146)의 전극(147)이 전기적으로 접촉하도록 접합시키고, 기판대 (150) 상에 상기 회로기판(146)을 탑재하여, IC 칩(141)에 가열된 압압 부재(148)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(141)을 압착해서상기 IC 칩(141)의 상기 접합면과 상기 회로기판(146)과의 사이의 상기 접합 재료 (145)를 경화시킨다. 이러한 경우, 짧은 방향의 중앙부에 긴 방향을 따라서 연장하는 일렬로, 또한 대략 등 간격으로 배열되어 있는 범프(142, …, 142)를 중심으로, 범프(142, …, 142)의 열의 양측에 있어서, 도 15A, 도 15B에 나타내는 바와 같이 직 4각형의 IC 칩(141)이 회로기판(146)에 대하여 짧은 방향, 즉 폭 방향에 1점으로써 지지되어 있기 때문에, IC 칩(141)과 회로기판(146)과의 사이에서의 접합력의 밸런스를 균등하게 하는 것이 곤란하고, 회로기판(146)에 대하여 IC 칩(141)이 기울어서 범프(142,…, 142)의 열의 양측에 있어서 IC 칩(141)과 회로기판(146)과의 사이의 간격이 불균일하게 되기 쉽다. 그 결과, 도 15B에 화살표로써 나타내는 바와 같이 범프(142,…, 142) 열(列) 중, 어느 한쪽의 측에 있어서 접합 재료(145)가 상기 IC 칩(141)의 상기 접합면의 주변부로 많이 유출되기 때문에, 상기 한 방향의 측에 있어서 접합 재료(145)의 밀도가 낮아져, 접합력 및 밀봉력이 저하하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제5실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 12A, 도 12B에 나타내는 바와 같이, 직 4각형의 IC 칩(41)의 접합면의 각각의 코너부 근방, 즉, 범프(42)가 없는 부분에 더미 범프(43)를 적어도 1개 형성한다. 이 결과, 직 4각형의 IC 칩(41)이 회로기판(46)에 대하여 짧은 방향, 즉 폭 방향에 3점으로써 지지되게 되고, 범프(42, …, 42) 열의 양측에 있어서, 도 12D에 나타내는 바와 같이, IC 칩(41)과 회로기판(46)과의 사이에서의 접합력의 밸런스를 대략 균등하게 할 수 있고, 회로기판(46)에 대한 IC 칩(41)의 경사를 방지해서 범프(42, …, 42) 열의 양측에 있어서 IC 칩(41)과 회로기판(46)과의 사이의 간격을 대략 균일하게 할 수 있다.
또한, 각각의 범프(42) 및 각각의 더미 범프(43)가 형성되는 방법은, 제1실시형태와 마찬가지이다.
이렇게 범프(42, …, 42) 또는 더미 범프(43, …, 43)가 직 4각형의 IC 칩 (41)에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(41)의 접합면 또는 회로 형성체의 일례로서의 회로기판(46)의 IC 칩 접합 영역(46a) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(45)를 공급한다. 접합 재료(45)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(45)를 사이에 끼워서 회로기판(46)의 IC 칩 접합 영역(46a)에 IC 칩(41)의 접합면을 중첩하여, 상기 각각의 전극(44) 상에 범프(42)가 형성된 IC 칩(41)의 상기 접합면과 상기 회로기판(46)의 IC 칩 접합 영역(46a)과의 사이에 상기 접합 재료(45)를 사이에 넣어서, 상기 IC 칩(41)의 상기 각각의 전극(44) 상의 상기 범프(42)와 상기 회로기판(46)의 각각의 전극(47)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(46)이 기판대(50) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(45)를 사이에 넣어서 IC 칩(41)이 회로기판(46)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(45)를 사이에 넣어서 IC 칩(41)이 중첩되어 있는 회로기판(46)이 기판대(50) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(48)를 IC 칩(41)에 맞닿게 하여서, 접합 재료(45)를 사이에 넣어서 IC 칩(41)이 중첩되어 있는 회로기판(46)이 탑재된 기판대(50)를 향해서 압압 부재(48)로부터 압압력을 작용시키는 동시에, 압압 부재(48) 내에 내장된 히터의 열을 압압 부재(48)로부터 IC 칩(41)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(41)의 접합면을 회로기판(46)의 IC 칩 접합 영역(46a)에 압압함으로써, IC 칩(41)의 접합면의 각각의 전극(44) 상의 범프(42)가 회로기판(46)의 IC 칩 접합 영역(46a) 내의 각각의 전극(47)에 접촉한다. 이 때, 직 4각형의 IC 칩(41)이 회로기판(46)에 대하여 짧은 방향, 즉 폭 방향에 3점에서 지지되게 되고, 범프(42, …, 42)의 열의 양측에 있어서, 도 12D에 나타내는 바와 같이, IC 칩(41)과 회로기판(46)과의 사이에서의 접합력의 밸런스를 대략 균등하게 할 수 있고, 범프(142, …, 142) 열의 양측에 있어서 IC 칩(141)과 회로기판(146)과의 사이의 간격을 대략 균일하게 할 수 있으며, 도 13에 화살표로써 나타내는 바와 같이 각각의 변의 변부 근방에 있어서 마찬가지로 접합 재료(45)의 중앙부에서 주변부를 향한 유동이 규제되어서, 불균일하게 접합 재료(45)가 유동하는 것을 방지하고, 적어도 IC 칩(41)의 접합면 전체에 있어서 접합 재료(45)가 대략 균일하게 분포 유지되어서 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(41)에 구비한 더미 범프(43, …, 43)에 의해, 상기 IC 칩(41)의 상기 접합면의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(45)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 더미 범프(43)의 높이, 각각의 더미 범프(43)의 내열성, 및 접합 재료(45)의 예에 대해서는, 제1실시형태와 마찬가지이다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(41)의 각각의 범프(42)와 회로기판(46)의 각각의 전극(47)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(41)의 각각의 범프(42)와 회로기판 (46)의 각각의 전극(47)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(41)의 각각의 범프(42)와 회로기판(46)의 각각의 전극(47)이 접촉하도록 해도 좋다.
상기 제5실시형태에 의하면, 직 4각형 IC 칩(41)의 접합면에 있어서, 직 4각형의 IC 칩(41)이 회로기판(46)에 대하여 짧은 방향, 즉 폭 방향에 3점에서 지지되게 되고, 범프(42,…, 42)의 열의 양측에 있어서, IC 칩(41)과 회로기판(46)과의 사이에서의 접합력의 밸런스를 대략 균등하게 할 수 있으며, 회로기판(46)에 대한 IC 칩(41)의 경사를 방지해서 범프(42,…, 42)의 열의 양측에 있어서 IC 칩(41)과 회로기판(46)과의 사이의 간격을 대략 균일하게 할 수 있어서, 상기 압착 공정에서의 상기 IC 칩(41)의 상기 접합면과 상기 회로기판(46)의 IC 칩 접합 영역(46a)과의 사이의 상기 접합 재료(45)의 중앙부에서 주변부에로의 접합 재료(45)의 유동 시에 더미 범프(43)가 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료(45)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한 IC 칩(41)의 접합면 내에서의 접합 재료(45)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제6실시형태)
본 발명의 제6실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 16A, 도 16B 및 도 17에 근거해서 설명한다. 도 16A 및 도 16B는 제6실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 17은 상기 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이다. 또한, 도 18A 및 도 18B는 제6실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 19는 상기 종래예의 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이다.
상기 각각의 실시형태에 있어서는, 접합 재료 유동 규제 부재의 일례로서 더미 범프를 범프가 배치되어 있지 않은 위치에 배치시키는 것이지만, 이것으로 한정되는 것은 아니다. 예를 들면, IC 칩(51)의 접합면의 각각의 변의 변부 근방의 범프(52,…, 52)의 열의 내측의 4각형 영역에, IC 칩의 활성면(배선면)을 보호하는 패시베이션막(59)을 구비할 경우에는, IC 칩(51)의 접합면의 각각의 변의 변부 근방의 범프(52,…, 52) 열의 외측 주변 부분의 4각형 프레임 영역에 보조 패시베이션막(53)(도면 중, 점이 있는 영역)을 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서 구비하여, 보조 패시베이션막(53)에 의해 접합 재료(55)의 유동 규제를 실행하도록 해도 좋다.
종래에서는, 도 18A, 도 18B에 나타내는 바와 같이, 정 4각형의 IC 칩(151)의 접합면의 각각의 변의 변부 근방에 있어서 1열에, 또한 대략 등 간격으로 범프 (152, …, 152)를 가지고, 또한 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역에 패시베이션막(159)(도면 중, 점이 있는 영역)을 배치하고 있다고 가정한다. 이렇게 패시베이션막(159)이 IC 칩(151)에 배치되어 있는 상태에서, 접합 재료(155)를 회로기판(156)에 공급한 뒤, 접합면의 전극(154) 상에 범프(152)가 형성된 IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이에 상기 접합 재료(155)를 사이에 넣어서, 상기 IC 칩(151)의 상기 전극(154) 상의 상기 범프(152)와 상기 회로기판(156)의 전극(157)이 전기적으로 접촉하도록 접합시키고, 기판대(160) 상에 상기 회로기판(156)을 탑재하여, IC 칩(151)에 가열된 압압 부재(158)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(151)을 압착해서 상기 IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이의 상기 접합 재료(155)를 경화시킨다. 이러한 경우, 패시베이션막(159)이 배치되어 있는 IC 칩(151)의 상기 접합면 내에서 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역보다도, 4변의 범프(152, …, 152) 사이의 위치 및 4변의 범프(152, …, 152)의 외측 위치, 즉 접합면의 주위 부분에 있어서 패시베이션막(159)이 없기 때문에, 이 부분에서 접합 재료(155)가 흐르는 유동 속도가 빨라져, 접합 재료(155)의 밀도가 저하함으로써, 접합면의 주위 부분에서의 밀착력 즉, 접합력 및 밀봉력이 저하하고, 박리(剝離)가 발생하게 된다. 이렇게, IC 칩(151)의 접합면의 주위 부분에서 접합 재료(155)와의 사이에서 박리가 발생하면, 그 박리 부분에 수분이 들어가서, 흡습(吸濕)에 의한 IC 칩(151) 등의 부식 등이 발생하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제6실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 16A, 도 16B에 나타내는 바와 같이, 정 4각형의 IC 칩(51)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(52, …, 52)로써 둘러싸인 정 4각형의 영역에 패시베이션막(59)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 4변의 범프(52, …, 52)의 외측의 위치, 즉 접합면의 주위 부분에 있어서 보조 패시베이션막(53)(도면 중, 점이 있는 영역)을 배치한다. 이 결과, 패시베이션막(59)이 배치되어 있는 IC 칩(51)의 상기 접합 면 내에서 4변의 범프(52, …, 52)로써 둘러싸인 정 4각형의 영역과, 보조 패시베이션막(53)이 배치되어 있는 4변의 범프(52, …, 52)의 외측 위치, 즉 접합면의 주위 부분에서는 접합 재료(55)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(55)의 밀도의 저하를 방지할 수 있으며, 접합면의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있다.
또한, 각각의 범프(52)가 형성되는 방법은, 제1실시형태와 마찬가지이다. 또한, 패시베이션막(59) 및 보조 패시베이션막(53)을 배치하는 방법으로서는, 패시베이션막 형성용 수지를 도포하는 방법이 있다. 패시베이션막 형성용 수지의 도포는, 각각의 범프(52)의 형성 전 또는 이후가 좋지만, 각각의 범프(52)의 형성 전 쪽이 패시베이션막 형성용 수지의 도포 시에 범프(52)를 손상시키는 일이 없어 바람직하다. 보조 패시베이션막(53)의 재료 및 형성 방법은 패시베이션막(59)과 마찬가지로 한다. 패시베이션막(59) 및 보조 패시베이션막(53)의 각각의 일례로서는, 유기재는 폴리이미드(polyimide), 무기재는 Si3N4이며, 기판이 수지로서 구성되고 기판측이 유기일 경우에는, 패시베이션막(59) 및 보조 패시베이션막(53)도 유기재를 이용하여, 접착성을 유지시키는 것이 바람직하다. 폴리이미드는 액체 형상을 스핀 코트(spin coat) 하고, 포토리소그래피(photolithography)법에 의해 형성한다.
이렇게 패시베이션막(59) 및 보조 패시베이션막(53), 및 범프(52, …, 52)가IC 칩(51)에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(51)의 접합면 또는 회로 형성체의 일례로서의 회로기판(56)의 IC 칩 접합 영역 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(55)를 공급한다. 접합 재료(55)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(55)를 사이에 끼워서 회로기판(56)의 IC 칩 접합 영역에 IC 칩(51)의 접합면을 중첩하고, 상기 각각의 전극(54) 상에 범프(52)가 형성된 IC 칩(51)의 상기 접합면과 상기 회로기판(56)의 IC 칩 접합 영역과의 사이에 상기 접합 재료(55)를 사이에 넣어서, 상기 IC 칩(51)의 상기 각각의 전극(54) 상의 상기 범프(52)와 상기 회로기판(56)의 각각의 전극(57)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(56)이 기판대(60) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(55)를 사이에 넣어서 IC 칩(51)이 회로기판(56)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(55)를 사이에 넣어서 IC 칩(51)이 중첩되어 있는 회로기판(56)이 기판대(60) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(58)를 IC 칩(51)에 맞닿게 하여서, 접합 재료(55)를 사이에 넣어서 IC 칩(51)이 중첩되어 있는 회로기판(56)이 탑재된 기판대(60)를 향해서 압압 부재(58)로부터 압압력을 작용시키는 동시에, 압압 부재(58) 내에 내장된 히터의 열을 압압 부재(58)로부터 IC 칩(51)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(51)의 접합면을 회로기판(56)의 IC 칩 접합 영역에 압압함으로써, IC 칩(51)의 접합면의 각각의 전극(54) 상의 범프(52)가 회로기판(56)의 IC 칩 접합 영역 내의 각각의 전극(57)에 접촉한다. 이 때, 패시베이션막(59)이 배치되어 있는 IC 칩(51)의 상기 접합면 내에서 4변의 범프(52, …, 52)로써 둘러싸인 정 4각형의 영역에 있어서 접합 재료(55)가 흐르는 유동 속도와, 보조 패시베이션막(53)이 배치되어 있는 4변의 범프(52, …, 52)의 외측 위치, 즉 접합면의 주위 부분에 있어서 접합 재료(55)가 흐르는 유동 속도가 대략 동일하게 되어, 접합면의 주위 부분에서의 접합 재료(55)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있으며, 적어도 IC 칩(51)의 접합면의 대략 전체에 있어서 접합 재료(55)가 대략 균일하게 분포 유지되어 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(51)의 접합면의 주위 부분에 구비한 보조 패시베이션막(53)에 의해, 원래 패시베이션막(59)이 배치되어 있는 상기 접합면 내에서 4변의 범프(52, …, 52)로써 둘러싸인 정 4각형의 영역과 4변의 범프(52, …, 52)의 외측 위치, 즉 접합면의 주위 부분에서의 접합 재료(55)의 유동 속도의 차(差)를 없애고, 상기 IC 칩(51)의 상기 접합면의 주위 부분에 있어서 접합 재료(55)가 흐르는 유동 속도가 빨라지는 것을 방지할 수 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(51)의 각각의 범프(52)와 회로기판(56)의 각각의 전극(57)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(51)의 각각의 범프(52)와 회로기판 (56)의 각각의 전극(57)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(51)의각각의 범프(52)와 회로기판(56)의 각각의 전극(57)이 접촉하도록 해도 좋다.
또한, 일례로서, 범프(52)의 높이가 50∼75㎛의 경우, 패시베이션막(59) 및 보조 패시베이션막(53)의 두께는 30∼40㎛으로 하는 것이 바람직하다.
상기 제6실시형태에 의하면, IC 칩(51)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(52,…,52)로써 둘러싸인 정 4각형의 영역에 패시베이션막(59)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 4변의 범프(52, …, 52)의 외측 위치, 즉 접합면의 주위 부분에 있어서 보조 패시베이션막(53)(도면 중, 점이 있는 영역)을 배치하도록 했으므로, 상기 정 4각형의 영역과 상기 주위 부분에서 접합 재료(55)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(55)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있으며, 수분의 침입의 결과로서 흡습에 의한 IC 칩(51) 등의 부식 등을 방지할 수 있다. 따라서, IC 칩(51)의 접합면 내에서의 접합 재료(55)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제7실시형태)
본 발명의 제7실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 20A, 도 20B 및 도 21에 근거해서 설명한다. 도 20A 및 도 20B는 제7실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 21은 상기 접합 공정에서의 IC 칩과 회로기판과 접합 재료의측면도이다. 또한, 도 18A 및 도 18B는 제7실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 19는 상기 종래예의 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이다.
상기 제6실시형태에 있어서는, IC 칩(51)의 접합면의 각각의 변의 변부 근방의 범프(52, …, 52) 열의 외측 주변 부분의 4각형 프레임 영역에 패시베이션막 (53)(도면 중, 점이 있는 영역)을, 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서, 구비하도록 했지만, 이것으로 한정되는 것은 아니다. 예를 들면, 제7실시형태에서는, IC 칩(61)의 접합면의 각각의 변의 변부 근방의 범프(62, …, 62)의 열의 외측 주변 부분의 각각의 코너부에만 대략 4각형의 보조 패시베이션막(63)(도면 중, 점이 있는 영역)을 접합 재료 유동 규제 부재의 일례로서 구비하여, 보조 패시베이션막(63, …, 63)에 의해 접합 재료(65)의 유동 규제를 실행하도록 해도 좋다.
종래에서는, 도 18A, 도 18B에 나타내는 바와 같이, 정 4각형의 IC 칩(151)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 범프 (152, …, 152)를 가지며, 또한 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역에 패시베이션막(159)(도면 중, 점이 있는 영역)을 배치하고 있다고 가정한다. 이렇게 패시베이션막(159)이 IC 칩(151)에 배치되어 있는 상태에서, 접합 재료(155)를 회로기판(156)에 공급한 뒤, 접합면의 전극(154) 상에 범프(152)가 형성된 IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이에 상기 접합 재료 (155)를 사이에 넣어서, 상기 IC 칩(151)의 상기 전극(154) 상의 상기 범프(152)와상기 회로기판(156)의 전극(157)이 전기적으로 접촉하도록 접합시키고, 기판대 (170) 상에 상기 회로기판(156)을 탑재하여, IC 칩(151)에 가열된 압압 부재(158)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(151)을 압착해서 상기IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이의 상기 접합 재료 (155)를 경화시킨다. 이러한 경우, 패시베이션막(159)이 배치되어 있는 IC 칩(151)의 상기 접합면 내에서 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역보다도, 4변의 범프(152, …, 152) 사이의 위치 및 4변의 범프(152, …, 152)의 외측 위치, 즉 접합면의 주위 부분에 있어서 패시베이션막(159)이 없기 때문에, 이 부분에서 접합 재료(155)가 흐르는 유동 속도가 빨라져, 접합 재료(155)의 밀도가 저하함으로써, 접합면의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력이 저하하고, 박리가 발생하게 된다. 이렇게, IC 칩(151)의 접합면의 주위 부분에서 접합 재료(155)와의 사이에서 박리가 발생하면, 그 박리 부분에 수분이 들어가고, 흡습에 의한 IC 칩(151) 등의 부식 등이 발생하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제7실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 20A, 도 20B에 나타내는 바와 같이, 정 4각형의 IC 칩(61)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(62, …, 62)로써 둘러싸인 정 4각형의 영역에 패시베이션막(69)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 정 4각형의 영역에서 4변의 범프(62, …, 62)의 외측 위치, 즉 접합면의 주위 부분의 코너부에 걸쳐서의 영역에 있어서, 패시베이션막(69)으로부터 연속한 보조 패시베이션막(63, …, 63)(도면중, 점이 있는 영역)을 배치한다. 접합면의 주위 부분의 코너부에 배치하는 이유는, 이 접합면의 코너부 부근에서의 범프(62, …, 62)의 배치 간격이 다른 부분보다 크고, 접합 재료(65)가 유출하기 쉽게 되어 있어, 접합면의 주위 부분의 코너부에서의 유동 속도가 다른 부분보다도 커지기 쉽기 때문에, 이 주위 부분의 코너부에 보조 패시베이션막(63, …, 63)을 배치해서 접합 재료(65)의 유동 규제를 실행하기 위해서이다. 이 결과, 패시베이션막(69)이 배치되어 있는 IC 칩(61)의 상기 접합면 내에서 4변의 범프(62, …, 62)로써 둘러싸인 정 4각형의 영역과, 보조 패시베이션막(63, …, 63)이 배치되어 있는 4변의 범프(62, …, 62)의 외측 위치, 즉 접합면의 주위 부분의 코너부에서는 접합 재료(65)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(65)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분의 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있다.
또한, 각각의 범프(62)가 형성되는 방법은, 제1실시형태와 마찬가지이다. 또한, 패시베이션막(69) 및 보조 패시베이션막(63, …, 63)을 배치하는 방법으로서는, 패시베이션막 형성용 수지를 도포하는 방법이 있다. 패시베이션막 형성용 수지의 도포는, 각각의 범프(62)의 형성 전 또는 이후가 좋지만, 각각의 범프(62)의 형성 전 쪽이 패시베이션막 형성용 수지의 도포 시에 범프(62)를 손상시키는 일이 없어 바람직하다. 보조 패시베이션막(63, …, 63)의 재료 및 형성 방법은 패시베이션막(69)과 마찬가지로 한다. 패시베이션막(69) 및 보조 패시베이션막(63)의 각각의 일례로서는, 유기재는 폴리이미드, 무기재는 Si3N4이며, 기판이 수지로서 구성되어서 기판측이 유기일 경우에는, 패시베이션막(69) 및 보조 패시베이션막(63)도 유기재를 이용하여, 접착성을 유지시키는 것이 바람직하다. 폴리이미드는 액체 형상을 스핀 코트 하고, 포토리소그래피법에 의해 형성한다.
이렇게 패시베이션막(69) 및 보조 패시베이션막(63, …, 63), 및 범프(62, …, 62)가 IC 칩(61)에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(61)의 접합면 또는 회로 형성체의 일례로서의 회로기판(66)의 IC 칩 접합 영역 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(65)를 공급한다. 접합 재료(65)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(65)를 사이에 끼워서 회로기판(66)의 IC 칩 접합 영역에 IC 칩(61)의 접합면을 중첩하고, 상기 각각의 전극(64) 상에 범프(62)가 형성된 IC 칩(61)의 상기 접합면과 상기 회로기판(66)의 IC 칩 접합 영역과의 사이에 상기 접합 재료(65)를 사이에 넣어서, 상기 IC 칩(61)의 상기 각각의 전극(64) 상의 상기 범프(62)와 상기 회로기판(66)의 각각의 전극(67)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(66)이 기판대 (70) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(65)를 사이에 넣어서 IC 칩(61)이 회로기판(66)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(65)를 사이에 넣어서 IC 칩(61)이 중첩되어 있는 회로기판(66)이 기판대(70) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(68)를 IC 칩(61)에 맞닿게 하여서, 접합 재료(65)를 사이에 넣어서 IC 칩(61)이 중첩되어 있는 회로기판(66)이 탑재된 기판대(70)를 향해서 압압 부재(68)로부터 압압력을 작용시키는 동시에, 압압부재 (68) 내에 내장된 히터의 열을 압압 부재(68)로부터 IC 칩(61)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(61)의 접합면을 회로기판(66)의 IC 칩 접합 영역에 압압함으로써, IC 칩(61)의 접합면의 각각의 전극 (64) 상의 범프(62)가 회로기판(66)의 IC 칩 접합 영역 내의 각각의 전극(67)에 접촉한다. 이 때, 패시베이션막(69)이 배치되어 있는 IC 칩(61)의 상기 접합면 내에서 4변의 범프(62, …, 62)로써 둘러싸인 정 4각형의 영역에 있어서 접합 재료(65)가 흐르는 유동 속도와, 패시베이션막(69)으로부터 연속한 보조 패시베이션막(63, …, 63)이 배치되어 있는 상기 정 4각형의 영역의 코너부에서 4변의 범프(62, …, 62)의 외측 위치, 즉 접합면의 주위 부분의 코너부에 걸쳐서의 영역에 있어서 접합 재료 (65)가 흐르는 유동 속도가 대략 동일하게 되어, 접합면의 주위 부분의 코너부에서의 접합 재료(65)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분의 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있으며, 적어도 IC 칩(61)의 접합면의 대략 전체에 있어서 접합 재료(65)가 대략 균일하게 분포 유지되어서 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기IC 칩(61)의 접합면의 주위 부분의 코너부에 구비한 보조 패시베이션막(63, …, 63)에 의해, 원래 패시베이션막(69)이 배치되어 있는 상기 접합면 내에서 4변의 범프(62, …, 62)로써 둘러싸인 정 4각형의 영역과 4변의 범프(62, …, 62)의 외측 위치, 즉 접합면의 주위 부분의 코너부에서의 접합 재료(65)의 유동 속도의 차를 없애고, 상기 IC 칩(61)의 상기 접합면의 주위 부분의 코너부에 있어서 접합 재료(65)가 흐르는 유동 속도가 빨라지는 것을 방지할 수있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(61)의 각각의 범프(62)와 회로기판(66)의 각각의 전극(67)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(61)의 각각의 범프(62)와 회로기판 (66)의 각각의 전극(67)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(61)의 각각의 범프(62)와 회로기판(66)의 각각의 전극(67)이 접촉하도록 해도 좋다.
또한, 일례로서, 범프(62)의 높이가 50∼75㎛의 경우, 패시베이션막(69) 및 보조 패시베이션막(63)의 두께는 30∼40㎛으로 하는 것이 바람직하다.
상기 제7실시형태에 의하면, IC 칩(61)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(62, …, 62)로써 둘러싸인 정 4각형의 영역에 패시베이션막(69)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 4변의 범프(62, …, 62)의 외측 위치, 즉 접합면의 주위 부분의 코너부에 있어서 대략 4각형의 보조 패시베이션막(63, …, 63)(도면 중, 점이 있는 영역)을 배치하도록 했으므로, 상기 정 4각형의 영역과 상기 주위 부분의 코너부에서 접합 재료(65)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(65)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분의 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있으며, 수분의 침입의 결과로서 흡습에 의한 IC 칩(61) 등의 부식 등을 방지할 수 있다. 따라서, IC 칩(61)의 접합면 내에서의 접합 재료(65)의 분포의 균일화를 도모할 수 있고, 밀착력이 향상되어, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제8실시형태)
본 발명의 제8실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 22A, 도 22B 및 도 23에 근거해서 설명한다. 도 22A 및 도 22B는 제8실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 23은 상기 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이다. 또한, 도 18A 및 도 18B는 제8실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 19는 상기 종래예의 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이다.
상기 제6실시형태에 있어서는, IC 칩(51)의 접합면의 각각의 변의 변부 근방의 범프(52, …, 52)의 열의 외측 주변 부분의 4각형 프레임 영역에 보조 패시베이션막(53)(도면 중, 점이 있는 영역)을, 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서, 구비하도록 했지만, 이것으로 한정되는 것은 아니다. 예를 들면, 제8실시형태에서는, 제6실시형태와 제7실시형태를 조합한 것으로서, IC 칩(81)의 접합면의 각각의 변의 변부 근방의 범프(82, …, 82)의 열의 외측 주변 부분과, 상기 패시베이션막(59)의 정 4각형의 영역의 코너부에서 외측의 주변 부분의 코너부까지의 영역, 즉 접합면의 주위 부분 및 그 코너부 부근에 걸쳐서의 영역에 있어서, 보조 패시베이션막(83)(도면 중, 점이 있는 영역)을 접합 재료 유동 규제 부재의 일례로서 구비하여, 보조 패시베이션막(83)에 의해 접합 재료(85)의 유동 규제를 실행하도록 해도 좋다.
종래에서는, 도 18A, 도 18B에 나타내는 바와 같이, 정 4각형의 IC 칩(151)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 범프 (152, …, 152)를 가지며, 또한 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역에 패시베이션막(159)(도면 중, 점이 있는 영역)을 배치하고 있다고 가정한다. 이렇게 패시베이션막(159)이 IC 칩(151)에 배치되어 있는 상태에서, 접합 재료 (155)를 회로기판(156)에 공급한 뒤, 접합면의 전극(154) 상에 범프(152)가 형성된 IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이에 상기 접합 재료(155)를 사이에 넣어서, 상기 IC 칩(151)의 상기 전극(154) 상의 상기 범프(152)와 상기 회로기판(156)의 전극(157)이 전기적으로 접촉하도록 접합시키고, 기판대(180) 상에 상기 회로기판(156)을 탑재하여, IC 칩(151)에 가열된 압압 부재(158)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(151)을 압착해서 상기 IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이의 상기 접합 재료(155)를 경화시킨다. 이러한 경우, 패시베이션막(159)이 배치되어 있는 IC 칩(151)의 상기 접합면 내에서 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역에서도, 4변의 범프(152, …, 152) 사이의 위치 및 4변의 범프(152, …, 152)의 외측 위치, 즉 접합면의 주위 부분에 있어서 패시베이션막(159)이 없기 때문에, 이 부분에서 접합 재료(155)가 흐르는 유동 속도가 빨라져, 접합 재료(155)의 밀도가 저하함으로써, 접합면의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력이 저하하고, 박리가 발생하게 된다. 이렇게, IC 칩(151)의 접합면의 주위 부분에서 접합 재료(155)와의 사이에서 박리가 발생하면, 그 박리 부분에 수분이 들어가서, 흡습에 의한 IC칩(151) 등의 부식 등이 발생하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제8실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 22A, 도 22B에 나타내는 바와 같이, 정 4각형의 IC 칩(81)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(82, …, 82)로써 둘러싸인 정 4각형의 영역에 패시베이션막(89)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 4변의 범프(82, …, 82)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부에 있어서 보조 패시베이션막(83)(도면 중, 점이 있는 영역)을 배치한다. 접합면의 주위 부분 및 그 코너부에 배치하는 이유는, 제6실시형태 및 제7실시형태의 양쪽의 작용 효과를 동시적으로 나타내기 위해서이다. 이 결과, 패시베이션막(89)이 배치되어 있는 IC 칩(81)의 상기 접합면 내에서 4변의 범프(82, …, 82)로써 둘러싸인 정 4각형의 영역과, 보조 패시베이션막 (83)이 배치되어 있는 4변의 범프(82, …, 82)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부에서는 접합 재료(85)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(85)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있다.
또한, 각각의 범프(82)가 형성되는 방법은, 제1실시형태와 마찬가지이다. 또한, 패시베이션막(89) 및 보조 패시베이션막(83)을 배치하는 방법으로서는, 패시베이션막 형성용 수지를 도포하는 방법이 있다. 패시베이션막 형성용 수지의 도포는, 각각의 범프(82)의 형성 전 또는 이후가 좋지만, 각각의 범프(82)의 형성 전 쪽이 패시베이션막 형성용 수지의 도포 시에 범프(82)를 손상시키는 일이 없어 바람직하다. 보조 패시베이션막(83)의 재료 및 형성 방법은 패시베이션막(89)과 마찬가지로 한다. 패시베이션막(89) 및 보조 패시베이션막(83)의 각각의 일례로서는, 유기재는 폴리이미드, 무기재는 Si3N4이며, 기판이 수지로서 구성되고 기판측이 유기일 경우에는, 패시베이션막(89) 및 보조 패시베이션막(83)도 유기재를 이용하여, 접착성을 유지시키는 것이 바람직하다. 폴리이미드는 액체 형상을 스핀 코트 하고, 포토리소그래피법에 의해 형성한다.
이렇게 패시베이션막(89) 및 보조 패시베이션막(83), 및 범프(82, …, 82)가 IC 칩(81)에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(81)의 접합면 또는 회로 형성체의 일례로서의 회로기판(86)의 IC 칩 접합 영역 중, 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(85)를 공급한다. 접합 재료(85)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(85)를 사이에 끼워서 회로기판(86)의 IC 칩 접합 영역에 IC 칩(81)의 접합면을 중첩하고, 상기 각각의 전극(84) 상에 범프(82)가 형성된 IC 칩(81)의 상기 접합면과 상기 회로기판(86)의 IC 칩 접합 영역과의 사이에 상기 접합 재료(85)를 사이에 넣어서, 상기 IC 칩(81)의 상기 각각의 전극(84) 상의 상기 범프(82)와 상기 회로기판(86)의 각각의 전극(87)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(86)이 기판대(90) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(85)를 사이에 넣어서 IC 칩(81)이 회로기판(86)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(85)를 사이에 넣어서 IC 칩(81)이 중첩되어 있는 회로기판(86)이 기판대(90) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(88)를 IC 칩(81)에 맞닿게 하여서, 접합 재료(85)를 사이에 넣어서 IC 칩(81)이 중첩되어 있는 회로기판(86)이 탑재된 기판대(90)를 향해서 압압 부재(88)로부터 압압력을 작용시키는 동시에, 압압 부재(88) 내에 내장된 히터의 열을 압압 부재(88)로부터 IC 칩(81)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(81)의 접합면을 회로기판(86)의 IC 칩 접합 영역에 압압함으로써, IC 칩(81)의 접합면의 각각의 전극 (84) 상의 범프(82)가 회로기판(86)의 IC 칩 접합 영역 내의 각각의 전극(87)에 접촉한다. 이 때, 패시베이션막(89)이 배치되어 있는 IC 칩(81)의 상기 접합면 내에서 4변의 범프(82, …, 82)로써 둘러싸인 정 4각형의 영역에 있어서 접합 재료(85)가 흐르는 유동 속도와, 보조 패시베이션막(83)이 배치되어 있는 4변의 범프(82, …, 82)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부에 있어서 접합 재료(85)가 흐르는 유동 속도가 대략 동일하게 되어, 접합면의 주위 부분 및 그 코너부에서의 접합 재료(85)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있으며, 적어도 IC 칩(81)의 접합면의 대략 전체에 있어서 접합 재료(85)가 대략 균일하게 분포 유지되어서 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기IC 칩(81)의 접합면의 주위 부분 및 그 코너부에 구비한 보조 패시베이션막(83)에 의해, 원래 패시베이션막(89)이 배치되어 있는 상기 접합면 내에서 4변의 범프(82, …, 82)로써 둘러싸인 정 4각형의 영역과 4변의 범프(82, …, 82)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부에서의 접합 재료(85)의 유동 속도의 차를 없애고, 상기 IC 칩(81)의 상기 접합면의 주위 부분 및 그 코너부에 있어서 접합 재료(85)가 흐르는 유동 속도가 빨라지는 것을 방지할 수 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(81)의 각각의 범프(82)와 회로기판(86)의 각각의 전극(87)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(81)의 각각의 범프(82)와 회로기판 (86)의 각각의 전극(87)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(81)의 각각의 범프(82)와 회로기판(86)의 각각의 전극(87)이 접촉하도록 해도 좋다.
또한, 일례로서, 범프(82)의 높이가 50∼75㎛의 경우, 패시베이션막(89) 및 보조 패시베이션막(83)의 두께는 30∼40㎛으로 하는 것이 바람직하다.
상기 제8실시형태에 의하면, IC 칩(81)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(82, …, 82)로써 둘러싸인 정 4각형의 영역에 패시베이션막(89)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 4변의 범프(82, …, 82)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부에 있어서 대략 4각형의 보조 패시베이션막(83)(도면 중, 점이 있는 영역)을 배치하도록 했으므로, 상기 정 4각형의 영역과 상기 주위 부분 및 그 코너부에서 접합 재료(85)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(85)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있으며, 수분의 침입의 결과로서 흡습에 의한 IC 칩(81) 등의 부식 등을 방지할 수 있다. 따라서, IC 칩(81)의 접합면 내에서의 접합 재료(85)의 분포의 균일화를 도모할 수 있고, 밀착력이 향상되어, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제9실시형태)
본 발명의 제9실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 24A, 도 24B 및 도 25에 근거해서 설명한다. 도 24A 및 도 24B는 제9실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 25는 상기 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이다. 또한, 도 18A 및 도 18B는 제9실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 19는 상기 종래예의 접합 공정에서의 IC 칩과 회로기판과 접합 재료의 측면도이다.
상기 제6실시형태에 있어서는, IC 칩(51)의 접합면의 각각의 변의 변부 근방의 범프(52, …, 52)의 열의 외측 주변 부분의 4각형 프레임 영역에 보조 패시베이션막(53)(도면 중, 점이 있는 영역)을, 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서, 구비하도록 했지만, 이것으로 한정되는 것은 아니다. 예를 들면, 제9실시형태에서는, 제6실시형태와 제7실시형태를 조합한 제8실시형태에 더해서, 또한, IC 칩(91)의 접합면의 각각의 변의 변부 근방의 범프(92, …, 92) 사이의 간극의 부분에도 보조 패시베이션막(93)(도면 중, 점이 있는 영역)을 접합재료 유동 규제 부재의 일례로서 구비하여, 보조 패시베이션막(93)에 의해 접합 재료(95)의 유동 규제를 실행하도록 해도 좋다. 즉, 환언하면, IC 칩(91)의 접합면의 범프(92,…, 92) 이외의 영역 모두에, 보조 패시베이션막(93)(도면 중, 점이 있는 영역)을 접합 재료 유동 규제 부재의 일례로서 구비하여, 보조 패시베이션막(93)에 의해 접합 재료(95)의 유동 규제를 실행하도록 해도 좋다.
종래에서는, 도 18A, 도 18B에 나타내는 바와 같이, 정 4각형의 IC 칩(151)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 범프 (152, …, 152)를 가지며, 또한 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역에 패시베이션막(159)(도면 중, 점이 있는 영역)을 배치하고 있다고 가정한다. 이렇게 패시베이션막(159)이 IC 칩(151)에 배치되어 있는 상태에서, 접합 재료 (155)를 회로기판(156)에 공급한 뒤, 접합면의 전극(154) 상에 범프(152)가 형성된 IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이에 상기 접합 재료(155)를 사이에 넣어서, 상기 IC 칩(151)의 상기 전극(154) 상의 상기 범프(152)와 상기 회로기판(156)의 전극(157)이 전기적으로 접촉하도록 접합시키고, 기판대(180) 상에 상기 회로기판(156)을 탑재하여, IC 칩(151)에 가열된 압압 부재(158)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(151)을 압착해서 상기 IC 칩(151)의 상기 접합면과 상기 회로기판(156)과의 사이의 상기 접합 재료(155)를 경화시킨다. 이러한 경우, 패시베이션막(159)이 배치되어 있는 IC 칩(151)의 상기 접합면 내에서 4변의 범프(152, …, 152)로써 둘러싸인 정 4각형의 영역보다도, 4변의 범프(152, …, 152) 사이의 위치 및 4변의 범프(152, …, 152)의 외측 위치,즉 접합면의 주위 부분에 있어서 패시베이션막(159)이 없기 때문에, 이 부분에서 접합 재료(155)가 흐르는 유동 속도가 빨라져, 접합 재료(155)의 밀도가 저하함으로써, 접합면의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력이 저하하고, 박리가 발생하게 된다. 이렇게, IC 칩(151)의 접합면의 주위 부분에서 접합 재료(155)와의 사이에서 박리가 발생하면, 그 박리 부분에 수분이 들어가서, 흡습에 의한 IC 칩(151) 등의 부식 등이 발생하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제9실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 24A, 도 24B에 나타내는 바와 같이, 정 4각형의 IC 칩(91)의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(92, …, 92)로써 둘러싸인 정 4각형의 영역에 패시베이션막(99)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 4변의 범프(92, …, 92)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에, 보조 패시베이션막(93)(도면 중, 점이 있는 영역)을 배치한다. 접합면의 주위 부분 및 그 코너부에 추가해서 인접하는 범프(92, 92)와의 사이의 부분에도 배치하는 이유는, 제6실시형태 및 제7실시형태의 양쪽의 작용 효과를 동시적으로 나타내는 것 외에, 인접하는 범프(92, 92)와의 사이의 부분과 그것 이외의 부분과의 사이에서도 접합 재료(95)의 유동 속도를 동일하게 하기 위해서이다. 이 결과, 패시베이션막(99)이 배치되어 있는 IC 칩(91)의 상기 접합면 내에서 범프(92, …, 92)가 배치되어 있는 부분 이외의 영역에서 접합 재료(95)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(95)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있다.
또한, 각각의 범프(92)가 형성되는 방법은, 제1실시형태와 마찬가지이다. 또한, 패시베이션막(99) 및 보조 패시베이션막(93)을 배치하는 방법으로서는, 패시베이션막 형성용 수지를 도포하는 방법이 있다. 패시베이션막 형성용 수지의 도포는, 각각의 범프(92)의 형성 전 또는 이후가 좋지만, 각각의 범프(92)의 형성 전 쪽이 패시베이션막 형성용 수지의 도포 시에 범프(92)를 손상시키는 일이 없어 바람직하다. 보조 패시베이션막(93)의 재료 및 형성 방법은 패시베이션막(99)과 마찬가지로 한다. 일례로서, 폴리이미드 또는 폴리벤자옥사졸(PBO) 등의 유기막을, 예를 들면 두께 3∼7㎛ 정도만큼 스핀 코트해서 IC 칩(91)의 접합면의 전면에 도포한다. 그 후, 범프(92)의 형성에 필요한 전극(94)을 점 형상으로 제거해서 전극(94)을 노출시킨다.
이렇게 패시베이션막(99) 및 보조 패시베이션막(93), 및 범프(92, …, 92)가 IC 칩(91)에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(91)의 접합면 또는 회로 형성체의 일례로서의 회로기판(96)의 IC 칩 접합 영역 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(95)를 공급한다. 접합 재료(95)의 공급 방법은 제1실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(95)를 사이에 끼워서 회로기판(96)의 IC 칩 접합 영역에 IC 칩(91)의 접합면을 중첩해서, 상기 각각의 전극(94) 상에 범프(92)가 형성된 IC 칩(91)의 상기 접합면과 상기 회로기판(96)의 IC 칩 접합 영역과의 사이에 상기 접합 재료(95)를 사이에 넣어서, 상기 IC 칩(91)의 상기 각각의 전극(94) 상의 상기 범프(92)와 상기 회로기판(96)의 각각의 전극(97)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(96)이 기판대(100) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(95)를 사이에 넣어서 IC 칩(91)이 회로기판(96)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(95)를 사이에 넣어서 IC 칩(91)이 중첩되어 있는 회로기판(96)이 기판대(100) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(98)를 IC 칩(91)에 맞닿게 하여서, 접합 재료(95)를 사이에 넣어서 IC 칩(91)이 중첩되어 있는 회로기판(96)이 탑재된 기판대(100)를 향해서 압압 부재(98)로부터 압압력을 작용시키는 동시에, 압압 부재(98) 내에 내장된 히터의 열을 압압 부재(98)로부터 IC 칩(91)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(91)의 접합면을 회로기판(96)의 IC 칩 접합 영역에 압압함으로써, IC 칩(91)의 접합면의 각각의 전극(94) 상의 범프(92)가 회로기판(96)의 IC 칩 접합 영역 내의 각각의 전극(97)에 접촉한다. 이 때, 패시베이션막(99)이 배치되어 있는 IC 칩(91)의 상기 접합면 내에서 4변의 범프(92, …, 92)로써 둘러싸인 정 4각형의 영역에 있어서 접합 재료(95)가 흐르는 유동 속도와, 보조 패시베이션막(93)이 배치되어 있는 4변의 범프(92, …, 92)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에 있어서 접합 재료(95)가 흐르는 유동 속도가 대략 동일하게 되어, 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의사이의 부분에서의 접합 재료(95)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있으며, 적어도 IC 칩(91)의 접합면의 대략 전체에 있어서 접합 재료(95)가 대략 균일하게 분포 유지되어 상기 열에 의해 경화되어서 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(91)의 접합면의 주위 부분 및 그 코너부에 구비한 보조 패시베이션막(93)에 의해, 원래 패시베이션막(99)이 배치되어 있는 상기 접합면 내에서 4변의 범프(92, …, 92)로써 둘러싸인 정 4각형의 영역과 4변의 범프(92, …, 92)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에서의 접합 재료(95)의 유동 속도의 차를 없애고, 상기 IC 칩(91)의 상기 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에 있어서 접합 재료(95)가 흐르는 유동 속도가 빨라지는 것을 방지할 수 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(91)의 각각의 범프(92)와 회로기판(96)의 각각의 전극(97)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(91)의 각각의 범프(92)와 회로기판 (96)의 각각의 전극(97)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(91)의 각각의 범프(92)와 회로기판(96)의 각각의 전극(97)이 접촉하도록 해도 좋다.
또한, 일례로서, 범프(92)의 높이가 50∼75㎛의 경우, 패시베이션막(99) 및 보조 패시베이션막(93)의 두께는 30∼40㎛으로 하는 것이 바람직하다.
상기 제9실시형태에 의하면, IC 칩(91)의 접합면의 각각의 변의 변부 근방에있어서 일렬로, 또한 대략 등 간격으로 배치된 범프(92, …, 92)로써 둘러싸인 정 4각형의 영역에 패시베이션막(99)(도면 중, 점이 있는 영역)을 배치할 뿐만 아니라, 4변의 범프(92, …, 92)의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에 있어서 보조 패시베이션막(93)(도면 중, 점이 있는 영역)을 배치하도록 했으므로, 상기 정 4각형의 영역과 상기 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에서 접합 재료(95)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(95)의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부 및 인접하는 범프(92, 92)와의 사이의 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있으며, 수분의 침입의 결과로서 흡습에 의한 IC 칩(91) 등의 부식 등을 방지할 수 있다. 따라서, IC 칩(91)의 접합면 내에서의 접합 재료(95)의 분포의 균일화를 도모할 수 있고, 밀착력이 향상되어, 접합 및 밀봉의 신뢰성을 높일 수 있다.
상기한 제1∼제9실시형태에 있어서, 접합 재료에, 도전성 재료 또는 무기 필러를 포함할 경우에 있어서도, 더미 범프에 의해, 압착 시에 수지의 유동이 IC 칩의 접합면 내에서 균일화되어, 도전성 재료 또는 무기 필러를 균일하게 배치할 수 있으며, 품질 및 신뢰성을 안정화시킬 수 있다. 이것에 대하여, 더미 범프가 없는 경우에는, 무기 필러가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면 무기 필러가 조밀하게 되고, 부분적으로 수지 물성이 상이함으로써, 품질이 열화하기 쉬워지는 경우가 있으며, 도전성 재료가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면, 도전성 재료가 조밀하게 되어 부분적으로 단락을 발생시키는 경우가 있다.
또한, 상기한 제1∼제9실시형태에 있어서, 상기 각각의 범프(2, 12, 22, 32, 42, 52, 62, 82, 92)는 미리 레벨링(leveling)해서 높이를 정렬한 후, 회로기판의 각각의 전극에 접촉시키는 것 외에, 미리 레벨링을 실행하는 일없이, 각각의 범프를 회로기판의 각각의 전극에 접촉시켜서 각각의 전극에서 레벨링을 실행하는 소위 넌 스터드 범프(NSD) 형식의 실장 방법을 채용할 수도 있다. 이 넌 스터드 범프(NSD) 형식의 실장 방법에 대해서 이하에서 설명한다.
상기 각각의 실시형태에 있어서의 회로기판(이하에서는 대표적으로 (406)으로 나타낸다)에의 IC 칩(이하에서는 대표적으로 (401)로 나타낸다)의 실장 방법을 도 27∼도 31C를 이용해서 설명한다.
도 27A의 IC 칩(401)에 있어서 IC 칩(401)의 Al 패드 전극(이하에서는 대표적으로 (404)로 나타낸다)에 와이어 본딩 장치에 의해 도 30A∼도 30F와 같은 동작에 의해서 범프(돌기(突起) 전극)(이하에서는 대표적으로 (402)로 나타낸다)를 형성한다. 즉, 도 30A에서 홀더(holder)(193)로부터 돌출한 와이어(195)의 하단에 볼 (ball)(196)을 형성하고, 도 30B에서 와이어(195)를 유지하는 홀더(193)를 하강시켜, 볼(193)을 IC 칩(401)의 전극(404)에 접합해서 대략 범프(402)의 형상을 형성하고, 도 30C에서 와이어(195)를 아래쪽으로 보내면서 홀더(193)의 상승을 시작하고, 도 30D에 나타내는 바와 같은 대략 4각형의 루프(loop)(199)로 홀더(193)를 이동시켜서 도 30E에 나타내는 바와 같이 범프(402)의 상부에 만곡부(198)를 형성하고, 잡아당김으로써, 도 30F에 나타내는 바와 같은 범프(402)를 형성한다. 혹은,도 30B에서 와이어(195)를 홀더(193)로써 클램프(clamp)하고, 홀더(193)를 상승시켜서 위쪽으로 끌어 올림으로써, 금(金) 와이어(195)를 잡아당겨, 도 30G와 같은 범프(402)의 형상을 형성하도록 해도 좋다. 이렇게, IC 칩(401)의 각각의 전극(404)에 범프(402)를 형성한 상태를 도 27B에 나타낸다. 일례로서는, 상기 각각의 더미 범프도 상기 범프(402)와 마찬가지로 형성한다.
이어서, 도 27C에 나타내는 회로기판(406)의 전극(407) 상에, 도 27D에 나타내는 바와 같이, IC 칩(401)의 크기 보다 약간 큰 치수로 절단된 접합 재료의 일례로서의 열경화성 수지 시트(이하에서는 대표적으로 (405)로 나타낸다)를 배치하고, 예를 들면 80∼120℃로 달구어진 접착 툴(tool)(408A)에 의해, 예를 들어 49∼98N (5∼10kgf/cm2) 정도의 압력으로 상기 접합 재료의 구체적 예로서의 열경화성 수지 시트(405)를 기판(406)의 전극(407) 상에 접착시킨다. 이 후, 열경화성 수지 시트 (405)의 툴(408A)측에 탈착 가능하게 배치된 세퍼레이터(separater)(405a)를 벗김으로써, 기판(406)의 준비 공정이 완료된다. 이 세퍼레이터(405a)는, 툴(408A)에 열경화성 수지 시트(405)가 접착하는 것을 방지하기 위한 것이다. 여기서, 열경화성 수지 시트(405)는, 실리카(silica) 등의 무기계 필러를 넣은 것(예를 들면, 에폭시 수지, 페놀 수지, 폴리이미드 등), 무기계 필러를 전혀 넣지 않은 것(예를 들면, 에폭시 수지, 페놀 수지, 폴리이미드 등)이 바람직함과 동시에, 후 공정의 리플로 공정에서의 고온에 견딜 수 있는 정도의 내열성(예를 들면, 240℃에 10초간 견딜 수 있는 정도의 내열성)을 갖는 것이 바람직하다.
이어서, 도 27E 및 도 28F에 나타내는 바와 같이, 가열된 접합 툴(408)에 의해, 상기 전(前) 공정에서 범프(402)가 전극(404) 상에 형성된 IC 칩(401)을, 상기 전(前) 공정에서 준비된 기판(406)의 IC 칩(401)의 전극(404)에 대응하는 전극 (407) 상에 위치 결정한 뒤, 압압한다. 이 때, 범프(402)는, 그 두부(頭部)(402a)가, 기판(406)의 전극(407) 상에서 도 31A로부터 도 31B에 나타내는 바와 같이 변형되면서 눌려져 가며, 이 때 IC 칩(401)을 통해서 범프(402) 측에 인가하는 하중은, 범프(402)의 직경에 의해 상이하지만, 절곡되어 중첩되어 있는 범프(402)의 두부 (402a)가, 반드시 도 31C와 같이 변형하는 정도의 하중을 가하는 것이 필요하다. 이 하중은 최저라도 196mN(20gf)을 필요로 한다. 하중의 상한은, IC 칩(401), 범프(402), 회로기판(406) 등이 손상되지 않는 정도로 한다. 경우에 따라서, 그 최대 하중은 980mN(100gf)을 초과하는 경우도 있다. 또한, (405m) 및 (405s)는 열경화성 수지 시트(405)가 접합 툴(408)의 열에 의해 용융된 용융 중의 열경화성 수지 및 용융 후에 열경화된 수지이다.
또한, 세라믹 히터 또는 펄스 히터 등의 내장하는 히터에 의해 가열된 접합 툴(408)에 의해, 상기 전 공정에서 범프(402)가 전극(404) 상에 형성된 IC 칩(401)을, 상기 전 공정에서 준비된 기판(406)의 IC 칩(401)의 전극(404)에 대응하는 전극(407) 상에 위치 결정하는 위치 결정 공정과, 위치 결정한 뒤 압압 접합하는 공정을 1개의 위치 결정 겸 압압 접합 장치로써 실행하도록 해도 좋다. 그러나, 별도의 장치, 예를 들면, 다수의 기판을 연속 생산하는 경우에 있어서 위치 결정 작업과 압압 접합 작업을 동시적으로 실행함으로써, 생산성을 향상시키기 위해, 위치 결정 공정은 위치 결정 장치로써 실행하고, 압압 접합 공정은 접합 장치로써 실행하도록 해도 좋다.
이 때, 일례로서, 회로기판(406)은, 유리 포(布) 적층 에폭시 기판(glass epoxy 기판)이나 유리 포 적층 폴리이미드 수지 기판 등이 이용된다. 이들의 기판 (406)은, 열(熱) 이력이나, 재단, 가공에 의해 휘어짐이나 굴곡을 보이고 있어, 반드시 완전한 평면이 아니기 때문에, 적절히, 회로기판(406)의 휘어짐이 교정된 상태에서, 예를 들어 140∼230℃의 열이, IC 칩(401)과 회로기판(406) 사이의 열경화성 수지 시트(405)에, 예를 들어 몇초∼20초 정도 인가되어, 이 열경화성 수지 시트(405)가 경화된다. 이 때, 처음에는 열경화성 수지 시트(405)를 구성하는 열경화성 수지가 흘러서 IC 칩(401)의 모서리까지 밀봉한다. 또한, 수지이기 때문에, 가열되었을 때, 당초는 자연스럽게 연화하기 때문에 이와 같이 모서리까지 흐르도록 유동성이 생긴다. 열경화성 수지의 체적은 IC 칩(401)과 회로기판과의 사이의 공간의 체적보다 크게 함으로써, 이 공간으로부터 밀려나오듯이 흘러나와, 밀봉 효과를 나타낼 수 있다. 이 때, 상기한 각각의 실시형태의 접합 재료 유동 규제 부재에 의해 적절히 유동 규제가 실행된다.
이 후, 가열된 툴(408)이 상승함으로써, 가열원(加熱源)이 없어지기 때문에, IC 칩(401)과 열경화성 수지 시트(405)의 온도가 급격히 저하하여, 열경화성 수지 시트(405)는 유동성을 상실하고, 도 28G 및 도 31C에 나타내는 바와 같이, IC 칩(401)은 경화된 열경화성 수지(405s)에 의해 회로기판(406) 상에 고정된다. 또한, 회로기판(406) 측을 스테이지(410)에 의해 가열해 두면, 접합 툴(408)의 온도를 더욱 낮게 설정할 수 있다.
또한, 열경화성 수지 시트(405)를 접착하는 대신에, 도 29H에 나타내는 바와 같이 열경화성 접착제(405b)를 회로기판(406) 상에, 디스펜스(dispense) 등에 의한 도포, 또는 인쇄, 또는 전사(轉寫)하도록 해도 좋다. 열경화성 접착제(405b)를 사용하는 경우는, 기본적으로는 상기한 열경화성 수지 시트(405)를 이용하는 공정과 동일한 공정을 실행한다. 열경화성 수지 시트(405)를 사용할 경우에는, 고체이기 때문에, 취급하기 쉬운 동시에, 액체 성분이 없기 때문에, 고분자로서 형성할 수 있고, 유리 전이점이 높은 것을 형성하기 쉬운 이점이 있다. 이것에 대하여, 열경화성 접착제(405b)를 사용할 경우에는, 기판(406)의 임의의 위치에 임의의 크기로 도포, 인쇄, 또는 전사할 수 있다.
또한, 열경화성 수지를 대신해서 이방성 도전막(ACF)을 이용해도 좋고, 또한 이방성 도전막에 포함되는 도전 입자로서, 니켈 분말에 금 도금을 실시한 것을 이용함으로써, 전극(407)과 범프(402)와의 사이에서의 접속 저항치를 저하하게 할 수 있어서 더욱 적합하다.
또한, 도 27A로부터 도 27G에는 열경화성 수지 시트(405)를 회로기판(406) 측에 형성하는 것에 대해서 설명하고, 도 29H에는 열경화성 접착제(405b)를 회로기판(406) 측에 형성하는 것에 대해서 설명했지만, 이것으로 한정되는 것은 아니고, 도 29I 또는 도 29J에 나타내는 바와 같이, IC 칩(401) 측에 형성하도록 해도 좋다. 이 경우, 특히, 열경화성 수지 시트(405)의 경우에는, 열경화성 수지 시트(405)의 회로기판 측에 탈착 가능하게 배치된 세퍼레이터(405a)와 함께 고무 등의 탄성체(117)에 IC 칩(401)을 눌러서, 범프(402)의 형상을 따라 열경화성 수지시트(405)가 IC 칩(401)에 접착될 수 있도록 해도 좋다.
이러한 넌 스터드 범프(NSD) 형식의 실장 방법에서는, 각각의 범프의 선단 부분을 회로기판의 각각의 전극 상에서 찌부러뜨리기 때문에, 회로기판에 대한 IC 칩의 압입량(압압량)이 커진다. 그러면, 접합 재료를 IC 칩의 접합면의 주변부 측으로 유동시키는 힘이 커지고, 상기 더미 범프에 의한 접합 재료의 유동 규제 기능이 더욱 효과적으로 작용하게 되어, NSB(넌 스터드 범프)에서는 더욱 규제 효과가 커진다.
일례로서, 넌 스터드 범프(NSD) 형식의 실장 방법에서는, 예를 들면, 직경 75㎛의 범프에 있어서 회로기판의 전극에 대하여 눌려 찌부러짐으로써, 전기적 접합을 얻을 때의 높이에 있어서 35㎛만큼 짧아지도록 범프를 찌부러뜨리고 있다. 이 때, IC 칩을 회로기판을 향해서 누를 때 양자의 사이로부터 접합 재료가 많이 압출되기 때문에, 상기 접합 재료 유동 규제 부재에 의해 상기 접합 재료의 유출을 억제하여 규제함으로써, IC 칩 중앙 부분에서의 접합 재료의 밀도의 저하를 효과적으로 방지할 수 있다. 따라서, 이러한 넌 스터드 범프 형식의 실장 방법에서는, 접합 재료의 유출에 대한 억제력이 크게 기대될 수 있다.
또한, 상기 제1∼제5실시형태에 있어서, 범프와 더미 범프의 형상은 대략 동일한 것이 접합 재료의 유동 규제를 대략 균일하게 실행하기 위해서는 바람직하지만, 이것으로 한정되는 것은 아니고, 허용되는 범위 내에서 다른 형상이나 높이로서도 좋다. 또한, 범프와 더미 범프의 재질은 상이한 것으로 해도 좋다.
또한, 상기 제1∼제5실시형태에 있어서, 범프와 범프의 간격, 또는 범프와더미 범프와의 간격, 더미 범프와 더미 범프의 간격은 대략 균일한 경우를 중심으로 해서 설명했지만, 이것으로 한정되는 것은 아니고, 허용되는 범위 내에서 불균일한 간격으로 되어 있어도 좋다. 이 경우, 허용되는 범위 이외의 부분에 더미 범프를 배치하게 된다.
상기 실시형태에 있어서는, 접합 재료 유동 규제 부재로서, IC 칩의 전극 상에 더미 범프를 형성하는 예에 대해서 설명했지만, 본 발명은 이것으로 한정되는 것은 아니고, 도 32A, 도 32B, 도 32C, 도 33에 나타내는 바와 같이, 수지 페이스트의 인쇄 또는 디스펜스 등에 의해, 상기 IC 칩에 직접적으로 더미 범프와 대략 동등한 높이의 더미 범프 형상의 돌출부(23A)를 형성하도록 해도 좋다.
또한, 상기 전자부품의 접합면의 전극 상에 범프를 형성하도록 하고 있지만, 범프를 대신해서, 상기 전자부품의 접합면에 전극 상에 돌출해서 볼록 형상 전극을 형성하도록 해도 좋다.
또한, 상기 제6∼제9실시형태에 있어서, 패시베이션막과 보조 패시베이션막의 두께는 대략 동일하게 하는 쪽이 접합 재료가 흐르는 유동 속도를 대략 균일하게 하기 위해서는 바람직하지만, 이것으로 한정되는 것은 아니고, 허용되는 범위 내에서 상이한 두께로 하여도 좋다. 또한, 패시베이션막과 보조 패시베이션막의 재질은 상이한 것으로 해도 되는 동시에, 각각의 막은 1층에 한하지 않고, 복수층으로 해도 좋다.
또한, 상기 제6∼제9실시형태에 있어서, 상기 접합 재료 유동 규제 부재로서는, 보조 패시베이션막을 대신해서 다른 기능을 갖는 막을 1층 또는 복수층 형성하도록 해도 좋다.
또한, 상기 접합 재료 유동 규제 부재, 예를 들어 더미 범프, 또는 보조 패시베이션막을 배치함으로써, IC 칩과 기판과를 접합할 때에 IC 칩과 기판과의 사이로부터 밀려나와서 IC 칩의 각각의 측면으로 솟아오르는 접합 재료가, 상기 접합 재료 유동 규제 부재에 의해 유동 규제 또는 유동 속도의 상승 규제를 받기 때문에, IC 칩과 기판과의 사이로부터 밀려나오는 접합 재료가, 상기 접합 재료 유동 규제 부재를 배치하고 있는 부분과 범프 또는 패시베이션막이 배치되어 있는 부분과 마찬가지의 유동 규제 또는 유동 속도의 상승 규제를 받게 되고, IC 칩의 측면에 대한 솟아오른 부분인 필릿을 크게 할 수 있어서, IC 칩의 측면을 그 두께에 있어서 기판측에서 반 정도까지 피복하도록 솟아오르게 할 수 있다. 즉, 종래에서는, 범프 또는 패시베이션막이 배치되어 있는 부분에서는 유동 규제 또는 유동 속도의 상승 규제를 받지만, 범프 또는 패시베이션막이 배치되어 있지 않은 부분에서는 그러한 규제를 받지 않기 때문에, 필릿을 크게 할 수 없고, 예를 들면, IC 칩의 두께가 0.4mm일 때 0.1mm 정도밖에 필릿을 형성할 수 없었다. 그러나, 상기 각각의 실시형태에서는, 상기한 바와 같이 상기 규제를 받기 때문에, 예를 들면, IC 칩의 두께가 0.4mm일 때 0.2∼0.3mm의 높이까지 필릿이 형성되게 되어서, 필릿을 크게 할 수 있다. 이 결과, 필릿이 작을 경우에는, IC 칩과 접합 재료와 또는 기판과 접합 재료와의 계면(界面)에 수분의 침입 경로가 형성되기 쉽고, 또한, 그 경로도 짧은 것이며, 내습 신뢰성이 떨어지는 것이고, 또한 열 사이클 시에 기판의 휘어짐에 대하여 약한 것이었다. 그러나, 필릿이 커지는 결과, IC 칩과 접합 재료와 또는 기판과 접합 재료와의 계면에 수분의 침입 경로가 형성되기 어려워지고, 또한, 그 경로도 길게 할 수 있어서, 내습 신뢰성이 뛰어난 것으로 되고, 또한, 예를 들면 -65℃∼150℃까지의 열 사이클 시에서의 열에 의한 기판의 휘어짐에 대하여 강한 것으로 된다.
이어서, 상기 제1∼제9실시형태에서는 주로 전자부품 측에서의 개량에 대하여, 회로 형성체 측에서의 개량에 관해서 기재한다.
즉, 종래에, 4각형의 IC 칩의 접합면의 전극 상에 형성된 범프를 회로기판의 전극에 접촉시키는 동시에, IC 칩과 회로기판과의 사이에 접합 재료를 배치하여, 접합 재료에 의해 IC 칩을 회로기판에 접합 유지시키도록 한 것이 있다.
그러나, 상기 구조의 것에서는, 4각형의 IC 칩을 접합하는 회로기판의 IC 칩 접합 영역에서 접합 재료가 불균일하게 유출하는 부분, 예를 들면, 전극간의 배열이 큰 간극, 또는 4각형의 변 부분에 전극이 배열될 경우에 전극이 배열되어 있지 않은 모퉁이부의 간극 등에 있어서, IC 칩을 접합 재료를 사이에 넣어서 회로기판에 접합시킬 때, IC 칩과 회로기판과의 사이에 끼워진 접합 재료가 회로기판의 전극간의 상기 간극을 통해서 회로기판의 IC 칩 접합 영역의 주위 부분으로 불균일하게 유출하기 때문에, IC 칩 접합 영역의 중앙 부분에서는 접합 재료의 밀도가 낮아지기 쉽고, 접합력 및 밀봉력이 저하되는 경우가 있다.
따라서, 본 발명의 제10실시형태 이후의 목적은, 상기 문제를 해결하는 것으로서, 전자부품과 회로 형성체와의 접합 시에 회로 형성체의 전자부품 접합 영역에서의 접합 재료의 분포의 균일화를 도모할 수 있고, 접합 및 밀봉의 신뢰성을 높일수 있는 전자부품의 실장 방법 및 전자부품 실장체를 제공하는 것에 있다.
이하에서, 본 발명에 관한 제10실시형태 이후를 도면에 근거해서 상세히 설명한다. 또한, 각각의 평면도에 있어서 각각의 범프 및 더미 범프는, 간략화를 위해서, 4각형으로 나타내지만, 실제의 형상은 이것으로 한정되는 것은 아니다.
또한, 본 명세서에서 회로 형성체라는 것은, 수지 기판, 종이-페놀 기판, 세라믹 기판, 필름 기판, 유리·에폭시 기판, 필름 기판 등의 회로기판, 단층 기판 혹은 다층 기판 등의 회로기판, 부품, 프레임체 또는 프레임 등, 회로가 형성되어 있는 대상물을 의미한다.
(제10실시형태)
본 발명의 제10실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 34A∼도 39에 기초해서 설명한다. 도 34A, 도 34B는 제10실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 35A, 도 35B는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도 및 IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이며, 도 36은 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도이다. 또한, 도 37A, 도 37B는 제10실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도이고, 도 38A, 도 38B는 도 35A, 도 35B의 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도 및 IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이며, 도 39는 도 35A, 도 35B의 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도이다.
제10실시형태에서는, 도 34A, 도 34B에 나타내는 바와 같이, 회로 형성체의 일례로서의 회로기판(6-1)의 정 4각형의 IC 칩 접합 영역(6a-1)에 접합되는, 전자부품의 일례로서의 정 4각형의 IC 칩(1-1)에는, 그 4모퉁이의 코너부 부근을 제외하는 4변의 각각의 변의 변부 근방에 일렬의 범프(22, …, 22)를 갖는 경우, 회로기판 (6-1)의 IC 칩 접합 영역(6a-1)의 4모퉁이의 각각의 코너부 부근, 즉, IC 칩(1-1)의 원래 범프가 없는 부분에 대응하는 부분에, 접합 재료 유동 규제 부재의 일례인 볼록부로서의 더미 전극(303)을 형성하여, 더미 전극(303)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다.
또한, 본 명세서에 있어서, IC 칩 접합 영역이란, IC 칩을 접합해야 할 회로기판 상의 영역이며, IC 칩과 동일 형상 또는 IC 칩보다 약간 큰 영역의 것을 의미한다.
종래에서는, 도 37A, 도 37B에 나타내는 바와 같이, 회로기판(706)의 정 4각형의 IC 칩 접합 영역(706a)의 각각의 변의 변부 근방의 각각에 있어서 전극(707, …, 707) 상에 전극(707, …, 707)이 대략 등 간격으로 일렬로 배열되어 있는 한편, 회로기판(706)의 IC 칩 접합 영역(706a)의 4모퉁이의 각각의 코너부 부근에는 전극(707)이 전혀 없다고 가정한다. 이렇게 전극(707, …, 707)이 IC 칩(701)에 배치되어 있는 상태에서, 접합 재료(705)를 회로기판(706)에 공급한 뒤, 회로기판(706)의 접합 영역(706a)의 전극(707)에 범프(702)가 형성된 IC 칩(701)의 상기 접합면과 상기 회로기판(706)과의 사이에 상기 접합 재료(705)를 사이에 넣어서, 상기 IC 칩(701)의 상기 전극(704) 상의 상기 범프(702)와 상기 회로기판(706)의 전극(707)이 전기적으로 접촉하도록 접합시키고, 기판대(710) 상에 상기 회로기판 (706)을 탑재하여, IC 칩(701)에 가열된 압압 부재(708)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(701)을 압착해서 상기 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 상기 접합 영역(706a)과의 사이의 상기 접합 재료 (705)를 경화시킨다. 이러한 경우, 히터에 의해 가열하면서 본 압착을 실행할 때, IC 칩(701)과 기판(706)과의 사이의 접합 재료(705)에 대해서, 기판(706)의 IC 칩 접합 영역(706a)의 중앙부 내에서, IC 칩(701)의 접합면에 형성된 SiN의 패시베이션막(509)과 기판(706)의 IC 칩 접합 영역(706a)과의 사이에서의 접합 재료(705)의 유동 속도를 SPl로 한다. 한편, 기판(706)의 IC 칩 접합 영역(706a)의 주변부에서, 기판(706)의 IC 칩 접합 영역(706a)의 전극 표면의 Au 도금과 IC 칩(701)과의 사이에서의 접합 재료(705)의 유동 속도를 SP2로 하면, IC 칩 접합 영역(706a)의 주변부의 유동 속도 SP2는 상기 IC 칩 접합 영역(706a)의 중앙부 내의 유동 속도 SPl 보다 커지게 되고, 또한 기판(706)의 IC 칩 접합 영역(706a)의 주변부, 특히, 대략 등 간격으로 배열되어 있는 전극(707, …, 707)이 배치되어 있는 변부 근방 보다도, 전극 (707)이 결여되어 있는 위치, 즉 각각의 코너부 부근(703)으로부터 접합 재료(705)가 더욱 빠른 유동 속도로서 IC 칩 접합 영역(706a)의 외측에 기판 가장자리로 유출되어 접합 재료(705)의 밀도가 저하하여, IC 칩(701)의 측면을 밀봉하는 수지량이 부족하게 되고, IC 칩(701)의 측면을 밀봉하는 필릿이 작아져, IC 칩 접합 영역의 주변부에서의 IC 칩(701)과 접합 재료(705)와의 사이에서 박리가 발생하거나, 기판(706)의 전극 (707)과 접합 재료(705)와의 사이에서 박리가 발생하게 된다.
이러한 박리의 발생을 방지하기 위해서, 제10실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 34A, 도 34B에 나타내는 바와 같이, 정 4각형의 IC 칩(1-1)의 전극(7)이 없는 각각의 코너부 부근에 있어서, 더미 전극(303)을 1개 또는 복수개 배치한다. 여기서, 코너부 부근에 더미 전극(303)을 1개 또는 복수개 배치한다는 것은, 도 79에 나타내는 바와 같이 상기 IC 칩(1-1)의 상기 접합면의 변부 근방의 일렬의 전극(7, …, 7)의 배치 열(列)의 연장선 L1 및 L2가 대략 90도로 IC 칩(1-1)의 상기 접합면의 코너부에서 교차할 때, 교차 영역의 외측 영역 Rl 내에 (303A), (303B)와 같이 배치하거나, 또는, 각각의 열의 가장 코너부에 가까운 전극(7)을 지나 상기 연장선 L1, L2와 각각 직교하는 기준선 L3, L4로써 둘러싸인 영역 R2 내에 (303A), (303B), (303C)와 같이 배치하는 것을 의미한다. 이 결과, 회로기판(6-1)의 정 4각형의 IC 칩 접합 영역(6a-1)의 각각의 코너부 부근에 있어서도 전극(303)이 존재하는 것으로 되고, 모든 변부 근방 및 코너부 부근에 있어서 대략 균일하게 전극(7, …, 7) 또는 더미 전극(303,…,303)이 각각 배열되어 있는 상태로 된다.
또한, 각각의 더미 전극(303)은 각각의 전극(7)과 마찬가지로 형성되는 것이 바람직하지만, 다른 방법으로 형성하도록 해도 좋다.
이렇게 전극(7, …, 7) 또는 더미 전극(303, …, 303) 열이 회로기판(6-1)의 정 4각형의 IC 칩 접합 영역(6a-1)의 각각의 변부 근방에 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1-1)의 접합 영역 또는 회로기판(6-1)의 IC 칩 접합 영역(6a-1) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법으로서는, 접합 재료 (5)가 액체의 경우에는 도포함으로써 실행하고, 접합 재료(5)가 시트 형상 등의 고체인 경우에는 탑재 또는 접착함으로써, 실행한다.
접합 재료의 일례로서는, 액체 형상의 경우에는 이방성 도전 페이스트 또는 밀봉 수지 페이스트 등이 있으며, 고체 형상인 경우에는 시트 형상의 이방성 도전막 또는 밀봉 수지 필름 등이 있다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6-1)의 IC 칩 접합 영역(6a-1)에 IC 칩(1-1)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1-1)의 상기 접합면과 상기 회로기판(6-1)의 IC 칩 접합 영역(6a-1)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1-1)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6-1)의 각각의 전극(7)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(6-1)이 기판대(10) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1-1)이 회로기판(6-1)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-1)이 중첩되어 있는 회로기판(6-1)이 기판대(10) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(8)를 IC 칩(1-1)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-1)이 서로 중첩되어 있는 회로기판(6-1)이 탑재된 기판대(10)를 향해서 압압 부재(8)로부터 압압력을 작용시키는 동시에, 압압 부재(8) 내에 내장된 히터의 열을 압압 부재(8)로부터 IC 칩(1-1)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1-1)의 접합면을 회로기판(6-1)의 IC 칩 접합 영역(6a-1)에 압압함으로써, IC 칩(1-1)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6-1)의 IC 칩 접합 영역(6a-1) 내의 각각의 전극(7)에 접촉한다. 이 때, 상기 IC 칩(1-1)의 상기 접합면과 상기 회로기판(6-1)의 IC 칩 접합 영역(6a-1)과의 사이의 상기 접합 재료(5)를, 상기 IC 칩(1-1)의 상기 접합면의 중앙부에서 주변부를 향해서 밀어내려고 한다. 여기서, 상기한 바와 같이 전극(7)이 결여되어 있는 위치, 즉 코너부 부근에 더미 전극(303)이 배치되어 있는 결과로서, IC 칩(1-1)의 상기 접합면의 각각의 코너부 부근에 있어서도, 어느 쪽의 변의 변부 근방과 마찬가지로 전극(7, …, 7) 및 더미 전극(303)이 대략 등 간격으로 배치되어 있고, 도 38B에 화살표로써 나타내는 바와 같이 각각의 변의 변부 근방 및 각각의 코너부 부근에 있어서도 마찬가지로 접합 재료(5)의 중앙부에서 주변부를 향한 유동이 규제되어서, 기판(6-1)의 IC 칩 접합 영역(6a-1)의 중앙부에서의 유동 속도 SP1과, 기판(6-1)의 IC 칩 접합 영역(6a-1)의 주변부에서의 유동 속도 SP2가 대략 동일하게 되도록 하여, IC 칩 접합 영역(6a-1)의 중앙부와 주변부에서의 IC 칩(1-1)과 접합 재료(5)와의 밀착성을 증가시키는 동시에, 기판(6-1)의 전극(7) 또는 더미 전극(313)과 접합 재료(5)와의사이에서의 밀착성을 증가시킴으로써, 상기 박리를 방지할 수 있게 하고, 회로기판(6-1) 중, 적어도 IC 칩 접합 영역(6a-1) 전체에 있어서 접합 재료(5)가 대략 균일하게 분포 유지되어 상기 열에 의해 경화되어서 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(1-1)에 구비한 더미 전극(303, …, 303)에 의해, 회로기판(6-1)의 상기 IC 칩 접합 영역(6a-1)의 중앙부에서 주변부, 특히 코너부에로의 압착 시의 상기 접합 재료(5)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 더미 전극(303)의 높이는, 전극(7)의 높이와 대략 동일한 것이 바람직하다. 또한, 통상적으로, 기판의 전극 높이는, 다층 기판, 예를 들면, 마츠시타 전자부품 주식 회사제의 아리브 (ALIVH)의 유리 에폭시 기판에서는, 일례로서 12∼25㎛(Au/Ni 도금 포함)이고, 세라믹 기판에서는, 일례로서 2∼15㎛(Au/Ni 도금 포함)이다. 또한, 각각의 더미 전극 (303)은 내열성을 갖는 것이 바람직하다. 여기서, 내열성의 일례로서는, 예를 들면, 리플로 공정이 불필요할 경우에는 200℃에서 20초, 리플로 공정을 통과시킬 경우에는 250℃에서 10초 정도의 열에 견디는 성질을 갖는 것을 의미한다.
또한, 접합 재료(5)로서는, 절연성의 열경화성 수지만으로서 구성하는 것에 한하지 않고, 절연성 수지 중에 도전성 입자를 포함하는 도전성 재료를 포함하도록 해도 좋고, 무기 필러를 포함하도록 해도 좋다. 이렇게 접합 재료(5)에, 도전성 재료 또는 무기 필러를 포함할 경우에 있어서도, 상기 접합 재료 유동 규제 부재에 의해, 압착 시에 수지의 유동이 IC 칩(1-1)의 접합면 내에서 균일화되어서, 도전성재료 또는 무기 필러를 균일하게 배치할 수 있다. 이것에 대해서, 상기 접합 재료 유동 규제 부재가 없을 경우에는, 무기 필러가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면 무기 필러가 조밀하게 되고, 부분적으로 수지 물성이 상이함으로써, 품질이 열화하기 쉬운 경우가 있으며, 도전성 재료가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면, 도전성 재료가 조밀하게 되어 부분적으로 단락을 발생시킬 경우가 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1-1)의 각각의 범프(2)와 회로기판(6-1)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1-1)의 각각의 범프(2)와 회로기판(6-1)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1-1)의 각각의 범프(2)와 회로기판(6-1)의 각각의 전극(7)이 접촉하도록 해도 좋다.
상기 제10실시형태에 의하면, 회로기판(6-1)의 정 4각형 IC 칩 접합 영역(6a-1)에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 전극(7, …, 7)을 갖는 것으로서, 회로기판(6-1)의 IC 칩 접합 영역(6a-1)의 상기 변의 변부 근방에서의 전극(7)이 없는 코너부에 더미 전극(303,…, 303)을 형성함으로써, 전극(7, …, 7)의 배열 상태를 IC 칩(1-1)의 각각의 변의 변부 근방 및 각각의 코너부 부근도 대략 동일하게 할 수 있어서, 상기 압착 공정에서의 상기IC 칩(1-1)의 상기 접합 영역과 상기 회로기판(6-1)의 IC 칩 접합 영역(6a-1)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부의 코너부에로의 접합 재료(5)의 유동 시에 더미 전극(303)이 접합 재료 유동 규제 부재로서 기능하여, 기판(6-1)의 IC 칩 접합 영역(6a-1)의 중앙부에서의 유동 속도 SP1과, 기판(6-1)의 IC 칩 접합 영역(6a-1)의 주변부에서의 유동 속도 SP2가 대략 동일하게 되어, IC 칩 접합 영역(6a-1)의 각각의 변의 변부 근방 및 각각의 코너부 부근에서의 상기 접합 재료(5)의 중앙부에서 주변부의 코너부에로의 유동의 대략 균일화를 도모하고, 또한 IC 칩(1-1)의 접합면, 환언하면, 상기 회로기판(6-1)의 IC 칩 접합 영역 (6a-1) 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있다. 이렇게, IC 칩(1-1)의 접합면 내 및 회로기판(6-1)의 IC 칩 접합 영역(6a-1) 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있는 결과로서 접합 재료(5)의 밀도의 저하를 방지할 수 있어서, IC 칩 접합 영역(6a-1)의 중앙부와 주변부, 특히 코너부에서의 IC 칩(1-1)과 접합 재료(5)와의 밀착성을 증가시키는 동시에, 기판(6-1)의 전극(7) 또는 더미 전극 (303)과 접합 재료(5)와의 사이에서의 밀착성을 증가시킴으로써, 상기 박리를 방지할 수 있게 하고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 상기 코너부에 배치된 더미 전극(303)과, 그 더미 전극(303)에 인접하는 전극(7, 7)과의 배치 간격은 전극(7, …, 7)의 배치 간격과 대략 동일하게 하면, 4개의 변부 근방으로부터 코너부에 걸쳐서 마찬가지로 전극(7, …, 7)이 형성되어 있는 것과 같은 상태가 되어, 상기 접합 재료(5)의 중앙부에서 주변부에로의 유동의 대략 균일화를 한층 더 도모할 수 있고, 또한 회로기판(6-1)의 IC 칩 접합 영역(6a-1) 내에서의 접합 재료(5)의 분포의 더 한층 균일화를 도모할 수 있다. 그러나, 이것으로 한정되는 것은 아니고, 전혀 상기 더미 전극(303, …, 303)이 존재하지 않을 경우보다도 균일성을 높이기 위해서, 더미 전극(303)과, 그 더미 전극 (303)에 인접하는 전극(7, 7)과의 배치 간격은, 전극(7, …, 7)의 배치 간격 보다 크게 해도 좋다.
(제11실시형태)
본 발명의 제11실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 40A∼도 45에 근거해서 설명한다. 도 40A 및 도 40B는 제11실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 41A는 접합 공정 전의 회로기판의 측면도이며, 도 41B는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 42는 상기 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도이다. 또한, 도 43A 및 도 43B는 제11실시형태를 설명하기 위한 종래예에 관한 전자부품의 실장 방법의 접합 공정 전의 IC 칩의 측면도 및 이면도이고, 도 44A는 도 43A, 도 43B의 종래예의 접합 공정 전의 회로기판의 측면도이며, 도 44B는 도 43의 종래예의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 45는 도 43A, 도 43B의 종래예의 상기 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도이다.
상기 IC 칩의 설치 방법은, 도 40A, 도 40B에 나타내는 바와 같이, 4각형,즉 정 4각형 또는 직 4각형의 IC 칩(1-2)(도 40A, 도 40B에서는 정 4각형의 IC 칩(1-2))의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변부의 끝 가장자리 근방 부분에 각각의 변과 대략 평행하고, 또한 대략 등 간격으로 일렬의 범프 (2, …, 2)를 갖는 것으로서, IC 칩(1-2)의 접합면의 상기 변부 근방 중, 범프(2)가 없는 개소(도 40B에서는 IC 칩(1-2)의 4변 중, 상하의 2변 및 좌우의 2변의 변부 근방 중, 범프(2)가 없는 개소)에 접합 재료 유동 규제 부재의 일례로서의 더미 범프(3)를 형성하여, 더미 범프(3)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다. 한편, 기판 측에 있어서도, 도 41A, 도 41B에 나타내는 바와 같이, 상기 4각형, 즉 정 4각형 또는 직 4각형의 IC 칩(1-2)(도 40A, 도 40B에서는 정 4각형의 IC 칩(1-2))의 접합면에 대응하는 회로기판(6-2)의 4각형, 즉 정 4각형 또는 직 4각형의 IC 칩 접합 영역(6a-2)(도 40A, 도 40B에서는 정 4각형의 IC 칩 접합 영역(6a-2))에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변부의 끝 가장자리 근방 부분에 각각의 변과 대략 평행하고, 또한 대략 등 간격으로 일렬의 전극(7, …, 7)을 갖는 것으로서, IC 칩 접합 영역(6a-2)의 상기 변부 근방 중, 전극(7)이 없는 개소(도 41B에서는 IC 칩 접합 영역(6a-2)의 4변 중의 상하의 2변의 변부 근방 중, 전극(7)이 없는 개소(더미 범프(3)가 형성되는 개소) 및 좌우의 2변의 변부 근방 중, 전극(7)이 없는 개소(더미 범프(3)가 형성되는 개소))에 접합 재료 유동 규제 부재의 일례인 볼록부로서의 더미 전극(313)을 형성하여, 더미 전극(313)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다.
종래에서는, 도 43A, 도 43B 및 도 44A, 도 44B에 나타내는 바와 같이, 정 4각형의 IC 칩(701)이 대향하는 2변(도 43B에서는 상하의 2변 및 좌우의 2변)의 변부 근방의 각각에 있어서, 전극(704, …, 704) 상에 범프(702, …, 702)가 대략 등 간격으로 배열되어 있는 중에서 범프(702)가 결여되어 있는 위치(703), 환언하면, 인접하는 범프(702, 702)와의 간격이 다른 간격 보다 많이 이격되어 있는 광폭 간격 부분(703)이 있는 동시에, 도 44A에 나타내는 바와 같이, 기판(706) 측에도 상기 광폭 간격 부분(703)에 대응하는 위치에 전극(707)이 없고, 인접하는 전극(707, 707)과의 간격이 다른 간격 보다 많이 이격되어 있는 광폭 간격 부분이 있다고 가정한다. 이렇게 범프(702, …, 702)가 IC 칩(701)에 배치되어 있는 동시에, 전극(707, …, 707)이 기판(706)에 배치되어 있는 상태에서, 접합 재료(705)를 회로기판(706)에 공급한 뒤, 도 44B 및 도 45에 나타내는 바와 같이, 접합면의 전극(704) 상에 범프(702)가 형성된 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이에 상기 접합 재료(705)를 사이에 넣어서, 상기 IC 칩(701)의 상기 전극(704) 상의 상기 범프(702)와 상기 회로기판(706)의 전극(707)이 전기적으로 접촉하도록 접합시키고, 기판대(710) 상에 상기 회로기판(706)을 탑재하여, IC 칩(701)에 가열된 압압 부재(708)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(701)을 압착해서 상기 IC 칩(701)의 상기 접합면과 상기 회로기판 (706)의 IC 칩 접합 영역(706a)과의 사이의 상기 접합 재료(705)를 경화시킨다. 이러한 경우, 대략 등 간격으로 배열되어 있는 범프(702, …, 702) 사이의 간극 보다도, 범프(702)가 결여되어 있는 광폭 간격 부분(703), 및 대략 등 간격으로 배열되어 있는 전극(707, …, 707) 사이의 간극 보다도, 전극(707)이 결여되어 있는 광폭 간격 부분에서 접합 재료(705)가 상기 IC 칩(701)의 상기 접합면 및 회로기판(706)의 IC 칩 접합 영역(706a)의 외측의 외주부로 많이 유출하여, 접합 재료(705)의 밀도가 저하하게 된다. 이 결과, 도 45에 나타내는 바와 같이, IC 칩(701)의 측면을 밀봉하는 수지량이 부족하게 되고, IC 칩(701)의 측면을 밀봉하는 필릿이 작고 또는 전혀 없어져, IC 칩 접합 영역(706a)의 주변부에서의 IC 칩(701)과 접합 재료(705)와의 사이에서 박리가 발생하거나, 기판(706)의 전극(707)과 접합 재료(705)와의 사이에서 박리가 발생하게 된다.
이러한 박리를 방지하기 위해서, 제11실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 40A, 도 40B에 나타내는 바와 같이, IC 칩(1-2)의 4변 중, 대향하는 2변(도 40B에서는 상하의 2변 및 좌우의 2변)의 변부 근방의 각각에 있어서, 범프(2, …, 2)가 대략 등 간격으로 배열되어 있는 중에서 범프(2)가 결여되어 있는 광폭 간격 부분(도 43B 및 도 44B의 상하의 2변 및 좌우의 2변의 (703) 참조), 환언하면, 인접하는 범프(2, 2)와의 간격이 다른 간격 보다 많이 이격되어 있는 위치에 더미 범프(3)를 다른 범프(2)와 마찬가지로 형성해서 대략 등 간격으로 범프(2)가 배열되어 있도록 한다. 이 결과, IC 칩(1-2)의 상기 대향하는 각각의 2변(도 40B에서는 상하의 2변)이, 각각의 2변의 변부 근방의 각각에 있어서 범프(2)가 결여되는 일없이 범프(2, …, 2)가 대략 등 간격으로 배열되어 있는 상태와 마찬가지의 상태로 된다.
한편, 기판 측에 있어서도, 상기 접합 재료 공급 공정 전에, 도 41A, 도 41B에 나타내는 바와 같이, 회로기판(6-2)의 IC 칩 접합 영역(6a-2)의 4변 중, 서로대향하는 2변(도 41B에서는 상하의 2변 및 좌우의 2변)의 변부 근방의 각각에 있어서, 전극(7, …, 7)이 대략 등 간격으로 배열되어 있는 중에서 전극(7)이 결여되어 있는 광폭 간격 부분(도 43B 및 도 44B의 상하의 2변 및 좌우의 2변의 (703) 참조), 환언하면, 인접하는 전극(7, 7)과의 간격이 다른 간격 보다 많이 이격되어 있는 위치에 더미 전극(313)을 다른 전극(7)과 예를 들면 마찬가지로 형성해서 대략 등 간격으로 전극(7)이 배열되어 있도록 한다. 이 결과, 회로기판(6-2)의 IC 칩 접합 영역(6a-2)의 상기 대향하는 각각의 2변(도 41B에서는 상하의 2변 및 좌우의 2변)이, 각각의 변의 변부 근방의 각각에 있어서 전극(7)이 결여되는 일없이 전극(7, 7)이 대략 등 간격으로 배열되어 있는 상태와 마찬가지의 상태로 된다.
또한, 각각의 범프(2) 및 각각의 더미 범프(3)가 형성되는 방법은, 도 80A∼도 80G에 나타내는 범프 형성 방법 등이 있다. 도 40A, 도 40B의 IC 칩(1-2)에 각각의 범프(2) 및 각각의 더미 범프(3)를 형성하는 일례에 대해서 설명한다. IC 칩(1-2)에 상당하는 IC 칩(401)에 있어서 IC 칩(401)의 Al 패드 전극(404)(전극(4)에 상당)에 와이어 본딩 장치에 의해 도 80A∼도 80F와 같은 동작에 의해 범프(돌기 전극)(402)(각각의 범프(2) 및 각각의 더미 범프(3)에 상당)를 형성한다. 즉, 도 80A에서 홀더(193)로부터 돌출한 와이어(195)의 하단에 볼(196)을 형성하고, 도 80B에서 와이어(195)를 유지하는 홀더(193)를 하강시켜, 볼(193)을 IC 칩(401)의 전극(404)에 접합해서 대략 범프(402)의 형상을 형성하고, 도 80C에서 와이어(195)를 아래쪽으로 보내면서 홀더(193)의 상승을 시작하고, 도 80D에 나타내는 바와 같은 대략 4각형의 루프(199)로 홀더(193)를 이동시켜서 도 80E에 나타내는 바와 같이 범프(402)의 상부에 만곡부(198)를 형성하고, 잡아당김으로써, 도 80F에 나타내는 바와 같은 범프(402)를 형성한다. 혹은, 도 80B에서 와이어(195)를 홀더(193)로써 클램프하고, 홀더(193)를 상승시켜서 위쪽으로 끌어 올림으로써, 금 와이어(195)를 잡아당겨, 도 80G와 같은 범프(402)의 형상을 형성하도록 해도 좋다. 이렇게, IC 칩(401)의 각각의 전극(404)에 범프(402)를 형성한 상태를 도 80B에 나타낸다.
이렇게 범프(2, …, 2) 및 전극(7, …, 7)이 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1-2)의 접합면 또는 회로기판(6-2)의 IC 칩 접합 영역(6a-2) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법으로서는, 접합 재료(5)가 액체인 경우에는 도포함으로써, 실행하고, 접합 재료(5)가 시트 형상 등의 고체인 경우에는 탑재 또는 접착함으로써, 실행한다.
접합 재료의 일례로서는, 액체 형상인 경우에는 이방성 도전 페이스트 또는 밀봉 수지 페이스트 등이 있으며, 고체 형상인 경우에는 시트 형상의 이방성 도전막 또는 밀봉 수지 필름 등이 있다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6-2)의 IC 칩 접합 영역(6a-2)에 IC 칩(1-2)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1-2)의 상기 접합면과 상기 회로기판(6-2)의 IC 칩 접합 영역(6a-2)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1-2)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6-2)의 각각의전극(7)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(6-2)이 기판대(10) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1-2)이 회로기판(6-2)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-2)이 중첩되어 있는 회로기판(6-2)이 기판대(10)상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(8)를 IC 칩(1-2)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-2)이 중첩되어 있는 회로기판(6-2)이 탑재된 기판대(10)를 향해서 압압 부재(8)로부터 압압력을 작용시키는 동시에, 압압 부재(8) 내에 내장된 히터의 열을 압압 부재(8)로부터 IC 칩(1-2)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1-2)의 접합면을 회로기판(6-2)의 IC 칩 접합 영역(6a-2)에 압압함으로써, IC 칩(1-2)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6-2)의 IC 칩 접합 영역(6a-2) 내의 각각의 전극(7)에 접합 공정 시 보다도 더욱 접촉한다. 이 때, 상기 IC 칩(1-2)의 상기 접합면과 상기 회로기판(6-2)의 IC 칩 접합 영역(6a-2)과의 사이의 상기 접합 재료 (5)를, 상기 IC 칩(1-2)의 상기 접합면의 중앙부에서 주변부를 향해서 밀어내려고 한다. 여기서, 상기한 바와 같이 범프(2)가 결여되어 있는 광폭 간격 부분에 더미 범프(3), 및 전극(7)이 결여되어 있는 광폭 간격 부분에 더미 전극(313)이 배치되어 있는 결과로서, IC 칩(1-2)의 상기 접합면, 환언하면, 기판(6-2)의 IC 칩 접합 영역(6a-2)의 각각의 변의 변부 근방에 있어서는, 어느 쪽의 변의 변부 근방에서도 마찬가지로 범프(2, …, 2) 및 더미 범프(3), 및 전극(7, …, 7) 및 더미전극(313)이 대략 등 간격으로 배치되어 있고, 도 41B에 화살표로써 나타내는 바와 같이 각각의 변의 변부 근방에 있어서 마찬가지로 접합 재료(5)의 중앙부에서 주변부를 향한 유동이 규제되어서, 불균일하게 접합 재료(5)가 유동하는 것을 방지하고, 적어도 IC 칩(1-2)의 접합면 및 회로기판(6-2)의 IC 칩 접합 영역(6a-2)의 전체에 있어서 접합 재료(5)가 대략 균일하게 분포 유지되어서 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(1-2)에 구비된 더미 범프(3) 및 회로기판(6-2)에 구비된 더미 전극(313)에 의해, 상기 IC 칩(1-2)의 상기 접합면, 환언하면, 기판(6-2)의 IC 칩 접합 영역(6a-2)의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(5)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 더미 범프(3)의 높이는, IC 칩(1-2)과 회로기판(6-2)의 접합 후의 IC 칩(1-2)과 회로기판(6-2)과의 사이의 간격의 10％∼30％가 바람직하고, 일례로서 20％가 바람직하다. 구체적인 수치 예로서, 접합 후의 IC 칩(1-2)과 회로기판(6-2)과의 사이의 간격의 높이 치수가 30㎛∼ 40㎛일 때, 더미 범프(3)의 높이는 7㎛ 정도로 한다.
각각의 더미 범프(3)로서는 내열성을 갖는 것이 바람직하다. 내열성의 일례로서는, 예를 들면, 리플로 공정이 불필요할 경우에는 200℃에서 20초, 리플로 공정을 통과시킬 경우에는 250℃에서 10초 정도의 열를 견디는 성질을 의미한다.
또한, 회로기판(6-2)의 더미 전극(313)의 높이는, 전극(7)의 높이와 대략 동일한 것이 바람직하다.
또한, 접합 재료(5)로서는, 절연성의 열경화성 수지만으로서 구성하는 것에 한정하지 않고, 절연성 수지 중에 도전성 입자를 포함하는 도전성 재료를 포함하도록 해도 좋고, 무기 필러를 포함하도록 해도 좋다. 이렇게 접합 재료(5)에, 도전성 재료 또는 무기 필러를 포함할 경우에 있어서도, 더미 범프(3) 및 더미 전극(313)에 의해, 압착 시에 수지의 유동이 IC 칩(1-2)의 접합면 내에서 균일화되어서, 도전성 재료 또는 무기 필러를 균일하게 배치할 수 있다. 이것에 대하여, 더미 범프(3) 및 더미 전극(313)이 없을 경우에는, 무기 필러가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면 무기 필러가 조밀하게 되어, 부분적으로 수지 물성이 다른 것에 의해 품질이 열화되기 쉬운 경우가 있으며, 도전성 재료가 첨가된 수지에 있어서는, 압착 시의 수지의 유동이 불균일하게 되면, 도전성 재료가 조밀하게 되어 부분적으로 단락을 발생시킬 경우가 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1-2)의 각각의 범프 (2)와 회로기판(6-2)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1-2)의 각각의 범프(2)와 회로기판(6-2)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1-2)의 각각의 범프(2)와 회로기판(6-2)의 각각의 전극(7)이 접촉하도록 해도 좋다.
또한, 상기 제11실시형태에 있어서, 전극(7)이 결여되어 있는 광폭 간격 부분, 환언하면, 인접 전극(7, 7)사이의 간격이 다른 인접 전극(7, 7) 사이의 간격보다 큰 광폭 간격 부분에, 더미 전극(313)을 형성할 경우, 인접 전극(7, 7) 사이의 간격이 반드시 대략 균일하지 않을 경우에는, 인접 전극(7, 7) 사이의 간격이 허용값을 초과하고 있는 부분에만 더미 전극(313)을 형성하도록 하면 좋다. 구체적으로는, 도 79에 나타내는 바와 같이, 회로기판(6-2)의 전극(7, 7) 사이 또는 전극(7)과 더미 전극(313)과의 사이의 피치 중, 최대 피치 Pmax와 최소 피치 Pmin과의 관계가, Pmax≤(Pmin×2α) [여기서, α는 1∼6의 임의의 값이다]가 되도록 더미 전극(313)을 배치하도록 함으로써, 상기와 마찬가지의 효과를 나타낼 수 있다.
상기 제11실시형태에 의하면, 4각형, 즉 정 4각형 또는 직 4각형의 IC 칩(1-2)의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 범프(2, …, 2)를 갖는 것으로서, IC 칩(1-2)의 접합면의 상기 변의 변부 근방에서의 범프(2)가 없는 개소에 더미 범프(3)를 형성하는 동시에, 회로기판(6-2)의 IC 칩 접합 영역(6a-2)의 상기 변의 변부 근방에서의 전극 (7)이 없는 개소에 더미 전극(313)을 형성함으로써, 범프(2, 2)의 배열 상태를 IC 칩(1-2)의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있는 동시에 전극(7, …, 7)의 배열 상태를 회로기판(6-2)의 IC 칩 접합 영역(6a-2)의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있어서, 상기 압착 공정에서의 상기 IC 칩(1-2)의 상기 접합면과 상기 회로기판(6-2)의 IC 칩 접합 영역(6a-2)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부에로의 접합 재료(5)의 유동 시에 더미 범프(3) 및 더미 전극(313)이 접합 재료 유동 규제 부재로서 기능하여, IC 칩(1-2)의 각각의 변의 변부 근방 및 회로기판(6-2)의 IC 칩 접합 영역(6a-2)의 각각의 변의 변부 근방에서의 상기 접합 재료(5)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, IC 칩(1-2)의 접합면 내 및 회로기판(6-2)의 IC 칩 접합 영역(6a-2) 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다. 또한, 도 42에 나타내는 바와 같이, IC 칩(1-2)의 접합면 내 및 회로기판(6-2)의 IC 칩 접합 영역(6a-2) 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있는 결과로서 접합 재료(5)의 밀도의 저하를 방지할 수 있고, IC 칩의 측면을 밀봉하는 수지량이 충분히 공급되어, IC 칩(1-2)의 측면을 밀봉하는 필릿(5A)을 크게 할 수 있어서, IC 칩 접합 영역(6a-2)의 주변부에서의 IC 칩(1-2)과 접합 재료(5)와의 사이에서 박리나, 기판(6-2)의 전극(7)과 접합 재료(5)와의 사이에서 박리를 효과적으로 방지할 수 있다. 이렇게, IC 칩의 측면을 밀봉하는 수지량이 충분히 공급되면, IC 칩(1-2)의 측면을 밀봉하는 필릿(5A)을 크게 할 수 있는 이유는, IC 칩과 기판과의 간격은, 범프 재질, 형상으로써 결정되기 때문에, 접합 수지량이 충분히 공급되어서 많아지면, 압착 시에 IC 칩의 외부에 밀려나오는 수지량이 증가하여, 필릿을 크게 할 수 있다.
상기 접합 재료 유동 규제 부재의 일례로서의 더미 범프는, IC 칩(1-2)의 접합면에서의 배치 위치는 상기 대향하는 1쌍의 변부 근방에 한정되는 것은 아니고, 어느 1개의 변부 근방의 범프(2, …, 2)의 열에 있어서, 인접하는 범프(2, 2)와의 간격이 다른 간격 보다 크게 이격되어 있는 위치에 더미 범프(3)를 다른 범프(2)와 마찬가지로 형성해서 대략 등 간격으로 범프(2)가 배열되어 있도록 하면 좋다.
또한, 상기 접합 재료 유동 규제 부재의 일례로서의 더미 전극(313)은, 회로기판(6-2)의 IC 칩 접합 영역(6a-2)에서의 배치 위치는 상기 대향하는 1쌍의 변부 근방에 한정되는 것은 아니고, 어느 1개의 변부 근방의 전극(7, …, 7)의 열에 있어서, 인접하는 전극(7, 7)과의 간격이 다른 간격 보다 크게 이격되어 있는 위치에 더미 전극(313)을 다른 전극(7)과 마찬가지로 형성해서 대략 등 간격으로 전극(7)이 배열되어 있도록 하면 좋다.
(제12실시형태)
본 발명의 제12실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 46A∼도 49에 근거해서 설명한다. 도 46A 및 도 46B는 제12실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도이고, 도 46C 및 도 47은 상기 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도 및 부분적으로 확대한 일부 단면 측면도이다. 또한, 도 48A 및 도 48B는 제12실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도이고, 도 48C 및 도 49는 상기 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도 및 부분적으로 확대한 일부 단면 측면도이다.
상기 제10 및 제11실시형태에 있어서는, 접합 재료 유동 규제 부재의 일례로서, 더미 전극(303)을 전극(7)이 배치되어 있지 않은 위치에 배치시키는 것이지만, 이것으로 한정되는 것은 아니다. 예를 들면, IC 칩(1-3)의 접합면에는, 그 접합면의 활성면(배선면)을 보호하는 패시베이션막(309)을 구비하는 동시에, 도 46B에 나타내는 바와 같이, 회로기판(6-3)의 IC 칩 접합 영역(6a-3)의 외측 주위의 4각형 영역에, 유기막(319)을 구비하는 경우가 있다. 이 때, 유기막(319)은, 예를 들면솔더레지스트이고, 회로기판(6-3)의 IC 칩 접합 영역(6a-3)의 외측의 주위 뿐만 아니라, 그 주위로부터 IC 칩 접합 영역(6a-3)의 각각의 변의 내측에서, 또한 각각의 변의 변부 근방의 4각형 프레임 영역(도면 중, 점이 있는 영역)(320)에 있어서, 상기 전극(7, …, 7)의 내, 범프(2, …, 2)와의 접합부를 제외하는 부분 및 전극 이외의 회로기판(6-3)의 표면에 형성된다. 따라서, 이 IC 칩 접합 영역(6a-3)의 외측의 주위로부터 IC 칩 접합 영역(6a-3)의 각각의 변의 내측에서, 또한 각각의 변의 변부 근방의 4각형 프레임 영역(320)의 유기막(319)이, 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서 기능하여, 유기막(319)에 의해 접합 재료(5)의 유동 규제를 실행하도록 해도 좋다. 여기서, 유기막(319)을 대신해서 무기막이라도 마찬가지의 효과를 얻을 수 있지만, 무기막의 경우, 수지와의 밀착이 약하기 때문에, 열 사이클 등의 환경 시험 하에 있어서, 밀봉 수지와 무기막과의 사이에서 박리가 일어나고, 밀봉 수지로서의 기능이 저하될 우려가 있다. 이것에 대하여, 유기막(319)으로 하면, 밀봉 수지와의 밀착이 무기막 보다도 유기막 쪽이 강하고, 신뢰성 및 품질을 향상시킬 수 있기 때문이다.
상기 유기막(319)은, 예를 들면, 다른 배선 또는 범프 등과의 전기적인 접촉을 방지해서 절연성을 유지해 도체를 보호하는 내열성 코팅(coating)으로서 기능하는, 폴리이미드 또는 폴리벤자옥사졸(PBO) 등의 솔더레지스트로서 구성되며, 그러한 유기막(319)을, 예를 들면 두께 3∼7㎛ 정도만큼 스핀 코트 하고, 도 46B에 나타내는 바와 같이, 회로기판(6-3)의 IC 칩 접합 영역(6a-3)의 외측의 주위, 및 IC 칩 접합 영역(6a-3)의 각각의 변의 내측에서, 또한 각각의 변의 변부 근방의 4각형프레임 영역(도면 중, 점이 있는 영역)(320)에 전면적으로 도포한다. 그 후, 전극(7,…, 7)의 내, 범프(2, …, 2)와의 접합에 필요한 접합부를 띠 형상으로 제거하여 이 접합부를 노출시킨다. 제거하는 영역은 띠 형상으로 독립되어 있어도 좋고, 연결되어서 프레임 형상으로 형성되어 있어도 좋다. 이 결과, 유기막(319)을, IC 칩 접합 영역(6a-3)의 외측의 주위 및 상기 4각형 프레임 영역(도면 중, 점이 있는 영역)(320)이고, 상기 전극(7, …, 7)의 내, 범프(2, …, 2)와의 접합부를 제외하는 부분 및 전극 이외의 회로기판(6-3)의 표면에 대하여 형성할 수 있다. 유기막(319)은, 도 47에 나타내는 바와 같이, IC 칩 외주부(外周部)의 IC 칩과 기판과의 사이의 거리를 단축하고, IC 칩 외주부의 수지량을 늘리는 기능을 갖는 것이다. 이 유기막(319)에 의해, 밀봉 수지와 IC 칩과의 계면에서의 박리, 및 밀봉 수지와 기판과의 계면에서의 박리를 각각 방지할 수 있는 동시에, 밀봉 수지 밀도를 높여서 보이드(void)의 방지를 실행할 수 있으며, 고습 환경 하에서의 수분의 진입을 극력 방지할 수 있어, 고온 고습 환경 하에서의 신뢰성 및 품질을 향상시킬 수 있다.
종래에서는, 도 48A, 도 48B, 도 48C에 나타내는 바와 같이, 정 4각형의 IC 칩(701)의 접합면의 범프(702, …, 702)를 가지며, 또한 4변의 범프(702, …, 702)로써 둘러싸인 정 4각형의 영역에 패시베이션막(509)(도면 중, 점이 있는 영역)을 배치하고 있는 동시에, IC 칩(701)을 접합하는 회로기판(706)의 IC 칩 접합 영역(706a)의 각각의 변의 외측의 주위에 소정 간격을 두고 4각형 프레임 형상으로 유기막(519)이 배치되어 있다고 가정한다. 이렇게 유기막(519)이 회로기판(706)의IC 칩 접합 영역(706a)의 주위에 배치되어 있는 상태에서, 접합 재료(705)를 회로기판(706)에 공급한 뒤, 접합면의 전극(704) 상에 범프(702)가 형성된 IC 칩(701)의 상기 접합면과 상기 회로기판(706)과의 사이에 상기 접합 재료(705)를 사이에 넣어서, 상기 IC 칩(701)의 상기 전극(704) 상의 상기 범프(702)와 상기 회로기판(706)의 전극(707)이 전기적으로 접촉하도록 접합시키고, 기판대(710) 상에 상기 회로기판(706)을 탑재하여, IC 칩(701)에 가열된 압압 부재(708)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(701)을 압착해서 상기 IC 칩(701)의 상기 접합면과 상기 회로기판(706)과의 사이의 상기 접합 재료(705)를 경화시킨다. 이러한 경우, 패시베이션막(509)이 배치되어 있는 IC 칩(701)의 상기 접합면 내에서 4변의 범프(702, …, 702)로써 둘러싸인 정 4각형의 영역보다도, 4변의 범프(702, …, 702) 사이의 위치 및 4변의 범프(702, …, 702) 외측의 위치, 즉 IC 칩 접합 영역 (706a) 내의 주위 부분에 있어서는, IC 칩 측에 패시베이션막(509)이 없는 동시에, 기판 측에 유기막(519)이 없기 때문에, IC 칩(701)과 기판(706)과의 간극이 다른 부분보다 커지고, 이 부분에서 접합 재료(705)가 흐르는 유동 속도가 늦어지고, 접합 재료(705)의 밀도가 저하함으로써, IC 칩 접합 영역(706a) 내의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력이 저하하고, 박리가 발생하게 된다. 환언하면, IC 칩(701)과 기판(706)과의 간극이 다른 부분 보다 커지면, 국부적인 IC 칩과 기판과의 사이의 체적도 커지고, 이것에 의해, 거기를 메우는 밀봉 수지량도 많아진다. 따라서, IC 칩 외주부에 밀려나오는 수지량이 이 부분에서 감소하고, 결과적으로, 필릿이 작아진다. 이렇게, IC칩(701)의 접합면의 주위 부분에서 접합 재료(705)와의 사이에서 박리가 발생하면, 그 박리 부분에 수분이 들어가고, 흡습에 의한 IC 칩(701) 등의 부식 등이 발생하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제12실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 46A, 도 46B에 나타내는 바와 같이, 회로기판(6-3)의 정 4각형의 IC 칩 접합 영역(6a-3)의 각각의 변의 내측에서, 또한 각각의 변의 변부 근방의 4각형 영역(도면 중, 점이 있는 영역)에 있어서, 상기 전극(7, …, 7)의 내, 범프(2, …, 2)와의 접합부를 제외하는 부분 및 전극 이외의 회로기판의 표면에도, 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서, 유기막(319)(도면 중, 점이 있는 영역)을 배치한다. 이 결과, 패시베이션막(309)이 배치되어 있는 IC 칩(1-3)의 상기 접합면 내에서 4변의 범프(2,…, 2)로써 둘러싸인 정 4각형의 영역과, IC 칩 측에 패시베이션막(309)이 없지만 대신에 기판측에 유기막(319)이 배치되어 있는 4변의 범프(2, …, 2)의 외측 위치, 즉 IC 칩 접합 영역(6a-3)의 다소 내측의 주위 부분에서는 접합 재료(5)가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료(5)의 밀도의 저하를 방지할 수 있고, IC 칩 접합 영역(6a-3)의 다소 내측의 주위 부분, 즉 IC 칩 접합 영역(6a-3)의 각각의 변의 내측에서, 또한 각각의 변의 변부 근방에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지할 수 있다. 그 결과, IC 칩의 측면을 밀봉하는 수지량이 충분히 공급되고, IC 칩(1-3)의 측면을 밀봉하는 필릿(5A)을 크게 할 수 있어서, IC 칩 접합 영역(6a-3)의 주변부에서의 IC 칩(1-3)과 접합 재료(5)와의 사이에서 박리나,기판(6-3)의 전극(7)과 접합 재료(5)와의 사이에서 박리를 효과적으로 방지할 수 있다.
이렇게 유기막(319)이 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1-3)의 접합면 또는 회로기판(6-3)의 IC 칩 접합 영역(6a-3) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법은 제10실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6-3)의 IC 칩 접합 영역(6a-3)에 IC 칩(1-3)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1-3)의 상기 접합면과 상기 회로기판(6-3)의 IC 칩 접합 영역(6a-3)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1-3)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6-3)의 각각의 전극(7)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(6-3)이 기판대(10) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1-3)이 회로기판(6-3)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-3)이 중첩되어 있는 회로기판(6-3)이 기판대(10) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(8)를 IC 칩(1-3)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-3)이 중첩되어 있는 회로기판(6-3)이 탑재된 기판대(10)를 향해서 압압 부재(8)로부터 압압력을 작용시키는 동시에, 압압 부재(8) 내에 내장된 히터의 열을 압압 부재(8)로부터 IC 칩(1-3)에 전달한다.이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1-3)의 접합면을 회로기판(6-3)의 IC 칩 접합 영역(6a-3)에 압압함으로써, IC 칩(1-3)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6-3)의 IC 칩 접합 영역(6a-3) 내의 각각의 전극(7)에 접촉한다. 이 때, IC 칩(1-3)이 회로기판(6-3)에 대하여 짧은 방향, 즉 폭 방향에서의 양측에 유기막(319)이 배치되어 있음으로써, 상기 IC 칩 접합 영역(6a-3)의 중앙부에서 주변부에로의 상기 접합 재료(5)의 유동에 대하여 유동 저항을 증가시킬 수 있어서, 범프(2, …, 2) 열의 양측에 있어서, 유기막(319)이 없을 경우와 비교해서, 도 47에 나타내는 바와 같이, IC 칩(1-3)과 회로기판(6-3)과의 사이에서의 유동 속도를 저하시킬 수 있고, 회로기판(6-3)의 IC 칩 접합 영역(6a-3) 내의 각각의 변의 변부 근방에 있어서 마찬가지로 접합 재료(5)의 중앙부에서 주변부를 향한 유동이 규제되어서, 불균일하게 접합 재료(5)가 유동하는 것을 방지하고, 적어도 IC 칩 접합 영역(6a-3) 전체에 있어서 접합 재료(5)가 대략 균일하게 분포 유지되어서 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 유기막(319)에 의해, 상기 IC 칩 접합 영역(6a-3)의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(5)의 불균일한 압출을 규제할 수 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1-3)의 각각의 범프(2)와 회로기판(6-3)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1-3)의 각각의 범프(2)와 회로기판(6-3)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1-3)의각각의 범프(2)와 회로기판(6-3)의 각각의 전극(7)이 접촉하도록 해도 좋다.
상기 제12실시형태에 의하면, 회로기판(6-3)의 IC 칩 접합 영역(6a-3)의 외측 주위의 4각형 영역에 유기막(319)을 배치함으로써, 유기막(319)이, 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서 접합 재료(5)의 유동 규제를 실행한다. 이 결과, 유기막(319)이 없을 경우와 비교해서, 도 47에 나타내는 바와 같이, 상기 압착 공정에서의 상기 IC 칩(1-3)의 상기 접합면과 상기 회로기판(6-3)의 IC 칩 접합 영역(6a-3)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부에로의 접합 재료(5)의 유동 시에, 유기막(319)이 접합 재료 유동 규제 부재로서 기능하여 IC 칩(1-3)과 회로기판(6-3)과의 사이에서의 유동 속도를 저하시킬 수 있으며, 상기 접합 재료(5)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한 IC 칩(1-3)의 접합면 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제13실시형태)
본 발명의 제13실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 50A∼도 55에 근거해서 설명한다. 도 50A 및 도 50B는 제13실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 51은 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이며, 도 52는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도이다. 또한, 도53A 및 도 53B는 제13실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 54는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이며, 도 55는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면도이다.
상기 제12실시형태에 있어서는, 4각형, 즉 정 4각형 또는 직 4각형의 IC 칩 접합 영역(6a-4)의 각각의 변의 내측에서, 또한 각각의 변의 변부 근방의 4각형 프레임 영역(320)에 유기막(319)을 배치하고 있지만, 이것으로 한정되는 것은 아니고, 예를 들면, IC 칩(1-4)이 4변의 각각의 변의 변부 근방에 일렬의 범프(2, …, 2)를 갖는 것이었지만, 본 제13실시형태에서는, 도 50A, 도 50B에 나타내는 바와 같이, 전자부품의 일례로서의 직 4각형의 IC 칩(1-4)의 접합면에 있어서, 짧은 방향의 중앙부에 긴 방향을 따라서 일렬로서 연장하고, 또한 대략 등 간격으로 배치된 범프(2, …, 2)를 갖는 것으로서, 도 51에 나타내는 바와 같이, 일렬의 범프(2, …, 2)의 양측 부근까지, 접합 재료 유동 규제 부재의 일례로서의 유기막(329)을 배치하여, 유기막(329)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다.
상기 유기막(329)은, 예를 들면, 다른 배선 또는 범프 등과의 전기적인 접촉을 방지해서 절연성을 유지하고 도체를 보호하는 내열성 코팅으로서 기능하는, 폴리이미드 또는 폴리벤자옥사졸(PBO)등의 솔더레지스트로서 구성되어, 그러한 유기막 (329)을, 예를 들면 두께 3∼7㎛ 정도만큼 스핀 코트 하고, 도 51에 나타내는 바와 같이, 회로기판(6-4)의 IC 칩 접합 영역(6a-4)의 외측에서, IC 칩 접합영역(6a-4)의 짧은 방향의 중앙부에 길이 방향을 따라서 일렬 연장하고, 또한 대략 등 간격으로 배치된 전극(7, …, 7)이 형성되어 있는 길이 방향 가장자리의 중앙 부분을 남기고, 그 양측까지, 전면적으로 도포함으로써, 형성할 수 있다.
종래에서는, 도 53A, 도 53B 및 도 54에 나타내는 바와 같이, 직 4각형의 IC 칩(701)의 접합면에 있어서, 짧은 방향의 중앙부에 길이 방향을 따라서 일렬로 연장하고, 또한 대략 등 간격으로 배치된 범프(702, …, 702)를 갖는다고 가정한다. 이렇게 범프(702, …, 702)가 IC 칩(701)에 배치되어 있는 상태에서, 접합 재료(705)를 회로기판(706)에 공급한 뒤, IC 칩(701)의 접합면의 전극(704) 상에 범프(702)가 형성된 IC 칩(701)의 접합면과 상기 회로기판(706)과의 사이에 상기 접합 재료 (705)를 사이에 넣어서, 상기 IC 칩(701)의 상기 전극(704) 상의 상기 범프(702)와 상기 회로기판(706)의 전극(707)이 전기적으로 접촉하도록 접합시키고, 기판대 (710) 상에 상기 회로기판(706)을 탑재하여, IC 칩(701)에 가열된 압압 부재(708)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기IC 칩(701)을 압착해서 상기 IC 칩(701)의 상기 접합면과 상기 회로기판(706)과의 사이의 상기 접합 재료(705)를 경화시킨다. 이러한 경우, 짧은 방향의 중앙부에 길이 방향을 따라서 일렬로 연장하고, 또한 대략 등 간격으로 배치되어 있는 범프(702, …, 702)를 중심으로, 범프(702, …, 702) 열의 양측에 있어서, 도 55에 나타내는 바와 같이 직 4각형의 IC 칩(701)이 회로기판 (706)에 대하여 짧은 방향, 즉 폭 방향으로 큰 유동 속도로 이동하여, 접합 재료 (705)의 밀도가 저하함으로써, IC 칩 접합 영역(706a) 내의 짧은 방향의 중앙부 이외의 주위 부분에서의 밀착력, 즉 접합력 및밀봉력이 저하하여, 박리가 발생하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제13실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 51에 나타내는 바와 같이, 직 4각형의 IC 칩(1-4)의 접합면에 있어서, 짧은 방향의 중앙부에 길이 방향을 따라서 일렬로 연장하고, 또한 대략 등 간격으로 배치된 범프(2, …, 2)에 대향하는, 회로기판(6-4)의 IC 칩 접합 영역(6-4)의 짧은 방향의 중앙부에 길이 방향을 따라서 일렬 연장하고, 또한 대략 등 간격으로 배치된 전극(7, …, 7) 부근까지, 접합 재료 유동 규제 부재의 일례로서의 유기막(329)을 배치한다. 이 결과, IC 칩(1-4)의 접합면, 환언하면 회로기판(6-4)의 IC 칩 접합 영역(6a-4)의 외측 주위 및 IC 칩 접합 영역(6a-4)의 짧은 방향의 중앙부의 양측 부근까지, 유기막(329)에 의해 피복하도록 함으로써, 유기막(329)이 배치된 영역에서 IC 칩(1-4)의 접합면과 회로기판(6-4)의 IC 칩 접합 영역(6a-4)과의 사이의 간극이 좁아져, 접합 재료(5)의 유동에 저항을 초래할 수 있어서, 유기막(329)이 없을 경우 보다도, IC 칩(1-4)의 접합면 내 및 회로기판(6-4)의 IC 칩 접합 영역(6a-4) 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있다. 이 결과, 접합 재료(5)의 밀도의 저하를 방지할 수 있어서, IC 칩의 측면을 밀봉하는 수지량이 충분히 공급되어, IC 칩(1-4)의 측면을 밀봉하는 필릿(5A)을 크게 할 수 있고, IC 칩 접합 영역(6a-4)의 주변부에서의 IC 칩(1-4)과 접합 재료(5)와의 사이에서 박리나, 기판(6-4)의 전극(7)과 접합 재료(5)와의 사이에서 박리를 효과적으로 방지할 수 있다.
또한, 유기막(329)이 형성되는 방법은, 제12실시형태의 유기막(319)의 형성방법과 마찬가지이다.
이렇게 유기막(329)이 형성되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1-4)의 접합면 또는 회로기판(6-4)의 IC 칩 접합 영역(6a-4) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법은 제10실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6-4)의 IC 칩 접합 영역(6a-4)에 IC 칩(1-4)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1-4)의 상기 접합면과 상기 회로기판(6-4)의 IC 칩 접합 영역(6a-4)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1-4)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6-4)의 각각의 전극(7)이 전기적으로 접촉하도록 위치 결정한 뒤, 접합시킨다. 이 접합 공정은, 회로기판(6-4)이 기판대(10) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1-4)이 회로기판(6-4)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-4)이 중첩되어 있는 회로기판(6-4)이 기판대(10) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(8)를 IC 칩(1-4)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-4)이 중첩되어 있는 회로기판(6-4)이 탑재된 기판대(10)를 향해서 압압 부재(8)로부터 압압력을 작용시키는 동시에, 압압 부재(8) 내에 내장된 히터의 열을 압압 부재(8)로부터 IC 칩(1-4)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1-4)의 접합면을 회로기판(6-4)의 IC 칩 접합 영역(6a-4)에 압압함으로써, IC 칩(1-4)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6-4)의 IC 칩 접합 영역(6a-4) 내의 각각의 전극(7)에 접촉한다. 이 때, 직 4각형의 IC 칩(1-4)이 회로기판(6-4)에 대하여 짧은 방향, 즉 폭 방향에서의 양측에 유기막(329)이 배치되어 있는 것에 의해 유동 저항을 증가시킬 수 있어서, 범프(2, …, 2) 열의 양측에 있어서, 유기막(329)이 없을 경우와 비교해서, 도 52에 나타내는 바와 같이 IC 칩(1-4)과 회로기판(6-4)과의 사이에서의 유동 속도를 저하시킬 수 있고, 회로기판(6-4)의 IC 칩 접합 영역(6a-4) 내의 각각의 변의 변부 근방에 있어서 마찬가지로 접합 재료(5)의 중앙부에서 주변부를 향한 유동이 규제되어서, 불균일하게 접합 재료(5)가 유동하는 것을 방지하고, 적어도 IC 칩 접합 영역(6a-4) 전체에 있어서 접합 재료(5)가 대략 균일하게 분포 유지되어서 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 유기막(329)에 의해, 상기 IC 칩(1-4)의 상기 접합 영역(6a-4)의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(5)의 불균일한 압출을 규제할 수 있다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1-4)의 각각의 범프 (2)와 회로기판(6-4)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1-4)의 각각의 범프(2)와 회로기판(6-4)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1-4)의 각각의 범프(2)와 회로기판(6-4)의 각각의 전극(7)이 접촉하도록 해도 좋다.
상기 제13실시형태에 의하면, 직 4각형 IC 칩 접합 영역(6a-4)에 있어서, 직4각형의 IC 칩(1-4)이 회로기판(6-4)에 대하여 짧은 방향, 즉 폭 방향으로 1점에서 지지되고, 또한, 그 양측에 유기막(329)을 배치함으로써, 범프(2, …, 2)의 열의 양측에 있어서, 유기막(329)이 없을 경우와 비교해서, 도 52에 나타내는 바와 같이 IC 칩(1-4)과 회로기판(6-4)과의 사이에서의 유동 속도를 저하시킬 수 있고, 상기 압착 공정에서의 상기 IC 칩(1-4)의 상기 접합면과 상기 회로기판(6-4)의 IC 칩 접합 영역(6a-4)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부에로의 접합 재료(5)의 유동 시에 유기막(329)이 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료(5)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, IC 칩(1-4)의 접합면 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제14실시형태)
본 발명의 제14실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 56A∼도 59에 근거해서 설명한다. 도 56A 및 도 56B는 제14실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 57은 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 또한, 도 58A 및 도 58B는 제14실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 IC 칩의 측면도 및 이면도이고, 도 59는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다.
상기 제13실시형태에 있어서는, 4각형의 IC 칩(1-5)의 중앙부에 일렬의 범프(2, …, 2)를 갖는 것이었지만, 본 발명은 이것으로 한정되는 것은 아니다. 예를 들면, 제14실시형태에서는, 도 56A, 도 56B에 나타내는 바와 같이, 전자부품의 일례로서의 직 4각형의 IC 칩(1-5)의 접합면에 있어서, 4변 중, 대향하는 2변(도 56B에서는 좌우의 2변)의 변부 근방에만 각각 변과 대략 평행하고, 또한 대략 등 간격으로 일렬의 범프(2, …, 2)를 갖는 것으로서, IC 칩(1-5)의 접합면의 나머지의 2변(도 56B에서는 상하의 2변)의 변부 근방에는 범프(2)가 없고, 회로 형성체의 일례로서의 회로기판(6-5)의 IC 칩 접합 영역(6a-5)의 외측 및 내측 전영역에, 각각의 전극(7)의 각각의 범프(2)와의 접합부를 제외하고, 대략 전면적으로, 접합 재료 유동 규제 부재의 일례로서의 유기막(339)을 배치하여, 유기막(339)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다.
상기 유기막(339)은, 예를 들면, 다른 배선 또는 범프 등과의 전기적인 접촉을 방지해서 절연성을 유지하고 도체를 보호하는 내열성 코팅으로서 기능하는, 폴리이미드 또는 폴리벤자옥사졸(PBO) 등의 솔더레지스트로서 구성되어, 그러한 유기막 (339)을 예를 들어 두께 3∼7㎛ 정도만큼 스핀 코트 하고, 회로기판(6-5)의 IC 칩 접합 영역(6a-5) 및 그 외측에 전면적으로 도포한다. 그 후, 도 57에 나타내는 바와 같이, 전극(7, …, 7) 중, 범프(2, …, 2)와의 접합에 필요한 접합부를 포함하는 영역(340)을 띠 형상으로 제거해서 이 접합부를 노출시킨다. 제거하는 영역(340)은 띠 형상으로 독립되어 있어도 좋고, 연결되어서 프레임 형상으로 형성되어 있어도 좋다. 이 결과, 유기막(339)을, 회로기판(6-5)의 IC 칩 접합 영역(6a-5) 외측 및 내측 전영역에, 각각의 전극(7)의 각각의 범프(2)와의 접합부를 제외하고, 대략 전면적으로, 형성할 수 있다.
종래에서는, 도 58A, 도 58B에 나타내는 바와 같이, 직 4각형의 IC 칩(701)이 대향하는 2변(도 58B에서는 좌우의 2변)의 변부 근방의 각각에 있어서 전극(704,…, 704) 상에 범프(702, …, 702)가 대략 등 간격으로 배열되어 있는 한편, IC 칩(701)의 접합면의 나머지의 2변(도 58B에서는 상하의 2변)의 변부 근방에는 범프(702)가 전혀 없는 동시에, 회로기판(706)의 IC 칩 접합 영역(706a)의 외측의 주위에 유기막(539)을 배치하고 있다고 가정한다. 이렇게 범프(702, …, 702)가 IC 칩(701)에 배치되어 있는 상태에서, 접합 재료(705)를 회로기판(706)에 공급한 뒤, 접합면의 전극(704) 상에 범프(702)가 형성된 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이에 상기 접합 재료(705)를 사이에 넣어서, 상기 IC 칩(701)의 상기 전극(704) 상의 상기 범프(702)와 상기 회로기판 (706)의 전극(707)이 전기적으로 접촉하도록 접합시키고, 기판대(710) 상에 상기 회로기판(706)을 탑재하여, IC 칩(701)에 가열된 압압 부재(708)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(701)을 압착해서 상기 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이의 상기 접합 재료(705)를 경화시킨다. 이러한 경우, 유기막(539)이 없는 회로기판(706)의 IC 칩 접합 영역(706a) 내에서 유기막(539)이 배치되어 있는 회로기판(706)의 IC 칩 접합 영역(706a) 밖을 향해서 접합 재료(705)가 유출할 때, IC칩(701)의 접합면의 대략 등 간격으로 배열되어 있는 범프(702, …, 702)가 배치되어 있는 변부 근방 보다도, 범프(702)가 결여되어 있는 위치의 변부 근방에 있어서 접합 재료(705)가 많이 유출되게 된다. 이 결과, IC 칩(701)의 중앙 부분에서는 접합 재료(705)의 밀도가 낮아져, 접합력 및 밀봉력이 저하하게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제14실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 56A, 도 56B에 나타내는 바와 같이, 회로기판(6-5)의 IC 칩 접합 영역(6a-5)의 외측 및 내측 전영역에, 전극(7)의 범프(2)와의 접합부를 제외하고, 대략 전면적으로, 접합 재료 유동 규제 부재의 일례로서의 유기막 (339)을 배치하여, 유기막(339)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다. 이 결과, 직 4각형의 IC 칩(1-5)의 범프(2, …, 2)를 갖는 상기 대향하는 2변(도 56B에서는 좌우의 짧은 변의 2변)의 변부 근방과, 범프(2)가 없는 2개의 대향하는 다른 2변(도 56B에서는 상하의 긴 변의 2변)의 변부 근방과의 각각에 있어서, 유기막(339)이 마찬가지로 배치되어 있기 때문에, 유동 저항도 마찬가지의 것으로 되고, 유기막(339)이 없는 경우와 비교해서, 유동 저항이 높아지고, 접합 재료(5)의 유동 규제가 마찬가지로 실행된다.
이렇게 회로기판(6-5)의 IC 칩 접합 영역(6a-5)의 외측 및 내측 전영역에, 전극(7)의 범프(2)와의 접합부를 제외하고, 대략 전면적으로, 유기막(339)이 배치되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1-5)의 접합면 또는 회로 형성체의 일례로서의 회로기판(6-5)의 IC 칩 접합 영역(6a-5) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법은 제10실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6-5)의 IC 칩 접합 영역(6a-5)에 IC 칩(1-5)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1-5)의 상기 접합면과 상기 회로기판(6-5)의 IC 칩 접합 영역(6a-5)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1-5)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6-5)의 각각의 전극(7)이 전기적으로 접촉하도록 위치를 맞춘 뒤, 접합시킨다. 이 접합 공정은, 회로기판(6-5)이 기판대(예를 들면, 도 52의 기판대(10)참조) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1-5)이 회로기판(6-5)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-5)이 중첩되어 있는 회로기판(6-5)이 기판대 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(예를 들면, 도 52의 압압 부재 (8) 참조)를 IC 칩(1-5)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-5)이 중첩되어 있는 회로기판(6-5)이 탑재된 기판대를 향해서 압압 부재로부터 압압력을 작용시키는 동시에, 압압 부재 내에 내장된 히터의 열을 압압 부재로부터 IC 칩(1-5)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1-5)의 접합면을 회로기판(6-5)의 IC 칩 접합 영역(6a-5)에 압압함으로써, IC 칩(1-5)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6-5)의 IC 칩 접합 영역(6a-5) 내의 각각의 전극(7)에 접촉한다. 이 때, 상기 IC 칩(1-5)의 상기접합면과 상기 회로기판(6-5)의 IC 칩 접합 영역(6a-5)과의 사이의 상기 접합 재료(5)를, 상기 IC 칩(1-5)의 상기 접합면의 중앙부에서 주변부를 향해서 밀어내려고 한다. 여기서, 상기한 바와 같이 범프(2)가 결여되어 있는 위치에도, 배치되어 있는 위치에도, 유기막(339)이 배치되어 있는 결과로서, IC 칩(1-5)의 상기 접합면의 각각의 변의 변부 근방에 있어서는, 어느 쪽의 변의 변부 근방에서도 유동 속도가, 대략 일정하게 되고, 마찬가지로 접합 재료(5)의 중앙부에서 주변부를 향한 유동이 규제되어서, 불균일하게 접합 재료(5)가 유동하는 것을 방지하고, 적어도 IC 칩(1-5)의 접합면 전체에 있어서 접합 재료(5)가 대략 균일하게 분포 유지되어 상기 열에 의해 경화되어서 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(1-5)에 구비한 유기막(339)에 의해, 상기 IC 칩(1-5)의 상기 접합면의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(5)의 불균일한 압출을 규제할 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 각각의 유기막(339)의 높이, 각각의 유기막(339)의 내열성, 및 접합 재료(5)의 예에 대해서는, 제13실시형태와 마찬가지이다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1-5)의 각각의 범프 (2)와 회로기판(6-5)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1-5)의 각각의 범프(2)와 회로기판(6-5)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1-5)의 각각의 범프(2)와 회로기판(6-5)의 각각의 전극(7)이 접촉하도록 해도 좋다.
상기 제14실시형태에 의하면, 회로기판(6-5)의 IC 칩 접합 영역(6a-5)의 외측 및 내측 전영역에, 전극(7)의 범프(2)와의 접합부를 제외하고, 대략 전면적으로, 접합 재료 유동 규제 부재의 일례로서의 유기막(339)을 배치함으로써, 상기 압착 공정에서의 상기 IC 칩(1-5)의 상기 접합면과 상기 회로기판(6-5)의 IC 칩 접합 영역(6a-5)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부에로의 접합 재료(5)의 유동 시에 유기막(339)이 접합 재료 유동 규제 부재로서 기능하여, IC 칩(1-5)의 각각의 변의 변부 근방에서의 상기 접합 재료(5)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, IC 칩(1-5)의 접합면 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제15실시형태)
본 발명의 제15실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 60A∼도 63에 근거해서 설명한다. 도 60A, 도 60B는 제15실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 60C 및 도 61은 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면 및 부분적으로 확대한 일부 단면 측면도이다. 또한, 도 62A, 도 62B는 제15실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 상기 회로기판의 측면도 및 평면도이고, 도 62C 및 도 63은 상기 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면 및 부분적으로 확대한일부 단면 측면도이다.
상기 접합 재료 유동 규제 부재의 일례로서의 유기막(339)을 배치하는 위치는, 회로기판(6-6)의 IC 칩 접합 영역(6a-6) 내로 한정하는 것이 아니고, 이 제15실시형태와 같이, 회로기판(6-6)의 IC 칩 접합 영역(6a-6)의 외측에 배치하도록 해도 좋다. 즉, 상기 제15실시형태에 있어서는, 도 60A, 도 60B, 도 60C 및 도 61에 나타내는 바와 같이, 회로 형성체의 일례로서의 회로기판(6-6)의 IC 칩 접합 영역(6a-6)의 외측의 접합 재료가 밀려나온 영역에, IC 칩 접합 영역(6a-6)을 둘러싸도록 4각형 프레임 형상으로 구성되어서 회로기판 표면 보다 크게 돌출한 필릿 형성용 볼록부로서의 댐(dam)부(345)를 상기 접합 재료 유동 규제 부재의 일례로서 설치하고, 전자부품의 일례로서의 정 4각형의 IC 칩(1-6)의 접합면과 회로기판(6-6)의 IC 칩 접합 영역(6a-6)과의 사이에 끼워지는 접합 재료(5)가 압착 공정에서 회로기판(6-6)의 IC 칩 접합 영역(6a-6)의 외측으로 유출했을 때, 상기 댐부(345)에 의해 솟아오르는 것과 같이 거의 막혀 정지되어 IC 칩(1-6)의 측면을 피복하는 필릿(5A)을 크게 하고, 밀봉 수지로서 기능하는 접합 재료(5)에 의한 IC 칩(1-6)의 밀봉 효과를 향상시켜서, 신뢰성의 향상을 도모할 수 있게 할 수도 있다.
상기 댐부(345)는, 예를 들면, 솔더레지스트 등의 유기막, 또는 상기 회로기판(6-6)의 상기 전극(7)과 동일한 구성이고, 또한 상기 전극(7) 보다 두꺼운 더미 전극으로 구성할 수 있다.
상기 댐부(345)를 상기 유기막으로서 구성할 경우에는, 예를 들면 2층의 유기막, 즉, 아래쪽의 유기막(349)과 위쪽의 유기막(348)으로 구성할 수 있다. 아래쪽의 유기막(349)은, 예를 들면, 다른 배선 또는 범프 등과의 전기적인 접촉을 방지해서 절연성을 유지하여 도체를 보호하는 내열성 코팅으로서 기능하는 폴리이미드 또는 폴리벤자옥사졸(PBO) 등의 솔더레지스트로서 구성되고, 그러한 유기막(349)을, 예를 들면 두께 3∼7㎛ 정도만큼 스핀 코트 하여, 도 60B에 나타내는 바와 같이, 회로기판(6-6)의 IC 칩 접합 영역(6a-6)의 외측에 4각형 프레임 형상으로 도포한다. 그 후, 유기막(349)의 위에, IC 칩 접합 영역(6a-6)의 바로 외측의 근방에만, 작은 폭의 위쪽의 유기막(348)을 배치해서 형성하고 있다. 이 위쪽의 유기막(348)은, 페이스트 수지의 스크린 인쇄(통상적인 솔더레지스트 인쇄와 볼록부 인쇄의 조합), 또는 필름의 접착, 혹은 라미네이트(laminate)에 의해 형성된다. 여기서, 상기 댐부 (345)의 각각의 층의 구체적 예는, 레지스트 재료를 그대로 사용하는 것을 중심으로 생각하면, 에폭시 수지 또는 우레탄 수지가 바람직하다. 필름의 접착 등으로써 형성할 경우에는, PET(폴리에틸렌텔레프탈레이트), 폴리에틸렌, 혹은 폴리프로필렌 수지 등의 열가소성 수지, 또는 에폭시(미경화) 필름을 사용할 수 있다. 기판측과의 밀착성을 생각하면, 에폭시계 수지가 바람직하다.
종래에서는, 도 62A, 도 62B, 도 62C에 나타내는 바와 같이, 정 4각형의 IC 칩(701)에 대응하는 회로기판(706)의 IC 칩 접합 영역(706a)의 외측의 주위에 4각형 프레임 형상으로 유기막(549)을 배치하고 있다고 가정한다. 이렇게 유기막(549)이 배치되어 있는 상태에서, 접합 재료(705)를 회로기판(706)에 공급한 뒤, IC 칩 (701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이에 상기 접합 재료(705)를 사이에 넣어서, 상기 IC 칩(701)의 상기 전극(704) 상의 상기 범프(702)와 상기 회로기판(706)의 전극(707)이 전기적으로 접촉하도록 접합시키고, 기판대(710) 상에 상기 회로기판(706)을 탑재하여, IC 칩(701)에 가열된 압압 부재(708)를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(701)을 압착해서 상기 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이의 상기 접합 재료(705)를 경화시킨다. 이러한 경우, 유기막(539)이 없는 회로기판(706)의 IC 칩 접합 영역(706a) 내에서 유기막(549)이 배치되어 있는 회로기판(706)의 IC 칩 접합 영역(706a) 밖을 향해서 접합 재료(705)가 유출할 때, IC 칩 접합 영역(706a)의 외측에 이격되어 배치된 유기막(549)에 접합 재료(705)가 접촉할 때까지, 상기 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이로부터 유출하여, 유기막(549)에 접합 재료(705)가 접촉하면, 접합 재료(705)가 솟아올라서 IC 칩(701)의 측면을 일부 피복하게 된다. 그러나, IC 칩(701)의 측면의 일부 밖에 피복할 수 없기 때문에, 접합 재료(705)에 의한 밀봉은 불충분한 것으로 되어 있다.
이러한 불충분한 밀봉을 방지하기 위해서, 제15실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 60A, 도 60B에 나타내는 바와 같이, 회로기판(6-6)의 IC 칩 접합 영역(6a-6)의 외측의 접합 재료가 밀려나온 영역, 환언하면, IC 칩 접합 영역 (6a-6)으로부터 소정 간격을 두고 IC 칩 접합 영역(6a-6)을 둘러싸도록 4각형 프레임 형상의 영역에, 솔더레지스트 등의 유기막으로 구성되어서 회로기판 표면 보다 크게 돌출한 댐부(345)를 접합 재료 유동 규제 부재의 일례로서 배치하여, 댐부(345)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다. 이 결과, 댐부(345)가 배치되어 있음으로써, 댐부(345)가 없거나 또는 낮은 종래의 경우와 비교해서, 상기 댐부(345)에 의해 접합 재료(5)가 솟아오르도록, 접합 재료(5)가 회로기판 표면 가장자리로 유출하려고 하는 것을 거의 막아 정지시킬 수 있어서, IC 칩(1-6)의 측면을 피복하도록 필릿(5A)을 크게 할 수 있다.
이렇게 댐부(345)가 배치되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1-6)의 접합면 또는 회로 형성체의 일례로서의 회로기판(6-6)의 IC 칩 접합 영역(6a-6) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법은 제10실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6-6)의 IC 칩 접합 영역(6a-6)에 IC 칩(1-6)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1-6)의 상기 접합면과 상기 회로기판(6-6)의 IC 칩 접합 영역(6a-6)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1-6)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6-6)의 각각의 전극(7)이 전기적으로 접촉하도록 위치를 맞춘 뒤, 접합시킨다. 이 접합 공정은, 회로기판(6-6)이 기판대(10) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1-6)이 회로기판(6-6)에 중첩되어서 접합 공정을 실행한 후, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-6)이 중첩되어 있는 회로기판(6-6)이 기판대(10) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(8)를 IC 칩(1-6)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-6)이 중첩되어 있는 회로기판(6-6)이 탑재된 기판대(10)를 향해서 압압 부재(8)로부터 압압력을 작용시키는 동시에, 압압 부재(8) 내에 내장된 히터의 열을 압압 부재(8)로부터 IC 칩(1-6)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1-6)의 접합면을 회로기판(6-6)의 IC 칩 접합 영역(6a-6)에 압압함으로써, IC 칩(1-6)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6-6)의 IC 칩 접합 영역(6a-6) 내의 각각의 전극(7)에 접촉한다. 이 때, 상기 IC 칩(1-6)의 상기 접합면과 상기 회로기판(6-6)의 IC 칩 접합 영역(6a-6)과의 사이의 상기 접합 재료(5)를, 상기 IC 칩(1-6)의 상기 접합면과 상기 회로기판(6-6)의 IC 칩 접합 영역(6a-6)과의 사이로부터 외측을 향해서 밀어내려고 한다. 여기서, 상기한 바와 같이, IC 칩 접합 영역(6a-6)으로부터 소정 간격을 두고 IC 칩 접합 영역(6a-6)을 둘러싸도록 4각형 프레임 형상의 영역에 배치된 댐부(345)에 의해, 상기 압출되어 회로기판 표면 가장자리에 유출된 접합 재료(5)가 막혀 정지되는 결과로서, IC 칩(1-6)의 측면에 있어서, 접합 재료(5)가 댐부(345)에 의해 솟아올라서, IC 칩(1-6)의 측면의 적어도 회로기판 측의 반 정도까지 피복될 수 있은 뒤, 상기 열에 의해 경화되어서 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 IC 칩(1-6)에 구비된 댐부(345)에 의해, 상기 IC 칩(1-6)의 측면에 큰 필릿(5A)을 형성할 수 있어서, IC 칩(1-6)의 측면의 밀봉력을 향상시킬 수 있다.
상기 접합 재료 유동 규제 부재의 예로서의 댐부(345)의 높이로서는, 상기 효과를 확실하게 나타내기 위해서는, 종래의 유기막(339) 보다도 적어도 2배 이상의 두께를 갖는 것이 바람직하다. 댐부(345)를 구성하는 각각의 유기막(348, 349)의 내열성, 및 접합 재료(5)의 예에 대해서는, 제14실시형태와 마찬가지이다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1-6)의 각각의 범프 (2)와 회로기판(6-6)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1-6)의 각각의 범프(2)와 회로기판(6-6)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1-6)의 각각의 범프(2)와 회로기판(6-6)의 각각의 전극(7)이 접촉하도록 해도 좋다.
또한, 도 60C 및 도 61에서는, IC 칩(1-6)의 접합면에는 패시베이션막(309)이 배치되어 있지만, 이것으로 한정되는 것은 아니고, 패시베이션막(309)이 없어도 좋다.
상기 제15실시형태에 의하면, 회로기판(6-6)의 IC 칩 접합 영역(6a-6)으로부터 소정 간격을 두고 IC 칩 접합 영역(6a-6)을 둘러싸도록 4각형 프레임 형상의 영역에 댐부(345)를 접합 재료 유동 규제 부재의 일례로서 배치함으로써, 상기 압착 공정에서의 상기 IC 칩(1-6)의 상기 접합면과 상기 회로기판(6-6)의 IC 칩 접합 영역(6a-6)과의 사이의 상기 접합 재료(5)의 IC 칩 접합 영역(6a-6)의 외측에의 접합 재료(5)의 유동 시에, 댐부(345)에 의해, 상기 압출되어 회로기판 표면 가장자리에 유출된 접합 재료(5)를 막아 정지시켜서 솟아올려, IC 칩(1-6)의 측면에 큰 필릿(5A)을 형성할 수 있어서, IC 칩(1-6)의 측면의 밀봉력을 향상시킬 수 있고, 밀착력이 향상되어, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제16실시형태)
본 발명의 제16실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 64A∼도 67에 근거해서 설명한다. 도 64A, 도 64B는 제16실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 64C는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면이고, 도 65는 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 도 66A, 도 66B는 제16실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 66C는 도 66A, 도 66B, 도 66C의 종래예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면이고, 도 67은 도 66A, 도 66B, 도 66C의 종래예의 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다.
제16실시형태에서는, 도 64B에 나타내는 바와 같이, 전자부품의 일례로서의 정 4각형의 IC 칩(1-7)의 접합면에 대응하는 회로 형성체의 일례로서의 회로기판(6-7)의 IC 칩 접합 기판(6-7) 내에서, 배선 밀도가 소정값 이하의 영역에서 또한 중심에서 편심된 영역(환언하면, 접합 재료(5)가 불균일한 유동을 나타내는 영역)에, 회로기판(6-7)의 전극(7)의 두께와 대략 동일한 두께의 접합 재료 유동 규제 부재로서의 볼록부(355)를 구비한다. 이 돌기(355)는, 솔더레지스트 또는 동박(銅箔)으로 구성되어 있다. 볼록부(355)의 형성 방법으로서는, 동박의 경우에는, 배선과 동시에 형성(예를 들면, 수지에 붙인 동박의 에칭, 또는 수지판 상에의 도금으로써 형성)한다. 솔더레지스트를 사용할 경우에는, 기판 상에의 솔더레지스트 형성 시에 동시에 실행하는 것이 바람직하다.
이렇게 볼록부(355)를 배치함으로써, 회로기판(6-7)의 IC 칩 접합 기판(6-7) 내에서 전극 패턴의 배선 밀도의 균일화를 도모할 수 있고, 밀봉 수지인 접합 재료 (5)의 유동의 균일화를 도모하여, IC 칩(1-7)과 회로기판(6-7)과의 사이로부터 외측으로 밀려나온 접합 재료(5)의 밀려나온 양을 균일화시켜서, 접합의 안정화를 도모할 수 있다.
이것에 대하여, 종래에서는, 도 66A, 도 66B, 도 66C 및 도 67에 나타내는 바와 같이, 회로기판(706)의 IC 칩 접합 영역(706a) 내에서 배선 밀도가 소정값 이하의 영역(706d)이 존재하고, 패턴 배선 밀도가 불균일한 것으로 되어 있는 경우에는, 이하와 같은 문제가 있다. 접합 재료(705)를 회로기판(706)에 공급한 뒤, 접합면의 전극(704) 상에 범프(702)가 형성된 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이에 상기 접합 재료(705)를 사이에 넣어서, 상기 IC 칩(701)의 상기 전극(704) 상의 상기 범프(702)와 상기 회로기판(706)의 전극(707)이 전기적으로 접촉하도록 접합시키고, 기판대 상에 상기 회로기판 (706)을 탑재하여, IC 칩(701)에 가열된 압압 부재를 맞닿게 하여 가압함으로써, 가열 및 가압 상태에서 상기 IC 칩(701)을 압착해서 상기 IC 칩(701)의 상기 접합면과 상기 회로기판(706)의 IC 칩 접합 영역(706a)과의 사이의 상기 접합 재료(705)를 경화시킨다. 이러한 경우, 회로기판(706)의 IC 칩 접합 영역(706a) 내로부터 밖을 향해서 접합 재료(705)가 유출할 때, 접합 재료(705)의 유동이 불균일한 것으로 되고, IC 칩(701)과 회로기판(706)과의 사이로부터 외측에 유출된 접합 재료(705)의 밀려나온 양이 불균일하게 되어, 접합의 안정화를 도모할 수 없게 된다.
이러한 접합력 및 밀봉력의 저하를 방지하기 위해서, 제16실시형태에서는, 상기 접합 재료 공급 공정 전에, 도 64A, 도 64B에 나타내는 바와 같이, 회로기판(6-7)의 IC 칩 접합 기판(6-7) 내의 전극 배선 밀도가 소정값 이하의 영역에서 또한 중심에서 편심된 영역에, 회로기판(6-7)의 전극(7)의 두께와 대략 동일한 두께의 접합 재료 유동 규제 부재로서의 볼록부(355)를 구비하도록 하고 있다.
이렇게 볼록부(355)가 배치되어 있는 상태에서, 접합 재료 공급 공정에 있어서, IC 칩(1-7)의 접합면 또는 회로기판(6-7)의 IC 칩 접합 기판(6-7) 중, 적어도 어느 한쪽에, 적어도 절연성의 열경화성 수지를 포함하는 접합 재료(5)를 공급한다. 접합 재료(5)의 공급 방법은 제10실시형태와 마찬가지이다.
이어서, 접합 공정에 있어서, 접합 재료(5)를 사이에 끼워서 회로기판(6-7)의 IC 칩 접합 기판(6-7)에 IC 칩(1-7)의 접합면을 중첩하고, 상기 각각의 전극(4) 상에 범프(2)가 형성된 IC 칩(1-7)의 상기 접합면과 상기 회로기판(6-7)의 IC 칩 접합 기판(6-7)과의 사이에 상기 접합 재료(5)를 사이에 넣어서, 상기 IC 칩(1-7)의 상기 각각의 전극(4) 상의 상기 범프(2)와 상기 회로기판(6-7)의 각각의 전극(7)이 전기적으로 접촉하도록 위치를 맞춘 뒤, 접합시킨다. 이 접합 공정은, 회로기판(6-7)이 기판대(10) 상에 탑재된 상태에서 실행하도록 해도 좋고, 다른 개소에서 접합 재료(5)를 사이에 넣어서 IC 칩(1-7)이 회로기판(6-7)에 중첩되어서 접합 공정을 실행한 뒤, 본 압착 공정에 있어서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-7)이 중첩되어 있는 회로기판(6-7)이 기판대(10) 상에 탑재되도록 해도 좋다.
이어서, 본 압착 공정에 있어서, 압압 부재(8)를 IC 칩(1-7)에 맞닿게 하여서, 접합 재료(5)를 사이에 넣어서 IC 칩(1-7)이 중첩되어 있는 회로기판(6-7)이 탑재된 기판대(10)를 향해서 압압 부재(8)로부터 압압력을 작용시키는 동시에, 압압 부재(8) 내에 내장된 히터의 열을 압압 부재(8)로부터 IC 칩(1-7)에 전달한다. 이 결과, 소정 온도를 가하면서 소정의 가압력을 작용시켜서, IC 칩(1-7)의 접합면을 회로기판(6-7)의 IC 칩 접합 기판(6-7)에 압압함으로써, IC 칩(1-7)의 접합면의 각각의 전극(4) 상의 범프(2)가 회로기판(6-7)의 IC 칩 접합 기판(6-7) 내의 각각의 전극(7)에 접촉한다. 이 때, 상기 IC 칩(1-7)의 상기 접합면과 상기 회로기판(6-7)의 IC 칩 접합 기판(6-7)과의 사이에서 상기 접합 재료(5)가, 상기 IC 칩 접합 기판(6-7)의 중앙부에서 주변부로 유동할 때, 볼록부(355)가 없을 경우와 비교해서, 도 65에 나타내는 바와 같이, 볼록부(355)가 있는 경우에는 IC 칩 접합 기판(6-7) 내의 전극 배선 밀도가 대략 균일화되어, IC 칩 접합 기판(6-7)의 중심부에서 주변부를 향해서 접합 재료(5)가 유동할 때, 불균일하게 접합 재료(5)가 유동하는 것을 방지하고, IC 칩 접합 기판(6-7) 전체에 있어서 접합 재료(5)가 대략 균일하게 분포 유지되어서 상기 열에 의해 경화되어 IC 칩 실장체를 제조할 수 있다. 즉, 상기 본 압착 공정에 있어서, 상기 볼록부(355)에 의해, 상기 IC 칩 접합 기판(6-7)의 중앙부에서 주변부에로의 압착 시의 상기 접합 재료(5)의 불균일한압출을 규제할 수 있다. 또한, 접합 재료(5)의 예에 대해서는, 제14실시형태와 마찬가지이다.
또한, 상기 설명에 있어서는, 접합 공정에 있어서 IC 칩(1-7)의 각각의 범프 (2)와 회로기판(6-7)의 각각의 전극(7)이 접촉하도록 기재했지만, 이것으로 한정되는 것은 아니고, 접합 공정에서는 IC 칩(1-7)의 각각의 범프(2)와 회로기판(6-7)의 각각의 전극(7)이 접촉하지 않고, 본 압착 공정에서 처음으로 IC 칩(1-7)의 각각의 범프(2)와 회로기판(6-7)의 각각의 전극(7)이 접촉하도록 해도 좋다.
또한, 도 64C에서는, IC 칩(1-7)의 접합면에는 패시베이션막(309)이 배치되어 있지만, 이것으로 한정되는 것은 아니고, 패시베이션막(309)이 없어도 좋다. 또한, 종래의 유기막(549)과 마찬가지의 유기막(356)을 IC 칩 접합 기판(6-7)의 외측에 소정 간격을 두고 4각형 프레임 형상으로 배치하고 있지만, 이러한 유기막(356)이 없어도 좋다.
상기 제16실시형태에 의하면, 회로기판(6-7)의 IC 칩 접합 기판(6-7) 내의 전극 배선 밀도가 소정값 이하의 영역에서, 또한 중심에서 편심된 영역에, 회로기판 (6-7)의 전극(7)의 두께와 대략 동일한 두께의 접합 재료 유동 규제 부재로서의 볼록부(355)를 구비함으로써, 회로기판(6-7)의 IC 칩 접합 기판(6-7) 내에서 패턴 배선 밀도의 균일화를 도모할 수 있고, 밀봉 수지인 접합 재료(5)의 유동의 균일화를 도모하여, IC 칩(1-7)과 회로기판(6-7)과의 사이로부터 외측으로 밀려나오는 접합 재료(5)의 밀려나온 양을 균일화시켜서, 접합의 안정화를 도모할 수 있다.
(제17실시형태)
본 발명의 제17실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 68A∼도 72에 근거해서 설명한다. 도 68A, 도 68B는 제17실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 69A, 도 69B는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면측면 및 일부 확대 단면 측면도이며, 도 70은 압착 공정에서의 접합 재료의 유동 상태를 나타내고, IC 칩을 투시해서 회로기판 상에서의 접합 재료의 움직임을 나타내는 평면도이다. 도 71 및 도 72는 제16실시형태를 설명하기 위한 비교예에 관한 IC 칩의 실장 방법의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 확대 단면측면이다.
제17실시형태에서는, 제16실시형태의 솔더레지스트 또는 동박에 의한 볼록부 (355)에 있어서, 접합 재료(5)와 기판(6-8)과의 밀착성을 향상시키는 것이다. 즉, 제16실시형태와 같은 볼록부(355)를, 예를 들면 전극(7)과 동일 구성으로 구성하려고 하면, 도 71∼도 72에 나타내는 바와 같이, 접합 재료(5)에 의해 IC 칩(1)과 기판(6)이 접합되어 있을 때 접합 재료(5)와 기판(6)과의 사이의 볼록부(355)는, 접합 재료 측으로부터 순서로, Au층(355a), Ni층(355b), Cu층(355c)이 배치되어, Cu층 (355c)이 기판(6)에 접촉하고 있으며, 접합 재료(5)와 Au층(355a)과의 밀착성이 약하여, 양자간에서, (395)로 나타내는 바와 같은 들뜬 부분이 생길 가능성이 있다.
그래서, 본 제17실시형태에서는, 볼록부(355)를 대신해서, 접합 재료 유동규제 부재의 일례로서 메시 형상의 전극(369)으로 한다. 즉, 회로 형성체의 일례로서의 회로기판(6-8)의 IC 칩 접합 영역(6a-8) 내에서, 배선 밀도가 소정값 이하의 영역에서, 또한 중심에서 편심된 영역에, 회로기판(6-8)의 접합 재료 유동 규제 부재의 일례로서의 메시 형상의 전극(369)을 구비한다. 이 메시 형상의 전극(369)은, 예를 들면 금제(金製)의 전극을 메시로 해서, 밀봉 수지의 접합 재료(5)에 대한 앵커 효과에 의해, 접합 재료(5)와 접착시키기 쉬운 것으로 할 수 있다.
이렇게, 제17실시형태에 의하면, 메시 형상의 전극(369)을 배치함으로써, 회로기판(6-8)의 IC 칩 접합 영역(6a-8) 내에서의 전극 패턴의 배선 밀도의 균일화를 도모할 수 있고, 접합 재료(5)의 유동의 균일화를 도모하여, 전자부품의 일례로서의 정 4각형의 IC 칩(1-8)의 접합면과 회로기판(6-8)의 IC 칩 접합 영역(6a-8)과의 사이로부터 외측으로 밀려나온 접합 재료(5)의 밀려나온 양을 균일화시켜서, 접속의 안정화를 도모할 수 있다. 또한, 이러한 효과에 추가해서, 메시 형상의 전극(369)의 메시를 구성하는 관통구멍 부분(369h,…,369h)에서 기판(6-8)이 노출되고, 메시 형상의 전극(369) 상에 배치하는 접합 재료(5)가 상기 관통구멍 부분(369h,…,369h)을 관통해서 기판(6-8)에 직접 접촉하게 된다. 이 결과, 메시 형상 전극(369)의 관통구멍 부분(369h,…,369h)에서 접합 재료(5)가 기판(6-8)과 직접 밀착 접합하게 되어, 접합 재료(5)와 기판(6-8)과의 밀착성을 향상시킬 수 있다.
(제18실시형태)
본 발명의 제18실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 73A∼도 74B에 근거해서 설명한다. 도 73A, 도 73B는 제18실시형태에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 측면도 및 평면도이고, 도 74A, 도 74B는 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 일부 단면 측면 및 일부 확대 단면 측면도이다.
제18실시형태에서는, 제16실시형태의 솔더레지스트 또는 동박에 의한 볼록부 (355)에 있어서, 접합 재료(5)와 볼록부(355)와의 밀착성을 향상시키는 것이다. 즉, 제16실시형태와 같은 볼록부(355)를 형성한 뒤, 회로기판(6-9)의 IC 칩 접합 영역(6a-9)의 외측 및 내측 전영역에, 볼록부(355)를 포함시키고, 또한 각각의 전극 (7)의 각각의 범프(2)와의 접합에 필요한 접합부를 포함하는 영역(340)을 제외하고, 대략 전면적으로, 접합 재료 유동 규제 부재의 일례로서의 유기막(339)을 배치하여, 유기막(339)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다. 따라서, 이 제18실시형태에서는, 볼록부(355)와 유기막(339)의 양쪽이 접합 재료 유동 규제 부재의 일례로서 기능한다.
상기 유기막(339)은, 제14실시형태에서 사용한 유기막(339)과 마찬가지의 것이며, 예를 들면, 다른 배선 또는 범프 등과의 전기적인 접촉을 방지해서 절연성을 유지하여 도체를 보호하는 내열성 코팅으로서 기능하는 폴리이미드 또는 폴리벤자옥사졸(PBO) 등의 솔더레지스트로서 구성된다. 그러한 유기막(339)을, 예를 들면 두께 3∼7㎛ 정도만큼 스핀 코트 하여, 회로기판(6-9)의 ⅠC칩 접합 영역(6a-9) 및 그 외측에 전면적으로 도포한다. 그 후, 도 73A, 도 73B에 나타내는 바와 같이, 전극(7,…, 7)의 내, 범프(2, …, 2)와의 접합에 필요한 접합부를 포함하는 영역(340)을 띠형상으로 제거해서 이 접합부를 노출시킨다. 제거하는 영역(340)은 띠형상으로 독립하여 있어도 좋고, 연결되어서 프레임 형상으로 형성되어 있어도 좋다. 이 결과, 유기막(339)을, 볼록부(355)를 포함하는 회로기판(6-9)의 IC 칩 접합 영역(6a-9) 외측 및 내측 전영역에, 각각의 전극(7)의 각각의 범프(2)와의 접합부를 제외하고 대략 전면적으로 형성한다.
상기 제18실시형태에 의하면, 상기한 바와 같이, 볼록부(355)를 포함하는 회로기판(6-9)의 IC 칩 접합 영역(6a-9) 외측 및 내측 전영역에, 각각의 전극(7)의 각각의 범프(2)와의 접합부를 제외해서 대략 전면적으로 유기막(339)을 배치함으로써, 상기 압착 공정에서의 상기 IC 칩(1-9)의 상기 접합면과 상기 회로기판(6-9)의 IC 칩 접합 영역(6a-9)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부에로의 접합 재료(5)의 유동 시에 유기막(339)이 접합 재료 유동 규제 부재로서 기능하여, IC 칩(1-9)의 각각의 변의 변부 근방에서의 상기 접합 재료(5)의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한 IC 칩(1-9)의 접합면 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
(제19실시형태)
본 발명의 제19실시형태에 관한 전자부품의 실장 방법 및 그 방법에 의해 제조되는 전자부품 실장체의 일례로서의, IC 칩의 실장 방법 및 그 방법에 의해 제조되는 IC 칩 실장체를 도 75∼도 78에 근거해서 설명한다. 도 75는 제19실시형태에관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 평면도이고, 도 76은 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도이다. 도 77은 제19실시형태를 설명하기 위한 종래예에 관한 IC 칩의 실장 방법의 접합 공정 전의 회로기판의 평면도이고, 도 78은 종래 예의 압착 공정에서의 IC 칩과 회로기판과 접합 재료의 부분적으로 확대한 일부 단면 측면도이다.
제10실시형태에서는, 정 4각형의 IC 칩(1-10)의 전극(7)이 없는 각각의 코너부 부근에 있어서, 더미 전극(303)을 1개 또는 복수 개 배치하도록 하고 있었지만, 제19실시형태에서, 더미 전극(303)을 대신해서, 접합 재료 유동 규제 부재의 일례로서 유기막(360)을 배치함으로써, 제10실시형태와 마찬가지의 작용 효과를 나타내도록 할 수도 있다.
즉, 도 75에 나타내는 바와 같이, 접합 재료(5)의 일례로서의 시트재를 사용하고, 전자부품의 일례로서의 정 4각형의 IC 칩(1-10)의 접합면에 대응하는 회로 형성체의 일례로서의 회로기판(6-10)의 정 4각형의 IC 칩 접합 영역(6a-10)의 전극 (7)이 배치되어 있지 않는 각각의 코너부 부근을 모두 피복하도록, 접합 재료 유동 규제 부재의 일례로서, 유기막(360)을 배치하여, 유기막(360)에 의해 접합 재료(5)의 유동 규제를 실행하는 것이다.
유기막(360)은, 각각의 코너부 부근에만 배치하거나, 각각의 코너부 부근에 배치한 것을 서로 연결해서 4각형 프레임 형상으로 배치해도 좋다.
종래에서는, 도 77 및 도 78에 나타내는 바와 같이, 기판(706)의 IC 칩 접합 영역(706a)의 전극(707)이 결여되어 있는 위치, 즉 각각의 코너부 부근에서 접합재료(705)가 더욱 큰 유동 속도로 IC 칩 접합 영역(706a)의 외측에 기판 가장자리로 유출하여 접합 재료(705)의 밀도가 저하되고, IC 칩(701)의 측면을 밀봉하는 수지량이 부족하게 되어, IC 칩(701)의 측면을 밀봉하는 필릿이 작아져, IC 칩 접합 영역의 주변부에서의 IC 칩(701)과 접합 재료(705)와의 사이에서 박리가 발생하거나, 기판(706)의 전극(707)과 접합 재료(705)와의 사이에서 박리가 발생하거나 하게 된다.
이것에 대하여, 제19실시형태에서는, IC 칩 접합 영역(6a-10)의 전극(7)이 배치되어 있지 않는 각각의 코너부 부근을 모두 피복하도록, 접합 재료 유동 규제 부재의 일례로서, 유기막(360)을 배치하여, 상기 문제를 해결하도록 하고 있다.
상기 제19실시형태에 의하면, 회로기판(6-10)의 정 4각형 IC 칩 접합 영역 (6a-10)에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 전극(7, …, 7)을 갖는 것으로서, 회로기판(6-10)의 IC 칩 접합 영역(6a-10)의 상기 변의 변부 근방에서의 전극(7)이 없는 코너부에 유기막 (360)을 배치함으로써, 상기 압착 공정에서의 상기 IC 칩(1-10)의 상기 접합 영역과 상기 회로기판(6-10)의 IC 칩 접합 영역(6a-10)과의 사이의 상기 접합 재료(5)의 중앙부에서 주변부의 코너부에로의 접합 재료(5)의 유동 시에, 전극(7)이 없는 코너부에 있어서도 유기막(360)이 접합 재료 유동 규제 부재로서 기능하여, 기판(6-10)의 IC 칩 접합 영역(6a-10)의 중앙부에서의 유동 속도 SP1과, 기판(6-10)의 IC 칩 접합 영역(6a-10)의 주변부에서의 유동 속도 SP2가 대략 동일하게 되어, IC 칩 접합 영역(6a-10)의 각각의 변의 변부 근방 및 각각의 코너부 부근에서의 상기 접합 재료(5)의 중앙부에서 주변부의 코너부에로의 유동의 대략 균일화를 도모하고, 또한, IC 칩(1-10)의 접합면, 환언하면, 상기 회로기판(6-10)의 IC 칩 접합 영역(6a-10) 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있는 동시에, 각각의 코너부에 있어서 유기막(360)에 의해 접합 재료(5)의 회로기판 표면 가장자리의 유동을 막아 정지시켜 솟아오르게 함으로써, IC 칩(1-10)의 측면을 피복하는 필릿(5A)을 형성할 수 있다. 이렇게, IC 칩(1-10)의 접합면 내 및 회로기판(6-10)의 IC 칩 접합 영역(6a-10) 내에서의 접합 재료(5)의 분포의 균일화를 도모할 수 있는 결과로서 접합 재료(5)의 밀도의 저하를 방지할 수 있고, IC 칩 접합 영역(6a-10)의 중앙부와 주변부, 특히 코너부에서의 IC 칩(1-10)과 접합 재료(5)와의 밀착성을 증가시키는 동시에, 기판(6-10)의 전극(7) 또는 유기막(360)과 접합 재료(5)와의 사이에서의 밀착성을 증가시킴으로써, 상기 박리를 방지할 수 있게 하여, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 상기한 제10∼제19실시형태에 있어서, 상기 각각의 범프(2)는 미리 레벨링해서 높이를 정렬한 뒤, 회로기판의 각각의 전극(7)에 접촉시키지만, 기타 미리 레벨링을 실행하는 일없이, 각각의 범프(2)를 회로기판의 각각의 전극(7)에 접촉시켜서 각각의 전극(7)에서 레벨링을 실행하는, 소위 넌 스터드 범프(NSD) 형식의 실장 방법을 채용할 수도 있다. 이 넌 스터드 범프(NSD) 형식의 실장 방법에 대해서 이하에 설명한다.
상기 각각의 실시형태에 있어서의 회로기판(이하에서는 대표적으로 (406)으로서 나타낸다)에의 IC 칩(이하에서는 대표적으로 (401)로서 나타낸다)의 실장 방법을 도 81A∼도 84C를 이용해서 설명한다.
도 81A의 IC 칩(401)에 있어서 IC 칩(401)의 Al 패드 전극(이하에서는 대표적으로 (404)로서 나타낸다)에서 와이어 본딩 장치에 의해 도 80A∼도 80F와 같은 동작에 의해 범프(돌기 전극)(이하에서는 대표적으로 (402)로서 나타낸다)를 형성한다. 즉, 도 80A에서 홀더(193)로부터 돌출한 와이어(195)의 하단에 볼(196)을 형성하고, 도 80B에서 와이어(195)를 유지하는 홀더(193)를 하강시키고, 볼(193)을 IC 칩(401)의 전극(404)에 접합해서 대략 범프(402)의 형상을 형성하고, 도 80C에서 와이어(195)를 아래쪽으로 보내면서 홀더(193)의 상승을 시작하고, 도 80D에 나타내는 바와 같은 대략 4각형의 루프(199)에 홀더(193)를 이동시켜서 도 80E에 나타내는 바와 같이 범프(402)의 상부에 만곡부(198)를 형성하고, 잡아당김으로써, 도 80F에 나타내는 바와 같은 범프(402)를 형성한다. 혹은, 도 80B에서 와이어(195)를 홀더 (193)로써 클램프하고, 홀더(193)를 상승시켜서 위쪽으로 끌어올림으로써, 금 와이어(195)를 잡아당겨, 도 80G와 같은 범프(402)의 형상을 형성하도록 해도 좋다. 이렇게, IC 칩(401)의 각각의 전극(404)에 범프(402)를 형성한 상태를 도 81B에 나타낸다. 일례로서는, 상기 각각의 더미 범프도 상기 범프(402)와 마찬가지로 형성한다.
이어서, 도 81C에 나타내는 회로기판(406)의 전극(407) 상에, 도 81D에 나타내는 바와 같이, IC 칩(401)의 크기보다 약간 큰 치수로서 절단된 접합 재료의 일례로서의 열경화성 수지 시트(이하에서는 대표적으로 (405)로서 나타낸다)를 배치하고, 예를 들면 80∼120℃로 가열된 접착 툴(408A)에 의해, 예를 들어 49∼98N (5∼10kg f/cm2) 정도의 압력으로써 상기 접합 재료의 구체적 예로서의 열경화성 수지 시트(405)을 기판(406)의 전극(407) 상에 접착시킨다. 이 후, 열경화성 수지 시트 (405)의 툴(408A) 측에 탈착 가능하게 배치된 세퍼레이터(405a)를 벗김으로써, 기판 (406)의 준비 공정이 완료된다. 이 세퍼레이터(405a)는, 툴(408A)에 열경화성 수지 시트(405)가 접착되는 것을 방지하기 위한 것이다. 여기서, 열경화성 수지 시트 (405)는 실리카 등의 무기계 필러를 넣은 것(예를 들면, 에폭시 수지, 페놀 수지, 폴리이미드 등), 무기계 필러를 전혀 넣지 않은 것(예를 들면, 에폭시 수지, 페놀 수지, 폴리이미드 등)이 바람직한 동시에, 후공정의 리플로 공정에서의 고온에 견딜 수 있는 정도의 내열성(예를 들면, 240℃에 10초간 견딜 수 있는 정도의 내열성)을 갖는 것이 바람직하다.
이어서, 도 81E 및 도 82F에 나타내는 바와 같이, 가열된 접합 툴(408)에 의해, 상기 전(前) 공정에서 범프(402)가 전극(404) 상에 형성된 IC 칩(401)을, 상기 전 공정에서 준비된 기판(406)의 IC 칩(401)의 전극(404)에 대응하는 전극(407) 상에 위치 결정한 뒤 압압한다. 이 때, 범프(402)는, 그 두부(頭部)(402a)가, 기판 (406)의 전극(407) 상에서 도 84A로부터 도 84B에 나타내는 바와 같이 변형되면서 눌려가고, 이 때 IC 칩(401)을 통해서 범프(402) 측에 인가되는 하중은, 범프(402)의 직경에 따라 상이하지만, 절곡되어서 중첩되게 되어 있는 범프(402)의 두부 (402a)가, 반드시 도 84C와 같이 변형하는 정도의 하중을 가하는 것이 필요하다. 이 하중은 최저라도 196mN(20gf)을 필요로 한다. 하중의 상한은, IC 칩(401), 범프 (402), 회로기판(406) 등이 손상되지 않을 정도로 한다. 경우에 따라서, 그 최대하중은 980mN(100gf)을 초과하는 경우도 있다. 또한, (405m) 및 (405s)는 열경화성 수지 시트(405)가 접합 툴(408)의 열에 의해 용융한 용융 중의 열경화성 수지 및 용융 후에 열경화된 수지이다.
또한, 세라믹 히터 또는 펄스 히터 등의 내장하는 히터에 의해 가열된 접합 툴(408)에 의해, 상기 전 공정에서 범프(402)가 전극(404) 상에 형성된 IC 칩(401)을, 상기 전 공정에서 준비된 기판(406)의 IC 칩(401)의 전극(404)에 대응하는 전극(407) 상에 위치 결정하는 위치 결정 공정과, 위치 결정한 뒤 압압하여 접합시키는 공정을 1개의 위치 결정 겸 접합 장치로써 실행하도록 해도 좋다. 그러나, 별도의 장치, 예를 들면, 다수의 기판을 연속 생산할 경우에 있어서 위치 결정 작업과 압압 접합 작업을 동시적으로 실행함으로써 생산성을 향상시키기 위해, 위치 결정 공정은 위치 결정 장치로써 실행하고, 압압 접합 공정은 접합 장치로써 실행하도록 해도 좋다.
이 때, 일례로서, 회로기판(406)은, 유리 포 적층 에폭시 기판(유리 에폭시 기판)이나 유리 포 적층 폴리이미드 수지 기판 등이 이용된다. 이것들의 기판(406)은, 열 이력이나, 재단, 가공에 의해 휘어짐이나 굴곡을 보이고 있으며, 반드시 완전한 평면은 아니기 때문에, 적절히, 회로기판(406)의 휘어짐이 교정된 상태에서, 예를 들면 140~230℃의 열이, IC 칩(401)과 회로기판(406) 사이의 열경화성 수지 시트(405)에 예를 들어 몇 초∼20초 정도 인가되어, 이 열경화성 수지 시트(405)가 경화된다. 이 때, 처음에는 열경화성 수지 시트(405)를 구성하는 열경화성 수지가 흘러서 IC 칩(401)의 모서리까지 밀봉된다. 또한, 수지이기 때문에, 가열되었을때, 당초는 자연히 연화되기 때문에, 이렇게 모서리까지 흐르는 것과 같은 유동성이 생긴다. 열경화성 수지의 체적은 IC 칩(401)과 회로기판과의 사이의 공간의 체적 보다 크게 함으로써, 이 공간으로부터 밀려나오는 것 같이 유출되어, 밀봉 효과를 나타낼 수 있다. 이 때, 상기한 각각의 실시형태의 접합 재료 유동 규제 부재에 의해 적절히 유동 규제가 실행된다.
이 후, 가열된 툴(408)이 상승함으로써, 가열원이 없어지기 때문에, IC 칩(401)과 열경화성 수지 시트(405)의 온도가 급격하게 저하하여, 열경화성 수지 시트(405)는 유동성을 상실하고, 도 82G 및 도 84C에 나타내는 바와 같이, IC 칩 (401)은 경화된 열경화성 수지(405s)에 의해 회로기판(406) 상에 고정된다. 또한, 회로기판(406) 측을 스테이지(410)에 의해 가열해 두면, 접합 툴(408)의 온도를 더욱 낮게 설정할 수 있다.
또한, 열경화성 수지 시트(405)를 접착시키는 대신에, 도 83H에 나타내는 바와 같이 열경화성 접착제(405b)를 회로기판(406) 상에, 디스펜스 등에 의한 도포, 또는 인쇄, 또는 전사하도록 해도 좋다. 열경화성 접착제(405b)를 사용할 경우는, 기본적으로는 상기한 열경화성 수지 시트(405)를 이용하는 공정과 동일한 공정을 실행한다. 열경화성 수지 시트(405)를 사용할 경우에는, 고체이기 때문에 취급하기 쉬운 동시에, 액체 성분이 없기 때문에 고분자로써 형성할 수 있고, 유리 전이점이 높은 것을 형성하기가 쉽다는 이점이 있다. 이것에 대하여, 열경화성 접착제(405b)를 사용할 경우에는, 기판(406)의 임의의 위치에 임의의 크기로 도포, 인쇄, 또는 전사할 수 있다.
또한, 열경화성 수지를 대신해서 이방성 도전막(ACF)을 이용해도 좋고, 또한, 이방성 도전막에 포함되는 도전 입자로서, 니켈 분말에 금 도금을 실시한 것을 이용함으로써, 전극(407)과 범프(402)와의 사이에서의 접속 저항치를 저하시킬 수 있어서 더욱 적합하다.
또한, 도 81A로부터 도 81G에는 열경화성 수지 시트(405)를 회로기판(406) 측에 형성하는 것에 대해서 설명하고, 도 83H에는 열경화성 접착제(405b)를 회로기판 (406) 측에 형성하는 것에 대해서 설명했지만, 이것으로 한정되는 것은 아니고, 도 83I 또는 도 83J에 나타내는 바와 같이, IC 칩(401) 측에 형성하도록 해도 좋다. 이 경우, 특히, 열경화성 수지 시트(405)의 경우에는, 열경화성 수지 시트(405)의 회로기판 측에 탈착 가능하게 배치된 세퍼레이터(405a)와 함께 고무 등의 탄성체(117)에 IC 칩(401)을 눌러서, 범프(402)의 형상에 따라 열경화성 수지 시트(405)가 IC 칩(401)에 접착되도록 해도 좋다.
이러한 넌 스터드 범프(NSD) 형식의 실장 방법에서는, 각각의 범프의 선단 부분을 회로기판의 각각의 전극 상에서 찌부려뜨리기 때문에, 회로기판에 대한 IC 칩의 압입량(압압량)이 커진다. 그러면, 접합 재료를 IC 칩의 접합면의 주변부 측에 유동시키는 힘이 커지고, 상기 더미 범프 또는 볼록부 또는 유기막 등의 상기 접합 재료 유동 규제 부재에 의한 접합 재료의 유동 규제 기능이 더욱 효과적으로 작용하게 되고, NSB(넌 스터드 범프)에서는 더욱 규제 효과가 커진다.
일례로서, 넌 스터드 범프(NSD) 형식의 실장 방법에서는, 예를 들면, 직경 75㎛의 범프에 있어서 회로기판의 전극에 대하여 눌러서 찌부려뜨리는 것에 의해전기적 접합을 얻을 때 높이에 있어서 35㎛만큼 짧아지도록 범프를 찌부려뜨리도록 하고 있다. 이 때, IC 칩을 회로기판을 향해서 누를 때 양자의 사이로부터 접합 재료가 많이 압출되기 때문에, 상기 접합 재료 유동 규제 부재에 의해 상기 접합 재료의 유출을 억제하여 규제함으로써, IC 칩 중앙 부분에서의 접합 재료의 밀도의 저하를 효과적으로 방지할 수 있다. 따라서, 이러한 넌 스터드 범프 형식의 설치 방법에서는, 접합 재료의 유출에 대한 억제력이 크게 기대될 수 있다.
또한, 상기 제11실시형태에 있어서, 범프(2)와 더미 범프(3)의 형상은 대략 동일한 것이 접합 재료의 유동 규제를 대략 균일하게 실행하기 위해서는 바람직하지만, 이것으로 한정되는 것은 아니고, 허용되는 범위 내에서 다른 형상이나 높이로서도 좋다. 또한, 범프와 더미 범프의 재질은 상이한 것으로 해도 좋다.
또한, 상기 제11실시형태에 있어서, 범프(2)와 범프(2)의 간격, 또는 범프 (2)와 더미 범프(3)와의 간격, 더미 범프(3)와 더미 범프(3)의 간격은 대략 균일한 경우를 중심으로 해서 설명했지만, 이것으로 한정되는 것은 아니고, 허용되는 범위 내에서 불균일한 간격으로 되어 있어도 좋다. 이 경우, 허용되는 범위 외의 부분에 더미 범프(3)를 배치하게 된다.
또한, 상기 제10 및 제11실시형태에 있어서, 전극(72)과 더미 전극(303 또는 313)의 형상은 대략 동일한 것이 접합 재료의 유동 규제를 대략 균일하게 실행하기 위해서는 바람직하지만, 이것으로 한정되는 것은 아니고, 허용되는 범위 내에서 다른 형상이나 높이로서도 좋다. 또한, 전극(7)과 더미 전극(303 또는 313)의 재질은 상이한 것으로 해도 좋다.
또한, 상기 제10 및 제11실시형태에 있어서, 전극(7)과 전극(7)의 간격, 또는 전극(7)과 더미 전극(303 또는 313)과의 간격, 더미 전극(303 또는 313)과 더미 전극(303 또는 313)의 간격은 대략 균일한 경우를 중심으로 해서 설명했지만, 이것으로 한정되는 것은 아니고, 허용되는 범위 내에서 불균일한 간격으로 되어 있어도 좋다. 이 경우, 허용되는 범위 외의 부분에 더미 전극(303 또는 313)을 배치하게 된다.
상기 제11실시형태에 있어서는, 접합 재료 유동 규제 부재로서, IC 칩의 전극(4) 상에 더미 범프(3)를 형성하는 예에 대해서 설명했지만, 본 발명은 이것으로 한정되는 것은 아니고, 도 85A, 도 85B에 나타내는 바와 같이, 수지 페이스트의 인쇄 또는 디스펜스 등에 의해, 상기 IC 칩에 직접적으로 더미 범프와 대략 동등한 높이의 더미 범프 형상의 돌출부(23A)를 형성하도록 해도 좋다.
또한, 상기 전자부품의 접합면의 전극(4) 상에 범프(2)를 형성하도록 하고 있지만, 범프(2)를 대신해서, 상기 전자부품의 접합면에 전극(4) 상에 돌출한 볼록 형상 전극을 형성하도록 해도 좋다.
또한, 상기 각각의 실시형태에 있어서, IC 칩과 회로기판과의 사이로부터 밀려나온 접합 재료(5)가, 상기 접합 재료 유동 규제 부재에 의해 유동 규제를 받아서, IC 칩의 측면에 대한 솟아오른 부분인 필릿(5A)을 크게 할 경우, IC 칩의 측면을 그 두께에 있어서 회로기판 측에서 반 정도까지 피복하도록 솟아오르게 할 수 있다. 즉, 종래에서는, 범프 또는 패시베이션막이 배치되어 있는 부분에서는 유동 규제를 받지만, 범프 또는 패시베이션막이 배치되어 있지 않은 부분에서는 그러한규제를 받지 않기 때문에, 필릿을 크게 할 수 없고, 예를 들면, IC 칩의 두께가 0.4mm일 때 0.1mm정도 밖에 필릿을 형성할 수 없었다. 그러나, 상기 각각의 실시형태에서는, 상기한 바와 같이 상기 접합 재료(5)가 유동 규제를 받기 때문에, 예를 들면, IC 칩의 두께가 0.4mm일 때 0.2∼0.3mm의 높이까지 필릿이 형성되게 되어, 필릿(5A)을 크게 할 수 있다. 이 결과, 필릿이 작을 경우에는, IC 칩과 접합 재료와 또는 기판과 접합 재료와의 계면에 수분의 침입 경로가 형성되기 쉽고, 또한, 그 경로도 짧은 것이며, 내습 신뢰성에서 뒤떨어지는 것이고, 또한, 열 사이클 시에 기판의 휘어짐에 대하여 약한 것이었다. 그러나, 필릿(5A)이 커지는 결과, IC 칩과 접합 재료(5)와 또는 회로기판과 접합 재료(5)와의 계면에 수분의 침입 경로가 형성되기 어려워지고, 또한, 그 경로도 길게 할 수 있어서, 내습 신뢰성이 뛰어난 것으로 되고, 또한, 예를 들어 -65℃∼150℃까지의 열 사이클 시에서의 열에 의한 기판의 휘어짐에 대하여 강한 것으로 된다.
또한, 상기 실시형태 중, 더미 범프가 배치되어 있지 않은 실시형태에서도, 더미 범프를 배치하도록 하면, IC 칩 전면(全面)에서 접합 수지의 유동을 균일화시킬 수 있다.
또한, 상기 다양한 실시형태 중, 임의의 실시형태를 적절히 조합함으로써, 각각이 갖는 효과를 나타내도록 할 수 있다.
본 발명은, IC 칩 등의 전자부품을 회로기판 등의 회로 형성체에 압압력에 의해 눌러서 접합 재료를 사이에 넣어서 양자를 접합하는 것에 있어서, 인접하는 범프 사이의 간극으로부터 유출하는 접합 재료의 양이 허용량을 초과하는 부분에,상기 접합 재료 유동 규제 부재를 배치하도록 했으므로, 상기 전자부품을 상기 회로 형성체에 접합시킬 때, 양자간의 상기 접합 재료의 유동이 상기 접합 재료 유동 규제 부재에 의해 규제되어, 상기 접합 재료 유동 규제 부재와 인접하는 범프간의 간극으로부터 유출하는 접합 재료의 양이 허용량 이하가 됨으로써, 전체적으로 전자부품의 인접하는 범프간의 간극으로부터 유출하는 접합 재료의 양을 대략 균일화시킬 수 있다. 따라서, 상기 전자부품의 접합면의 중앙부에서 주변부에로의 상기 접합 재료의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
본 발명의 1개의 특징에 의하면, 정 4각형 또는 직 4각형의 IC 칩 등의 전자부품의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 일렬의 범프를 갖는 것으로서, 전자부품의 접합면의 상기 변의 변부 근방에서의 범프가 없는 개소에, 접합 재료 유동 규제 부재, 예를 들면 더미 범프를 배치할 경우에는, 범프의 배열 상태를 전자부품의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있어서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 상기 더미 범프가 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 직 4각형의 IC 칩 등의 전자부품의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 변부 근방에 일렬의 범프를 갖는 것으로서, 전자부품의 접합면의 상기 변의 변부 근방에서의 범프가 없는 개소에, 접합 재료 유동 규제 부재, 예를 들면 더미 범프를 일렬로 형성할 경우에는, 범프의 배열 상태를 전자부품의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있어서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 상기 더미 범프가 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 정 4각형 전자부품의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 일렬의 범프를 갖는 것으로서, 전자부품의 접합면의 상기 변의 변부 근방에서의 범프가 없는 개소에, 접합 재료 유동 규제 부재, 예를 들면 더미 범프를 형성할 경우에는, 범프의 배열 상태를 전자부품의 각각의 변의 변부 근방 및 각각의 코너부 부근과도 대략 동일하게 할 수 있어서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 더미 범프가 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고,또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 직 4각형 전자부품의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 일렬의 범프를 갖는 것으로서, 전자부품의 접합면의 상기 변의 변부 근방에서의 범프가 없는 개소에, 접합 재료 유동 규제 부재, 예를 들면 더미 범프를 형성할 경우에는, 범프의 배열 상태를 전자부품의 각각의 변의 변부 근방 및 각각의 코너부 부근과도 대략 동일하게 할 수 있어서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 더미 범프가 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 상기 전자부품의 상기 4각형의 접합면 중, 중앙에 일렬의 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프를 배치할 경우에는, 전자부품이 회로 형성체에 대하여 짧은 방향, 즉 폭 방향에 3점에서 지지되게 되고, 범프 열의 양측에 있어서, 전자부품과 회로 형성체와의 사이에서의 접합력의 밸런스를 대략 균등하게 할 수 있고, 회로 형성체에 대한 전자부품의 경사를 방지해서 범프 열의 양측에 있어서 전자부품과 회로 형성체와의 사이의 간격을 대략 균일하게 할 수 있어서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 더미 범프가 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 전자부품의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프로써 둘러싸인 정 4각형의 영역에 패시베이션막을 배치할 뿐만 아니라, 4변의 범프의 외측 위치, 즉 접합면의 주위 부분에 있어서, 접합 재료 유동 규제 부재, 예를 들어 보조 패시베이션막을 배치할 경우에는, 상기 정 4각형의 영역과 상기 주위 부분에서 접합 재료가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료의 밀도의 저하를 방지할 수 있어, 접합면의 주위 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있으며, 수분의 침입의 결과로서 흡습에 의한 IC 칩 등의 부식 등을 방지할 수 있다. 따라서, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 범프가 결여되어 있는 광폭 간격 부분, 환언하면, 인접 범프간의 간격이 다른 인접 범프간의 간격 보다 큰 광폭 간격 부분에, 더미 범프를 형성할 경우, 인접 범프간의 간격이 반드시 대략 균일하지 않을 경우에는, 인접 범프간의 간격이허용 값을 초과하고 있는 부분에만 더미 범프를 형성하도록 하면 좋다. 구체적으로는, 도 26에 나타내는 바와 같이, 전자부품의 범프간 또는 범프와 더미 범프와의 사이의 피치 중, 최대 피치 Pmax와 최소 피치 Pmin과의 관계가 Pmax≤(Pmin×2α) [여기서, α는 1∼6의 임의의 값이다]가 되도록 더미 범프를 배치하도록 함으로써, 상기와 마찬가지의 효과를 나타낼 수 있다.
또한, 본 발명의 다른 특징에 의하면, 전자부품의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프로써 둘러싸인 정 4각형의 영역에 패시베이션막을 배치할 뿐만 아니라, 4변의 범프의 외측 위치, 즉 접합면의 주위 부분의 코너부에 있어서, 접합 재료 유동 규제 부재, 예를 들어 대략 4각형의 보조 패시베이션막을 배치할 경우에는, 상기 정 4각형의 영역과 상기 주위 부분의 코너부에서 접합 재료가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분의 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있어, 수분의 침입의 결과로서 흡습에 의한 전자부품 등의 부식 등을 방지할 수 있다. 따라서, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 전자부품의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프로써 둘러싸인 정 4각형의 영역에 패시베이션막을 배치할 뿐만 아니라, 4변의 범프의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부에 있어서, 접합 재료 유동 규제 부재, 예를 들어대략 4각형의 보조 패시베이션막을 배치할 경우에는, 상기 정 4각형의 영역과 상기 주위 부분 및 그 코너부에서 접합 재료가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있어, 수분의 침입의 결과로서 흡습에 의한 전자부품 등의 부식 등을 방지할 수 있다. 따라서, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 전자부품의 접합면의 각각의 변의 변부 근방에 있어서 일렬로, 또한 대략 등 간격으로 배치된 범프로써 둘러싸인 정 4각형의 영역에 패시베이션막을 배치할 뿐만 아니라, 4변의 범프의 외측 위치, 즉 접합면의 주위 부분 및 그 코너부 및 인접하는 범프와의 사이의 부분에 있어서, 접합 재료 유동 규제 부재, 예를 들어 보조 패시베이션막을 배치할 경우에는, 상기 정 4각형의 영역과 상기 주위 부분 및 그 코너부 및 인접하는 범프와의 사이의 부분에서 접합 재료가 흐르는 유동 속도가 대략 동일하게 되어, 접합 재료의 밀도의 저하를 방지할 수 있고, 접합면의 주위 부분 및 그 코너부 및 인접하는 범프와의 사이의 부분에서의 밀착력, 즉 접합력 및 밀봉력의 저하를 방지하여, 박리의 발생을 방지할 수 있어, 수분의 침입의 결과로서 흡습에 의한 전자부품 등의 부식 등을 방지할 수 있다. 따라서, 전자부품의 접합면내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 상기 각각의 특징에 관한 방법으로 제조된 전자부품 실장체, 또는 상기 각각의 특징에 기재한 바와 같은 접합 재료 유동 규제 부재를 구비하는 전자부품 실장체에서는, 접합 재료 유동 규제 부재에 의해 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화가 도모된 상태에서, 이 접합 재료에 의해, 전자부품과 회로 형성체가 밀착 접합되고, 또한 밀봉되어 있기 때문에, 접합 및 밀봉의 신뢰성이 높은 것이라고 할 수 있으며, 고품질의 것으로 된다.
본 발명에 따르면, 4각형, 즉 정 4각형 또는 직 4각형의 IC 칩 등의 전자부품을 회로기판 등의 회로 형성체에 압압력에 의해 눌러서 접합 재료를 사이에 넣어서 양자를 접합하는 것에 있어서, 접합 재료가 불균일하게 유출하는 부분에 상기 접합 재료 유동 규제 부재를 배치하도록 했으므로, 상기 전자부품을 상기 회로 형성체에 접합할 때 양자간의 상기 접합 재료의 유동이 상기 접합 재료 유동 규제 부재에 의해 규제되어서, 상기 전자부품 접합 영역의 중앙부에서 주변부에로의 상기 접합 재료의 유동의 대략 균일화를 도모하고, 또한, 전자부품 접합 영역 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
더욱 구체적으로는, 본 발명의 1특징에 의하면, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 그 4각형의 상기 전자부품 접합 영역 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 대응하는 상기 회로 형성체의 상기 전자부품 접합 영역의 코너부에 구비되고, 또한 전기적 접합을 필요로 하지 않는 볼록부를 형성할 경우, 볼록부가 더미 전극일 때에는, 전극의 배열 상태를 전자부품의 각각의 변의 변부 근방 및 각각의 코너부 부근과도 대략 동일하게 할 수 있는 한편, 볼록부가 유기막일 때에는, 전자부품의 각각의 변의 변부 근방 및 각각의 코너부 부근에 전극을 대신하는 유기막의 볼록부를 배치할 수 있다. 이 결과, 압착에서의 상기 전자부품의 상기 접합 영역과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부의 코너부에로의 접합 재료의 유동 시에 상기 볼록부가 접합 재료 유동 규제 부재로서 기능하여, 회로 형성체의 전자부품 접합 영역의 중앙부에서의 유동 속도와, 회로 형성체의 전자부품 접합 영역의 주변부에서의 유동 속도가 대략 동일하게 되어, 전자부품 접합 영역의 각각의 변의 변부 근방 및 각각의 코너부 부근에서의 상기 접합 재료의 중앙부에서 주변부의 코너부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면, 환언하면, 상기 회로 형성체의 전자부품 접합 영역 내에서의 접합 재료의 분포의 균일화를 도모할 수 있다. 이렇게, 전자부품의 접합면 내 및 회로 형성체의 전자부품 접합 영역 내에서의 접합 재료의 분포의 균일화가 도모되는 결과로서 접합 재료의 밀도의 저하를 방지할 수 있어서, 전자부품 접합 영역의 중앙부와 주변부, 특히 코너부에서의 전자부품과 접합 재료와의 밀착성을 증가시키는 동시에, 회로 형성체의 전극 또는 상기 볼록부와 접합 재료와의 사이에서의 밀착성을 증가시킴으로써, 상기 박리를 방지할 수 있게 하여, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 4각형, 즉 정 4각형 또는 직 4각형의 전자부품의 접합면에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 범프를 갖는 것으로서, 전자부품의 접합면의상기 변의 변부 근방에서의 범프가 없는 개소에 더미 범프를 형성하는 동시에, 회로 형성체의 전자부품 접합 영역의 상기 변의 변부 근방에서의 전극이 없는 개소에 더미 전극을 형성할 경우에는, 범프의 배열 상태를 전자부품의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있는 동시에, 전극의 배열 상태를 회로 형성체의 전자부품 접합 영역의 각각의 변의 변부 근방과도 대략 동일하게 할 수 있어서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 더미 범프 및 더미 전극이 접합 재료 유동 규제 부재로서 기능하여, 전자부품의 각각의 변의 변부 근방 및 회로 형성체의 전자부품 접합 영역의 각각의 변의 변부 근방에서의 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내 및 회로 형성체의 전자부품 접합 영역 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다. 또한, 전자부품의 접합면 내 및 회로 형성체의 전자부품 접합 영역 내에서의 접합 재료의 분포의 균일화가 도모되는 결과로서 접합 재료의 밀도의 저하를 방지할 수 있어서, 전자부품의 측면을 밀봉하기 위해서 충분한 양의 접합 재료가 공급되어, 전자부품의 측면을 밀봉하는 필릿을 크게 할 수 있어서, 전자부품 접합 영역의 주변부에서의 전자부품과 접합 재료와의 사이에서 박리나 회로 형성체의 전극과 접합 재료와의 사이에서 박리를 효과적으로 방지할 수 있다.
또한, 본 발명의 다른 특징에 의하면, 회로 형성체의 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 주변부에 유기막을 배치할 경우에는, 유기막이, 접합 재료 유동 규제 부재의 일례의 접합 재료 유동 규제막으로서 접합 재료의 유동 규제를 실행할 수 있다. 이 결과, 유기막이 없을 경우와 비교해서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에, 유기막이 접합 재료 유동 규제 부재로서 기능해서 전자부품과 회로 형성체와의 사이에서의 유동 속도를 저하시킬 수 있고, 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이며, 또한 상기 4각형의 상기 전자부품 접합 영역 중, 중앙으로 일렬의 상기 복수의 전극이 배치되어서 전자부품이 회로 형성체에 대하여 짧은 방향, 즉 폭 방향에 1점에서 지지되고, 또한, 그 양측에 유기막을 배치할 경우에는, 범프 열의 양측에 있어서, 유기막이 없을 경우와 비교해서, 전자부품과 회로 형성체와의 사이에서의 유동 속도를 저하시킬 수 있어서, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 유기막이 접합 재료 유동 규제 부재로서 기능하여, 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 회로 형성체의 전자부품 접합 영역의 외측 및 내측 전영역에, 전극의 범프와의 접합부를 제외하고, 대략 전면적으로, 접합 재료 유동 규제 부재의 일례로서의 유기막을 배치할 경우에는, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 유기막이 접합 재료 유동 규제 부재로서 기능하여, 전자부품의 각각의 변의 변부 근방에서의 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화를 도모할 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 회로 형성체의 전자부품 접합 영역에서 소정 간격을 두고 전자부품 접합 영역을 둘러싸도록 4각형 프레임 형상의 영역에 필릿 형성용 볼록부를 접합 재료 유동 규제 부재의 일례로서 배치할 경우에는, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 전자부품 접합 영역의 외측에로의 접합 재료의 유동 시에, 필릿 형성용 볼록부에 의해, 상기 압출되어서 회로기판 표면 가장자리에 유출된 접합 재료가 막혀 정지되어서 솟아올라, 전자부품의 측면에 큰 필릿을 형성할 수 있어서, 전자부품의 측면의 밀봉력을 향상시킬 수 있어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 회로 형성체의 전자부품 접합 영역 내에서 상기 접합 재료가 불균일한 유동을 나타내는 영역, 예를 들면, 전자부품 접합영역 내의 전극 배선 밀도가 소정값 이하의 영역에서, 또한 중심에서 편심된 영역에, 회로 형성체의 전극의 두께와 대략 동일한 두께의 접합 재료 유동 규제 부재로서의 볼록부를 구비할 경우에는, 회로 형성체의 전자부품 접합 영역 내에서 패턴 배선 밀도의 균일화를 도모할 수 있고, 접합 재료의 유동의 균일화를 도모하여, 전자부품과 회로 형성체와의 사이로부터 외측에 밀려나오는 접합 재료의 압출량을 균일화시켜서, 접합의 안정화를 도모할 수 있다. 또한, 필릿 형성용 볼록부가 1층 이상의 막으로 구성되어 있는 경우에서 솔더레지스트로써 형성될 경우에는, 필릿을 형성하는 수지와의 밀착성이 높고, 밀봉력이 더욱 향상된다.
또한, 본 발명의 다른 특징에 의하면, 상기 볼록부로서 메시 형상의 전극 또는 관통구멍을 갖는 전극을 배치할 경우에는, 회로 형성체의 전자부품 접합 영역 내에서의 전극 패턴의 배선 밀도의 균일화를 도모할 수 있고, 접합 재료의 유동의 균일화를 도모하여, 전자부품의 일례로서의 정 4각형의 전자부품의 접합면과 회로 형성체의 전자부품 접합 영역과의 사이로부터 외측에 밀려나오는 접합 재료의 압출량을 균일화시켜서, 접속의 안정화를 도모할 수 있다. 또한, 이러한 효과에 추가해서, 상기 전극의 메시를 구성하는 관통구멍 부분 또는 상기 관통 구멍에서 회로 형성체가 노출되고, 상기 전극 상에 배치되는 접합 재료가 상기 관통구멍 부분 또는 상기 관통구멍을 관통해서 회로 형성체에 직접 접촉하게 된다. 이 결과, 상기 전극의 관통구멍 부분 또는 상기 관통구멍에서 접합 재료가 회로 형성체와 직접 밀착 접합하게 되어, 접합 재료와 회로 형성체와의 밀착성을 향상시킬 수 있다.
또한, 본 발명의 다른 특징에 의하면, 상기 볼록부를 포함하는 회로 형성체의 전자부품 접합 영역 외측 및 내측 전영역에, 각각의 전극의 각각의 범프와의 접합부를 제외하고 대략 전면적으로 유기막을 배치할 경우에는, 상기 압착에서의 상기 전자부품의 상기 접합면과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부에로의 접합 재료의 유동 시에 유기막이 접합 재료 유동 규제 부재로서 기능하여, 전자부품의 각각의 변의 변부 근방에서의 상기 접합 재료의 중앙부에서 주변부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면 내에서의 접합 재료의 분포의 균일화가 도모되어, 밀착력이 향상되고, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 본 발명의 다른 특징에 의하면, 회로 형성체의 정 4각형 전자부품 접합 영역에 있어서, 그 4모퉁이의 코너부를 제외하는 4변의 각각의 변의 변부 근방에 대략 등 간격으로 일렬의 전극을 갖는 것으로서, 회로 형성체의 전자부품 접합 영역의 상기 변의 변부 근방에서의 전극이 없는 코너부에 유기막을 배치할 경우에는, 상기 압착에서의 상기 전자부품의 상기 접합 영역과 상기 회로 형성체의 전자부품 접합 영역과의 사이의 상기 접합 재료의 중앙부에서 주변부의 코너부에로의 접합 재료의 유동 시에, 전극이 없는 코너부에 있어서도 유기막이 접합 재료 유동 규제 부재로서 기능하여, 회로 형성체의 전자부품 접합 영역의 중앙부에서의 유동 속도와, 회로 형성체의 전자부품 접합 영역의 주변부에서의 유동 속도가 대략 동일하게 되어, 전자부품 접합 영역의 각각의 변의 변부 근방 및 각각의 코너부 부근에서의 상기 접합 재료의 중앙부에서 주변부의 코너부에로의 유동의 대략 균일화를 도모하고, 또한, 전자부품의 접합면, 환언하면, 상기 회로 형성체의 전자부품 접합영역 내에서의 접합 재료의 분포의 균일화를 도모하는 동시에, 각각의 코너부에 있어서 유기막에 의해 접합 재료의 회로기판 표면 가장자리의 유동을 막아 정지시켜 솟아올림으로써, 전자부품의 측면을 피복하는 필릿을 형성할 수 있다. 이렇게, 전자부품의 접합면 내 및 회로 형성체의 전자부품 접합 영역 내에서의 접합 재료의 분포의 균일화를 도모할 수 있는 결과로서 접합 재료의 밀도의 저하를 방지할 수 있어서, 전자부품 접합 영역의 중앙부와 주변부, 특히 코너부에서의 전자부품과 접합 재료와의 밀착성을 증가시키는 동시에, 회로 형성체의 전극 또는 유기막과 접합 재료와의 사이에서의 밀착성을 증가시킴으로써, 상기 박리를 방지할 수 있게 하여, 접합 및 밀봉의 신뢰성을 높일 수 있다.
또한, 상기 각각의 특징에 관한 방법으로 제조된 전자부품 실장체, 또는 상기 각각의 특징에 기재한 바와 같은 접합 재료 유동 규제 부재를 구비하는 전자부품 실장체에서는, 접합 재료 유동 규제 부재에 의해서 접합 재료의 불균일한 유동이 규제되고 전자부품 접합 영역 내에서의 접합 재료의 분포의 균일화가 도모된 상태에서, 이 접합 재료에 의해 전자부품과 회로 형성체가 밀착 접합되고 또한 밀봉되어 있기 때문에, 접합 및 밀봉의 신뢰성이 높은 것으로 할 수 있으며, 고품질의 것으로 된다.
또한, 상기 다양한 실시형태 중, 임의의 실시형태를 적절히 조합함으로써, 각각이 갖는 효과를 나타내도록 할 수 있다.
본 발명은, 첨부 도면을 참조하면서 바람직한 실시형태에 관련해서 충분히 기재하고 있지만, 이 기술에 숙련된 사람들에 있어서는 다양한 변형이나 수정은 명백하다. 그러한 변형이나 수정은, 첨부한 청구의 범위에 의한 본 발명의 범위로부터 벗어나지 않는 한에 있어서, 그 중에 포함되는 것으로 이해되어야만 한다.

Claims (66)

  1. 적어도 수지를 포함하는 접합 재료(5, 15, 25, 35, 45, 55, 65, 85, 95)를 회로 형성체(6, 16, 26, 36, 46, 56, 66, 86, 96) 또는 전자부품(1, 11, 21, 31, 41, 51, 61, 81, 91)에 공급하고,
    상기 전자부품의 접합면의 복수의 볼록 형상 전극(4, 14, 24, 34, 44, 54, 64, 84, 94, 2, 12, 22, 32, 42, 52, 62, 82, 92)과 상기 회로 형성체의 전극(7, 17, 27, 37, 47, 57, 67, 87, 97)이 전기적으로 접촉 가능하도록 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하고,
    가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 볼록 형상 전극과 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시켜서 본(本) 압착하고,
    상기 본 압착에 있어서, 상기 전자부품의 상기 접합면에 구비된 접합 재료 유동 규제 부재(3, 13, 23, 23A, 33, 43, 53, 63, 83, 93)에 의해, 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 전자부품의 실장 방법.
  2. 적어도 수지를 포함하는 접합 재료(5, 15, 25, 35, 45, 55, 65, 85, 95)를 회로 형성체(6, 16, 26, 36, 46, 56, 66, 86, 96) 또는 전자부품(1, 11, 21, 31,41, 51, 61, 81, 91)에 공급하고,
    상기 전자부품의 접합면의 복수의 전극(4, 14, 24, 34, 44, 54, 64, 84, 94) 상의 복수의 범프(2, 12, 22, 32, 42, 52, 62, 82, 92)와 상기 회로 형성체의 전극(7, 17, 27, 37, 47, 57, 67, 87, 97)이 전기적으로 접촉 가능하도록 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하고,
    가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 전극 상의 상기 범프와 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시켜서 본 압착하고,
    상기 본 압착에 있어서, 상기 전자부품의 상기 접합면에 구비된 접합 재료 유동 규제 부재(3, 13, 23, 23A, 33, 43, 53, 63, 83, 93)에 의해, 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 전자부품의 실장 방법.
  3. 제2항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격 보다 큰 광폭 간격 부분에 구비된 더미 범프(3, 13, 23, 23A, 43)이고, 상기 본 압착에 있어서, 상기 더미 범프에 의해, 상기 광폭 간격 부분에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  4. 제2항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2변에 각각 상기 복수의 범프가 열(列) 형상으로 형성되어 있는 경우에 범프가 없는 다른 대향하는 2변에 각각 열 형상으로 구비된 상기 접합 재료 유동 규제 부재로서의 복수의 더미 범프(dummy bump)(13)이고, 상기 본 압착에 있어서, 상기 더미 범프에 의해, 상기 다른 대향하는 2변에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  5. 제2항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프(23, 23A, 33)이고, 상기 본 압착에 있어서, 상기 더미 범프에 의해, 상기 코너부에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  6. 제2항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 중앙에 일렬의 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프(43)이고, 상기 본 압착에 있어서, 상기 더미 범프에 의해, 상기 코너부에 있어서의 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 접합 재료를 상기 회로 형성체에 공급하기 전에, 상기 전자부품의 상기 접합면에 상기 복수의 범프를 형성하고,
    상기 범프 형성에 있어서, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격 보다 큰 광폭 간격 부분에, 더미 범프(3, 13, 23, 23A, 43)를 구비하도록 형성하는 전자부품의 실장 방법.
  8. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 전자부품의 상기 범프간 또는 상기 범프와 상기 더미 범프와의 사이의 피치 중, 최대 피치 Pmax와 최소 피치 Pmin과의 관계가, α가 1 내지 6의 임의의 값일 때, Pmax≤(Pmin×2α)가 되도록 더미 범프가 구비되어 있도록 한 전자부품의 실장 방법.
  9. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품(51, 61, 81, 91)의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프(52) 열의 내측의 4각형 영역에 패시베이션막(59, 69, 89, 99)을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에 구비된 접합 재료 유동 규제막(53, 63, 83, 93)이고, 상기 본 압착에 있어서, 상기접합 재료 유동 규제막에 의해, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 전자부품의 실장 방법.
  10. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품(51)의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프(52) 열의 내측의 4각형 영역에 패시베이션막(59)을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 4각형 프레임 영역에 구비된 보조 패시베이션막(53)이고, 상기 본 압착에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 4각형 프레임 영역에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 전자부품의 실장 방법.
  11. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품(61)의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프(62) 열의 내측의 4각형 영역에 패시베이션막(69)을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 변부 근방의 상기 범프 열의 외측의 주변 부분의 각각의 코너부에만 구비된 대략 4각형의 보조 패시베이션막(63)이고, 상기 본 압착에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 각각의 코너부에서의 상기 접합 재료의유동 속도의 상승을 규제하는 전자부품의 실장 방법.
  12. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품(81)의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프(82) 열의 내측의 4각형 영역에 패시베이션막(89)을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분과, 상기 패시베이션막 영역의 코너부에서 외측의 주변 부분의 코너부까지의 영역에 구비된 대략 4각형의 보조 패시베이션막(83)이고, 상기 본 압착에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분과, 상기 패시베이션막 영역의 코너부에서 외측의 주변 부분의 코너부까지의 영역에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 전자부품의 실장 방법.
  13. 제2항 내지 제6항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품(91)의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프(92) 열의 내측의 4각형 영역에 패시베이션막(99)을 구비하는 경우에는, 상기 전자부품의 상기 접합면의 상기 범프(92) 이외의 영역 전체에 구비된 보조 패시베이션막(93)이고, 상기 본 압착에 있어서, 상기 보조 패시베이션막에 의해, 상기 전자부품의 상기 접합면의 상기 범프(92) 이외의 영역 전체에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 전자부품의 실장 방법.
  14. 제10항에 있어서, 상기 접합 재료를 상기 회로 형성체에 공급하기 전에, 상기 전자부품의 상기 접합면에 상기 패시베이션막을 형성하고,
    상기 패시베이션막 형성에 있어서, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 형성되어 있지 않은 영역에 보조 패시베이션막(53, 63, 83, 93)을 형성하는 전자부품의 실장 방법.
  15. 전자부품(1, 11, 21, 31, 41, 51, 61, 81, 91)의 접합면의 복수의 전극(4, 14, 24, 34, 44, 54, 64, 84, 94)의 복수의 범프(2, 12, 22, 32, 42, 52, 62, 82, 92)를 회로 형성체(6, 16, 26, 36, 46, 56, 66, 86, 96)의 전극(7, 17, 27, 37, 47, 57, 67, 87, 97)에 전기적으로 접촉시킨 상태에서, 적어도 수지를 포함하는 접합 재료(5, 15, 25, 35, 45, 55, 65, 85, 95)를 사이에 넣어서 상기 전자부품을 상기 회로 형성체에 접합시킴으로써, 구성되는 전자부품 실장체로서,
    상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 접합 재료 유동 규제 부재(3, 13, 23, 23A, 33, 43, 53, 63, 83, 93)를 상기 전자부품의 상기 접합면에 구비하는 전자부품 실장체.
  16. 제15항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격 보다 큰 광폭 간격 부분에 구비된 더미 범프(3, 13, 23, 23A, 43)인 전자부품 실장체.
  17. 제15항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에 범프가 없는 다른 대향하는 2변에 각각 열 형상으로 구비된 상기 접합 재료 유동 규제 부재로서의 복수의 더미 범프(13)인 전자부품 실장체.
  18. 제15항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프(23, 23A, 33)인 전자부품 실장체.
  19. 제15항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 4각형의 접합면 중, 중앙에 일렬의 상기 복수의 범프가 형성되어 있는 경우에 범프가 없는 코너부에 구비된 상기 접합 재료 유동 규제 부재로서의 더미 범프(43)인 전자부품 실장체.
  20. 제15항 내지 제19항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재는 더미 범프로서, 상기 전자부품의 상기 범프간 또는 상기 범프와 상기 더미 범프간의 피치 중, 최대 피치 Pmax와 최소 피치 Pmin과의 관계가, α가 1 내지 6의 임의의 값일 때, Pmax≤(Pmin×2α)가 되도록 더미 범프가 구비되는 전자부품 실장체.
  21. 제15항 내지 제19항 중 어느 한 항에 있어서, 상기 전자부품(51, 61, 81, 91)의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프(52) 열의 내측의 4각형 영역에 패시베이션막(59, 69, 89, 99)이 구비되는 동시에, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 접합 재료 유동 규제막(53, 63, 83, 93)을 구비하는 전자부품 실장체.
  22. 제21항에 있어서, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분의 4각형 프레임 영역에 구비된 보조 패시베이션막(53)인 전자부품 실장체.
  23. 제21항에 있어서, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 변부 근방의 상기 범프 열의 외측의 주변 부분의 각각의 코너부에만 구비된 대략 4각형의 보조 패시베이션막(63)인 전자부품 실장체.
  24. 제21항에 있어서, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 각각의 변의 변부 근방의 상기 범프 열의 외측의 주변 부분과, 상기 패시베이션막 영역의 코너부에서 외측의 주변 부분의 코너부까지의 영역에 구비된 대략 4각형의 보조 패시베이션막(83)인 전자부품 실장체.
  25. 제21항에 있어서, 상기 접합 재료 유동 규제 부재로서의 상기 접합 재료 유동 규제막은, 상기 전자부품의 상기 접합면의 상기 범프(92) 이외의 영역 전체에 구비된 보조 패시베이션막(93)인 전자부품 실장체.
  26. 삭제
  27. 제2항 내지 제6항 중 어느 한 항에 기재한 전자부품의 실장 방법에 의해 제조된 전자부품 실장체.
  28. 접합면의 복수의 전극(4，14，24，34，44，54，64，84，94)에 복수의 범프(2，12，22，32，42，52，62，82，92)를 구비하는 동시에,
    상기 접합면에, 상기 전자부품의 상기 접합면의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 접합재료 유동 규제 부재(3，13，23，23A，33，43，53，63，83，93)를 구비하고,
    상기 접합면의 상기 복수의 전극의 상기 복수의 범프를 회로 형성체(6，16, 26，36，46，56，66，86，96)의 전극(7，17，27，37，47，57，67，87，97)에 전기적으로 접촉시킨 상태에서, 적어도 수지를 포함하는 접합 재료(5，15，25, 35，45, 55，65，85，95)를 사이에 넣어서 상기 회로 형성체에 접합되어 전자부품 실장체를 구성하는 전자부품.
  29. 제28항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 전자부품의 상기 접합면의 인접 범프간의 간격이 다른 인접 범프간의 간격 보다 큰 광폭 간격 부분에 구비된 더미 범프(3, 13, 23, 23A, 43)인 전자부품.
  30. 제28항 또는 제29항에 있어서, 상기 전자부품(51, 61, 81, 91)의 접합면의 각각의 변의 변부 근방의 상기 복수의 범프(52) 열의 내측의 4각형 영역에 패시베이션막(59, 69, 89, 99)을 구비하는 동시에, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에, 상기 접합 재료 유동 규제 부재로서, 상기 전자부품의 상기 접합면의 상기 패시베이션막이 없는 부분에서의 상기 접합 재료의 유동 속도의 상승을 규제하는 접합 재료 유동 규제막(53, 63, 83, 93)을 구비하는 전자부품.
  31. 적어도 수지를 포함하는 접합 재료(5)를 회로 형성체(6) 또는 전자부품(1)에공급하고,
    상기 전자부품의 접합면의 복수의 볼록 형상 전극(4, 2)과 상기 회로 형성체의 전자부품 접합 영역의 전극(7)이 전기적으로 접촉 가능하도록 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하고,
    가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 볼록 형상 전극과 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시켜서 본 압착하고,
    상기 본 압착에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비된 접합 재료 유동 규제 부재 (303, 313, 319, 329, 339, 355, 369, 360)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 전자부품의 실장 방법.
  32. 적어도 수지를 포함하는 접합 재료(5)를 회로 형성체(6) 또는 전자부품(1)에 공급하고,
    상기 전자부품의 접합면의 복수의 전극(4) 상의 복수의 범프(2)와 상기 회로 형성체의 전자부품 접합 영역의 전극(7)이 전기적으로 접촉 가능하도록 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하고,
    가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기전극 상의 상기 범프와 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시켜서 본 압착하고,
    상기 본 압착에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비된 접합 재료 유동 규제 부재 (303, 313, 319, 329, 339, 355, 369, 360)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 전자부품의 실장 방법.
  33. 제32항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 그 4각형의 상기 전자부품 접합 영역 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에, 범프가 없는 코너부에 대응하는 상기 회로 형성체의 상기 전자부품 접합 영역의 코너부에 구비되고 또한 전기적 접합을 필요로 하지 않는 볼록부(303, 360)이고, 상기 본 압착에 있어서, 상기 볼록부에 의해, 상기 코너부에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  34. 제32항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역의 인접 전극간의 간격이 다른 인접 전극간의 간격 보다 큰광폭 간격 부분에 구비되고 또한 전기적 접합을 필요로 하지 않는 볼록부(313)이고, 상기 본 압착에 있어서, 상기 볼록부에 의해, 상기 광폭 간격 부분에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  35. 제33항 또는 제34항에 있어서, 상기 접합 재료 유동 규제 부재인 상기 볼록부에는, 상기 접합에 있어서, 상기 전자부품 측의 전기적으로 접속이 불필요한 더미 범프(3)와 접촉시키는 전자부품의 실장 방법.
  36. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 본 압착에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 주변부에 배치된 유기막(319)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  37. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 접합 전에, 상기 접합 재료 유동 규제 부재로서의 유기막(319)이, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 주변부에 배치되는 것을 또한 구비하는 전자부품의 실장 방법.
  38. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 본 압착에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고 또한 상기 4각형의 상기 전자부품 접합 영역 중, 중앙에 일렬의 상기 복수의 전극이 배치되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측에서 상기 중앙의 일렬의 상기 복수의 전극 근방까지에 배치된 솔더레지스트의 막 (329)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  39. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 그 4각형의 상기 전자부품 접합 영역 중, 중앙에 일렬의 상기 복수의 전극이 배치되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서의 솔더레지스트의 막(329)이, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측에서 상기 중앙의 일렬의 상기 복수의 전극 근방까지에 배치되는 것을 또한 구비하는 전자부품의 실장 방법.
  40. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 본 압착에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고 또한 상기 4각형의 접합 영역 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서 상기 전자부품의 상기 전극과 접합에 필요한 상기 전극의 접합부를 제외하는, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 전면(全面)에 배치된 유기막(339)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  41. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 그 4각형의 접합 영역 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서의 유기막(339)이, 상기 전자부품의 상기 전극과 접합에 필요한 상기 전극의 접합부를 제외하는, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 전면(全面)에 배치되는 것을 또한 구비하는 전자부품의 실장 방법.
  42. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 본 압착에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측의 주변부에 배치된 필릿(fillet) 형성용 볼록부(345)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제해서 상기 전자부품의 측면을 피복하는 필릿을 형성하는 전자부품의 실장 방법.
  43. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 주변부에 배치되어서상기 전자부품의 측면을 피복하는 필릿을 형성하기 위한 필릿 형성용 볼록부(345)인 전자부품의 실장 방법.
  44. 제42항에 있어서, 상기 필릿 형성용 볼록부(345)는 1층 이상의 막으로 구성되어 있는 전자부품의 실장 방법.
  45. 제42항에 있어서, 상기 필릿 형성용 볼록부(345)는, 1층 이상의 기판 솔더레지스트의 막으로 구성되어 있는 전자부품의 실장 방법.
  46. 제42항에 있어서, 상기 필릿 형성용 볼록부(345)는, 상기 회로 형성체의 상기 전극과 동일한 구성이고 또한 상기 전극 보다 두꺼운 더미 전극으로 구성되어 있는 전자부품의 실장 방법.
  47. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 본 압착에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역 내에서 상기 접합 재료가 불균일한 유동을 나타내는 영역에, 상기 전극과 대략 동일한 두께의 볼록부(355, 369)에 의해, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 전자부품의 실장 방법.
  48. 제32항 내지 제34항 중 어느 한 항에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역 내에서 상기 접합 재료가 불균일한 유동을 나타내는 영역에, 상기 전극과 대략 동일한 두께의 볼록부(355, 369)를 구비하도록 한 전자부품의 실장 방법.
  49. 제47항에 있어서, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않는 메시(mesh) 형상의 더미 전극(369)인 전자부품의 실장 방법.
  50. 제47항에 있어서, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않고 또한 상기 접합 재료가 관통 가능한 관통구멍 (369h)을 갖는 더미 전극(369)인 전자부품의 실장 방법.
  51. 제31항 내지 제34항 중 어느 한 항에 기재한 전자부품의 실장 방법에 의해 제조되는 전자부품 실장체.
  52. 전자부품(1)의 접합면의 복수의 전극(4)의 복수의 범프(2)를 회로 형성체(6)의 전자부품 접합 영역의 전극(7)에 전기적으로 접촉시킨 상태에서, 적어도 수지를 포함하는 접합 재료(5)를 사이에 넣어서 상기 전자부품을 상기 회로 형성체에 접합시킴으로써, 구성되는 전자부품 실장체로서,
    상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합재료의 유동을 규제하는 접합 재료 유동 규제 부재(303, 313, 319, 329, 339, 355, 369, 360)를 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비하는 전자부품 실장체.
  53. 제52항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 그 4각형의 상기 전자부품 접합 영역 중, 대향하는 2쌍의 변의 각각에 상기 복수의 범프가 형성되어 있는 경우에, 범프가 없는 코너부에 대응하는 상기 회로 형성체의 상기 전자부품 접합 영역의 코너부에, 전기적 접합을 필요로 하지 않고, 또한, 상기 코너부에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 볼록부(303, 360)를 구비하는 전자부품 실장체.
  54. 제52항에 있어서, 상기 접합 재료 유동 규제 부재는, 상기 회로 형성체의 상기 전자부품 접합 영역의 인접 전극간의 간격이 다른 인접 전극간의 간격 보다 큰 광폭 간격 부분에, 전기적 접합을 필요로 하지 않고, 또한, 상기 광폭 간격 부분에 있어서의 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 볼록부(313)를 구비하는 전자부품 실장체.
  55. 제53항 또는 제54항에 있어서, 상기 접합 재료 유동 규제 부재인 상기 볼록부에는, 상기 전자부품 측의 전기적으로 접속이 불필요한 더미 범프(3)와 접촉시키는 전자부품 실장체.
  56. 제52항 내지 제54항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품 접합 영역의 주변부에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 유기막(319)을 구비하는 전자부품 실장체.
  57. 제52항 내지 제54항 중 어느 한 항에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 또한 상기 4각형의 상기 전자부품 접합 영역 중, 중앙에 일렬의 상기 복수의 전극이 배치되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측에서 상기 중앙의 일렬의 상기 복수의 전극의 근방까지의 부분에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 솔더레지스트의 막(329)을 구비하는 전자부품 실장체.
  58. 제52항 내지 제54항 중 어느 한 항에 있어서, 상기 회로 형성체의 상기 전자부품 접합 영역이 4각형이고, 또한 상기 4각형의 접합 영역 중, 대향하는 2변에 각각 상기 복수의 범프가 열 형상으로 형성되어 있는 경우에, 상기 접합 재료 유동 규제 부재로서 상기 전자부품의 상기 전극과 접합에 필요한 상기 전극의 접합부를 제외하는, 상기 회로 형성체의 상기 전자부품 접합 영역의 외측 및 상기 전자부품접합 영역의 전면(全面)에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 유기막(339)을 구비하는 전자부품 실장체.
  59. 제52항 내지 제54항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역의 외측의 주변부에, 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제해서 상기 전자부품의 측면을 피복하는 필릿을 형성하는 필릿 형성용 볼록부 (345)를 구비하는 전자부품 실장체.
  60. 제59항에 있어서, 상기 필릿 형성용 볼록부(345)는, 1층 이상의 막으로 구성되어 있는 전자부품 실장체.
  61. 제59항에 있어서, 상기 필릿 형성용 볼록부(345)는, 1층 이상의 기판 솔더레지스트의 막으로 구성되어 있는 전자부품 실장체.
  62. 제59항에 있어서, 상기 필릿 형성용 볼록부(345)는, 상기 회로 형성체의 상기 전극과 동일한 구성이고, 또한 상기 전극 보다 두꺼운 더미 전극으로 구성되어 있는 전자부품 실장체.
  63. 제52항 내지 제54항 중 어느 한 항에 있어서, 상기 접합 재료 유동 규제 부재로서 상기 회로 형성체의 상기 전자부품 접합 영역 내에서 상기 접합 재료가 불균일한 유동을 나타내는 영역에, 상기 전극과 대략 동일한 두께이고 또한 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하는 볼록부(355, 369)를 구비하는 전자부품 실장체.
  64. 제63항에 있어서, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않는 메시 형상의 더미 전극(369)인 전자부품 실장체.
  65. 제63항에 있어서, 상기 볼록부는, 상기 회로 형성체의 상기 전자부품 접합 영역의 전기적 배선에 관여하지 않고, 또한 상기 접합 재료가 관통 가능한 관통구멍(369h)을 갖는 더미 전극(369)인 전자부품 실장체.
  66. 적어도 수지를 포함하는 접합 재료(5, 15, 25, 35, 45, 55, 65, 85, 95)를 회로 형성체(6, 16, 26, 36, 46, 56, 66, 86, 96) 또는 전자부품(1, 11, 21, 31, 41, 51, 61, 81, 91)에 공급하고,
    상기 전자부품의 접합면의 복수의 볼록 형상 전극(4, 14, 24, 34, 44, 54, 64, 84, 94, 2, 12, 22, 32, 42, 52, 62, 82, 92)과 상기 회로 형성체의 전자부품 접합 영역의 전극(7, 17, 27, 37, 47, 57, 67, 87, 97)이 전기적으로 접촉 가능하도록 상기 접합 재료를 사이에 넣어서 상기 전자부품과 상기 회로 형성체를 위치 결정하고,
    가열 및 가압으로써 상기 전자부품을 가열 압착하여, 상기 전자부품의 상기 볼록 형상 전극과 상기 회로 형성체의 상기 전극이 전기적으로 접촉한 상태에서 상기 전자부품의 상기 접합면과 상기 회로 형성체와의 사이의 상기 접합 재료를 경화시켜서 본 압착하고,
    상기 본 압착에 있어서, 상기 전자부품의 상기 접합면 또는 상기 회로 형성체의 상기 전자부품 접합 영역에서 상기 접합 재료가 불균일하게 유출하는 부분에 구비된 접합 재료 유동 규제 부재(3, 13, 23, 23A, 33, 43, 53, 63, 83, 93, 303, 313, 319, 329, 339, 355, 369, 360)에 의해, 상기 전자부품의 상기 접합면 또는 상기 회로 형성체의 상기 전자부품 접합 영역의 주변부 측으로의 상기 접합 재료의 유동을 규제하도록 한 전자부품의 실장 방법.
KR10-2002-7016837A 2000-06-16 2001-06-14 전자부품의 실장 방법 및 전자부품 실장체 KR100468929B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00181618 2000-06-16
JP2000181618A JP4287987B2 (ja) 2000-06-16 2000-06-16 電子部品の実装方法及び電子部品実装体
JP2000326879A JP4041649B2 (ja) 2000-10-26 2000-10-26 電子部品の実装方法及び電子部品実装体
JPJP-P-2000-00326879 2000-10-26

Publications (2)

Publication Number Publication Date
KR20030007943A KR20030007943A (ko) 2003-01-23
KR100468929B1 true KR100468929B1 (ko) 2005-01-29

Family

ID=26594115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7016837A KR100468929B1 (ko) 2000-06-16 2001-06-14 전자부품의 실장 방법 및 전자부품 실장체

Country Status (5)

Country Link
US (1) US7355126B2 (ko)
KR (1) KR100468929B1 (ko)
CN (1) CN1278402C (ko)
TW (1) TWI226085B (ko)
WO (1) WO2001097277A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960830B2 (en) * 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
EP1697256A1 (en) * 2003-12-19 2006-09-06 International Business Machines Corporation Method and system for self-aligning parts in mems
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
WO2006070863A1 (ja) * 2004-12-28 2006-07-06 Matsushita Electric Industrial Co., Ltd. 半導体チップの実装構造体およびその製造方法
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
US7564536B2 (en) * 2005-11-08 2009-07-21 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
TWI287661B (en) * 2005-12-23 2007-10-01 Au Optronics Corp Flexible printed circuit board and display device utilizing the same
US8174110B2 (en) * 2007-09-04 2012-05-08 Epson Imaging Devices Corporation Semiconductor device having at least two terminals among the plurality of terminals electrically connected to each other while not being adjacent to one other and not being connected to internal circuit
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
WO2010013530A1 (ja) * 2008-07-28 2010-02-04 シャープ株式会社 表示パネル及びそれを備えた表示装置
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) * 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
KR101149036B1 (ko) * 2010-04-29 2012-05-24 엘지이노텍 주식회사 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
CN103180943B (zh) * 2010-11-04 2016-04-13 阿尔卑斯电气株式会社 电子部件模块
CN103329645B (zh) * 2011-12-08 2016-04-06 松下知识产权经营株式会社 电子零件安装线及电子零件安装方法
US20140055969A1 (en) * 2012-08-21 2014-02-27 Apple Inc. Board assemblies with minimized warpage and systems and methods for making the same
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
KR101496780B1 (ko) * 2013-05-23 2015-02-27 우영관 인쇄회로기판에 부재플레이트를 부착하는 방법
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US10074624B2 (en) 2015-08-07 2018-09-11 Analog Devices, Inc. Bond pads with differently sized openings
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
CN105807514B (zh) * 2016-04-29 2019-02-15 武汉天马微电子有限公司 一种显示装置
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
KR102293940B1 (ko) * 2019-10-21 2021-08-26 (주)파트론 마이크로폰 패키지
US11616034B2 (en) * 2021-03-19 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure, and method for forming thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239826A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体装置
JPH0394437A (ja) 1989-09-06 1991-04-19 Sanyo Electric Co Ltd チップオングラス基板
JP3207222B2 (ja) 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JP2940252B2 (ja) * 1991-09-09 1999-08-25 富士通株式会社 半導体素子の実装構造および実装方法
JP3052300B2 (ja) 1992-06-23 2000-06-12 ソニーケミカル株式会社 配線基板及び加圧ツール
JP2964781B2 (ja) 1992-07-03 1999-10-18 セイコーエプソン株式会社 半導体装置
JPH06349890A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 半導体装置
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3724606B2 (ja) 1995-05-22 2005-12-07 日立化成工業株式会社 半導体チップの接続構造及びこれに用いる配線基板
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
JPH09120975A (ja) * 1995-10-24 1997-05-06 Seiko Epson Corp 半導体チップの実装構造
JPH09153519A (ja) * 1995-11-30 1997-06-10 Citizen Watch Co Ltd 半導体の実装構造
JPH09213745A (ja) * 1996-01-30 1997-08-15 Victor Co Of Japan Ltd 部品の表面実装方法
JPH09260435A (ja) * 1996-03-26 1997-10-03 Toshiba Microelectron Corp 半導体装置
JPH10144725A (ja) * 1996-11-13 1998-05-29 Hitachi Ltd 集積回路の実装方法
JP3390664B2 (ja) 1997-10-16 2003-03-24 新光電気工業株式会社 フリップチップ実装用基板及びフリップチップ実装構造
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
JP3367886B2 (ja) 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
JP2004134648A (ja) * 2002-10-11 2004-04-30 Seiko Epson Corp 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
TWI226085B (en) 2005-01-01
CN1278402C (zh) 2006-10-04
KR20030007943A (ko) 2003-01-23
US20030092326A1 (en) 2003-05-15
CN1436368A (zh) 2003-08-13
US7355126B2 (en) 2008-04-08
WO2001097277A9 (fr) 2002-10-17
WO2001097277A1 (fr) 2001-12-20

Similar Documents

Publication Publication Date Title
KR100468929B1 (ko) 전자부품의 실장 방법 및 전자부품 실장체
EP1126517B1 (en) Method for flip-chip assembly of semiconductor devices using adhesives
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
US7091064B2 (en) Method and apparatus for attaching microelectronic substrates and support members
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US7863101B2 (en) Stacking semiconductor device and production method thereof
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US20070054114A1 (en) Multilayer anisotropic conductive adhesive and connection structure using the same
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP2001094003A (ja) 半導体装置及びその製造方法
US6388321B1 (en) Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
JP2000113919A (ja) 電気的接続装置と電気的接続方法
KR20120049144A (ko) 전자부품을 가진 배선기판 및 그 제조방법
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP2000022040A (ja) 半導体装置およびその製造方法
JPWO2009098831A1 (ja) 電子部品装置の製造方法
JP4041649B2 (ja) 電子部品の実装方法及び電子部品実装体
JP4051570B2 (ja) 半導体装置の製造方法
JP3162068B2 (ja) 半導体チップの実装方法
JPH10112476A (ja) 半導体装置の製造方法
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP3845079B2 (ja) 半導体パッケージおよびその製造方法
JP2007141914A (ja) プリント配線基板間の接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee