JP4287987B2 - 電子部品の実装方法及び電子部品実装体 - Google Patents

電子部品の実装方法及び電子部品実装体 Download PDF

Info

Publication number
JP4287987B2
JP4287987B2 JP2000181618A JP2000181618A JP4287987B2 JP 4287987 B2 JP4287987 B2 JP 4287987B2 JP 2000181618 A JP2000181618 A JP 2000181618A JP 2000181618 A JP2000181618 A JP 2000181618A JP 4287987 B2 JP4287987 B2 JP 4287987B2
Authority
JP
Japan
Prior art keywords
electronic component
bonding
bonding material
bumps
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000181618A
Other languages
English (en)
Other versions
JP2001358175A (ja
Inventor
英信 西川
一人 西田
一路 清水
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000181618A priority Critical patent/JP4287987B2/ja
Priority to KR10-2002-7016837A priority patent/KR100468929B1/ko
Priority to CNB018112951A priority patent/CN1278402C/zh
Priority to PCT/JP2001/005050 priority patent/WO2001097277A1/ja
Priority to US10/311,476 priority patent/US7355126B2/en
Priority to TW090114601A priority patent/TWI226085B/zh
Publication of JP2001358175A publication Critical patent/JP2001358175A/ja
Application granted granted Critical
Publication of JP4287987B2 publication Critical patent/JP4287987B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板などの回路形成体に半導体素子などの電子部品を少なくとも樹脂を含む接合材料により接合固定する電子部品の実装方法及びそれにより製造された電子部品実装体に関する。
【0002】
【従来の技術】
従来、矩形のICチップの接合面の電極上に形成されたバンプを回路基板の電極に接触させるとともに、ICチップと回路基板との間に接合材料を配置して、接合材料によりICチップを回路基板に接合保持させるようにしたものがある。
【0003】
【発明が解決しようとする課題】
しかしながら、上記構造のものでは、矩形のICチップの接合面に配列されたバンプ間の配列の大きな隙間、又は、矩形の辺部分にバンプが配列される場合にバンプが配列されていない角部の隙間などにおいて、ICチップを接合材料を介して回路基板に接合させるとき、ICチップと回路基板との間に挟み込まれた接合材料がICチップのバンプ間の上記隙間を通して ICチップの周囲部分に逃げ出すため、ICチップの中央部分では接合材料の密度が疎になりやすく、接合力及び封止力が低下してしまうことがある。
【0004】
従って、本発明の目的は、上記問題を解決することにあって、回路形成体に対する接合時に電子部品の接合面内での接合材料の分布の均一化が図れ、接合及び封止の信頼性を高めることができる電子部品の実装方法及び電子部品実装体を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【0007】
本発明の第態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
電子部品の実装方法であって、
上記接合材料流動規制部材は、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に備えられたダミーバンプと上記ダミーバンプと接続され上記回路形成体に形成されたダミー回路であり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記広幅間隔部分における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制することを特徴とする電子部品の実装方法を提供する。
【0009】
本発明の第態様によれば、上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合にバンプが無い他の対向する2辺にそれぞれ列状に備えられた複数のダミーバンプであり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記他の対向する2辺における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する第の態様に記載の電子部品の実装方法を提供する。
【0010】
本発明の第態様によれば、上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプであり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記コーナー部における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する第1の態様に記載の電子部品の実装方法を提供する。
【0011】
本発明の第態様によれば、上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち中央に一列の上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプであり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記コーナー部における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する第1の態様に記載の電子部品の実装方法を提供する。
【0012】
本発明の第態様によれば、上記接合材料を上記回路形成体に供給する工程の前に、上記電子部品の上記接合面に上記複数のバンプを形成する工程を備え、
上記バンプ形成工程において、上記接合材料流動規制部材として、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に、ダミーバンプを備えるように形成する第のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0013】
本発明の第態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
電子部品の実装方法であって、
上記電子部品の上記バンプ間又は上記バンプと上記ダミーバンプとの間のピッチのうちの最大ピッチPmaxと最小ピッチPminとの関係が、αが1〜6の任意の値であるとき、 Pmax≦(Pmin×2α) となるようにダミーバンプが備えられているようにしたことを特徴とする電子部品の実装方法を提供する。
【0014】
本発明の第態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
電子部品の実装方法であって、
上記接合材料流動規制部材は、上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜を備える場合には、上記電子部品の上記接合面の上記パッシベーション膜が無い部分に備えられた接合材料流動規制膜であり、上記本圧着工程において、上記接合材料流動規制膜により、上記電子部品の上記接合面の上記パッシベーション膜が無い部分での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法を提供する。
【0015】
本発明の第態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
電子部品の実装方法であって、
上記接合材料流動規制部材は、上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜を備える場合には、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の矩形枠領域に備えられた補助パッシベーション膜であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の矩形枠領域での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法を提供する。
【0016】
本発明の第態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
電子部品の実装方法であって、
上記接合材料流動規制部材は、上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜を備える場合には、上記電子部品の上記接合面の辺部近傍の上記バンプの列の外側の周辺部分の各コーナー部にのみ備えられた大略矩形の補助パッシベーション膜であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の各コーナー部での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法を提供する。
【0017】
本発明の第10態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
電子部品の実装方法であって、
上記接合材料流動規制部材は、上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜を備える場合には、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分と、上記パッシベーション膜の領域のコーナー部から外側の周辺部分のコーナー部までの領域に備えられた大略矩形の補助パッシベーション膜であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分と、上記パッシベーション膜の領域のコーナー部から外側の周辺部分のコーナー部までの領域での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法を提供する。
【0018】
本発明の第11態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
電子部品の実装方法であって、
上記接合材料流動規制部材は、上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜を備える場合には、上記電子部品の上記接合面の上記バンプ以外の領域全てに備えられた補助パッシベーション膜であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の上記バンプ以外の領域全てでの上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法を提供する。
【0019】
本発明の第12態様によれば、上記接合材料を上記回路形成体に供給する工程の前に、上記電子部品の上記接合面に上記パッシベーション膜を形成する工程を備え、
上記パッシベーション膜形成工程において、上記接合材料流動規制部材として、上記電子部品の上記接合面の上記パッシベーション膜が形成されていない領域に補助パッシベーション膜を形成する第11のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0020】
本発明の第13態様によれば、電子部品の接合面の複数の電極の複数のバンプを回路形成体の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を上記電子部品の上記接合面に備え
上記接合材料流動規制部材は、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に備えられたダミーバンプと上記ダミーバンプと接続され上記回路形成体に形成されたダミー回路であることを特徴とする電子部品実装体を提供する。
【0022】
本発明の第14態様によれば、上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合にバンプが無い他の対向する2辺にそれぞれ列状に備えられた複数のダミーバンプである第13の態様に記載の電子部品実装体を提供する。
【0023】
本発明の第15態様によれば、上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプである第13の態様に記載の電子部品実装体を提供する。
【0024】
本発明の第16態様によれば、上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち中央に一列の上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプである第13の態様に記載の電子部品実装体を提供する。
【0025】
本発明の第17態様によれば、電子部品の接合面の複数の電極の複数のバンプを回路形成体の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を上記電子部品の上記接合面に備え、
上記接合材料流動規制部材はダミーバンプであって、上記電子部品の上記バンプ間又は上記バンプと上記ダミーバンプとの間のピッチのうちの最大ピッチPmaxと最小ピッチPminとの関係が、αが1〜6の任意の値であるとき、 Pmax≦(Pmin×2α) となるようにダミーバンプが備えられることを特徴とする電子部品実装体を提供する。
【0026】
本発明の第18態様によれば、電子部品の接合面の複数の電極の複数のバンプを回路形成体の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を上記電子部品の上記接合面に備え、
上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜が備えられるとともに、上記電子部品の上記接合面の上記パッシベーション膜が無い部分に、上記接合材料流動規制部材として、上記電子部品の上記接合面の上記パッシベーション膜が無い部分での上記接合材料の流動速度の上昇を規制する接合材料流動規制膜を備えることを特徴とする電子部品実装体を提供する。
【0027】
本発明の第19態様によれば、上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の矩形枠領域に備えられた補助パッシベーション膜である第18の態様に記載の電子部品実装体を提供する。
【0028】
本発明の第20態様によれば、上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の辺部近傍の上記バンプの列の外側の周辺部分の各コーナー部にのみ備えられた大略矩形の補助パッシベーション膜である第18の態様に記載の電子部品実装体を提供する。
【0029】
本発明の第21態様によれば、上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分と、上記パッシベーション膜の領域のコーナー部から外側の周辺部分のコーナー部までの領域に備えられた大略矩形の補助パッシベーション膜である第18の態様に記載の電子部品実装体を提供する。
【0030】
本発明の第22態様によれば、上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の上記バンプ以外の領域全てに備えられた補助パッシベーション膜である第18の態様に記載の電子部品実装体を提供する。
【0032】
本発明の第23態様によれば、第12のいずれか1つの態様に記載の電子部品の実装方法により製造された電子部品実装体を提供する。
【0033】
本発明の第24態様によれば、接合面の複数の電極に複数のバンプを備えるとともに、
上記接合面に、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を備えて、
上記接合面の上記複数の電極の上記複数のバンプを回路形成体の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記回路形成体に接合されて電子部品実装体を構成するようにした電子部品であって、
上記接合材料流動規制部材は、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に備えられたダミーバンプと上記ダミーバンプと接続され上記回路形成体に形成されたダミー回路であることを特徴とする電子部品を提供する。
【0035】
本発明の第25態様によれば、接合面の複数の電極に複数のバンプを備えるとともに、
上記接合面に、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を備えて、
上記接合面の上記複数の電極の上記複数のバンプを回路形成体の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記回路形成体に接合されて電子部品実装体を構成するようにした電子部品であって、
上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜が備えられるとともに、上記電子部品の上記接合面の上記パッシベーション膜が無い部分に、上記接合材料流動規制部材として、上記電子部品の上記接合面の上記パッシベーション膜が無い部分での上記接合材料の流動速度の上昇を規制する接合材料流動規制膜を備えることを特徴とする電子部品を提供する。
【0036】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。なお、各平面図において各バンプ及びダミーバンプは、簡略化のため、矩形で示すが、実際の形状はこれに限られるものではない。
【0037】
(第1実施形態)
本発明の第1実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図1〜図2に基づいて説明する。図1(a)及び(b)は第1実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)は接合工程でのICチップと回路基板と接合材料の側面図であり、図2は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図3(a)及び(b)は第1実施形態を説明するための従来例にかかる電子部品の実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図4(a)は接合工程でのICチップと回路基板と接合材料の側面図であり、図4(b)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【0038】
上記ICチップの実装方法は、図1及び図2に示すように、電子部品の一例としての正方形又は矩形のICチップ1(図1では正方形のICチップ1)の接合面において、その四隅のコーナー部を除く4辺の各辺部の端縁近傍部分に辺と大略平行にかつ大略等間隔に一列のバンプ2,…,2を有するものであって、ICチップ1の接合面の上記辺部近傍のうちのバンプ2の無い箇所(図1(b)ではICチップ1の4辺のうちの上下の2辺の辺部近傍のうちのバンプ2の無い箇所)に接合材料流動規制部材の一例としてのダミーバンプ3を形成して、ダミーバンプ3により接合材料5の流動規制を行うものである。
【0039】
従来では、図3及び図4に示すように、正方形のICチップ101の対向する2辺(図3(b)では上下の2辺)の辺部近傍のそれぞれにおいて、電極104,…,104上にバンプ102,…,102が大略等間隔に配列されている中でバンプ102が欠けている位置103、言い換えれば、隣接するバンプ102,102との間隔が他の間隔より大きく離れている広幅間隔部分103があると仮定する。このようにバンプ102,…,102がICチップ101に配置されている状態で、接合材料105を回路基板106に供給したのち、図4に示すように、接合面の電極104上にバンプ102が形成されたICチップ101の上記接合面と上記回路基板106との間に上記接合材料105を介して、上記ICチップ101の上記電極104上の上記バンプ102と上記回路基板106の電極107とが電気的に接触するように接合し、基台110上に上記回路基板106を載置し、ICチップ101に加熱された押圧部材108を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ101を圧着して上記ICチップ101の上記接合面と上記回路基板106との間の上記接合材料105を硬化させる。このような場合、大略等間隔に配列されているバンプ102,…,102間の隙間よりも、バンプ102が欠けている広幅間隔部分103から接合材料105が上記ICチップ101の上記接合面の周辺部に大きく流れ出すため、ICチップ101の中央部分では他の部分よりも接合材料105の密度が疎になり、接合力及び封止力が低下することになる。
【0040】
このような接合力及び封止力の低下を防止するため、第1実施形態では、上記接合材料供給工程の前に、図1(a),(b)に示すように、ICチップ1の4辺のうちの対向する2辺(図1(b)では上下の2辺)の辺部近傍のそれぞれにおいて、バンプ2,…,2が大略等間隔に配列されている中でバンプ2が欠けている広幅間隔部分(図3及び図4の103参照)、言い換えれば、隣接するバンプ2,2との間隔が他の間隔より大きく離れている位置にダミーバンプ3を他のバンプ2と同様に形成して大略等間隔にバンプ2が配列されているようにする。この結果、ICチップ1の上記対向する2辺(図1(b)では上下の2辺)が、ICチップ1の対向する別の2辺(図1(b)では左右の2辺)の辺部近傍のそれぞれにおいてバンプ2が欠けることなくバンプ2,…,2が大略等間隔に配列されている状態と同様な状態となる。
【0041】
なお、各バンプ2及び各ダミーバンプ3が形成される方法は、後述するように図30に示すバンプ形成方法などがある。
【0042】
このようにバンプ2,…,2が形成されている状態で、接合材料供給工程において、ICチップ1の接合面又は回路形成体の一例としての回路基板6のICチップ接合領域6aの少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法としては、接合材料5が液体の場合には塗布することにより行い、接合材料5がシート状になどの固体の場合には載置又は貼り付けることにより行う。
【0043】
接合材料の一例としては、液体状の場合には異方性導電ペースト又は封止樹脂ペーストなどがあり、固体状の場合にはシート状の異方性導電膜又は封止樹脂フィルムなどがある。
【0044】
なお、この明細書で回路形成体とは、樹脂基板、紙−フェノール基板、セラミック基板、フィルム基板、ガラス・エポキシ(ガラエポ)基板、フィルム基板などの回路基板、単層基板若しくは多層基板などの回路基板、部品、筐体、又は、フレームなど、回路が形成されている対象物を意味する。
【0045】
次いで、接合工程において、接合材料5を間に挟んで回路基板6のICチップ接合領域6aにICチップ1の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1の上記接合面と上記回路基板6のICチップ接合領域6aとの間に上記接合材料5を介して、上記ICチップ1の上記各電極4上の上記バンプ2と上記回路基板6の各電極7とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板6が基台10上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1が回路基板6に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1が重ね合わされている回路基板6が基台10上に載置されるようにしてもよい。
【0046】
次いで、本圧着工程において、押圧部材8をICチップ1に当接させて、接合材料5を介してICチップ1が重ね合わされている回路基板6が載置された基台10に向けて押圧部材8から押圧力を作用させるとともに、押圧部材8内に内蔵されたヒータの熱を押圧部材8からICチップ1に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1の接合面を回路基板6のICチップ接合領域6aに押圧することにより、ICチップ1の接合面の各電極4上のバンプ2が回路基板6のICチップ接合領域6a内の各電極7に接合工程時よりもさらに接触する。このとき、上記ICチップ1の上記接合面と上記回路基板6のICチップ接合領域6aとの間の上記接合材料5を、上記ICチップ1の上記接合面の中央部から周辺部へ向けて押し出そうとする。ここで、上記したようにバンプ2が欠けている広幅間隔部分にダミーバンプ3が配置されている結果として、ICチップ1の上記接合面の各辺の辺部近傍においては、いずれの辺の辺部近傍でも同様にバンプ2,…,2及びダミーバンプ3が大略等間隔に配置されており、図2に矢印で示すように各辺の辺部近傍において同様に接合材料5の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料5が流動するのを防止し、少なくともICチップ1の接合面全体において接合材料5が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ1に備えられたダミーバンプ3により、上記ICチップ1の上記接合面の中央部から周辺部への圧着時の上記接合材料5の不均一な押し出しを規制することができる。
【0047】
上記接合材料流動規制部材の例としての各ダミーバンプ3の高さは、ICチップ1と回路基板6との接合後のICチップ1と回路基板6との間の間隔の10%〜30%が好ましく、一例として20%が好ましい。具体的な数値例として、接合後のICチップ1と回路基板6との間の間隔の高さ寸法が30μm〜40μmのとき、ダミーバンプ3の高さは7μm程度とする。
【0048】
各ダミーバンプ3としては耐熱性を有するものが好ましい。耐熱性の一例としては、例えば、リフロー工程が不要な場合には200℃で20秒、リフロー工程を通過させる場合には250℃で10秒程度の熱に耐える性質を意味する。
【0049】
また、接合材料5としては、絶縁性の熱硬化性樹脂のみから構成するものに限らず、絶縁性樹脂中に導電性粒子を含む導電性材料を含むようにしてもよいし、無機フィラーを含むようにしてもよい。このように接合材料5に、導電性材料又は無機フィラーを含める場合においても、ダミーバンプ3により、圧着時に樹脂の流動がICチップ1の接合面内で均一化されて、導電性材料又は無機フィラーを均一に配置することができる。これに対して、ダミーバンプ3が無い場合には、無機フィラーが添加された樹脂においては、圧着時の樹脂の流動が不均一になると無機フィラーが粗密になり、部分的に樹脂物性が異なることにより品質が劣化しやすい場合があり、導電性材料が添加された樹脂においては、圧着時の樹脂の流動が不均一になると、導電性材料が粗密になり部分的にショートを生じる場合がある。
【0050】
なお、上記説明においては、接合工程においてICチップ1の各バンプ2と回路基板6の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1の各バンプ2と回路基板6の各電極7とが接触せず、本圧着工程で初めてICチップ1の各バンプ2と回路基板6の各電極7とが接触するようにしてもよい。
【0051】
上記第1実施形態によれば、正方形又は矩形のICチップ1の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列のバンプ2,…,2を有するものであって、ICチップ1の接合面の上記辺の辺部近傍でのバンプ2の無い箇所にダミーバンプ3を形成することによって、バンプ2,…,2の配列状態をICチップ1の各辺の辺部近傍とも大略同一にすることができて、上記圧着工程での上記ICチップ1の上記接合面と上記回路基板6のICチップ接合領域6aとの間の上記接合材料5の中央部から周辺部への接合材料5の流動時にダミーバンプ3が接合材料流動規制部材として機能し、ICチップ1の各辺の辺部近傍での上記接合材料5の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ1の接合面内での接合材料5の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0052】
上記接合材料流動規制部材の一例としてのダミーバンプは、ICチップ1の接合面での配置位置は上記対向する一対の辺部近傍に限定されるものではなく、いずれか1つの辺部近傍のバンプ2,…,2の列において、隣接するバンプ2,2との間隔が他の間隔より大きく離れている位置にダミーバンプ3を他のバンプ2と同様に形成して大略等間隔にバンプ2が配列されているようにすればよい。
【0053】
なお、本発明は上記実施形態に限定されるものではなく、以下に示すように、その他種々の態様で実施できる。
【0054】
(第2実施形態)
本発明の第2実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図5に基づいて説明する。図5(a)及び(b)は第2実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)は接合工程でのICチップと回路基板と接合材料の側面図であり、(d)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図6(a)及び(b)は第2実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)は接合工程でのICチップと回路基板と接合材料の側面図であり、(d)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【0055】
上記第1実施形態においては、正方形又は矩形のICチップ1の4辺の各辺の辺部近傍に一列のバンプ2,…,2を有するものであったが、これに限られるものではない。例えば、第2実施形態では、図5に示すように、電子部品の一例としての長方形のICチップ11の接合面において、4辺のうちの対向する2辺(図5(b)では左右の2辺)の辺部近傍にのみそれぞれ辺と大略平行にかつ大略等間隔に一列のバンプ12,…,12を有するものであって、ICチップ11の接合面の残りの2辺(図5(b)では上下の2辺)の辺部近傍、すなわち、バンプ12の無い部分にのみそれぞれ、接合材料流動規制部材の一例として、辺と大略平行にかつ大略等間隔に一列のダミーバンプ13,…,13を形成して、ダミーバンプ13により接合材料15の流動規制を行うものである。
【0056】
従来では、図6に示すように、長方形のICチップ111の対向する2辺(図6(b)では左右の2辺)の辺部近傍のそれぞれにおいて電極114,…,114上にバンプ112,…,112が大略等間隔に配列されている一方、ICチップ111の接合面の残りの2辺(図6(b)では上下の2辺)の辺部近傍113,113にはバンプ112が全く無いと仮定する。このようにバンプ112,…,112がICチップ111に配置されている状態で、接合材料115を回路基板116に供給したのち、接合面の電極114上にバンプ112が形成されたICチップ111の上記接合面と上記回路基板116との間に上記接合材料115を介して、上記ICチップ111の上記電極114上の上記バンプ112と上記回路基板116の電極117とが電気的に接触するように接合し、基台120上に上記回路基板116を載置し、ICチップ111に加熱された押圧部材118を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ111を圧着して上記ICチップ111の上記接合面と上記回路基板116との間の上記接合材料115を硬化させる。このような場合、大略等間隔に配列されているバンプ112,…,112が配置されている辺部近傍よりも、バンプ112が欠けている位置113の辺部近傍から接合材料115が上記ICチップ111の上記接合面の周辺部に大きく流れ出すため、ICチップ111の中央部分では接合材料115の密度が疎になり、接合力及び封止力が低下することになる。
【0057】
このような接合力及び封止力の低下を防止するため、第2実施形態では、上記接合材料供給工程の前に、図5(a),(b)に示すように、長方形のICチップ11のバンプ12が無い、対向する2辺(図5(a),(b)では上下の長辺である2辺)の辺部近傍のそれぞれにおいて、辺部近傍113,113にダミーバンプ13,…,13を他のバンプ12,…,12が配列されている短辺の辺部近傍と同様に大略等間隔に一列に形成する。この結果、長方形のICチップ11の上記対向する2辺(図5(b)では左右の短辺の2辺)の辺部近傍と長方形のICチップ11の対向する別の2辺(図5(b)では上下の長辺の2辺)の辺部近傍のそれぞれにおいてバンプ12が全く無いといったことがなく、全ての辺部近傍において大略均一にバンプ12,…,12又はダミーバンプ13,…,13が一列にそれぞれ配列されている状態となる。
【0058】
なお、各バンプ12及び各ダミーバンプ13が形成される方法は、第1実施形態と同様である。
【0059】
このようにバンプ12,…,12又はダミーバンプ13,…,13の列が長方形のICチップ11の各辺部近傍に形成されている状態で、接合材料供給工程において、ICチップ11の接合面又は回路形成体の一例としての回路基板16のICチップ接合領域16aの少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料15を供給する。接合材料15の供給方法は第1実施形態と同様である。
【0060】
次いで、接合工程において、接合材料15を間に挟んで回路基板16のICチップ接合領域16aにICチップ11の接合面を重ね合わせて、上記各電極14上にバンプ12が形成されたICチップ11の上記接合面と上記回路基板16のICチップ接合領域16aとの間に上記接合材料15を介して、上記ICチップ11の上記各電極14上の上記バンプ12と上記回路基板16の各電極17とが電気的に接触するように位置合わせしたのち接合する。この接合工程は、回路基板16が基台20上に載置された状態で行うようにしてもよいし、別の個所で接合材料15を介してICチップ11が回路基板16に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料15を介してICチップ11が重ね合わされている回路基板16が基台20上に載置されるようにしてもよい。
【0061】
次いで、本圧着工程において、押圧部材18をICチップ11に当接させて、接合材料15を介してICチップ11が重ね合わされている回路基板16が載置された基台20に向けて押圧部材18から押圧力を作用させるとともに、押圧部材18内に内蔵されたヒータの熱を押圧部材18からICチップ11に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ11の接合面を回路基板16のICチップ接合領域16aに押圧することにより、ICチップ11の接合面の各電極14上のバンプ12が回路基板16のICチップ接合領域16a内の各電極17に接触する。このとき、上記ICチップ11の上記接合面と上記回路基板16のICチップ接合領域16aとの間の上記接合材料15を、上記ICチップ11の上記接合面の中央部から周辺部へ向けて押し出そうとする。ここで、上記したようにバンプ12が欠けている位置にダミーバンプ13が配置されている結果として、ICチップ11の上記接合面の各辺の辺部近傍においては、いずれの辺の辺部近傍でも同様にバンプ12,…,12及びダミーバンプ13が大略等間隔に配置されており、図5(d)に矢印で示すように各辺の辺部近傍において同様に接合材料15の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料15が流動するのを防止し、少なくともICチップ11の接合面全体において接合材料15が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ11に備えたダミーバンプ13,…,13により、上記ICチップ11の上記接合面の中央部から周辺部への圧着時の上記接合材料15の不均一な押し出しを規制することができる。
【0062】
上記接合材料流動規制部材の例としての各ダミーバンプ13の高さ、各ダミーバンプ13の耐熱性、及び、接合材料15の例については、第1実施形態と同様である。
【0063】
なお、上記説明においては、接合工程においてICチップ11の各バンプ12と回路基板16の各電極17とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ11の各バンプ12と回路基板16の各電極17とが接触せず、本圧着工程で初めてICチップ11の各バンプ12と回路基板16の各電極17とが接触するようにしてもよい。
【0064】
上記第2実施形態によれば、長方形ICチップ11の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列のバンプ12,…,12を有するものであって、ICチップ11の接合面の上記辺の辺部近傍でのバンプ12の無い箇所にダミーバンプ13,…,13を形成することによって、バンプ12,…,12の配列状態をICチップ11の各辺の辺部近傍とも大略同一にすることができて、上記圧着工程での上記ICチップ11の上記接合面と上記回路基板16のICチップ接合領域16aとの間の上記接合材料15の中央部から周辺部への接合材料15の流動時にダミーバンプ13が接合材料流動規制部材として機能し、ICチップ11の各辺の辺部近傍での上記接合材料15の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ11の接合面内での接合材料15の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0065】
なお、上記ダミーバンプ13,…,13の配置間隔は、バンプ12,…,12の配置間隔と大略同一にすれば、4つの辺部近傍において同様にバンプ12,…,12が形成されているような状態となり、上記接合材料15の中央部から周辺部への流動の大略均一化をより一層図ることができ、かつ、ICチップ11の接合面内での接合材料15の分布のより一層の均一化を図ることができる。しかしながら、これに限られるものではなく、全く上記ダミーバンプ13,…,13が存在しない場合よりも均一性を高めるため、ダミーバンプ13,…,13の配置間隔は、バンプ12,…,12の配置間隔より大きくしてもよい。
【0066】
(第3実施形態)
本発明の第3実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図7及び図8に基づいて説明する。図7(a)及び(b)は第3実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)は接合工程でのICチップと回路基板と接合材料の側面図であり、図8は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図9(a)及び(b)は第3実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)は接合工程でのICチップと回路基板と接合材料の側面図であり、(d)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【0067】
上記第1実施形態及び第2実施形態においては、正方形又は矩形のICチップ1,11の4辺の各辺の辺部近傍に一列のバンプ2,…,2;12,…,12を有するものであり、その各辺の辺部近傍に一列のバンプの欠けている個所にダミーバンプ3,13を配置するものであったが、これに限られるものではない。例えば、第3実施形態では、図7(a),(b)に示すように、正方形のICチップ21の接合面において、その四隅のコーナー部付近を除く4辺の各辺の辺部近傍に一列のバンプ22,…,22を有するものであって、ICチップ21の接合面の四隅の各コーナー部付近、すなわち、元々バンプの無い部分に、接合材料流動規制部材の一例としてダミーバンプ23を形成して、ダミーバンプ23により接合材料25の流動規制を行うものである。
【0068】
従来では、図9に示すように、長方形のICチップ121の接合面の各辺の辺部近傍のそれぞれにおいて電極124,…,124上にバンプ122,…,122が大略等間隔に一列に配列されている一方、ICチップ121の接合面の四隅の各コーナー部付近にはバンプ122が全く無いと仮定する。このようにバンプ122,…,122がICチップ121に配置されている状態で、接合材料125を回路基板126に供給したのち、接合面の電極124上にバンプ122が形成されたICチップ121の上記接合面と上記回路基板126との間に上記接合材料125を介して、上記ICチップ121の上記電極124上の上記バンプ122と上記回路基板126の電極127とが電気的に接触するように接合し、基台130上に上記回路基板126を載置し、ICチップ121に加熱された押圧部材128を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ121を圧着して上記ICチップ121の上記接合面と上記回路基板126との間の上記接合材料125を硬化させる。このような場合、大略等間隔に配列されているバンプ122,…,122が配置されている辺部近傍よりも、バンプ122が欠けている位置すなわち各コーナー部付近123から接合材料125が上記ICチップ121の上記接合面の周辺部に大きく流れ出すため、ICチップ121の中央部分では接合材料125の密度が疎になり、接合力及び封止力が低下することになる。
【0069】
このような接合力及び封止力の低下を防止するため、第3実施形態では、上記接合材料供給工程の前に、図7(a),(b)に示すように、正方形のICチップ21のバンプ22が無い各コーナー部付近123において、ダミーバンプ23を1個又は複数個配置する。ここで、コーナー部付近123にダミーバンプ23を1個又は複数個配置するとは、図26に示すように上記ICチップ21の上記接合面の辺部近傍の一列のバンプ22,…,22の配置列の延長線L1及びL2が大略90度でICチップ21の上記接合面のコーナー部で交差するとき、交差領域の外側領域R1内に23A,23Bのように配置したり、又は、各列の最もコーナー部に近いバンプ22を通り上記延長線L1,L2とそれぞれ直交する基準線L3,L4で囲まれた領域R2内に23A,23B,23Cのように配置することを意味する。この結果、正方形のICチップ21の各コーナー部付近においてもバンプが存在することになり、全ての辺部近傍及びコーナー部付近において大略均一にバンプ22,…,22又はダミーバンプ23,…,23がそれぞれ配列されている状態となる。
【0070】
なお、各バンプ22及び各ダミーバンプ23が形成される方法は、第1実施形態と同様である。
【0071】
このようにバンプ22,…,22又はダミーバンプ23,…,23の列が正方形のICチップ21の各辺部近傍に形成されている状態で、接合材料供給工程において、ICチップ21の接合面又は回路形成体の一例としての回路基板26のICチップ接合領域26aの少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料25を供給する。接合材料25の供給方法は第1実施形態と同様である。
【0072】
次いで、接合工程において、接合材料25を間に挟んで回路基板26のICチップ接合領域26aにICチップ21の接合面を重ね合わせて、上記各電極24上にバンプ22が形成されたICチップ21の上記接合面と上記回路基板26のICチップ接合領域26aとの間に上記接合材料25を介して、上記ICチップ21の上記各電極24上の上記バンプ22と上記回路基板26の各電極27とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板26が基台30上に載置された状態で行うようにしてもよいし、別の個所で接合材料25を介してICチップ21が回路基板26に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料25を介してICチップ21が重ね合わされている回路基板26が基台30上に載置されるようにしてもよい。
【0073】
次いで、本圧着工程において、押圧部材28をICチップ21に当接させて、接合材料25を介してICチップ21が重ね合わされている回路基板26が載置された基台30に向けて押圧部材28から押圧力を作用させるとともに、押圧部材28内に内蔵されたヒータの熱を押圧部材28からICチップ21に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ21の接合面を回路基板26のICチップ接合領域26aに押圧することにより、ICチップ21の接合面の各電極24上のバンプ22が回路基板26のICチップ接合領域26a内の各電極27に接触する。このとき、上記ICチップ21の上記接合面と上記回路基板26のICチップ接合領域26aとの間の上記接合材料25を、上記ICチップ21の上記接合面の中央部から周辺部へ向けて押し出そうとする。ここで、上記したようにバンプ22が欠けている位置すなわちコーナー部付近にダミーバンプ23が配置されている結果として、ICチップ21の上記接合面の各コーナー部付近においても、いずれの辺の辺部近傍と同様にバンプ22,…,22及びダミーバンプ23が大略等間隔に配置されており、図8に矢印で示すように各辺の辺部近傍及び各コーナー部付近においても同様に接合材料25の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料25が流動するのを防止し、少なくともICチップ21の接合面全体において接合材料25が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ21に備えたダミーバンプ23,…,23により、上記ICチップ21の上記接合面の中央部から周辺部への圧着時の上記接合材料25の不均一な押し出しを規制することができる。
【0074】
上記接合材料流動規制部材の例としての各ダミーバンプ23の高さ、各ダミーバンプ23の耐熱性、及び、接合材料25の例については、第1実施形態と同様である。
【0075】
なお、上記説明においては、接合工程においてICチップ21の各バンプ22と回路基板26の各電極27とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ21の各バンプ22と回路基板26の各電極27とが接触せず、本圧着工程で初めてICチップ21の各バンプ22と回路基板26の各電極27とが接触するようにしてもよい。
【0076】
上記第3実施形態によれば、正方形ICチップ21の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列のバンプ22,…,22を有するものであって、ICチップ21の接合面の上記辺の辺部近傍でのバンプ22の無い箇所にダミーバンプ23,…,23を形成することによって、バンプ22,…,22の配列状態をICチップ21の各辺の辺部近傍及び各コーナー部付近とも大略同一にすることができて、上記圧着工程での上記ICチップ21の上記接合面と上記回路基板26のICチップ接合領域26aとの間の上記接合材料25の中央部から周辺部への接合材料25の流動時にダミーバンプ23が接合材料流動規制部材として機能し、ICチップ21の各辺の辺部近傍及び各コーナー部付近での上記接合材料25の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ21の接合面内での接合材料25の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0077】
なお、上記コーナー部に配置されたダミーバンプ23と,そのダミーバンプ23に隣接するバンプ22,22との配置間隔はバンプ22,…,22の配置間隔と大略同一にすれば、4つの辺部近傍からコーナー部にかけて同様にバンプ22,…,22が形成されているような状態となり、上記接合材料25の中央部から周辺部への流動の大略均一化をより一層図ることができ、かつ、ICチップ21の接合面内での接合材料25の分布のより一層の均一化を図ることができる。しかしながら、これに限られるものではなく、全く上記ダミーバンプ23,…,23が存在しない場合よりも均一性を高めるため、ダミーバンプ23と,そのダミーバンプ23に隣接するバンプ22,22との配置間隔は、バンプ22,…,22の配置間隔より大きくしてもよい。
【0078】
(第4実施形態)
本発明の第4実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図10に基づいて説明する。図10(a)及び(b)は第4実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)は接合工程でのICチップと回路基板と接合材料の側面図であり、(d)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図11(a)及び(b)は第4実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)は接合工程でのICチップと回路基板と接合材料の側面図であり、(d)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【0079】
上記第3実施形態においては、正方形のICチップ13の4辺の各コーナー部付近にバンプ13を有するものであったが、これに限られるものではない。例えば、第4実施形態では、図10(a),(b)に示すように、長方形のICチップ31の接合面において、その四隅のコーナー部付近を除く4辺の各辺の辺部近傍に一列のバンプ32,…,32を有するものであって、ICチップ31の接合面の四隅の各コーナー部付近、すなわち、元々バンプの無い部分に、接合材料流動規制部材の一例としてダミーバンプ33を形成して、ダミーバンプ33により接合材料35の流動規制を行うものである。
【0080】
従来では、図11に示すように、長方形のICチップ131の各辺の辺部近傍のそれぞれにおいて電極134,…,134上にバンプ132,…,132が大略等間隔に一列に配列されている一方、ICチップ131の接合面の四隅の各コーナー部付近にはバンプ132が全く無いと仮定する。このようにバンプ132,…,132がICチップ131に配置されている状態で、接合材料135を回路基板136に供給したのち、接合面の電極134上にバンプ132が形成されたICチップ131の上記接合面と上記回路基板136との間に上記接合材料135を介して、上記ICチップ131の上記電極134上の上記バンプ132と上記回路基板136の電極137とが電気的に接触するように接合し、基台140上に上記回路基板136を載置し、ICチップ131に加熱された押圧部材138を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ131を圧着して上記ICチップ131の上記接合面と上記回路基板136との間の上記接合材料135を硬化させる。このような場合、大略等間隔に配列されているバンプ132,…,132が配置されている辺部近傍よりも、バンプ132が欠けている位置すなわち各コーナー部付近133から接合材料135が上記ICチップ131の上記接合面の周辺部に大きく流れ出すため、ICチップ131の中央部分では接合材料135の密度が疎になり、接合力及び封止力が低下することになる。
【0081】
このような接合力及び封止力の低下を防止するため、第4実施形態では、上記接合材料供給工程の前に、図10(a),(b)に示すように、長方形のICチップ31のバンプ32が無い各コーナー部付近133において、ダミーバンプ33を1個又は複数個形成する。この結果、長方形のICチップ31の各コーナー部付近においてもバンプが存在することになり、全ての辺部近傍及びコーナー部付近において大略均一にバンプ32,…,32又はダミーバンプ33,…,33がそれぞれ配列されている状態となる。
【0082】
なお、各バンプ32及び各ダミーバンプ33が形成される方法は、第1実施形態と同様である。
【0083】
このようにバンプ32,…,32又はダミーバンプ33,…,33の列が長方形のICチップ31の各辺部近傍に形成されている状態で、接合材料供給工程において、ICチップ31の接合面又は回路形成体の一例としての回路基板36のICチップ接合領域36aの少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料35を供給する。接合材料35の供給方法は第1実施形態と同様である。
【0084】
次いで、接合工程において、接合材料35を間に挟んで回路基板36のICチップ接合領域36aにICチップ31の接合面を重ね合わせて、上記各電極34上にバンプ32が形成されたICチップ31の上記接合面と上記回路基板36のICチップ接合領域36aとの間に上記接合材料35を介して、上記ICチップ31の上記各電極34上の上記バンプ32と上記回路基板36の各電極37とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板36が基台40上に載置された状態で行うようにしてもよいし、別の個所で接合材料35を介してICチップ31が回路基板36に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料35を介してICチップ31が重ね合わされている回路基板36が基台40上に載置されるようにしてもよい。
【0085】
次いで、本圧着工程において、押圧部材38をICチップ31に当接させて、接合材料35を介してICチップ31が重ね合わされている回路基板36が載置された基台40に向けて押圧部材38から押圧力を作用させるとともに、押圧部材38内に内蔵されたヒータの熱を押圧部材38からICチップ31に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ31の接合面を回路基板36のICチップ接合領域36aに押圧することにより、ICチップ31の接合面の各電極34上のバンプ32が回路基板36のICチップ接合領域36a内の各電極37に接触する。このとき、上記ICチップ31の上記接合面と上記回路基板36のICチップ接合領域36aとの間の上記接合材料35を、上記ICチップ31の上記接合面の中央部から周辺部へ向けて押し出そうとする。ここで、上記したようにバンプ32が欠けている位置すなわちコーナー部付近にダミーバンプ33が配置されている結果として、ICチップ31の上記接合面の各コーナー部付近においても、いずれの辺の辺部近傍と同様にバンプ32,…,32及びダミーバンプ33が大略等間隔に配置されており、図10(d)に矢印で示すように各辺の辺部近傍及び各コーナー部付近においても同様に接合材料35の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料35が流動するのを防止し、少なくともICチップ31の接合面全体において接合材料35が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ31に備えたダミーバンプ33,…,33により、上記ICチップ31の上記接合面の中央部から周辺部への圧着時の上記接合材料35の不均一な押し出しを規制することができる。
【0086】
上記接合材料流動規制部材の例としての各ダミーバンプ33の高さ、各ダミーバンプ33の耐熱性、及び、接合材料35の例については、第1実施形態と同様である。
【0087】
なお、上記説明においては、接合工程においてICチップ31の各バンプ32と回路基板36の各電極37とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ31の各バンプ32と回路基板36の各電極37とが接触せず、本圧着工程で初めてICチップ31の各バンプ32と回路基板36の各電極37とが接触するようにしてもよい。
【0088】
上記第4実施形態によれば、長方形ICチップ31の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列のバンプ32,…,32を有するものであって、ICチップ31の接合面の上記辺の辺部近傍でのバンプ32の無い箇所にダミーバンプ33,…,33を形成することによって、バンプ32,…,32の配列状態をICチップ31の各辺の辺部近傍及び各コーナー部付近とも大略同一にすることができて、上記圧着工程での上記ICチップ31の上記接合面と上記回路基板36のICチップ接合領域36aとの間の上記接合材料35の中央部から周辺部への接合材料35の流動時にダミーバンプ33が接合材料流動規制部材として機能し、ICチップ31の各辺の辺部近傍及び各コーナー部付近での上記接合材料35の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ31の接合面内での接合材料35の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0089】
なお、上記コーナー部に配置されたダミーバンプ33と,そのダミーバンプ33に隣接するバンプ32,32との配置間隔はバンプ32,…,32の配置間隔と大略同一にすれば、4つの辺部近傍からコーナー部にかけて同様にバンプ32,…,32が形成されているような状態となり、上記接合材料35の中央部から周辺部への流動の大略均一化をより一層図ることができ、かつ、ICチップ31の接合面内での接合材料35の分布のより一層の均一化を図ることができる。しかしながら、これに限られるものではなく、全く上記ダミーバンプ33,…,33が存在しない場合よりも均一性を高めるため、ダミーバンプ33と,そのダミーバンプ33に隣接するバンプ32,32との配置間隔は、バンプ32,…,32の配置間隔より大きくしてもよい。
【0090】
(第5実施形態)
本発明の第5実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図12及び図13に基づいて説明する。図12(a)及び(b)は第5実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、(c)及び(d)は接合工程でのICチップと回路基板と接合材料の側面図及び正面図であり、図13は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図14(a)及び(b)は第5実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図14(c)及び図15(a)は接合工程でのICチップと回路基板と接合材料の側面図及び正面図であり、図15(b)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【0091】
上記第1実施形態においては、正方形又は矩形のICチップ1の4辺の各辺の辺部近傍に一列のバンプ2,…,2を有するものであったが、これに限られるものではない。例えば、第5実施形態では、図12に示すように、電子部品の一例としての長方形のICチップ41の接合面において、バンプ42,…,42を有するものであって、ICチップ41の接合面の各コーナー部近傍、すなわち、バンプ42の無い部分にのみ接合材料流動規制部材の一例としてダミーバンプ43を形成して、ダミーバンプ43により接合材料45の流動規制を行うものである。
【0092】
従来では、図14及び図15に示すように、長方形のICチップ141の接合面において、短手方向の中央部に長手方向沿いに延びる1列にかつ大略等間隔にバンプ142,…,142を有する一方、ICチップ141の接合面の各コーナー部近傍143にはバンプ142が全く無いと仮定する。このようにバンプ142,…,142がICチップ141に配置されている状態で、接合材料145を回路基板146に供給したのち、接合面の電極144上にバンプ142が形成されたICチップ141の上記接合面と上記回路基板146との間に上記接合材料145を介して、上記ICチップ141の上記電極144上の上記バンプ142と上記回路基板146の電極147とが電気的に接触するように接合し、基台150上に上記回路基板146を載置し、ICチップ141に加熱された押圧部材148を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ141を圧着して上記ICチップ141の上記接合面と上記回路基板146との間の上記接合材料145を硬化させる。このような場合、短手方向の中央部に長手方向沿いに延びる1列にかつ大略等間隔に配列されているバンプ142,…,142を中心に、バンプ142,…,142の列の両側において、図15に示すように長方形のICチップ141が回路基板146に対して短手方向すなわち幅方向に1点で支持されているためICチップ141と回路基板146との間での接合力のバランスを均等にするのが困難であり、回路基板146に対してICチップ141が傾いてバンプ142,…,142の列の両側においてICチップ141と回路基板146との間の間隔が不均一になりやすい。その結果、図15(b)に矢印で示すようにバンプ142,…,142の列のいずれか一方の側において接合材料145が上記ICチップ141の上記接合面の周辺部に大きく流れ出すため、上記一方の側において接合材料145の密度が疎になり、接合力及び封止力が低下することになる。
【0093】
このような接合力及び封止力の低下を防止するため、第5実施形態では、上記接合材料供給工程の前に、図12(a),(b)に示すように、長方形のICチップ41の接合面の各コーナー部近傍、すなわち、バンプ42の無い部分にダミーバンプ43を少なくとも1個形成する。この結果、長方形のICチップ41が回路基板46に対して短手方向すなわち幅方向に3点で支持されることになり、バンプ42,…,42の列の両側において、図12(d)に示すように、ICチップ41と回路基板46との間での接合力のバランスを大略均等にすることができ、回路基板46に対するICチップ41の傾きを防止してバンプ42,…,42の列の両側においてICチップ41と回路基板46との間の間隔を大略均一にすることができる。
【0094】
なお、各バンプ42及び各ダミーバンプ43が形成される方法は、第1実施形態と同様である。
【0095】
このようにバンプ42,…,42又はダミーバンプ43,…,43が長方形のICチップ41に形成されている状態で、接合材料供給工程において、ICチップ41の接合面又は回路形成体の一例としての回路基板46のICチップ接合領域46aの少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料45を供給する。接合材料45の供給方法は第1実施形態と同様である。
【0096】
次いで、接合工程において、接合材料45を間に挟んで回路基板46のICチップ接合領域46aにICチップ41の接合面を重ね合わせて、上記各電極44上にバンプ42が形成されたICチップ41の上記接合面と上記回路基板46のICチップ接合領域46aとの間に上記接合材料45を介して、上記ICチップ41の上記各電極44上の上記バンプ42と上記回路基板46の各電極47とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板46が基台50上に載置された状態で行うようにしてもよいし、別の個所で接合材料45を介してICチップ41が回路基板46に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料45を介してICチップ41が重ね合わされている回路基板46が基台50上に載置されるようにしてもよい。
【0097】
次いで、本圧着工程において、押圧部材48をICチップ41に当接させて、接合材料45を介してICチップ41が重ね合わされている回路基板46が載置された基台50に向けて押圧部材48から押圧力を作用させるとともに、押圧部材48内に内蔵されたヒータの熱を押圧部材48からICチップ41に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ41の接合面を回路基板46のICチップ接合領域46aに押圧することにより、ICチップ41の接合面の各電極44上のバンプ42が回路基板46のICチップ接合領域46a内の各電極47に接触する。このとき、長方形のICチップ41が回路基板46に対して短手方向すなわち幅方向に3点で支持されることになり、バンプ42,…,42の列の両側において、図12(d)に示すように、ICチップ41と回路基板46との間での接合力のバランスを大略均等にすることができ、バンプ142,…,142の列の両側においてICチップ141と回路基板146との間の間隔を大略均一にすることができて、図13に矢印で示すように各辺の辺部近傍において同様に接合材料45の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料45が流動するのを防止し、少なくともICチップ41の接合面全体において接合材料45が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ41に備えたダミーバンプ43,…,43により、上記ICチップ41の上記接合面の中央部から周辺部への圧着時の上記接合材料45の不均一な押し出しを規制することができる。
【0098】
上記接合材料流動規制部材の例としての各ダミーバンプ43の高さ、各ダミーバンプ43の耐熱性、及び、接合材料45の例については、第1実施形態と同様である。
【0099】
なお、上記説明においては、接合工程においてICチップ41の各バンプ42と回路基板46の各電極47とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ41の各バンプ42と回路基板46の各電極47とが接触せず、本圧着工程で初めてICチップ41の各バンプ42と回路基板46の各電極47とが接触するようにしてもよい。
【0100】
上記第5実施形態によれば、長方形ICチップ41の接合面において、長方形のICチップ41が回路基板46に対して短手方向すなわち幅方向に3点で支持されることになり、バンプ42,…,42の列の両側において、ICチップ41と回路基板46との間での接合力のバランスを大略均等にすることができ、回路基板46に対するICチップ41の傾きを防止してバンプ42,…,42の列の両側においてICチップ41と回路基板46との間の間隔を大略均一にすることができて、上記圧着工程での上記ICチップ41の上記接合面と上記回路基板46のICチップ接合領域46aとの間の上記接合材料45の中央部から周辺部への接合材料45の流動時にダミーバンプ43が接合材料流動規制部材として機能し、上記接合材料45の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ41の接合面内での接合材料45の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0101】
(第6実施形態)
本発明の第6実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図16及び図17に基づいて説明する。図16(a)及び(b)は第6実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図17は上記接合工程でのICチップと回路基板と接合材料の側面図である。また、図18(a)及び(b)は第6実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図19は上記従来例の接合工程でのICチップと回路基板と接合材料の側面図である。
【0102】
上記各実施形態においては、接合材料流動規制部材の一例としてダミーバンプをバンプが配置されていない位置に配置させるものであるが、これに限られるものではない。例えば、ICチップ51の接合面の各辺の辺部近傍のバンプ52,…,52の列の内側の矩形領域に、ICチップのアクチィブ面(配線面)を保護するパッシベーション膜59を備える場合には、ICチップ51の接合面の各辺の辺部近傍のバンプ52,…,52の列の外側の周辺部分の矩形枠領域に補助パッシベーション膜53(図中、梨地領域)を接合材料流動規制部材の一例の接合材料流動規制膜として備えて、補助パッシベーション膜53により接合材料55の流動規制を行うようにしてもよい。
【0103】
従来では、図18に示すように、正方形のICチップ151の接合面の各辺の辺部近傍において1列にかつ大略等間隔にバンプ152,…,152を有しかつ4辺のバンプ152,…,152で囲まれた正方形の領域にパッシベーション膜159(図中、梨地領域)を配置していると仮定する。このようにパッシベーション膜159がICチップ151に配置されている状態で、接合材料155を回路基板156に供給したのち、接合面の電極154上にバンプ152が形成されたICチップ151の上記接合面と上記回路基板156との間に上記接合材料155を介して、上記ICチップ151の上記電極154上の上記バンプ152と上記回路基板156の電極157とが電気的に接触するように接合し、基台160上に上記回路基板156を載置し、ICチップ151に加熱された押圧部材158を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ151を圧着して上記ICチップ151の上記接合面と上記回路基板156との間の上記接合材料155を硬化させる。このような場合、パッシベーション膜159が配置されているICチップ151の上記接合面内で4辺のバンプ152,…,152で囲まれた正方形の領域よりも、4辺のバンプ152,…,152間の位置及び4辺のバンプ152,…,152の外側の位置すなわち接合面の周囲部分においてパッシベーション膜159が無いため、当該部分で接合材料155の流れる流動速度が速くなり、接合材料155の密度が低下することにより、接合面の周囲部分での密着力すなわち接合力及び封止力の低下し、剥離が発生することになる。このように、ICチップ151の接合面の周囲部分で接合材料155との間で剥離が発生すると、その剥離部分に水分が入り込み、吸湿によるICチップ151などが腐食などが生じてしまうことになる。
【0104】
このような接合力及び封止力の低下を防止するため、第6実施形態では、上記接合材料供給工程の前に、図16(a),(b)に示すように、正方形のICチップ51の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ52,…,52で囲まれた正方形の領域にパッシベーション膜59(図中、梨地領域)を配置するだけでなく、4辺のバンプ52,…,52の外側の位置すなわち接合面の周囲部分において補助パッシベーション膜53(図中、梨地領域)を配置する。この結果、パッシベーション膜59が配置されているICチップ51の上記接合面内で4辺のバンプ52,…,52で囲まれた正方形の領域と、補助パッシベーション膜53が配置されている4辺のバンプ52,…,52の外側の位置すなわち接合面の周囲部分とでは接合材料55の流れる流動速度が大略同じになり、接合材料55の密度の低下を防止することができ、接合面の周囲部分での密着力すなわち接合力及び封止力の低下を防止することができる。
【0105】
なお、各バンプ52が形成される方法は、第1実施形態と同様である。また、パッシベーション膜59及び補助パッシベーション膜53を配置する方法としては、パッシベーション膜形成用樹脂を塗布する方法がある。パッシベーション膜形成用樹脂の塗布は、各バンプ52の形成前又は後でよいが、各バンプ52の形成前の方がパッシベーション膜形成用樹脂の塗布時にバンプ52を損傷させることがなく好ましい。補助パッシベーション膜53の材料及び形成方法はパッシベーション膜59と同様とする。パッシベーション膜59及び補助パッシベーション膜53のそれぞれの一例としては、有機材はポリイミド、無機材はSi34であり、基板が樹脂から構成されて基板側が有機である場合には、パッシベーション膜59及び補助パッシベーション膜53も有機材を用いて、接着性を保持させることが好ましい。ポリイミドは液体状をスピンコートし、フォトリソ法により形成する。
【0106】
このようにパッシベーション膜59及び補助パッシベーション膜53並びにバンプ52,…,52がICチップ51に形成されている状態で、接合材料供給工程において、ICチップ51の接合面又は回路形成体の一例としての回路基板56のICチップ接合領域の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料55を供給する。接合材料55の供給方法は第1実施形態と同様である。
【0107】
次いで、接合工程において、接合材料55を間に挟んで回路基板56のICチップ接合領域にICチップ51の接合面を重ね合わせて、上記各電極54上にバンプ52が形成されたICチップ51の上記接合面と上記回路基板56のICチップ接合領域との間に上記接合材料55を介して、上記ICチップ51の上記各電極54上の上記バンプ52と上記回路基板56の各電極57とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板56が基台60上に載置された状態で行うようにしてもよいし、別の個所で接合材料55を介してICチップ51が回路基板56に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料55を介してICチップ51が重ね合わされている回路基板56が基台60上に載置されるようにしてもよい。
【0108】
次いで、本圧着工程において、押圧部材58をICチップ51に当接させて、接合材料55を介してICチップ51が重ね合わされている回路基板56が載置された基台60に向けて押圧部材58から押圧力を作用させるとともに、押圧部材58内に内蔵されたヒータの熱を押圧部材58からICチップ51に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ51の接合面を回路基板56のICチップ接合領域に押圧することにより、ICチップ51の接合面の各電極54上のバンプ52が回路基板56のICチップ接合領域内の各電極57に接触する。このとき、パッシベーション膜59が配置されているICチップ51の上記接合面内で4辺のバンプ52,…,52で囲まれた正方形の領域において接合材料55の流れる流動速度と、補助パッシベーション膜53が配置されている4辺のバンプ52,…,52の外側の位置すなわち接合面の周囲部分において接合材料55の流れる流動速度が大略同じになり、接合面の周囲部分での接合材料55の密度の低下を防止することができ、接合面の周囲部分での密着力すなわち接合力及び封止力の低下を防止することができ、少なくともICチップ51の接合面の大略全体において接合材料55が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ51の接合面の周囲部分に備えた補助パッシベーション膜53により、元々パッシベーション膜59が配置されている上記接合面内で4辺のバンプ52,…,52で囲まれた正方形の領域と4辺のバンプ52,…,52の外側の位置すなわち接合面の周囲部分とでの接合材料55の流動速度の差を無くし、上記ICチップ51の上記接合面の周囲部分において接合材料55の流れる流動速度が速くなるのを防止することができる。
【0109】
なお、上記説明においては、接合工程においてICチップ51の各バンプ52と回路基板56の各電極57とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ51の各バンプ52と回路基板56の各電極57とが接触せず、本圧着工程で初めてICチップ51の各バンプ52と回路基板56の各電極57とが接触するようにしてもよい。
【0110】
なお、一例として、バンプ52の高さが50〜75μmの場合、パッシベーション膜59及び補助パッシベーション膜53の厚さは30〜40μmとするのが好ましい。
【0111】
上記第6実施形態によれば、ICチップ51の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ52,…,52で囲まれた正方形の領域にパッシベーション膜59(図中、梨地領域)を配置するだけでなく、4辺のバンプ52,…,52の外側の位置すなわち接合面の周囲部分において補助パッシベーション膜53(図中、梨地領域)を配置するようにしたので、上記正方形の領域と上記周囲部分とで接合材料55の流れる流動速度が大略同じになり、接合材料55の密度の低下を防止することができ、接合面の周囲部分での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿によるICチップ51などが腐食などが防止できる。よって、ICチップ51の接合面内での接合材料55の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0112】
(第7実施形態)
本発明の第7実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図20及び図21に基づいて説明する。図20(a)及び(b)は第7実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図21は上記接合工程でのICチップと回路基板と接合材料の側面図である。また、図18(a)及び(b)は第7実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図19は上記従来例の接合工程でのICチップと回路基板と接合材料の側面図である。
【0113】
上記第6実施形態においては、ICチップ51の接合面の各辺の辺部近傍のバンプ52,…,52の列の外側の周辺部分の矩形枠領域にパッシベーション膜53(図中、梨地領域)を、接合材料流動規制部材の一例の接合材料流動規制膜として、備えるようにしたが、これに限られるものではない。例えば、第7実施形態では、ICチップ61の接合面の各辺の辺部近傍のバンプ62,…,62の列の外側の周辺部分の各コーナー部にのみ大略矩形の補助パッシベーション膜63(図中、梨地領域)を接合材料流動規制部材の一例として備えて、補助パッシベーション膜63,…,63により接合材料65の流動規制を行うようにしてもよい。
【0114】
従来では、図18に示すように、正方形のICチップ151の接合面の各辺の辺部近傍において1列にかつ大略等間隔にバンプ152,…,152を有しかつ4辺のバンプ152,…,152で囲まれた正方形の領域にパッシベーション膜159(図中、梨地領域)を配置していると仮定する。このようにパッシベーション膜159がICチップ151に配置されている状態で、接合材料155を回路基板156に供給したのち、接合面の電極154上にバンプ152が形成されたICチップ151の上記接合面と上記回路基板156との間に上記接合材料155を介して、上記ICチップ151の上記電極154上の上記バンプ152と上記回路基板156の電極157とが電気的に接触するように接合し、基台170上に上記回路基板156を載置し、ICチップ151に加熱された押圧部材158を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ151を圧着して上記ICチップ151の上記接合面と上記回路基板156との間の上記接合材料155を硬化させる。このような場合、パッシベーション膜159が配置されているICチップ151の上記接合面内で4辺のバンプ152,…,152で囲まれた正方形の領域よりも、4辺のバンプ152,…,152間の位置及び4辺のバンプ152,…,152の外側の位置すなわち接合面の周囲部分においてパッシベーション膜159が無いため、当該部分で接合材料155の流れる流動速度が速くなり、接合材料155の密度が低下することにより、接合面の周囲部分での密着力すなわち接合力及び封止力の低下し、剥離が発生することになる。このように、ICチップ151の接合面の周囲部分で接合材料155との間で剥離が発生すると、その剥離部分に水分が入り込み、吸湿によるICチップ151などが腐食などが生じてしまうことになる。
【0115】
このような接合力及び封止力の低下を防止するため、第7実施形態では、上記接合材料供給工程の前に、図20(a),(b)に示すように、正方形のICチップ61の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ62,…,62で囲まれた正方形の領域にパッシベーション膜69(図中、梨地領域)を配置するだけでなく、正方形の領域から4辺のバンプ62,…,62の外側の位置すなわち接合面の周囲部分のコーナー部にかけての領域において、パッシベーション膜69から連続した補助パッシベーション膜63,…,63(図中、梨地領域)を配置する。接合面の周囲部分のコーナー部に配置する理由は、この接合面のコーナー部付近でのバンプ62,…,62の配置間隔が他の部分より大きく、接合材料65が流出しやすくなっており、接合面の周囲部分のコーナー部での流動速度が他の部分よりも大きくなりやすいため、この周囲部分のコーナー部に補助パッシベーション膜63,…,63を配置して接合材料65の流動規制を行うためである。この結果、パッシベーション膜69が配置されているICチップ61の上記接合面内で4辺のバンプ62,…,62で囲まれた正方形の領域と、補助パッシベーション膜63,…,63が配置されている4辺のバンプ62,…,62の外側の位置すなわち接合面の周囲部分のコーナー部とでは接合材料65の流れる流動速度が大略同じになり、接合材料65の密度の低下を防止することができ、接合面の周囲部分のコーナー部での密着力すなわち接合力及び封止力の低下を防止することができる。
【0116】
なお、各バンプ62が形成される方法は、第1実施形態と同様である。また、パッシベーション膜69及び補助パッシベーション膜63,…,63を配置する方法としては、パッシベーション膜形成用樹脂を塗布する方法がある。パッシベーション膜形成用樹脂の塗布は、各バンプ62の形成前又は後でよいが、各バンプ62の形成前の方がパッシベーション膜形成用樹脂の塗布時にバンプ62を損傷させることがなく好ましい。補助パッシベーション膜63,…,63の材料及び形成方法はパッシベーション膜69と同様とする。パッシベーション膜69及び補助パッシベーション膜63のそれぞれの一例としては、有機材はポリイミド、無機材はSi34であり、基板が樹脂から構成されて基板側が有機である場合には、パッシベーション膜69及び補助パッシベーション膜63も有機材を用いて、接着性を保持させることが好ましい。ポリイミドは液体状をスピンコートし、フォトリソ法により形成する。
【0117】
このようにパッシベーション膜69及び補助パッシベーション膜63,…,63並びにバンプ62,…,62がICチップ61に形成されている状態で、接合材料供給工程において、ICチップ61の接合面又は回路形成体の一例としての回路基板66のICチップ接合領域の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料65を供給する。接合材料65の供給方法は第1実施形態と同様である。
【0118】
次いで、接合工程において、接合材料65を間に挟んで回路基板66のICチップ接合領域にICチップ61の接合面を重ね合わせて、上記各電極64上にバンプ62が形成されたICチップ61の上記接合面と上記回路基板66のICチップ接合領域との間に上記接合材料65を介して、上記ICチップ61の上記各電極64上の上記バンプ62と上記回路基板66の各電極67とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板66が基台70上に載置された状態で行うようにしてもよいし、別の個所で接合材料65を介してICチップ61が回路基板66に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料65を介してICチップ61が重ね合わされている回路基板66が基台70上に載置されるようにしてもよい。
【0119】
次いで、本圧着工程において、押圧部材68をICチップ61に当接させて、接合材料65を介してICチップ61が重ね合わされている回路基板66が載置された基台70に向けて押圧部材68から押圧力を作用させるとともに、押圧部材68内に内蔵されたヒータの熱を押圧部材68からICチップ61に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ61の接合面を回路基板66のICチップ接合領域に押圧することにより、ICチップ61の接合面の各電極64上のバンプ62が回路基板66のICチップ接合領域内の各電極67に接触する。このとき、パッシベーション膜69が配置されているICチップ61の上記接合面内で4辺のバンプ62,…,62で囲まれた正方形の領域において接合材料65の流れる流動速度と、パッシベーション膜69から連続した補助パッシベーション膜63,…,63が配置されている上記正方形の領域のコーナー部から4辺のバンプ62,…,62の外側の位置すなわち接合面の周囲部分のコーナー部にかけての領域において接合材料65の流れる流動速度が大略同じになり、接合面の周囲部分のコーナー部での接合材料65の密度の低下を防止することができ、接合面の周囲部分のコーナー部での密着力すなわち接合力及び封止力の低下を防止することができ、少なくともICチップ61の接合面の大略全体において接合材料65が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ61の接合面の周囲部分のコーナー部に備えた補助パッシベーション膜63,…,63により、元々パッシベーション膜69が配置されている上記接合面内で4辺のバンプ62,…,62で囲まれた正方形の領域と4辺のバンプ62,…,62の外側の位置すなわち接合面の周囲部分のコーナー部とでの接合材料65の流動速度の差を無くし、上記ICチップ61の上記接合面の周囲部分のコーナー部において接合材料65の流れる流動速度が速くなるのを防止することができる。
【0120】
なお、上記説明においては、接合工程においてICチップ61の各バンプ62と回路基板66の各電極67とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ61の各バンプ62と回路基板66の各電極67とが接触せず、本圧着工程で初めてICチップ61の各バンプ62と回路基板66の各電極67とが接触するようにしてもよい。
【0121】
なお、一例として、バンプ62の高さが50〜75μmの場合、パッシベーション膜69及び補助パッシベーション膜63の厚さは30〜40μmとするのが好ましい。
【0122】
上記第7実施形態によれば、ICチップ61の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ62,…,62で囲まれた正方形の領域にパッシベーション膜69(図中、梨地領域)を配置するだけでなく、4辺のバンプ62,…,62の外側の位置すなわち接合面の周囲部分のコーナー部において大略矩形の補助パッシベーション膜63,…,63(図中、梨地領域)を配置するようにしたので、上記正方形の領域と上記周囲部分のコーナー部とで接合材料65の流れる流動速度が大略同じになり、接合材料65の密度の低下を防止することができ、接合面の周囲部分のコーナー部での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿によるICチップ61などが腐食などが防止できる。よって、ICチップ61の接合面内での接合材料65の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0123】
(第8実施形態)
本発明の第8実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図22及び図23に基づいて説明する。図22(a)及び(b)は第8実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図23は上記接合工程でのICチップと回路基板と接合材料の側面図である。また、図18(a)及び(b)は第8実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図19は上記従来例の接合工程でのICチップと回路基板と接合材料の側面図である。
【0124】
上記第6実施形態においては、ICチップ51の接合面の各辺の辺部近傍のバンプ52,…,52の列の外側の周辺部分の矩形枠領域に補助パッシベーション膜53(図中、梨地領域)を、接合材料流動規制部材の一例の接合材料流動規制膜として、備えるようにしたが、これに限られるものではない。例えば、第8実施形態では、第6実施形態と第7実施形態とを組み合わせたものであって、ICチップ81の接合面の各辺の辺部近傍のバンプ82,…,82の列の外側の周辺部分と、上記パッシベーション膜59の正方形の領域のコーナー部から外側の周辺部分のコーナー部までの領域すなわち接合面の周囲部分及びそのコーナー部付近にかけての領域において、補助パッシベーション膜83(図中、梨地領域)を接合材料流動規制部材の一例として備えて、補助パッシベーション膜83により接合材料85の流動規制を行うようにしてもよい。
【0125】
従来では、図18に示すように、正方形のICチップ151の接合面の各辺の辺部近傍において1列にかつ大略等間隔にバンプ152,…,152を有しかつ4辺のバンプ152,…,152で囲まれた正方形の領域にパッシベーション膜159(図中、梨地領域)を配置していると仮定する。このようにパッシベーション膜159がICチップ151に配置されている状態で、接合材料155を回路基板156に供給したのち、接合面の電極154上にバンプ152が形成されたICチップ151の上記接合面と上記回路基板156との間に上記接合材料155を介して、上記ICチップ151の上記電極154上の上記バンプ152と上記回路基板156の電極157とが電気的に接触するように接合し、基台180上に上記回路基板156を載置し、ICチップ151に加熱された押圧部材158を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ151を圧着して上記ICチップ151の上記接合面と上記回路基板156との間の上記接合材料155を硬化させる。このような場合、パッシベーション膜159が配置されているICチップ151の上記接合面内で4辺のバンプ152,…,152で囲まれた正方形の領域よりも、4辺のバンプ152,…,152間の位置及び4辺のバンプ152,…,152の外側の位置すなわち接合面の周囲部分においてパッシベーション膜159が無いため、当該部分で接合材料155の流れる流動速度が速くなり、接合材料155の密度が低下することにより、接合面の周囲部分での密着力すなわち接合力及び封止力の低下し、剥離が発生することになる。このように、ICチップ151の接合面の周囲部分で接合材料155との間で剥離が発生すると、その剥離部分に水分が入り込み、吸湿によるICチップ151などが腐食などが生じてしまうことになる。
【0126】
このような接合力及び封止力の低下を防止するため、第8実施形態では、上記接合材料供給工程の前に、図22(a),(b)に示すように、正方形のICチップ81の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ82,…,82で囲まれた正方形の領域にパッシベーション膜89(図中、梨地領域)を配置するだけでなく、4辺のバンプ82,…,82の外側の位置すなわち接合面の周囲部分及びそのコーナー部において補助パッシベーション膜83(図中、梨地領域)を配置する。接合面の周囲部分及びそのコーナー部に配置する理由は、第6実施形態及び第7実施形態の両方の作用効果を同時的に奏するためである。この結果、パッシベーション膜89が配置されているICチップ81の上記接合面内で4辺のバンプ82,…,82で囲まれた正方形の領域と、補助パッシベーション膜83が配置されている4辺のバンプ82,…,82の外側の位置すなわち接合面の周囲部分及びそのコーナー部とでは接合材料85の流れる流動速度が大略同じになり、接合材料85の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部での密着力すなわち接合力及び封止力の低下を防止することができる。
【0127】
なお、各バンプ82が形成される方法は、第1実施形態と同様である。また、パッシベーション膜89及び補助パッシベーション膜83を配置する方法としては、パッシベーション膜形成用樹脂を塗布する方法がある。パッシベーション膜形成用樹脂の塗布は、各バンプ82の形成前又は後でよいが、各バンプ82の形成前の方がパッシベーション膜形成用樹脂の塗布時にバンプ82を損傷させることがなく好ましい。補助パッシベーション膜83の材料及び形成方法はパッシベーション膜89と同様とする。パッシベーション膜89及び補助パッシベーション膜83のそれぞれの一例としては、有機材はポリイミド、無機材はSi34であり、基板が樹脂から構成されて基板側が有機である場合には、パッシベーション膜89及び補助パッシベーション膜83も有機材を用いて、接着性を保持させることが好ましい。ポリイミドは液体状をスピンコートし、フォトリソ法により形成する。
【0128】
このようにパッシベーション膜89及び補助パッシベーション膜83並びにバンプ82,…,82がICチップ81に形成されている状態で、接合材料供給工程において、ICチップ81の接合面又は回路形成体の一例としての回路基板86のICチップ接合領域の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料85を供給する。接合材料85の供給方法は第1実施形態と同様である。
【0129】
次いで、接合工程において、接合材料85を間に挟んで回路基板86のICチップ接合領域にICチップ81の接合面を重ね合わせて、上記各電極84上にバンプ82が形成されたICチップ81の上記接合面と上記回路基板86のICチップ接合領域との間に上記接合材料85を介して、上記ICチップ81の上記各電極84上の上記バンプ82と上記回路基板86の各電極87とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板86が基台90上に載置された状態で行うようにしてもよいし、別の個所で接合材料85を介してICチップ81が回路基板86に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料85を介してICチップ81が重ね合わされている回路基板86が基台90上に載置されるようにしてもよい。
【0130】
次いで、本圧着工程において、押圧部材88をICチップ81に当接させて、接合材料85を介してICチップ81が重ね合わされている回路基板86が載置された基台90に向けて押圧部材88から押圧力を作用させるとともに、押圧部材88内に内蔵されたヒータの熱を押圧部材88からICチップ81に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ81の接合面を回路基板86のICチップ接合領域に押圧することにより、ICチップ81の接合面の各電極84上のバンプ82が回路基板86のICチップ接合領域内の各電極87に接触する。このとき、パッシベーション膜89が配置されているICチップ81の上記接合面内で4辺のバンプ82,…,82で囲まれた正方形の領域において接合材料85の流れる流動速度と、補助パッシベーション膜83が配置されている4辺のバンプ82,…,82の外側の位置すなわち接合面の周囲部分及びそのコーナー部において接合材料85の流れる流動速度が大略同じになり、接合面の周囲部分及びそのコーナー部での接合材料85の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部での密着力すなわち接合力及び封止力の低下を防止することができ、少なくともICチップ81の接合面の大略全体において接合材料85が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ81の接合面の周囲部分及びそのコーナー部に備えた補助パッシベーション膜83により、元々パッシベーション膜89が配置されている上記接合面内で4辺のバンプ82,…,82で囲まれた正方形の領域と4辺のバンプ82,…,82の外側の位置すなわち接合面の周囲部分及びそのコーナー部とでの接合材料85の流動速度の差を無くし、上記ICチップ81の上記接合面の周囲部分及びそのコーナー部において接合材料85の流れる流動速度が速くなるのを防止することができる。
【0131】
なお、上記説明においては、接合工程においてICチップ81の各バンプ82と回路基板86の各電極87とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ81の各バンプ82と回路基板86の各電極87とが接触せず、本圧着工程で初めてICチップ81の各バンプ82と回路基板86の各電極87とが接触するようにしてもよい。
【0132】
なお、一例として、バンプ82の高さが50〜75μmの場合、パッシベーション膜89及び補助パッシベーション膜83の厚さは30〜40μmとするのが好ましい。
【0133】
上記第8実施形態によれば、ICチップ81の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ82,…,82で囲まれた正方形の領域にパッシベーション膜89(図中、梨地領域)を配置するだけでなく、4辺のバンプ82,…,82の外側の位置すなわち接合面の周囲部分及びそのコーナー部において大略矩形の補助パッシベーション膜83(図中、梨地領域)を配置するようにしたので、上記正方形の領域と上記周囲部分及びそのコーナー部とで接合材料85の流れる流動速度が大略同じになり、接合材料85の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿によるICチップ81などが腐食などが防止できる。よって、ICチップ81の接合面内での接合材料85の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0134】
(第9実施形態)
本発明の第9実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図24及び図25に基づいて説明する。図24(a)及び(b)は第9実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図25は上記接合工程でのICチップと回路基板と接合材料の側面図である。また、図18(a)及び(b)は第9実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図19は上記従来例の接合工程でのICチップと回路基板と接合材料の側面図である。
【0135】
上記第6実施形態においては、ICチップ51の接合面の各辺の辺部近傍のバンプ52,…,52の列の外側の周辺部分の矩形枠領域に補助パッシベーション膜53(図中、梨地領域)を、接合材料流動規制部材の一例の接合材料流動規制膜として、備えるようにしたが、これに限られるものではない。例えば、第9実施形態では、第6実施形態と第7実施形態とを組み合わせた第8実施形態に加えて、さらに、ICチップ91の接合面の各辺の辺部近傍のバンプ92,…,92間の隙間の部分にも補助パッシベーション膜93(図中、梨地領域)を接合材料流動規制部材の一例として備えて、補助パッシベーション膜93により接合材料95の流動規制を行うようにしてもよい。すなわち、言い換えれば、ICチップ91の接合面のバンプ92,…,92以外の領域全てに、補助パッシベーション膜93(図中、梨地領域)を接合材料流動規制部材の一例として備えて、補助パッシベーション膜93により接合材料95の流動規制を行うようにしてもよい。
【0136】
従来では、図18に示すように、正方形のICチップ151の接合面の各辺の辺部近傍において1列にかつ大略等間隔にバンプ152,…,152を有しかつ4辺のバンプ152,…,152で囲まれた正方形の領域にパッシベーション膜159(図中、梨地領域)を配置していると仮定する。このようにパッシベーション膜159がICチップ151に配置されている状態で、接合材料155を回路基板156に供給したのち、接合面の電極154上にバンプ152が形成されたICチップ151の上記接合面と上記回路基板156との間に上記接合材料155を介して、上記ICチップ151の上記電極154上の上記バンプ152と上記回路基板156の電極157とが電気的に接触するように接合し、基台180上に上記回路基板156を載置し、ICチップ151に加熱された押圧部材158を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ151を圧着して上記ICチップ151の上記接合面と上記回路基板156との間の上記接合材料155を硬化させる。このような場合、パッシベーション膜159が配置されているICチップ151の上記接合面内で4辺のバンプ152,…,152で囲まれた正方形の領域よりも、4辺のバンプ152,…,152間の位置及び4辺のバンプ152,…,152の外側の位置すなわち接合面の周囲部分においてパッシベーション膜159が無いため、当該部分で接合材料155の流れる流動速度が速くなり、接合材料155の密度が低下することにより、接合面の周囲部分での密着力すなわち接合力及び封止力の低下し、剥離が発生することになる。このように、ICチップ151の接合面の周囲部分で接合材料155との間で剥離が発生すると、その剥離部分に水分が入り込み、吸湿によるICチップ151などが腐食などが生じてしまうことになる。
【0137】
このような接合力及び封止力の低下を防止するため、第9実施形態では、上記接合材料供給工程の前に、図24(a),(b)に示すように、正方形のICチップ91の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ92,…,92で囲まれた正方形の領域にパッシベーション膜99(図中、梨地領域)を配置するだけでなく、4辺のバンプ92,…,92の外側の位置すなわち接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分に、補助パッシベーション膜93(図中、梨地領域)を配置する。接合面の周囲部分及びそのコーナー部に加えて隣接するバンプ92,92との間の部分にも配置する理由は、第6実施形態及び第7実施形態の両方の作用効果を同時的に奏する上に、隣接するバンプ92,92との間の部分と反れ以外の部分との間でも接合材料95の流動速度を同じにするためである。この結果、パッシベーション膜99が配置されているICチップ91の上記接合面内でバンプ92,…,92が配置されている部分以外の領域で接合材料95の流れる流動速度が大略同じになり、接合材料95の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分での密着力すなわち接合力及び封止力の低下を防止することができる。
【0138】
なお、各バンプ92が形成される方法は、第1実施形態と同様である。また、パッシベーション膜99及び補助パッシベーション膜93を配置する方法としては、パッシベーション膜形成用樹脂を塗布する方法がある。パッシベーション膜形成用樹脂の塗布は、各バンプ92の形成前又は後でよいが、各バンプ92の形成前の方がパッシベーション膜形成用樹脂の塗布時にバンプ92を損傷させることがなく好ましい。補助パッシベーション膜93の材料及び形成方法はパッシベーション膜99と同様とする。一例として、ポリイミド又はポリベンザオキサゾール(PBO)などの有機膜を例えば厚さ3〜7μm程度だけスピンコートしてICチップ91の接合面の全面に塗布する。その後、バンプ92の形成に必要な電極94を点状に除去して電極94を露出させる。
【0139】
このようにパッシベーション膜99及び補助パッシベーション膜93並びにバンプ92,…,92がICチップ91に形成されている状態で、接合材料供給工程において、ICチップ91の接合面又は回路形成体の一例としての回路基板96のICチップ接合領域の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料95を供給する。接合材料95の供給方法は第1実施形態と同様である。
【0140】
次いで、接合工程において、接合材料95を間に挟んで回路基板96のICチップ接合領域にICチップ91の接合面を重ね合わせて、上記各電極94上にバンプ92が形成されたICチップ91の上記接合面と上記回路基板96のICチップ接合領域との間に上記接合材料95を介して、上記ICチップ91の上記各電極94上の上記バンプ92と上記回路基板96の各電極97とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板96が基台100上に載置された状態で行うようにしてもよいし、別の個所で接合材料95を介してICチップ91が回路基板96に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料95を介してICチップ91が重ね合わされている回路基板96が基台100上に載置されるようにしてもよい。
【0141】
次いで、本圧着工程において、押圧部材98をICチップ91に当接させて、接合材料95を介してICチップ91が重ね合わされている回路基板96が載置された基台100に向けて押圧部材98から押圧力を作用させるとともに、押圧部材98内に内蔵されたヒータの熱を押圧部材98からICチップ91に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ91の接合面を回路基板96のICチップ接合領域に押圧することにより、ICチップ91の接合面の各電極94上のバンプ92が回路基板96のICチップ接合領域内の各電極97に接触する。このとき、パッシベーション膜99が配置されているICチップ91の上記接合面内で4辺のバンプ92,…,92で囲まれた正方形の領域において接合材料95の流れる流動速度と、補助パッシベーション膜93が配置されている4辺のバンプ92,…,92の外側の位置すなわち接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分において接合材料95の流れる流動速度が大略同じになり、接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分での接合材料95の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分での密着力すなわち接合力及び封止力の低下を防止することができ、少なくともICチップ91の接合面の大略全体において接合材料95が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ91の接合面の周囲部分及びそのコーナー部に備えた補助パッシベーション膜93により、元々パッシベーション膜99が配置されている上記接合面内で4辺のバンプ92,…,92で囲まれた正方形の領域と4辺のバンプ92,…,92の外側の位置すなわち接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分とでの接合材料95の流動速度の差を無くし、上記ICチップ91の上記接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分において接合材料95の流れる流動速度が速くなるのを防止することができる。
【0142】
なお、上記説明においては、接合工程においてICチップ91の各バンプ92と回路基板96の各電極97とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ91の各バンプ92と回路基板96の各電極97とが接触せず、本圧着工程で初めてICチップ91の各バンプ92と回路基板96の各電極97とが接触するようにしてもよい。
【0143】
なお、一例として、バンプ92の高さが50〜75μmの場合、パッシベーション膜99及び補助パッシベーション膜93の厚さは30〜40μmとするのが好ましい。
【0144】
上記第9実施形態によれば、ICチップ91の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプ92,…,92で囲まれた正方形の領域にパッシベーション膜99(図中、梨地領域)を配置するだけでなく、4辺のバンプ92,…,92の外側の位置すなわち接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分において補助パッシベーション膜93(図中、梨地領域)を配置するようにしたので、上記正方形の領域と上記周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分とで接合材料95の流れる流動速度が大略同じになり、接合材料95の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部及び隣接するバンプ92,92との間の部分での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿によるICチップ91などが腐食などが防止できる。よって、ICチップ91の接合面内での接合材料95の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0145】
上記した第1〜第9実施形態において、接合材料に、導電性材料又は無機フィラーを含める場合においても、ダミーバンプにより、圧着時に樹脂の流動がICチップの接合面内で均一化されて、導電性材料又は無機フィラーを均一に配置することができ、品質及び信頼性を安定化させることができる。これに対して、ダミーバンプが無い場合には、無機フィラーが添加された樹脂においては、圧着時の樹脂の流動が不均一になると無機フィラーが粗密になり、部分的に樹脂物性が異なることにより品質が劣化しやすい場合があり、導電性材料が添加された樹脂においては、圧着時の樹脂の流動が不均一になると、導電性材料が粗密になり部分的にショートを生じる場合がある。
【0146】
また、上記した第1〜第9実施形態において、上記各バンプ2,12,22,32,42,52,62,82,92は予めレベリングして高さを揃えたのち回路基板の各電極に接触させるものの他、予めレベリングを行うことなく、各バンプを回路基板の各電極に接触させて各電極でレベリングを行ういわゆるノンスタッドバンプ(NSD)形式の実装方法を採用することもできる。このノンスタッドバンプ(NSD)形式の実装方法について以下に説明する。
【0147】
上記各実施形態における回路基板(以下では代表的に406で示す。)へのICチップ(以下では代表的に401で示す。)の実装方法を図27(A)〜図31(C)を用いて説明する。
【0148】
図27(A)のICチップ401においてICチップ401のAlパッド電極404にワイヤボンディング装置により図30(A)〜図30(F)のごとき動作によりバンプ(突起電極)402を形成する。すなわち、図30(A)でホルダ193から突出したワイヤ195の下端にボール196を形成し、図30(B)でワイヤ195を保持するホルダ193を下降させ、ボール193をICチップ401の電極404に接合して大略バンプ402の形状を形成し、図30(C)でワイヤ195を下方に送りつつホルダ193の上昇を開始し、図30(D)に示すような大略矩形のループ199にホルダ193を移動させて図30(E)に示すようにバンプ402の上部に湾曲部198を形成し、引きちぎることにより図30(F)に示すようなバンプ402を形成する。あるいは、図30(B)でワイヤ195をホルダ193でクランプして、ホルダ193を上昇させて上方に引き上げることにより、金ワイヤ195を引きちぎり、図30(G)のようなバンプ402の形状を形成するようにしてもよい。このように、ICチップ401の各電極404にバンプ402を形成した状態を図27(B)に示す。一例としては、上記各ダミーバンプも上記バンプ402と同様に形成する。
【0149】
次に、図27(C)に示す回路基板406の電極407上に、図27(D)に示すように、ICチップ401の大きさより若干大きな寸法にてカットされた熱硬化性樹脂シート405を配置し、例えば80〜120℃に熱せられた貼付けツール408Aにより、例えば49〜98N(5〜10kgf/cm2)程度の圧力で上記接合材料の具体例としての熱硬化性樹脂シート405を基板406の電極407上に貼り付ける。この後、熱硬化性樹脂シート405のツール408A側に取り外し可能に配置されたセパレータ405aを剥がすことにより、基板406の準備工程が完了する。このセパレータ405aは、ツ−ル408Aに熱硬化性樹脂シート405が貼り付くのを防止するためのものである。ここで、熱硬化性樹脂シート405は、シリカなどの無機系フィラーを入れたもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、無機系フィラーを全く入れないもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)が好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性(例えば、240℃に10秒間耐えうる程度の耐熱性)を有することが好ましい。
【0150】
次に、図27(E)及び図28(F)に示すように、熱せられた接合ツール408により、上記前工程でバンプ402が電極404上に形成されたICチップ401を、上記前工程で準備された基板406のICチップ401の電極404に対応する電極407上に位置決めしたのち押圧する。このとき、バンプ402は、その頭部402aが、基板406の電極407上で図31(A)から図31(B)に示すように変形されながら押しつけられていく、このときICチップ401を介してバンプ402側に印加する荷重は、バンプ402の径により異なるが、折れ曲がって重なり合うようになっているバンプ402の頭部402aが、必ず図31(C)のように変形する程度の荷重を加えることが必要である。この荷重は最低でも196mN(20gf)を必要とする。荷重の上限は、ICチップ401、バンプ402、回路基板406などが損傷しない程度とする。場合によって、その最大荷重は980mN(100gf)を越えることもある。なお、405m及び405sは熱硬化性樹脂シート405が接合ツール408の熱により溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化された樹脂である。
【0151】
なお、セラミックヒータ又はパルスヒータなどの内蔵するヒータにより熱せられた接合ツール408により、上記前工程でバンプ402が電極404上に形成されたICチップ401を、上記前工程で準備された基板406のICチップ401の電極404に対応する電極407上に位置決めする位置決め工程と、位置決めしたのち押圧接合する工程とを1つの位置決め兼押圧接合装置で行うようにしてもよい。しかしながら、別々の装置、例えば、多数の基板を連続生産する場合において位置決め作業と押圧接合作業とを同時的に行うことにより生産性を向上させるため、位置決め工程は位置決め装置で行い、押圧接合工程は接合装置で行うようにしてもよい。
【0152】
このとき、一例として、回路基板406は、ガラス布積層エポキシ基板(ガラエポ基板)やガラス布積層ポリイミド樹脂基板などが用いられる。これらの基板406は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではないため、適宜、回路基板406の反りが矯正された状態で、例えば140〜230℃の熱が、ICチップ401と回路基板406の間の熱硬化性樹脂シート405に例えば数秒〜20秒程度印加され、この熱硬化性樹脂シート405が硬化される。このとき、最初は熱硬化性樹脂シート405を構成する熱硬化性樹脂が流れてICチップ401のエッヂまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するためこのようにエッヂまで流れるような流動性が生じる。熱硬化性樹脂の体積はICチップ401と回路基板との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。このとき、上記した各実施形態の接合材料流動規制部材により適宜流動規制が行われる。
【0153】
この後、加熱されたツール408が上昇することにより、加熱源がなくなるためICチップ401と熱硬化性樹脂シート405の温度が急激に低下して、熱硬化性樹脂シート405は流動性を失い、図28(G)及び図31(C)に示すように、ICチップ401は硬化した熱硬化性樹脂405sにより回路基板406上に固定される。また、回路基板406側をステージ410により加熱しておくと、接合ツール408の温度をより低く設定することができる。
【0154】
また、熱硬化性樹脂シート405を貼り付ける代わりに、図29(H)に示すように熱硬化性接着剤405bを回路基板406上に、ディスペンスなどによる塗布、又は印刷、又は転写するようにしてもよい。熱硬化性接着剤405bを使用する場合は、基本的には上記した熱硬化性樹脂シート405を用いる工程と同一の工程を行う。熱硬化性樹脂シート405を使用する場合には、固体ゆえに取り扱いやすいとともに、液体成分が無いため高分子で形成することができ、ガラス転移点の高いものを形成しやすいといった利点がある。これに対して、熱硬化性接着剤405bを使用する場合には、基板406の任意の位置に任意の大きさに塗布、印刷、又は転写することができる。
【0155】
また、熱硬化性樹脂に代えて異方性導電膜(ACF)を用いてもよく、さらに、異方性導電膜に含まれる導電粒子として、ニッケル粉に金メッキを施したものを用いることにより、電極407とバンプ402との間での接続抵抗値を低下せしめることができて尚好適である。
【0156】
なお、図27(A)から図27(G)には熱硬化性樹脂シート405を回路基板406側に形成することについて説明し、図29(H)には熱硬化性接着剤405bを回路基板406側に形成することについて説明したが、これに限定されるものではなく、図29(I)又は図29(J)に示すように、ICチップ401側に形成するようにしてもよい。この場合、特に、熱硬化性樹脂シート405の場合には、熱硬化性樹脂シート405の回路基板側に取り外し可能に配置されたセパレータ405aとともにゴムなどの弾性体117にICチップ401を押し付けて、バンプ402の形状に沿って熱硬化性樹脂シート405がICチップ401に貼り付けられるようにしてもよい。
【0157】
このようなノンスタッドバンプ(NSD)形式の実装方法では、各バンプの先端部分を回路基板の各電極上で潰すため回路基板に対するICチップの押し込み量(押圧量)が大きくなる。すると、接合材料をICチップの接合面の周辺部側に流動させる力が大きくなり、上記ダミーバンプによる接合材料の流動規制機能がより効果的に働くことになり、NSB(ノンスタッドバンプ)ではより規制効果が大きくなる。
【0158】
一例として、ノンスタッドバンプ(NSD)形式の実装方法では、例えば、直径75μmのバンプにおいて回路基板の電極に対して押し付けて潰すことにより電気的接合を得るとき高さにおいて35μmだけ短くなるようにバンプを潰すようにしている。このとき、ICチップを回路基板に向けて押し付けるとき両者の間から接合材料が大きく押し出されるため、上記接合材料流動規制部材により上記接合材料の流出を規制し規制することにより、ICチップ中央部分での接合材料の密度の低下を効果的に防止することができる。よって、このようなノンスタッドバンプ形式の実装方法では、接合材料の流出に対する抑制力が大きく期待できる。
【0159】
なお、上記第1〜第5実施形態において、バンプとダミーバンプとの形状は大略同一であることが接合材料の流動規制を大略均一に行うためには好ましいが、これに限られるものではなく、許容される範囲内で異なる形状や高さとしてもよい。また、バンプとダミーバンプとの材質は異なるものにしてもよい。
【0160】
また、上記第1〜第5実施形態において、バンプとバンプの間隔、又はバンプとダミーバンプとの間隔、ダミーバンプとダミーバンプの間隔は大略均一である場合を中心として説明したが、これに限られるものではなく、許容される範囲内で不均一な間隔となっていてもよい。この場合、許容される範囲外の部分にダミーバンプを配置することになる。
【0161】
上記実施形態においては、接合材料流動規制部材として、ICチップの電極上にダミーバンプを形成する例について説明したが、本発明はこれに限られるものではなく、図32,33に示すように、樹脂ペーストの印刷又はディペンスなどにより、上記ICチップに直接的にダミーバンプと大略同等の高さのダミーバンプ状の突部23Aを形成するようにしてもよい。
【0162】
また、上記電子部品の接合面の電極上にバンプを形成するようにしているが、上記電子部品の接合面に電極上に突出して凸状電極を形成するようにしてもよい。
【0163】
なお、上記第6〜第9実施形態において、パッシベーション膜と補助パッシベーション膜との厚さは大略同一にするほうが接合材料の流れる流動速度を大略均一にするためには好ましいが、これに限られるものではなく、許容される範囲内で異なる厚さとしてもよい。また、パッシベーション膜と補助パッシベーション膜との材質は異なるものにしてもよいとともに、各膜は、1層に限らず、複数層にしてもよい。
【0164】
また、上記第6〜第9実施形態において、上記接合材料流動規制部材としては、補助パッシベーション膜の代わりに他の機能を有する膜を1層又は複数層形成するようにしてもよい。
【0165】
また、上記接合材料流動規制部材例えばダミーバンプ又は補助パッシベーション膜を配置することにより、ICチップと基板とを接合するときにICチップと基板との間からはみ出てICチップの各側面に盛り上がる接合材料が、上記接合材料流動規制部材により流動規制又は流動速度の上昇規制を受けるため、ICチップと基板との間からはみ出る接合材料が、上記接合材料流動規制部材を配置している部分とバンプ又はパッシベーション膜が配置されている部分と同様な流動規制又は流動速度の上昇規制を受けることになり、ICチップの側面に対する盛り上がり部分であるフィレットを大きくすることができて、ICチップの側面をその厚みにおいて基板側から半分程度まで覆うように盛り上げることができる。すなわち、従来では、バンプ又はパッシベーション膜が配置されている部分では流動規制又は流動速度の上昇規制を受けるが、バンプ又はパッシベーション膜が配置されていない部分ではそのような規制を受けないため、フィレットを大きくすることができず、例えば、ICチップの厚さが0.4mmのとき0.1mm程度しかフィレットを形成することができなかった。しかしながら、上記各実施形態では、上記したように上記規制を受けるため、例えば、ICチップの厚さが0.4mmのとき0.2〜0.3mmの高さまでフィレットが形成されることになり、フィレットを大きくすることができる。この結果、フィレットが小さい場合には、ICチップと接合材料と又は基板と接合材料との界面に水分の侵入経路が形成されやすく、また、その経路も短いものであり、耐湿信頼性に劣るものであり、かつ、ヒートサイクル時に基板のソリに対して弱いものであった。しかしながら、フィレットが大きくなる結果、ICチップと接合材料と又は基板と接合材料との界面に水分の侵入経路が形成されにくくなり、また、その経路も長くすることができて、耐湿信頼性に優れたものとなり、かつ、例えば−65℃〜150℃までのヒートサイクル時での熱による基板のソリに対して強いものとなる。
【0166】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【0167】
【発明の効果】
本発明は、ICチップなどの電子部品を回路基板などの回路形成性体に押圧力により押し付けて接合材料を介して両者を接合するものにおいて、隣接するバンプ間の隙間から流出する接合材料の量が許容量を越える部分に、上記接合材料流動規制部材を配置するようにしたので、上記電子部品を上記回路形成体に接合するとき両者の間の上記接合材料の流動が上記接合材料流動規制部材により規制され、上記接合材料流動規制部材と隣接するバンプ間の隙間から流出する接合材料の量が許容量以下となることにより、全体として、電子部品の隣接するバンプ間の隙間から流出する接合材料の量を大略均一化させることができる。よって、上記電子部品の接合面の中央部から周辺部への上記接合材料の流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0168】
本発明の1つの態様によれば、正方形又は矩形のICチップなどの電子部品の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に一列のバンプを有するものであって、電子部品の接合面の上記辺の辺部近傍でのバンプの無い箇所に、接合材料流動規制部材例えばダミーバンプを配置する場合には、バンプの配列状態を電子部品の各辺の辺部近傍とも大略同一にすることができて、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時に上記ダミーバンプが接合材料流動規制部材として機能し、上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0169】
また、本発明の別の態様によれば、長方形のICチップなどの電子部品の接合面において、その四隅のコーナー部を除く4辺の辺部近傍に一列のバンプを有するものであって、電子部品の接合面の上記辺の辺部近傍でのバンプの無い箇所に、接合材料流動規制部材例えばダミーバンプを一列に形成する場合には、バンプの配列状態を電子部品の各辺の辺部近傍とも大略同一にすることができて、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時に上記ダミーバンプが接合材料流動規制部材として機能し、上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0170】
また、本発明の別の態様によれば、正方形電子部品の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に一列のバンプを有するものであって、電子部品の接合面の上記辺の辺部近傍でのバンプの無い箇所に、接合材料流動規制部材例えばダミーバンプを形成する場合には、バンプの配列状態を電子部品の各辺の辺部近傍及び各コーナー部付近とも大略同一にすることができて、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時にダミーバンプが接合材料流動規制部材として機能し、上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0171】
また、本発明の別の態様によれば、長方形電子部品の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に一列のバンプを有するものであって、電子部品の接合面の上記辺の辺部近傍でのバンプの無い箇所に、接合材料流動規制部材例えばダミーバンプを形成する場合には、バンプの配列状態を電子部品の各辺の辺部近傍及び各コーナー部付近とも大略同一にすることができて、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時にダミーバンプが接合材料流動規制部材として機能し、上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0172】
また、本発明の別の態様によれば、上記電子部品の上記矩形の接合面のうち中央に一列の上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられた上記接合材料流動規制部材としてのダミーバンプを配置する場合には、電子部品が回路形成体に対して短手方向すなわち幅方向に3点で支持されることになり、バンプの列の両側において、電子部品と回路形成体との間での接合力のバランスを大略均等にすることができ、回路形成体に対する電子部品の傾きを防止してバンプの列の両側において電子部品と回路形成体との間の間隔を大略均一にすることができて、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時にダミーバンプが接合材料流動規制部材として機能し、上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0173】
また、本発明の別の態様によれば、電子部品の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプで囲まれた正方形の領域にパッシベーション膜を配置するだけでなく、4辺のバンプの外側の位置すなわち接合面の周囲部分において、接合材料流動規制部材例えば補助パッシベーション膜を配置する場合には、上記正方形の領域と上記周囲部分とで接合材料の流れる流動速度が大略同じになり、接合材料の密度の低下を防止することができ、接合面の周囲部分での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿によるICチップなどが腐食などが防止できる。よって、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0174】
また、バンプが欠けている広幅間隔部分、言い換えれば、隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に、ダミーバンプを形成する場合、隣接バンプ間の間隔が間隔が必ずしも大略均一ではない場合には、隣接バンプ間の間隔が許容値を越えている部分にのみダミーバンプを形成するようにすればよい。具体的には、電子部品のバンプ間又はバンプとダミーバンプとの間のピッチのうちの最大ピッチPmaxと最小ピッチPminとの関係が、 Pmax≦(Pmin×2α) [ここで、αは1〜6の任意の値である。]となるようにダミーバンプを配置するようにすることにより、上記と同様な効果を奏することができる。
【0175】
また、本発明の別の態様によれば、電子部品の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプで囲まれた正方形の領域にパッシベーション膜を配置するだけでなく、4辺のバンプの外側の位置すなわち接合面の周囲部分のコーナー部において、接合材料流動規制部材例えば大略矩形の補助パッシベーション膜を配置する場合には、上記正方形の領域と上記周囲部分のコーナー部とで接合材料の流れる流動速度が大略同じになり、接合材料の密度の低下を防止することができ、接合面の周囲部分のコーナー部での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿による電子部品などが腐食などが防止できる。よって、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0176】
また、本発明の別の態様によれば、電子部品の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプで囲まれた正方形の領域にパッシベーション膜を配置するだけでなく、4辺のバンプの外側の位置すなわち接合面の周囲部分及びそのコーナー部において、接合材料流動規制部材例えば大略矩形の補助パッシベーション膜を配置する場合には、上記正方形の領域と上記周囲部分及びそのコーナー部とで接合材料の流れる流動速度が大略同じになり、接合材料の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿による電子部品などが腐食などが防止できる。よって、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0177】
また、本発明の別の態様によれば、電子部品の接合面の各辺の辺部近傍において1列にかつ大略等間隔に配置されたバンプで囲まれた正方形の領域にパッシベーション膜を配置するだけでなく、4辺のバンプの外側の位置すなわち接合面の周囲部分及びそのコーナー部及び隣接するバンプとの間の部分において、接合材料流動規制部材例えば補助パッシベーション膜を配置する場合には、上記正方形の領域と上記周囲部分及びそのコーナー部及び隣接するバンプとの間の部分とで接合材料の流れる流動速度が大略同じになり、接合材料の密度の低下を防止することができ、接合面の周囲部分及びそのコーナー部及び隣接するバンプとの間の部分での密着力すなわち接合力及び封止力の低下を防止し、剥離の発生を防止することができ、水分の侵入の結果として吸湿による電子部品などが腐食などが防止できる。よって、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【図面の簡単な説明】
【図1】 (a),(b),(c)はそれぞれ本発明の第1実施形態にかかる電子部品の実装方法の工程を説明するための説明図である。
【図2】 図1に続く、本発明の第1実施形態にかかる電子部品の実装方法の工程を説明するための説明図であり、上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図3】 (a),(b)はそれぞれ本発明の第1実施形態を説明するための従来例にかかる電子部品の実装方法の工程を説明するための説明図である。
【図4】 (a),(b)はそれぞれ、図3に続く、従来例にかかる電子部品の実装方法の工程を説明するための説明図であり、上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図5】 (a),(b),(c)はそれぞれ本発明の第2実施形態にかかる電子部品の実装方法の工程を説明するための説明図であり、(d)は上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図6】 (a),(b),(c)はそれぞれ本発明の第2実施形態を説明するための従来例にかかる電子部品の実装方法の工程を説明するための説明図であり、(d)は上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図7】 (a),(b),(c)はそれぞれ本発明の第3実施形態にかかる電子部品の実装方法の工程を説明するための説明図である。
【図8】 図7に続く、本発明の第3実施形態にかかる電子部品の実装方法の工程を説明するための説明図であり、上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図9】 (a),(b),(c)はそれぞれ本発明の第3実施形態を説明するための従来例にかかる電子部品の実装方法の工程を説明するための説明図であり、(d)は上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図10】 (a),(b),(c)はそれぞれ本発明の第4実施形態にかかる電子部品の実装方法の工程を説明するための説明図であり、(d)は上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図11】 (a),(b),(c)はそれぞれ本発明の第4実施形態を説明するための従来例にかかる電子部品の実装方法の工程を説明するための説明図であり、(d)は上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図12】 (a),(b),(c)はそれぞれ本発明の第5実施形態にかかる電子部品の実装方法の工程を説明するための説明図であり、(d)は図12の(c)の状態において(c)とは90度異なる方向から見た工程を説明するための説明図である。
【図13】 図12に続く、本発明の第5実施形態にかかる上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図14】 (a),(b),(c)はそれぞれ本発明の第5実施形態を説明するための従来例にかかる電子部品の実装方法の工程を説明するための説明図である。
【図15】 (a)は図14に続く、本発明の第5実施形態を説明するための従来例にかかる電子部品の実装方法の工程を説明するための説明図であり、(b)は上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【図16】 (a),(b)はそれぞれ本発明の第6実施形態にかかる電子部品の実装方法の工程を説明するための説明図である。
【図17】 図16に続く、本発明の第6実施形態にかかる上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す側面図である。
【図18】 (a),(b)はそれぞれ本発明の第6〜第9実施形態を説明するための従来例にかかる電子部品の実装方法の工程を説明するための説明図である。
【図19】 図18に続く、本発明の第6〜第9実施形態を説明するための従来例にかかる電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す側面図である。
【図20】 (a),(b)はそれぞれ本発明の第7実施形態にかかる電子部品の実装方法の工程を説明するための説明図である。
【図21】 図20に続く、本発明の第7実施形態にかかる上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す側面図である。
【図22】 (a),(b)はそれぞれ本発明の第8実施形態にかかる電子部品の実装方法の工程を説明するための説明図である。
【図23】 図22に続く、本発明の第8実施形態にかかる上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す側面図である。
【図24】 (a),(b)はそれぞれ本発明の第9実施形態にかかる電子部品の実装方法の工程を説明するための説明図である。
【図25】 図24に続く、本発明の第9実施形態にかかる上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す側面図である。
【図26】 上記実施形態においてダミーバンプの配置箇所を説明するための説明図である。
【図27】 (A),(B),(C),(D),(E)はそれぞれ上記実施形態においてICチップの実装方法の一例としてノンスタッドバンプ(NSD)形式の実装方法を仕様する場合を示す説明図である。
【図28】 (F),(G)はそれぞれ図27に続く上記実施形態においてICチップの実装方法を示す説明図である。
【図29】 (H),(I),(J)はそれぞれ図28に続く上記実施形態においてICチップの実装方法を示す説明図である。
【図30】 (A),(B),(C),(D),(E),(F),(G)はそれぞれ上記実施形態における実装方法において、ワイヤボンダーを用いたICチップのバンプ形成工程を示す説明図である。
【図31】 (A),(B),(C)はそれぞれ上記実施形態にかかる実装方法において、回路基板とICチップの接合工程を示す説明図である。
【図32】 (a),(b),(c)はそれぞれ本発明の第2実施形態の変形例にかかる電子部品の実装方法の工程を説明するための説明図である。
【図33】 図1に続く、本発明の第2実施形態の変形例にかかる電子部品の実装方法の工程を説明するための説明図であり、上記電子部品の実装方法により実装されるときの電子部品と回路基板との間の接合材料の流動状態を示す透視的平面図である。
【符号の説明】
1,21,31,41,51,61,81,91…ICチップ、
2,22,32,42,52,62,82,92…バンプ、
3,23,33,43…ダミーバンプ、
4,24,34,44,54,64,84,94…ICチップの電極、
5,25,35,45,55,65,85,95…接合材料、
6,26,36,46,56,66,86,96…回路基板、
6a,26a,36a,46a…回路基板のICチップ接合領域、
7,27,37,47,57,67,87,97…回路基板の電極、
8,28,38,48,58,68,88,98…押圧部材、
10,20,30,40,50,60,70,90,100…基台、
23A…ダミーバンプ状の突部、
53,63,83,93…補助パッシベーション膜、
59,69,89,99…パッシベーション膜。

Claims (25)

  1. 少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を回路形成体(6,16,26,36,46,56,66,86,96)又は電子部品(1,11,21,31,41,51,61,81,91)に供給する工程と、
    上記電子部品の接合面の複数の電極(4,14,24,34,44,54,64,84,94)上の複数のバンプ(2,12,22,32,42,52,62,82,92)と上記回路形成体の電極(7,17,27,37,47,57,67,87,97)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
    加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
    上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
    電子部品の実装方法であって、
    上記接合材料流動規制部材は、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に備えられたダミーバンプ(3,13,23,23A,43)と上記ダミーバンプと接続され上記回路形成体に形成されたダミー回路であり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記広幅間隔部分における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制することを特徴とする電子部品の実装方法。
  2. 上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合にバンプが無い他の対向する2辺にそれぞれ列状に備えられた複数のダミーバンプ(13)であり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記他の対向する2辺における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する請求項に記載の電子部品の実装方法。
  3. 上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプ(23,23A,33)であり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記コーナー部における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する請求項1に記載の電子部品の実装方法。
  4. 上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち中央に一列の上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプ(43)であり、上記本圧着工程において、上記ダミーバンプと上記ダミー回路により、上記コーナー部における上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する請求項1に記載の電子部品の実装方法。
  5. 上記接合材料を上記回路形成体に供給する工程の前に、上記電子部品の上記接合面に上記複数のバンプを形成する工程を備え、
    上記バンプ形成工程において、上記接合材料流動規制部材として、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に、ダミーバンプ(3,13,23,23A,43)を備えるように形成する請求項のいずれか1つに記載の電子部品の実装方法。
  6. 少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を回路形成体(6,16,26,36,46,56,66,86,96)又は電子部品(1,11,21,31,41,51,61,81,91)に供給する工程と、
    上記電子部品の接合面の複数の電極(4,14,24,34,44,54,64,84,94)上の複数のバンプ(2,12,22,32,42,52,62,82,92)と上記回路形成体の電極(7,17,27,37,47,57,67,87,97)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
    加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
    上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
    電子部品の実装方法であって、
    上記電子部品の上記バンプ間又は上記バンプと上記ダミーバンプとの間のピッチのうちの最大ピッチPmaxと最小ピッチPminとの関係が、αが1〜6の任意の値であるとき、 Pmax≦(Pmin×2α) となるようにダミーバンプが備えられているようにしたことを特徴とする電子部品の実装方法。
  7. 少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を回路形成体(6,16,26,36,46,56,66,86,96)又は電子部品(1,11,21,31,41,51,61,81,91)に供給する工程と、
    上記電子部品の接合面の複数の電極(4,14,24,34,44,54,64,84,94)上の複数のバンプ(2,12,22,32,42,52,62,82,92)と上記回路形成体の電極(7,17,27,37,47,57,67,87,97)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
    加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
    上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
    電子部品の実装方法であって、
    上記接合材料流動規制部材は、上記電子部品(51,61,81,91)の接合面の各辺の辺部近傍の上記複数のバンプ(52)の列の内側の矩形領域にパッシベーション膜(59,69,89,99)を備える場合には、上記電子部品の上記接合面の上記パッシベーション膜が無い部分に備えられた接合材料流動規制膜(53,63,83,93)であり、上記本圧着工程において、上記接合材料流動規制膜により、上記電子部品の上記接合面の上記パッシベーション膜が無い部分での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法。
  8. 少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を回路形成体(6,16,26,36,46,56,66,86,96)又は電子部品(1,11,21,31,41,51,61,81,91)に供給する工程と、
    上記電子部品の接合面の複数の電極(4,14,24,34,44,54,64,84,94)上の複数のバンプ(2,12,22,32,42,52,62,82,92)と上記回路形成体の電極(7,17,27,37,47,57,67,87,97)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
    加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
    上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
    電子部品の実装方法であって、
    上記接合材料流動規制部材は、上記電子部品(51)の接合面の各辺の辺部近傍の上記複数のバンプ(52)の列の内側の矩形領域にパッシベーション膜(59)を備える場合には、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の矩形枠領域に備えられた補助パッシベーション膜(53)であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の矩形枠領域での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法。
  9. 少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を回路形成体(6,16,26,36,46,56,66,86,96)又は電子部品(1,11,21,31,41,51,61,81,91)に供給する工程と、
    上記電子部品の接合面の複数の電極(4,14,24,34,44,54,64,84,94)上の複数のバンプ(2,12,22,32,42,52,62,82,92)と上記回路形成体の電極(7,17,27,37,47,57,67,87,97)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
    加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
    上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
    電子部品の実装方法であって、
    上記接合材料流動規制部材は、上記電子部品(61)の接合面の各辺の辺部近傍の上記複数のバンプ(62)の列の内側の矩形領域にパッシベーション膜(69)を備える場合には、上記電子部品の上記接合面の辺部近傍の上記バンプの列の外側の周辺部分の各コーナー部にのみ備えられた大略矩形の補助パッシベーション膜(63)であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の各コーナー部での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法。
  10. 少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を回路形成体(6,16,26,36,46,56,66,86,96)又は電子部品(1,11,21,31,41,51,61,81,91)に供給する工程と、
    上記電子部品の接合面の複数の電極(4,14,24,34,44,54,64,84,94)上の複数のバンプ(2,12,22,32,42,52,62,82,92)と上記回路形成体の電極(7,17,27,37,47,57,67,87,97)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
    加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
    上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
    電子部品の実装方法であって、
    上記接合材料流動規制部材は、上記電子部品(81)の接合面の各辺の辺部近傍の上記複数のバンプ(82)の列の内側の矩形領域にパッシベーション膜(89)を備える場合には、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分と、上記パッシベーション膜の領域のコーナー部から外側の周辺部分のコーナー部までの領域に備えられた大略矩形の補助パッシベーション膜(83)であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分と、上記パッシベーション膜の領域のコーナー部から外側の周辺部分のコーナー部までの領域での上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法。
  11. 少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を回路形成体(6,16,26,36,46,56,66,86,96)又は電子部品(1,11,21,31,41,51,61,81,91)に供給する工程と、
    上記電子部品の接合面の複数の電極(4,14,24,34,44,54,64,84,94)上の複数のバンプ(2,12,22,32,42,52,62,82,92)と上記回路形成体の電極(7,17,27,37,47,57,67,87,97)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
    加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
    上記本圧着工程において、上記電子部品の上記接合面に備えられた接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)により、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制するようにした
    電子部品の実装方法であって、
    上記接合材料流動規制部材は、上記電子部品(91)の接合面の各辺の辺部近傍の上記複数のバンプ(92)の列の内側の矩形領域にパッシベーション膜(99)を備える場合には、上記電子部品の上記接合面の上記バンプ(92)以外の領域全てに備えられた補助パッシベーション膜(93)であり、上記本圧着工程において、上記補助パッシベーション膜により、上記電子部品の上記接合面の上記バンプ(92)以外の領域全てでの上記接合材料の流動速度の上昇を規制することを特徴とする電子部品の実装方法。
  12. 上記接合材料を上記回路形成体に供給する工程の前に、上記電子部品の上記接合面に上記パッシベーション膜を形成する工程を備え、
    上記パッシベーション膜形成工程において、上記接合材料流動規制部材として、上記電子部品の上記接合面の上記パッシベーション膜が形成されていない領域に補助パッシベーション膜(53,63,83,93)を形成する請求項11のいずれか1つに記載の電子部品の実装方法。
  13. 電子部品(1,11,21,31,41,51,61,81,91)の接合面の複数の電極(4,14,24,34,44,54,64,84,94)の複数のバンプ(2,12,22,32,42,52,62,82,92)を回路形成体(6,16,26,36,46,56,66,86,96)の電極(7,17,27,37,47,57,67,87,97)に電気的に接触した状態で、少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
    上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)を上記電子部品の上記接合面に備え
    上記接合材料流動規制部材は、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に備えられたダミーバンプ(3,13,23,23A,43)と上記ダミーバンプと接続され上記回路形成体に形成されたダミー回路であることを特徴とする電子部品実装体。
  14. 上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合にバンプが無い他の対向する2辺にそれぞれ列状に備えられた複数のダミーバンプ(13)である請求項13に記載の電子部品実装体。
  15. 上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプ(23,23A,33)である請求項13に記載の電子部品実装体。
  16. 上記接合材料流動規制部材の上記ダミーバンプは、上記電子部品の矩形の接合面のうち中央に一列の上記複数のバンプが形成されている場合にバンプが無いコーナー部に備えられたダミーバンプ(43)である請求項13に記載の電子部品実装体。
  17. 電子部品(1,11,21,31,41,51,61,81,91)の接合面の複数の電極(4,14,24,34,44,54,64,84,94)の複数のバンプ(2,12,22,32,42,52,62,82,92)を回路形成体(6,16,26,36,46,56,66,86,96)の電極(7,17,27,37,47,57,67,87,97)に電気的に接触した状態で、少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
    上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)を上記電子部品の上記接合面に備え、
    上記接合材料流動規制部材はダミーバンプであって、上記電子部品の上記バンプ間又は上記バンプと上記ダミーバンプとの間のピッチのうちの最大ピッチPmaxと最小ピッチPminとの関係が、αが1〜6の任意の値であるとき、 Pmax≦(Pmin×2α) となるようにダミーバンプが備えられることを特徴とする電子部品実装体。
  18. 電子部品(1,11,21,31,41,51,61,81,91)の接合面の複数の電極(4,14,24,34,44,54,64,84,94)の複数のバンプ(2,12,22,32,42,52,62,82,92)を回路形成体(6,16,26,36,46,56,66,86,96)の電極(7,17,27,37,47,57,67,87,97)に電気的に接触した状態で、少なくとも樹脂を含む接合材料(5,15,25,35,45,55,65,85,95)を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
    上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材(3,13,23,23A,33,43,53,63,83,93)を上記電子部品の上記接合面に備え、
    上記電子部品(51,61,81,91)の接合面の各辺の辺部近傍の上記複数のバンプ(52)の列の内側の矩形領域にパッシベーション膜(59,69,89,99)が備えられるとともに、上記電子部品の上記接合面の上記パッシベーション膜が無い部分に、上記接合材料流動規制部材として、上記電子部品の上記接合面の上記パッシベーション膜が無い部分での上記接合材料の流動速度の上昇を規制する接合材料流動規制膜(53,63,83,93)を備えることを特徴とする電子部品実装体。
  19. 上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分の矩形枠領域に備えられた補助パッシベーション膜(53)である請求項18に記載の電子部品実装体。
  20. 上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の辺部近傍の上記バンプの列の外側の周辺部分の各コーナー部にのみ備えられた大略矩形の補助パッシベーション膜(63)である請求項18に記載の電子部品実装体。
  21. 上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の各辺の辺部近傍の上記バンプの列の外側の周辺部分と、上記パッシベーション膜の領域のコーナー部から外側の周辺部分のコーナー部までの領域に備えられた大略矩形の補助パッシベーション膜(83)である請求項18に記載の電子部品実装体。
  22. 上記接合材料流動規制部材としての上記接合材料流動規制膜は、上記電子部品の上記接合面の上記バンプ(92)以外の領域全てに備えられた補助パッシベーション膜(93)である請求項18に記載の電子部品実装体。
  23. 請求項12のいずれか1つに記載の電子部品の実装方法により製造された電子部品実装体。
  24. 接合面の複数の電極に複数のバンプを備えるとともに、
    上記接合面に、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を備えて、
    上記接合面の上記複数の電極の上記複数のバンプを回路形成体の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記回路形成体に接合されて電子部品実装体を構成するようにした電子部品であって、
    上記接合材料流動規制部材は、上記電子部品の上記接合面の隣接バンプ間の間隔が他の隣接バンプ間の間隔より大きい広幅間隔部分に備えられたダミーバンプと上記ダミーバンプと接続され上記回路形成体に形成されたダミー回路であることを特徴とする電子部品。
  25. 接合面の複数の電極に複数のバンプを備えるとともに、
    上記接合面に、上記電子部品の上記接合面の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を備えて、
    上記接合面の上記複数の電極の上記複数のバンプを回路形成体の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記回路形成体に接合されて電子部品実装体を構成するようにした電子部品であって、
    上記電子部品の接合面の各辺の辺部近傍の上記複数のバンプの列の内側の矩形領域にパッシベーション膜が備えられるとともに、上記電子部品の上記接合面の上記パッシベーション膜が無い部分に、上記接合材料流動規制部材として、上記電子部品の上記接合面の上記パッシベーション膜が無い部分での上記接合材料の流動速度の上昇を規制する接合材料流動規制膜を備えることを特徴とする電子部品。
JP2000181618A 2000-06-16 2000-06-16 電子部品の実装方法及び電子部品実装体 Expired - Fee Related JP4287987B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000181618A JP4287987B2 (ja) 2000-06-16 2000-06-16 電子部品の実装方法及び電子部品実装体
KR10-2002-7016837A KR100468929B1 (ko) 2000-06-16 2001-06-14 전자부품의 실장 방법 및 전자부품 실장체
CNB018112951A CN1278402C (zh) 2000-06-16 2001-06-14 电子器件的封装方法及电子器件封装体
PCT/JP2001/005050 WO2001097277A1 (fr) 2000-06-16 2001-06-14 Procede d'encapsulation de pieces electroniques et une telle encapsulation
US10/311,476 US7355126B2 (en) 2000-06-16 2001-06-14 Electronic parts packaging method and electronic parts package
TW090114601A TWI226085B (en) 2000-06-16 2001-06-15 Mounting method of electronic component and electronic component forming-body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000181618A JP4287987B2 (ja) 2000-06-16 2000-06-16 電子部品の実装方法及び電子部品実装体

Publications (2)

Publication Number Publication Date
JP2001358175A JP2001358175A (ja) 2001-12-26
JP4287987B2 true JP4287987B2 (ja) 2009-07-01

Family

ID=18682519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000181618A Expired - Fee Related JP4287987B2 (ja) 2000-06-16 2000-06-16 電子部品の実装方法及び電子部品実装体

Country Status (1)

Country Link
JP (1) JP4287987B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528459B2 (ja) * 2001-04-11 2010-08-18 パナソニック株式会社 半導体装置
JPWO2006062195A1 (ja) * 2004-12-09 2008-06-12 松下電器産業株式会社 半導体実装基板

Also Published As

Publication number Publication date
JP2001358175A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
US7355126B2 (en) Electronic parts packaging method and electronic parts package
JP6057224B2 (ja) 部品実装構造体
TW200525666A (en) Bump-on-lead flip chip interconnection
WO2006035548A1 (ja) 配線基板および半導体装置
WO2006035541A1 (ja) 半導体装置
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP4097379B2 (ja) 電子部品の実装方法及びその装置
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
JP4051570B2 (ja) 半導体装置の製造方法
JP4041649B2 (ja) 電子部品の実装方法及び電子部品実装体
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009004447A (ja) プリント回路板、電子機器、および半導体パッケージ
JP4287987B2 (ja) 電子部品の実装方法及び電子部品実装体
JP3974834B2 (ja) 電子部品の装着方法
JP2000260817A (ja) 半導体装置およびその製造方法
WO2003003798A1 (en) Joining method using anisotropic conductive adhesive
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP4324773B2 (ja) 半導体装置の製造方法
JP4977194B2 (ja) 電子部品の実装方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4459258B2 (ja) 電子部品の実装方法
JP2002353601A (ja) 電子部品実装体および電子部品実装方法
JPH1098077A (ja) 半導体装置の製造方法
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees