JP2000260817A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000260817A
JP2000260817A JP11065012A JP6501299A JP2000260817A JP 2000260817 A JP2000260817 A JP 2000260817A JP 11065012 A JP11065012 A JP 11065012A JP 6501299 A JP6501299 A JP 6501299A JP 2000260817 A JP2000260817 A JP 2000260817A
Authority
JP
Japan
Prior art keywords
semiconductor
resin layer
semiconductor device
adhesive resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11065012A
Other languages
English (en)
Inventor
Yasumichi Hatanaka
康道 畑中
Kazuhiro Tada
和弘 多田
Seiji Oka
誠次 岡
Hirofumi Fujioka
弘文 藤岡
Yuko Sawada
祐子 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11065012A priority Critical patent/JP2000260817A/ja
Publication of JP2000260817A publication Critical patent/JP2000260817A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 生産効率および信頼性の向上が図られた半導
体装置およびその製造方法を提供する。 【解決手段】 接着樹脂層４が表面に形成された半導体
チップ３ａを、接着樹脂層４を介して、はんだバンプ２
が表面に形成された配線基板１に搭載する。このとき、
配線基板１に形成されたはんだバンプ２と半導体チップ
３ａの被接続部とを接触させる。次に、接着樹脂層４お
よびはんだバンプ２を溶融してから固化することによっ
て、配線基板１に形成されたはんだバンプ２と半導体チ
ップ３ａの被接続部とを接合するとともに配線基板１に
半導体チップ３ａを固定する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、半導体チップをフェイスダ
ウンでバンプが設けられた配線基板に実装する半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小形化、薄形化および
高密度化に対応した実装技術の革新は目覚ましく、半導
体装置においても、電子機器の実装技術に対応した新し
い実装技術が必要となっている。なかでも、配線基板に
半導体チップを実装するとともに、半導体チップと反対
側の面の配線基板上に格子状にはんだボールが形成され
たボールグリッドアレイ型の半導体装置、すなわち、Ｂ
ＧＡ（Ball Grid Array）パッケージが大きな注目を集
めている。ＢＧＡパッケージは、配線基板を利用した新
しい表面実装型多端子半導体パッケージであり、従来の
リードフレームに半導体チップを実装して樹脂封止した
半導体パッケージよりも外形が小さく、多端子化が容易
である。また、配線基板に簡単にはんだ付けできるた
め、電子機器への採用が進んでいる。さらに、より一層
小形化および軽量化された半導体装置が要求されるた
め、ＢＧＡパッケージは半導体素子とほぼ同一面積のチ
ップサイズパッケージヘと開発が進んでおり、これに伴
い、半導体チップの実装形態も大きく変化している。
【０００３】半導体チップと配線基板とを電気的に接続
する方式としては、（１）ワイヤ方式、（２）ＴＡＢ
（Tape Automated Bonding ）方式、（３）バンプ方
式に大別できる。ワイヤ方式は汎用性に、ＴＡＢ方式は
検査性に優れているが、これらの方法は小形化、多端子
化または高速化に課題を有している。
【０００４】バンプ方式は半導体ウエハ上または半導体
チップ上に突起電極であるバンプを形成し、このバンプ
を介して配線基板と電気的に接続する方式で、小形化、
多端子化または高速化に有利であり、接合方式としては
最も理想的な方式であるが、半導体素子と配線基板とを
バンプを介して接合しているため、半導体チップと配線
基板との熱膨張係数の差に起因する応力が半導体チップ
と配線基板との接合部に加わるため、接続部の接合の信
頼性が低くなる問題がある。このため、バンプ方式を用
いた半導体装置においては、バンプによって接続された
半導体チップと配線基板との間隙にアンダーフィルとい
われる樹脂を介在させて半導体チップと配線基板とを相
互に機械的に固定した構造にすることにより、熱膨張係
数の相違に起因して発生する応力を吸収して信頼性を確
保している。
【０００５】上記隙間へのアンダーフィルの充填は、半
導体チップの側部にディスペンサで所定量のアンダーフ
ィルを供給し、毛細管現象を利用して、半導体チップと
配線基板との間にアンダーフィルを流し込むことにより
行われている。また、上記隙間は、１００ミクロン〜３
００ミクロンであり、更に、今後の半導体チップの大形
化または多端子化により半導体チップと配線基板間との
隙間が１００ミクロン以下となるような狭間隙化が進展
すると予想されるため、以下の問題が発生するおそれが
ある。
【０００６】１つ目の問題としては、アンダーフィルが
毛細管現象により、隙間に流込むことにかなりの時間を
必要とするため、半導体装置の生産効率の低下を招くこ
とが考えられる。特に、今後の半導体チップの大形化ま
たは多端子化による半導体チップと配線基板との間が狭
間隙化することにより、生産効率が低下することにとど
まらず、半導体チップと配線基板との間にアンダーフィ
ルが充填ができなくなることさえ予想される。また、２
つ目の問題としては、アンダーフィルは、半導体チップ
と配線基板との間に充填されるため、低粘度の液状樹脂
でなければならないという理由から、使用できる樹脂の
種類に制約を受けるため、高品質および高信頼性のアン
ダーフィルを得るのが困難であることが考えられる。さ
らに、３つ目の問題としては、アンダーフィルは、半導
体チップと配線基板との間に充填されるため、低粘度の
液状樹脂でなければならないという理由から、シリカ等
の充填材の充填量に制限があり、熱膨張率が低く、か
つ、信頼性が高いアンダーフィルを得ることが困難であ
ると考えられる。
【０００７】そこで、アンダーフィルを使用しないバン
プ方式の接合方法が考えられている。その方法として
は、アンダーフィルの代わりに接着フィルムを用いる方
法がある。接着フィルムは、フィルム状の接着剤であ
り、配線基板上に接着フィルムを仮圧着により固定し、
バンプを形成した半導体チップと接着フィルムを仮圧着
した配線基板とを位置合わせした後、加熱および加圧す
ることによって、接着フィルムの樹脂を溶融してから硬
化させることにより、半導体チップと配線基板とを固定
するとともに、半導体チップのバンプと配線基板の被接
続部との間で接合を行う方法である。この方法によれ
ば、半導体チップのバンプと配線基板の被接続部とは、
接着フィルムにより圧着され、電気的な導通が可能とな
る。
【０００８】また、上記接着フィルムに導電粒子を分散
させた異方導電フィルムも同様にして用いることができ
る。すなわち、配線基板上に異方導電フィルムを仮圧着
により固定し、バンプを形成した半導体チップと異方導
電フィルムを仮圧着した配線基板とを位置合わせした
後、加圧することによって、バンプと配線基板との間で
異方導電フィルム中の導電粒子による電気接続を行う。
これと同時に加熱により異方導電フィルムの樹脂を溶融
させてから硬化して、半導体チップと配線基板とを固定
する。このとき、隣接しているバンプ同士の間は、導電
粒子による電気的な導通がないため、半導体チップおよ
び配線基板の主表面に垂直な方向には導電性を有し、半
導体素子および配線基板の主表面に平行な方向には絶縁
性を有することとなる。その結果、導電性に異方性が発
現することを利用して、半導体チップと配線基板とのバ
ンプによる電気的接続が可能となる。
【０００９】上記接着フィルムまたは異方導電フィルム
による接続は、半導体チップに形成された微細なバンプ
を１工程で同時に配線基板に接続でき、かつ、フィルム
上またはフィルム中の接着剤が半導体チップと配線基板
とを相互に機械的に固定するため、アンダーフィルと同
様に配線基板と半導体チップとの電気的な接続の信頼性
を確保できる。そのため、上記接着フィルムまたは異方
導電フィルムによる接続を用いれば、半導体装置の実装
工程の生産効率低下の原因であるアンダーフィルを充填
する工程が不要となる。
【００１０】以下、図３５〜３９を用いて、従来の接着
フィルムを用いた半導体装置の製造方法を説明する。ま
ず、図３５に示すように、半導体チップ１０３ａにバン
プ１０２を形成する。また、図３６に示すように、半導
体チップ１０３ａを実装する実装領域を有し、導線性部
１０１ａが設けられた配線基板１０１を形成する。次
に、図３７に示すように、所定の形状に切断した接着フ
ィルム１０４を配線基板１０１の所定の位置に貼り付け
る。次に、図３８に示すように、半導体チップ１０３ａ
のバンプ１０２を接着フィルム１０４を介して配線基板
１０１の被接続部と接合して、電気的に接続できる状態
とする。次に、図３９に示すように、配線基板１０１に
導電性ボール１０６を接合して半導体装置を完成する。
【００１１】上記従来の接着フィルムを半導体装置の製
造方法に用いた場合、半導体装置の実装工程の生産効率
低下の原因であるアンダーフィルを充填する工程が不要
となるが、接着フィルム１０１を実装する半導体チップ
１０３ａの形状に切断して配線基板１０１の所定の位置
に固定する必要があるため、生産効率が低下するという
問題がある。
【００１２】上記接着フィルムを用いた半導体装置の製
造方法の問題を解決する製造方法として、特開平９−２
３７８０６号公報に記載された半導体装置の製造方法が
ある。以下、上記特開平９−２３７８０６号公報に記載
された半導体装置の製造方法の概略を、図４０〜図４４
を用いて説明する。
【００１３】上記特開平９−２３７８０６号公報に記載
された半導体装置の製造方法においては、まず、図４０
に示すように、半導体ウエハ２０１の上にバンプ電極２
０２を形成する。次に、図４１に示すように、バンプ電
極２０２を覆うように熱可塑性樹脂層２０３を半導体ウ
エハ２０１の全面に形成する。その後、図４２に示すよ
うに、バンプ電極２０２の上面をわずかに研磨する程度
に、熱可塑性樹脂層２０３を研磨することにより接続用
バンプ電極２０４を形成する。次に、上記半導体ウエハ
２０１を熱可塑性樹脂層２０３とともに所定のサイズに
切断分割することにより、接続用バンプ電極２０４およ
び熱可塑性樹脂層２０３を有する半導体チップ２０５を
形成する。また、別工程において、図４３に示すよう
に、配線基板２０６の上に配線基板電極２０７を形成す
る。さらに、配線基板電極２０７の上にはんだ２０８を
形成する。その後、図４４に示すように、はんだ２０８
と接続用バンプ電極２０４とが接触するように、配線基
板２０６に半導体チップ２０５を搭載する。次に、高温
の炉をとおすことによって、はんだ２０８および熱可塑
性樹脂層２０３を溶融し、半導体チップ２０５に形成さ
れた接続用バンプ電極２０４と配線基板２０６に形成さ
れた配線基板電極２０７とを接合する。その後、はんだ
２０８および熱可塑性樹脂２０３を固化させることによ
り、配線基板２０６に半導体チップ２０５を固定する。
【００１４】この製造方法によれば、通常のパッケージ
封止品程度の信頼性を維持したまま、実装効率、すなわ
ち、生産効率を向上させることができる。その結果、全
体の実装コストの低減を図ることが可能となる。
【００１５】また、ＷＯ９６／４２１０７号公報の半導
体装置および半導体装置の製造方法においては、まず、
図４５に示すように、配線基板３０２の上に金属突起バ
ンプ３１０を形成する。その後、所定の大きさに切断し
た有機異方導電接着剤３０１を配線基板３０２に搭載す
る。次に、半導体チップ３０４の金属突起バンプ３１０
が接続される部分以外の上に酸化膜を形成する。その
後、図４６に示すように、矢印３０３で示すプラズマ処
理を行い、ボンディングパッド３０５の酸化膜を除去す
る。次に、図４７に示すように、半導体チップ３０４を
反転して、金属突起バンプ３１０とボンディングパッド
３０５とを接合する。その後、図４８に示すように、半
導体チップ３０４を覆うように、樹脂３０６により封止
する。次に、図４９に示すように、半導体チップ３０４
が設けられている面と反対側の面に導電性ボール３０７
を形成する。
【００１６】上記ＷＯ９６／４２１０７号公報に開示さ
れた、半導体装置の製造方法では、半導体チップ３０４
のボンディングパッド３０５が、この半導体チップ３０
４の下側表面より窪んでいるため、配線基板３０２の接
続端子には、少なくとも配線基板３０２より高い突起状
の金属突起バンプ３１０が設けられる。また、ボンディ
ングパッド３０５と金属突起バンプ３１０との間、およ
び、半導体チップ３０４の表面と、この半導体チップ３
０４に対向する部分の配線基板３０２の表面との間が、
有機異方導電接着剤３０１によって接着固定されてい
る。
【００１７】この半導体装置の製造方法を用いれば、バ
ンプ形成プロセスを経ていない安価な半導体チップ３０
４および有機材料からなる安価な配線基板３０２を用い
て半導体装置を構成することができる。また、製造工程
がより簡素されるため、実装密度が高く、かつ、信頼性
の高い半導体装置が得られる。
【００１８】
【発明が解決しようとする課題】しかしながら、上記特
開平９−２３７８０６号公報の半導体装置および製造方
法においては、半導体ウエハ２０１上にバンプ電極２０
２が存在するため、半導体ウエハ２０１の表面が完全な
平面とはならない。そのため、バンプ電極２０２を設け
た半導体ウエハ２０１上を熱可塑性樹脂層２０３で封止
する工程において、均一でボイドなく樹脂により封止す
ることができない。また、バンプ電極２０２の上面を露
出させるための研磨作業が必要であるが、熱可塑性樹脂
層２０３に封止された半導体ウエハ２０１には反りが発
生する。それにより、熱可塑性樹脂層２０３の表面が完
全な平面とならないため、熱可塑性樹脂層２０３の研磨
工程において、接熱可塑性樹脂層２０３を均一に研磨す
ることが困難となる。その結果、半導体装置の生産効率
および信頼性が低下するという問題がある。
【００１９】また、上記ＷＯ９６／４２１０７号公報の
半導体装置および半導体装置の製造方法によれば、有機
異方導電接着剤３０１を実装する半導体チップ３０４の
形状に切断して配線基板３０２の所定の位置に固定する
必要がある。そのため、半導体装置の生産効率が低下す
るという問題がある。さらに、金属突起バンプ３１０が
設けられた配線基板３０２に有機異方導電接着剤３０１
を接着する場合は、配線基板３０２上に金属突起バンプ
３１０が存在し、配線基板３０２の表面が平面でないた
め、有機異方導電接着剤３０１をボイドを有しないよう
に均一に接着するすることが困難である。そのため、半
導体装置の信頼性が低下するという問題がある。
【００２０】本発明は、上記の問題を解決するためにな
されたものであり、その目的は、生産効率の向上および
信頼性の向上を図り得るように実装された半導体装置お
よびその製造方法を提供することである。
【００２１】
【課題を解決するための手段】請求項１に記載の本発明
の半導体装置の製造方法は、半導体素子を有する半導体
チップを実装するための配線基板を形成する工程と、半
導体チップと電気的な接続をとるための導電性のバンプ
を配線基板に形成する工程と、バンプに接続される被接
続部を有する複数の半導体チップとなる領域を含む半導
体ウエハの表面上に、複数の半導体チップとなる領域に
わたって、配線基板と固定させるための接着樹脂層を連
続して形成する工程と、接着樹脂層および半導体ウエハ
を半導体チップ毎に切断分割する工程と、接着樹脂層を
介して半導体チップを配線基板に固定するとともに、被
接続部とバンプとを電気的に接続する工程とを備えてい
る。
【００２２】このような製造方法を用いることにより、
半導体ウエハの上の複数の半導体チップとなる領域にわ
たって接着樹脂層が形成されるため、接着樹脂層および
半導体ウエハを同時に切断分割することができる。その
ため、半導体ウエハを切断した後に接着樹脂層を半導体
チップの形状に合わせて切断する工程を有しない工程と
することが可能となる。その結果、半導体装置の製造工
程がより簡単となり、半導体装置の生産効率が向上す
る。
【００２３】また、半導体ウエハ上にバンプが形成され
ないため、半導体ウエハの表面は平坦となり、接着樹脂
層をボイドなく形成できることにより、半導体装置の信
頼性が向上する。
【００２４】また、接着樹脂層は、アンダーフィルのよ
うな粘度に対する制限がないため、樹脂材料、充填材の
種類、充填量を広い範囲で選択することができる。
【００２５】請求項２に記載の本発明の半導体装置の製
造方法は、半導体素子を有する半導体チップを実装する
ための配線基板を形成する工程と、半導体チップと電気
的な接続をとるための導電性のバンプを配線基板に形成
する工程と、バンプに接続される被接続部を有する複数
の半導体チップを含む半導体ウエハを半導体チップ毎に
切断分割する工程と、複数の半導体チップの表面上にわ
たって、半導体チップを配線基板と固定させるための接
着樹脂層を連続して形成する工程と、接着樹脂層を半導
体チップ毎に切断分割する工程と、接着樹脂層を介して
半導体チップを配線基板に固定するとともに、被接続部
とバンプとを電気的に接続する工程とを備えている。
【００２６】このような製造方法を用いることにより、
固定フィルムに固定された状態で予め切断された半導体
ウエハの切断部分を基準として、接着樹脂層を切断する
ため、接着樹脂層を一括して切断できる。その結果、半
導体装置の製造工程がより簡単となるため、半導体装置
の生産効率が向上する。
【００２７】また、半導体ウエハ上にバンプが形成され
ないため、半導体ウエハの表面は平坦となり、接着樹脂
層をボイドなく形成できる。また、半導体ウエハを切断
分割した後で、接着樹脂層を形成するため、接着樹脂層
形成時に接着樹脂層の硬化および／または溶剤揮発によ
り接着樹脂層の収縮があっても、半導体ウエハに生じる
反りは小さい。また、接着樹脂層と半導体ウエハとを別
工程で切断分割することができるため、切削機器等を用
いて切断分割する場合、接着樹脂層および半導体ウエハ
それぞれの材質および厚さに合わせて、切断機器の回転
速度および送り速度を調節することにより、さらに精確
な切断が可能となる。その結果、半導体装置の歩留まり
が向上する。
【００２８】また、接着樹脂層は、アンダーフィルのよ
うな粘度に対する制限がないため、樹脂材料、充填材の
種類、充填量を広い範囲で選択することができる。
【００２９】請求項３に記載の本発明の半導体装置の製
造方法は、請求項１または２に記載の半導体装置の製造
方法において、接着樹脂層を切断分割する工程の前にお
いて、接着樹脂層の上にこの接着樹脂層を保護するため
の保護膜を形成する工程と、保護層を半導体チップの大
きさ毎に切断分割する工程をさらに備えている。
【００３０】このような製造方法を用いることにより、
接着樹脂層の上に保護膜を有した状態で、接着樹脂層お
よび半導体ウエハを切断するため、切断時に使用する冷
却水が飛散しても、接着樹脂層に直接接触することがな
い。また、ごみ等も接着樹脂層に付着しない。それによ
り、接着樹脂層が水分を含むことによる接着不良等の不
都合な問題が発生すること、および、ごみ等の付着を抑
制できる。その結果、半導体装置の歩留まりおよび信頼
性が向上する。
【００３１】請求項４に記載の本発明の半導体装置の製
造方法は、請求項１に記載の半導体装置の製造方法にお
いて、半導体ウエハおよび接着樹脂層を、一連の工程に
おいて同じ機器を用いて、半導体チップの大きさ毎に切
断分割する。
【００３２】このような製造方法を用いることにより、
接着樹脂層および半導体ウエハを同時に切断分割するた
め、半導体ウエハを切断した後に接着樹脂層を半導体チ
ップの形状に合わせて切断する工程を有する場合に比較
して、半導体装置の製造工程がより簡単となる。その結
果、半導体装置の生産効率が向上する。
【００３３】請求項５に記載の本発明の半導体装置の製
造方法は、請求項１に記載の半導体装置の製造方法にお
いて、切断分割位置の接着樹脂層を除去した後、機械的
切削により半導体ウエハを半導体チップ毎に切断分割す
る。
【００３４】このような製造方法を用いることにより、
接着樹脂層と半導体ウエハとを別工程で切断分割するこ
とができるため、切削機器等を用いる場合、接着樹脂層
および半導体ウエハそれぞれの材質および厚さに合わせ
て、切断機器の回転速度および送り速度を調節すること
により、さらに精確な切断が可能となる。その結果、半
導体装置の歩留まりが向上する。
【００３５】請求項６に記載の本発明の半導体装置の製
造方法は、請求項５に記載の半導体装置の製造方法にお
いて、機械的切削により切断分割位置の接着樹脂層を除
去する。
【００３６】このような製造方法を用いることにより、
切削機器等を用いるため、加工性が向上する。また、半
導体ウエハおよび接着樹脂層の切断を同じ装置で行なう
ことが可能なため、製造コストが低減する。
【００３７】請求項７に記載の本発明の半導体装置の製
造方法は、請求項５に記載の半導体装置において、リソ
グラフィー技術により切断分割位置の接着樹脂層を除去
する。
【００３８】このような製造方法を用いることにより、
接着樹脂層の除去を露光および現像工程を有するリソグ
ラフィー技術を用いて行うことにより、複数箇所の接着
樹脂層を同時に除去できるため、生産効率が向上する。
【００３９】請求項８に記載の本発明の半導体装置の製
造方法は、請求項１〜７にいずれかに記載の半導体装置
の製造方法において、バンプがはんだバンプであり、接
着樹脂層が熱硬化性樹脂からなり、はんだバンプの融点
以下の温度で接着樹脂層のみを溶融させてから、接着樹
脂層をゲル化または硬化させて配線基板と半導体チップ
とを接着する工程の後に、はんだバンプの融点以上では
んだバンプを溶融させて、はんだバンプと被接続部とを
電気的に接続する。
【００４０】このような製造方法を用いることにより、
はんだ接合で半導体チップが接合されているため、圧接
で接合する場合に比較して接合の信頼性が向上する。
【００４１】請求項９に記載の本発明の半導体装置の製
造方法は、請求項１〜７のいずれかに記載の半導体装置
の製造方法において、バンプがはんだバンプであり、接
着樹脂層が熱硬化性樹脂からなり、はんだバンプの融点
以上ではんだバンプおよび接着樹脂層を同時に溶融させ
配線基板の表面のはんだバンプと半導体チップの被接合
部とを電気的に接続する工程の後に、はんだバンプの融
点以下ではんだバンプを固化させるとともに、接着樹脂
層を硬化させて配線基板と半導体チップとを接着樹脂層
を介して固定させる。
【００４２】このような製造方法を用いることにより、
はんだ接合で半導体チップが接合されているため、圧接
で接合する場合に比較して接合の信頼性が向上する。ま
た、熱硬化性樹脂が、溶融している間にはんだ接合が行
なえるため、熱硬化性樹脂に拘束されることなくバンプ
が被接続部に接合する形状を形成する。その結果、バン
プと被接続との接合性が良好となるため、半導体装置の
信頼性が向上する。
【００４３】請求項１０に記載の本発明の半導体装置の
製造方法は、請求項１〜９のいずれかに記載の半導体装
置の製造方法において、１つの配線基板に複数の半導体
チップが実装される。
【００４４】このような製造方法を用いることにより、
１工程で複数の半導体チップを実装することができるた
め、半導体装置の生産効率が向上する。
【００４５】請求項１１に記載の本発明の半導体装置の
製造方法は、請求項１０に記載の半導体装置の製造方法
において、配線基板を半導体チップ実装領域毎に分割し
た後に、配線基板の導電性ボール用被接続部に導電性の
ボールを接合する工程をさらに備えている。
【００４６】このような製造方法を用いることにより、
導電性ボールにより他の導電層と配線基板とを電気的に
接続することが可能となる。また、配線基板を半導体チ
ップ実装領域毎に分割した後に、配線基板に導電性ボー
ルを接合するため、導電性ボールの搭載位置精度が向上
する。
【００４７】請求項１２に記載の本発明の半導体装置の
製造方法は、請求項１０に記載の半導体装置の製造方法
において、配線基板を半導体チップ実装領域毎に分割し
た後に、半導体チップを樹脂封止する工程をさらに備え
ている。
【００４８】このような製造方法を用いることにより、
半導体チップが樹脂封止されるため、半導体装置の信頼
性が向上する。
【００４９】請求項１３に記載の本発明の半導体装置の
製造方法は、請求項１０に記載の半導体装置の製造方法
において、配線基板を半導体チップ実装領域毎に分割す
る前に、配線基板の導電性ボール用被接続部に導電性の
ボールを接合する工程をさらに備えている。
【００５０】このような製造方法を用いることにより、
導電性ボールの形成が複数個所で一括して行なえるため
製造工程が短縮できる。その結果、半導体装置の生産効
率が向上する。
【００５１】請求項１４に記載の本発明の半導体装置の
製造方法は、請求項１０に記載の半導体装置の製造方法
において、配線基板を半導体チップ実装領域毎に分割す
る前に、半導体チップを樹脂封止する工程をさらに備え
ている。
【００５２】このような製造方法を用いることにより、
樹脂封止が複数箇所で一括して行なえるため、製造工程
が短縮できる。その結果、半導体装置の生産効率が向上
する。
【００５３】請求項１５に記載の本発明の半導体装置の
製造方法は、請求項１４に記載の半導体装置の製造方法
において、樹脂封止が、複数の半導体チップに連続して
行われる。
【００５４】このような製造方法を用いることにより、
複数の半導体チップを１度に樹脂封止するため、生産効
率が向上する。また、半導体チップの形状に関わらず一
定の形状のマスクまたは金型を繰り返し用いて樹脂封止
できるため、生産コストが低減される。
【００５５】請求項１６に記載の本発明の半導体装置の
製造方法は、請求項１０〜１５のいずれかに記載の半導
体装置の製造方法において、配線基板を半導体チップ実
装領域毎に切削により切断分割するこのような製造方法
を用いることにより、配線基板を精確にかつ効率よく切
断することができる。
【００５６】請求項１７に記載の本発明の半導体装置
は、上記請求項１〜１６のいずれかの半導体装置の製造
方法により製造されたものであり、生産効率および信頼
性の向上が実現された半導体装置となる。
【００５７】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
【００５８】（実施の形態１）本発明の実施の形態１の
半導体装置の製造方法を図１〜図１５を用いて説明す
る。はじめに、図１〜図６において、本実施の形態の半
導体装置の製造方法の製造工程を説明する。まず、図１
に示すように、半導体チップが実装される領域に導電性
部１ａを備えた配線基板１を形成する。次に、図２に示
すように、配線基板１の上面側であって、導電性部１ａ
上の所定の位置に、後工程で接続される半導体チップと
電気的接続をとるためのバンプ２を形成する。次に、半
導体ウエハ３表面にバンプ２が接続される被接合部を形
成する。その後、図３に示すように、複数の半導体チッ
プとなる領域にわたって、半導体ウエハ３の全表面に接
着樹脂層４を連続して形成する。次に、図４に示すよう
に、半導体ウエハ３を固定フィルム５に固定した後、接
着樹脂層４および半導体チップ３ａに切断分割する。そ
の後、図５に示すように、接着樹脂層４を介して半導体
チップ３ａを配線基板１とを接合するとともに、配線基
板１の表面のバンプ２と半導体チップ３ａの被接合部と
を電気的に接続する。最後に、図６に示すように、導電
性ボール６を配線基板１の半導体チップ３ａと反対側の
導電性部１ａの表面に接合する。
【００５９】なお、本実施の形態における配線基板１
は、ガラスエポキシ銅張り基板を用いて、一般の配線基
板製造方法であるサブトラクティブ法により配線が形成
されたものである。配線基板１の基板材料としてはガラ
スエポキシ基板以外の各種の基板材料が適用可能であ
り、特に、ポリイミドフィルムを用いると、耐熱性を損
なうことなく配線基板１を薄くできるため、半導体装置
の小形軽量化が可能となる。
【００６０】また、配線基板１の基板材料としてガラス
クロスを用いると、安価で強度が高く、加工性の良い配
線基板１が得られ、半導体装置製造工程におけるハンド
リング性や加工性が向上する。また、不織布を用いる
と、ガラスクロスを用いた場合に比べ平滑性の良い配線
基板１が得られ、半導体チップを実装したときの接続信
頼性が向上する。
【００６１】さらに、配線基板１の製造方法に関しても
サブトラクティブ法以外の各種の製造方法が適用可能で
ある。特に、所定の配線を施した配線基板１を支持基板
とし、この支持基板に絶縁層と導体層とをこの順に一層
毎に多層積み上げ、順次層間を電気的に接続するビルド
アップ法では、高密度に微細な配線が形成できるため、
半導体素子の高集積化、または、多端子化が進展しても
半導体装置の小形化が可能となる。ビルドアップ法によ
り製造する配線基板１の層間を電気的に接続するビアホ
ールの形成方法としては、フォトビア、レーザビア、プ
ラズマまたはサンドブラストによるもの等いずれの形成
手法をも用いることができる。なお、上記ビアホールの
層間の電気的な接続には、めっきまたは導電性ペースト
による方法を用いることができる。また、絶縁層には熱
硬化性や熱可塑性の樹脂が用いられ、形態としては液
状、ペースト状またはフィルム状のものがあり各々の形
態に合わせ積層される。外層配線には、めっき、また
は、樹脂付き銅箔を積層する方法や銅箔を加熱加圧成形
して接着する方法等が用いられる。上記の製造方法およ
び構成材料のいずれを用いても、ビルドアップ法により
製造した配線基板１に適用することが可能である。
【００６２】また、本実施の形態におけるバンプ２は配
線基板１に加熱溶融転写方式で形成する。バンプ２の材
質としては、錫一鉛系のはんだ、錫一銀系、錫−ビスマ
ス系、錫一亜鉛系の鉛フリーはんだ等のいずれの導電性
材料も適用可能である。
【００６３】次に、図７〜１０を用いて、加熱溶融転写
方式でのバンプ２を形成する工程を説明する。まず、図
７に示すように、ベース１４に所定の開口部を有するマ
スク１３を固定する。次に、図８に示すように、導電性
ペースト１５をスキージ１６でマスク１３の開口部に充
填する。次に、図９に示すように、配線基板１を導電性
ペースト１５を充填したマスク１３上に位置決めして搭
載する。最後に、図１０に示すように、導電性ペースト
１５を加熱して溶融させ、配線基板１にバンプ２を転写
する。バンプ２を形成する工程としては、配線基板１を
半導体チップ３ａ実装領域毎に分割する前に形成する方
法と、図７〜図１０に示すように、半導体素子３ａの実
装する領域毎に分割した後で形成する方法とのいずれを
も適用することが可能である。
【００６４】なお、配線基板１へのバンプ形成方法とし
ては、加熱溶融転写方式以外に、蒸着方式、めっき方
式、ワイヤボンド方式などいずれの方法も適用すること
が可能である。さらに、インクジェットプリンタ方式の
原理を利用し溶融したはんたをジェッティングすること
によって、バンプ２を形成する方式も適用することが可
能である。
【００６５】半導体ウエハ３上の接着樹脂層４は、接着
樹脂を半導体ウエハ３上に印刷方式にて塗布することに
より形成する。図１１〜図１３を用いて、印刷方式での
接着樹脂層４を形成する工程を説明する。まず、図１１
に示すように、ベース１８に半導体ウエハ３を搭載した
後、樹脂を形成するための領域を開口させた所定の形状
のマスク１７を半導体ウエハ３の上に固定する。次に、
図１２に示すように、接着樹脂をスキージ１９でマスク
１７の開口部に印刷方式にて塗布し、接着樹脂層４を形
成する。最後に、ベース１８から半導体ウエハ３を取り
外し、オーブン中で加熱し接着樹脂層４を半硬化させ樹
脂表面のタック性をなくす処理を施し、図１３の状態と
する。
【００６６】また、半導体ウエハ３への接着樹脂層４の
形成方法としては、印刷方式以外に、キャスト方式、ス
ピンコート方式、カーテンコート方式などいずれの方法
をも適用することが可能である。さらに、フィルム状の
接着樹脂を用いた場合は、ラミネータ等を用いて、半導
体ウエハ３上にフィルム状の接着樹脂を圧着することに
より接着樹脂層４を形成することも可能である。
【００６７】また、接着樹脂層４を形成するための樹脂
としては、熱硬化性樹脂、熱可塑性樹脂およびこれらい
ずれの混合物をも適用することが可能である。さらに、
シリカ等の充填材を添加することも可能である。また、
接着樹脂の性状は、溶剤に溶かしたワニス、樹脂、ペー
ストおよびフィルムいずれの性状においても適用するこ
とが可能である。また、バンプ２が接続される被接続部
の信頼性を向上させる観点から、シリカ充填材が配合さ
れることにより低熱膨張化された接着樹脂が望ましい。
また、半導体装置の信頼性向上の観点からは、主成分と
してエポキシ樹脂を含有する接着樹脂を用いることが望
ましい。
【００６８】また、フィルムの可撓性および接着性の観
点から熱可塑性樹脂と熱硬化性樹脂との混合物を用いる
ことが望ましい。半導体ウエハ３上に接着樹脂層４を１
工程で形成できるため、高い生産効率で接着樹脂層４を
形成することが可能となる。また、半導体ウエハ３上に
バンプ２を設けていないことにより、半導体ウエハ３の
表面が平坦なため、接着樹脂層４をボイドなく均一に形
成することが可能となる。さらに、接着樹脂の粘度に制
限がないため、樹脂材料、充填材の種類、充填量に制限
がなくなる。その結果、高性能な接着樹脂を適用するこ
とが可能となり、半導体装置の信頼性の向上が可能とな
る。
【００６９】また、接着樹脂として異方導電接着剤も用
いることができる。異方導電接着剤としては、接着樹脂
中に導電粒子を分散させたフィルム状、ペースト状の接
着剤を用いる。異方導電接着剤の導電粒子は、はんだ、
ニッケル等の金属やプラスチック等を核とし、これにニ
ッケルまたは金の導電層を設けたものを適用することが
可能である。また、接着樹脂には、熱可塑性樹脂、熱硬
化性樹脂、または、熱可塑性掛脂と熱硬化性樹脂との混
合物を適用することが可能である。
【００７０】次に、本実施の形態における接着樹脂層４
を形成した半導体ウエハ３の半導体素チップ３ａに対応
した単位毎へ切断分割する工程を、図１４および図１５
を用いて説明する。まず、図１４に示すように、接着樹
脂層４を形成する。その後、半導体ウエハ３の下側を粘
着性のある固定フィルム５に貼付けて固定する。次に、
図１５に示すように、ダイシングソーを用い切削によ
り、接着樹脂層４および半導体ウエハ３を切断分割す
る。このとき、切削は、半導体ウエハ３および接着樹脂
層４を同時に行い、半導体チップ３ａに対応した単位毎
に切断分割する。なお、固定フィルム５は、切断された
後、半導体チップが固定フィルムから取り外しやすいよ
うに、紫外線照射により粘着力が低下するものを使用す
ることが好ましい。
【００７１】また、上記切断分割に用いる装置は、切削
により配線基板１と接着フィルムとを切断分割できる装
置であれば特に制限はないが、既存の装置では、加工
性、加工精度の観点からダイシングソーによる切断分割
が好ましい。ダイシングソーを用い、タイシングソーの
ブレードの材質、厚さ、回転速度および送り速度を最適
化することにより、半導体ウエハ３および接着樹脂層４
を同時に切断分割しても、半導体ウエハおよび接着樹脂
層４の損傷を抑制することが可能である。その結果、半
導体ウエハ３および接着樹脂層４を１工程において同時
に切削できるため、高い生産効率で切断分割することが
可能となる。
【００７２】また、本実施の形態における接着樹脂層４
を形成した半導体チップ３ａのバンプ２を形成した配線
基板１への実装は、フリップチップボンダを用い接着樹
脂層４を形成した半導体チップ３ａとバンプ２を形成し
た配線基板１とを位置決めして加圧および加熱すること
によって行う。はんだの融点以下で接着樹脂層４を溶融
させ配線基板１表面のバンプ２と半導体チップ３ａの被
接合部とを接着樹脂層４を介して接続し、接着樹脂をゲ
ル化または硬化させることによって配線基板１と半導体
チップ３ａとを固定した後、はんだの融点以上ではんだ
を溶融させて電気的に接続する。それにより、はんだ接
合で配線基板１と半導体チップ３ａとが接合されている
ため、金バンプ等の圧接での接合に比べて、半導体チッ
プと配線基板との接続の信頼性を高めることが可能とな
る。また、本実施の形態ではアンダーフィルを充填する
必要がないため、半導体装置の生産効率が向上する。
【００７３】また、本実施の形態における配線基板１へ
の導電性ボール６の接合は、導電性ボール６として、は
んだボールを用いて行う。はんだボールの接合は、フラ
ックスを配線基板１のはんだボールを搭載位置に塗布
し、はんだボールを配線基板１に塗布したフラックスに
より仮固定した後、はんだリフロー炉でリフローするこ
とにより行う。なお、導電性のボール６の材質として
は、錫一鉛系のはんだ、錫一銀系、錫−ビスマス系、錫
一亜鉛系の鉛フリーはんだ等のいずれの導電性材料であ
っても適用することが可能である。導電性のボール６の
形成方法としては、導電性のボール６または配線基板１
にフラックスを塗布することにより、配線基板１に仮固
定してリフローする方法、加熱溶融転写方式、または、
はんだをジェッチングする方式など各種の製造方法が適
用可能である。
【００７４】上記のような製造方法を用いることによ
り、図１４および図１５に示すように、接着樹脂層４お
よび半導体ウエハ３を同時に切断分割することができる
ため、半導体ウエハを切断した後に接着樹脂層４を半導
体ウエハ３の形状に合わせて切断する工程を有しない工
程とすることが可能となる。すなわち、複数の半導体チ
ップ３となる領域に、接着樹脂層４を１工程で形成する
ことができる。そのため、接着樹脂層４および半導体ウ
エハ３を同時に切断分割する工程によれば、半導体装置
の実装工程がより簡単となる。その結果、半導体装置の
生産効率が向上する。
【００７５】また、本実施の形態の半導体装置の製造方
法においては、上記従来技術で示した特開平９−２３７
８０６号公報に開示された半導体装置の製造方法のよう
に、熱可塑性樹脂層２０３が設けられる半導体ウエハ２
０１側にはバンプ電極２０２を設けず、また、ＷＯ９６
／４２１０７号公報に開示された半導体装置の製造方法
のように、有機異方導電接着剤３０１が設けられている
配線基板３０２側に金属突起バンプ３１０を設けない。
すなわち、本実施の形態の半導体装置の製造方法におい
ては、バンプ２は配線基板１に設け、接着樹脂層４は半
導体ウエハ３に設けている。それにより、接着樹脂層４
を形成する半導体ウエハ３の表面は平坦となるため、接
着樹脂層４をボイドなく形成できることにより、半導体
装置の信頼性が向上する。
【００７６】また、本実施の形態では、配線基板１毎に
分割した後で、導電性ボール６を配線基板１に接合する
ため、導電性ボール６の接合位置精度が向上する。
【００７７】また、接着樹脂層４は、アンダーフィルの
ように粘度に制限がないため、樹脂材料、充填材の種
類、充填量を広い範囲で選択することができる。
【００７８】また、はんだ接合で半導体チップ３ａが接
合されているため、圧接で接合する場合に比較して接合
の信頼性が向上する。
【００７９】（実施の形態２）次に、本発明の実施の形
態２の半導体装置の製造方法を、図１６および図１７を
用いて説明する。バンプ２の被接合部を形成した半導体
ウエハ３を半導体チップ３ａに切断分割した後、半導体
チップ３ａの表面に連続して接着樹脂層４を形成し、接
着樹脂層４を半導体チップ３ａ毎に切断分割する工程以
外は実施の形態１と同様にして半導体装置を製造する。
【００８０】まず、半導体チップ３ａが実装される領域
を備えた配線基板１を製造する。次に、図１に示すよう
に、配線基板１にバンプ２を形成するとともに、図２に
示すように、半導体ウエハ３を固定フィルム５に固定し
た後、図１６に示すように、バンプ２が接合される被接
合部を形成した半導体ウエハ３を半導体チップ３ａ毎に
切断分割する。次に、図１７に示すように、複数の半導
体チップ３ａに連続するように接着樹脂層４を形成す
る。その後、図５に示すように、接着樹脂層４を半導体
チップ３ａ毎に切断分割する。次に、図６に示すよう
に、配線基板１の表面のバンプ２と半導体チップ３ａの
被接合部とを上記接着樹脂層４を介して電気的に接続す
る。最後に、配線基板１の半導体チップ３ａ側と反対側
に導電性ボール６を接合する。
【００８１】上記のような製造方法を用いることによ
り、上記実施の形態１と同様に、半導体ウエハ３上にバ
ンプが形成されていないため、半導体ウエハ３の表面は
平坦となり、接着樹脂層４をボイドなく形成できる。ま
た、半導体ウエハ３を切断分割した後で、接着樹脂層４
を形成するため、接着樹脂層４形成時に接着樹脂層４の
硬化および溶剤揮発により接着樹脂層４の収縮があって
も、半導体ウエハ３に生じる反りは小さい。また、接着
樹脂層４と半導体ウエハ３とを別工程で切断分割するこ
とができるため、切削機器等を用いて切断分割する場
合、接着樹脂層４および半導体ウエハ３それぞれの材質
および厚さに合わせて、切断機器の回転速度および送り
速度を調節することにより、さらに精確な切断が可能と
なる。その結果、半導体装置の歩留まりが向上する。
【００８２】（実施の形態３）次に、本発明の実施の形
態３の半導体装置の製造方法を、図１８を用いて説明す
る。上記実施の形態１において、図３の状態から図４の
状態にする工程の間に、接着樹脂層４の上に保護フィル
ム１２を形成した後、半導体チップ３ａ毎に半導体ウエ
ハ３を切断分割する工程を有する以外は実施の形態１と
同様にして半導体装置を製造する。すなわち、本実施の
半導体装置の製造方法は、図１８に示すように、図３の
状態で示す半導体ウエハ３の上に形成された接着樹脂層
４のさらに上に保護フィルム１２をラミネータにより圧
着する。なお、保護フィルム１２は、接着樹脂層４から
剥離することが可能であり、切断工程等で接着樹脂層４
の保護をすることができればいずれの材料を使用しても
よい。
【００８３】本実施の形態のような保護フィルム１２を
用いることにより、切削切断工程において、冷却水が飛
散して接着樹脂層４と接触すること、および、接着樹脂
層４にゴミ等が付着することを防止することが可能とな
るため、半導体装置の信頼性が向上する。
【００８４】（実施の形態４）次に、本発明の実施の形
態４の半導体装置の製造方法を、図１９〜図２１を用い
て説明する。上記実施の形態１において、最初に、切断
分割位置の接着樹脂層４を切削により除去し、次に、切
削により半導体ウエハ３を半導体チップ３ａ毎に切断分
割する以外は実施の形態１と同様にして半導体装置を製
造する。すなわち、本実施の形態における半導体装置の
製造方法は、まず、図１９に示される半導体ウエハ３お
よび接着樹脂層４を、図２０に示すように、切削により
半導体ウエハ３上の接着樹脂層４のみを除去する。次
に、図２１に示すように残った半導体ウエハ３を半導体
チップ３ａ毎に切断分割する。上記切断分割に用いる装
置は、切削により半導体ウエハ３と接着樹脂層４とを切
断分割できる装置であれば特に制限はないが、既存の装
置では、加工性、加工精度の観点からダイシングソーに
よる切断分割が好ましい。
【００８５】上記のような製造方法を用いることによ
り、接着樹脂層４および半導体ウエハ３それぞれの切削
工程において、ダイシングソーのブレードの材質や厚
さ、プレードの回転速度および送り速度を、最適化する
ように変更することが可能となる。それにより、接着樹
脂層４および半導体ウエハ３のそれぞれを半導体チップ
３ａに対応した大きさに切断分割するための切断の精度
が向上する。その結果、半導体装置の歩留まりが向上す
る。
【００８６】（実施の形態５）次に、本発明の実施の形
態５の半導体装置の製造方法を図２２〜図２４を用いて
説明する。上記実施の形態１において、最初にリソグラ
フィー技術により切断分割位置の接着樹脂層４を除去
し、次に切削により半導体ウエハ３を半導体チップ３ａ
毎に切断分割する工程以外は実施の形態１と同様にして
半導体装置を製造する。すなわち、本実施の形態の半導
体装置の製造方法は、まず、図２２に示す状態から図２
３に示すように、フォトリソグラフィー技術（露光工
程、現像工程）により半導体ウエハ３上の切断分割位置
の接着樹脂層４を除去する。次に、図２４に示すように
残った半導体ウエハ３を半導体チップ３ａの大きさ毎に
切断分割する。上記切断分割に用いる装置は、切削によ
り半導体ウエハ３を切断分割できる装置であれば特に制
限はないが、既存の装置では、加工性、加工精度の観点
からタイシングソーによる切断分割が好ましい。
【００８７】上記のような製造方法を用いることによ
り、接着樹脂層４はリソグラフィー技術で分割した後、
半導体ウエハ３のみをタイシングソーにより切断分割す
るため、接着樹脂層４の削りかす等が半導体ウエハ３の
切削の障害とならない。そのため、半導体ウエハ３を半
導体チップ３ａに切断分割する切断の精度がさらに向上
する。その結果、半導体装置の歩留まりが向上する。ま
た、リソグラフィー技術によって接着樹脂層４を除去す
ることにより、複数個所の接着樹脂層４を同時に除去す
ることが可能となる。その結果、半導体装置の生産効率
が向上する。
【００８８】（実施の形態６）次に、本発明の実施の形
態６の半導体装置の製造方法を説明する。上記実施の形
態１において、はんだの融点以上ではんだおよび接着樹
脂層４を同時に溶融させるとともに、配線基板１の表面
のバンプ２と半導体チップ３ａの被接合部とを電気的に
接続した後、はんだの融点以下で接着樹脂層４を硬化さ
せ配線基板１と半導体チップ３ａとを接着樹脂層４を介
して固定させる工程以外は実施の形態１と同様にして半
導体装置を製造する。
【００８９】このような製造方法を用いることにより、
はんだ接合で半導体チップ３ａが接合されているため、
圧接で接合する場合に比較して接合の信頼性が向上す
る。さらに、熱硬化性樹脂が、溶融している間にはんだ
接合が行なえるため、熱硬化性樹脂に拘束されることな
くバンプ２が被接続部に接合する形状を形成する。その
結果、バンプ２と被接続との接合性が良好となるため、
半導体装置の信頼性が向上する。
【００９０】（実施の形態７）次に、本発明の実施の形
態７の半導体装置の製造方法を説明する。上記実施の形
態１において、導電性ボール６を接合する前または後
に、半導体チップ３ａを樹脂封止して硬化する工程をさ
らに備えている以外は実施の形態１と同様にして半導体
装置を製造する。なお、樹脂封止の方法は、トランスフ
ァー成形方式、ディスペンス方式および印刷方式のうち
いずれの方法でも適用することが可能である。また、封
止樹脂としては、半導体装置の信頼性の観点から、シリ
カ充填材を含むエポキシ樹脂組成物が望ましい。
【００９１】上記のような製造方法を用いることによ
り、半導体チップ３ａが樹脂封止されるため、半導体装
置の信頼性がさらに向上する。
【００９２】（実施の形態８）次に、本発明の実施の形
態８の半導体装置の製造方法を、図２５〜図３２を用い
て説明する。上記実施の形態１において、半導体チップ
３ａが実装される領域を複数個備えた配線基板１を用
い、複数の半導体チップ３ａを配線基板１に実装した
後、半導体チップ３ａの実装領域毎に分割する工程以外
は実施の形態１と同様にして半導体装置を製造する。す
なわち、本実施の形態の半導体装置の製造方法は、ま
ず、図２６に示すように、半導体チップが実装される領
域を複数備えた配線基板１を製造する。次に、平面を示
す図２５および断面を示す図２７に示すように、配線基
板１に複数の実装領域７、つまり、配線基板１の全実装
領域にバンプ２を形成する。その後、図２８に示すよう
に、バンプ２の被接合部を形成した半導体ウエハ３の表
面に複数の半導体チップに連続して、つまり、半導体ウ
エハ３の全面に接着樹脂層４を形成する。次に、図２９
に示すように、半導体ウエハ３を固定フィルム５に固定
した後、半導体チップ３ａ毎に切断分割する。その後、
図３０に示すように、上記接着樹脂層４を介して、半導
体チップ３ａと配線基板１とを接合するとともに、複数
個の半導体チップ３ａを同一の配線基板１上にバンプ２
と半導体チップ３ａの被接合部とを電気的に接続する。
その後、図３１に示すように、配線基板１の半導体チッ
プ３ａが接合されている反対側の面に導電性部１ａに導
電性ボール６を接合する。最後に、図３２に示すよう
に、配線基板１を半導体チップ３ａを含む実装領域毎に
分割する。
【００９３】上記のような製造方法においては、半導体
チップ３ａの実装領域を複数備えた配線基板１を用いる
ことにより、複数の半導体チップ３ａが搭載される配線
基板１へのバンプ２の形成および導電性ボール６の形成
を１工程で同時に形成できるため、半導体装置の生産効
率を向上させることが可能となる。
【００９４】（実施の形態９）次に、本発明の実施の形
態９の半導体装置の製造方法を、図３３および図３４を
用いて説明する。上記実施の形態８において、導電性ボ
ール６を接合する前または後に複数の半導体チップ３ａ
を１工程で同時に樹脂封止して硬化した後、導電性ボー
ル６を接続し、配線基板１を半導体チップ３ａに対応し
た実装領域毎に切削により切断分割する工程以外は実施
の形態８と同様にして半導体装置を製造する。また、樹
脂封止は印刷方式により行った。
【００９５】上記のような製造方法を用いることによ
り、半導体チップ３ａが樹脂封止されるため、半導体装
置の信頼性の向上が可能となる。さらに、１工程で同時
に樹脂封止するため生産効率が向上するととともに、マ
スク９が半導体チップ３ａの形状に係わらず同一のマス
ク９を使用できるため生産コストの低減が可能となる。
【００９６】なお、樹脂封止の方法は、トランスファー
成形方式およびディスペンス方式のうちいずれの方法で
あっても適用することが可能である。また、封止樹脂と
しては、半導体装置の信頼性の観点から、シリカ充填材
を含むエポキシ樹脂組成物が望ましい。
【００９７】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなく特許
請求の範囲によって示され、特許請求の範囲と均等の意
味および範囲内でのすべての変更が含まれることが意図
される。
【００９８】
【発明の効果】請求項１に記載の本発明の半導体装置の
製造方法によれば、接着樹脂層を一括して形成できるた
め、半導体装置の生産効率が向上する。また、接着樹脂
層および半導体ウエハを同時に切断分割することができ
るため、半導体装置の生産効率が向上する。また、半導
体ウエハ上にバンプが形成されないため、半導体装置の
信頼性が向上する。また、接着樹脂層は、アンダーフィ
ルのように粘度に制限がないため、樹脂材料、充填材の
種類、充填量を広い範囲で選択することができる。
【００９９】請求項２に記載の本発明の半導体装置の製
造方法によれば、接着樹脂層を一括して形成できるた
め、半導体装置の生産効率が向上する。また、半導体ウ
エハ上にバンプが形成され、複数の半導体チップに分割
した後に接着樹脂層が形成され、また、接着樹脂層と半
導体ウエハとが別工程で切断分割されるため、半導体装
置の歩留まりが向上する。また、接着樹脂層は、アンダ
ーフィルのように粘度に制限がないため、樹脂材料、充
填材の種類、充填量を広い範囲で選択することができ
る。
【０１００】請求項３に記載の本発明の半導体装置の製
造方法によれば、接着樹脂層の上に保護膜を有した状態
で、接着樹脂層および半導体ウエハを切断するため、切
断時に使用する冷却水が飛散しても、また、ごみ等が浮
遊していても、接着樹脂層に直接接触することがないこ
とにより、接着樹脂層が水分を含むことによる接着不良
等の不都合な問題が発生すること、および、接着樹脂層
にごみ等が付着することが抑制され、半導体装置の歩留
まりが向上する。
【０１０１】請求項４に記載の本発明の半導体装置の製
造方法によれば、接着樹脂層および半導体ウエハを同時
に切断分割するため、半導体ウエハを切断した後に接着
樹脂層を半導体ウエハの形状に合わせて切断する工程を
有する場合に比較して、半導体装置の実装工程がより簡
単となるため、半導体装置の生産効率が向上する。
【０１０２】請求項５に記載の本発明の半導体装置の製
造方法によれば、接着樹脂層と半導体ウエハとを別工程
で切断分割することができるため、切削機器等を用いる
場合、接着樹脂層および半導体ウエハそれぞれの材質お
よび厚さに合わせて、切断機器の回転速度および送り速
度を調節することにより、さらに精確な切断が可能とな
り、半導体装置の歩留まりが向上する。
【０１０３】請求項６に記載の本発明の半導体装置の製
造方法によれば、切削機器等を用いるため、加工性が向
上する。また、半導体ウエハおよび接着樹脂層の切断を
同じ装置で行なうことが可能なため、製造コストが低減
する。
【０１０４】請求項７に記載の本発明の半導体装置の製
造方法によれば、接着樹脂層の切断分割を露光および現
像工程を有するリソグラフィー技術を用いて行うことに
より、複数箇所の接着樹脂層を同時に除去できるため、
生産効率が向上する。
【０１０５】請求項８に記載の本発明の半導体装置の製
造方法によれば、はんだ接合で半導体チップが接合され
ているため、圧接で接合する場合に比較して接合の信頼
性が向上する。
【０１０６】請求項９に記載の本発明の半導体装置の製
造方法によれば、はんだ接合で半導体チップが接合され
ているため、圧接で接合する場合に比較して接合の信頼
性が向上する。また、バンプと被接続との接合性が良好
となるため、半導体装置の信頼性が向上する。
【０１０７】請求項１０に記載の本発明の半導体装置の
製造方法によれば、１工程で複数の半導体素子を実装す
ることができるため、半導体装置の生産効率が向上す
る。
【０１０８】請求項１１に記載の本発明の半導体装置の
製造方法によれば、導電性ボールにより他の導電層と配
線基板とを接続することが可能となる。また、配線基板
を半導体チップ毎に分割した後に、配線基板に導電性ボ
ールを接合するため、導電性ボールの搭載位置精度が向
上する。
【０１０９】請求項１２に記載の本発明の半導体装置の
製造方法によれば、半導体素子が樹脂封止されるため、
半導体装置の信頼性が向上する。
【０１１０】請求項１３に記載の本発明の半導体装置の
製造方法によれば、導電性ボールの形成が複数箇所で一
括に行なえるため、半導体装置の生産効率が向上する。
【０１１１】請求項１４に記載の本発明の半導体装置の
製造方法によれば、樹脂封止は複数箇所で一括に行なえ
るため、半導体装置の生産効率が向上する。
【０１１２】請求項１５に記載の本発明の半導体装置の
製造方法によれば、半導体チップの形状に関わらず一定
の形状のマスクまたは金型を繰り返し用いて樹脂封止で
きるため、生産コストが低減される。
【０１１３】請求項１６に記載の本発明の半導体装置の
製造方法によれば、配線基板を精確にかつ効率よく切断
することができる。
【０１１４】請求項１７に記載の本発明の半導体装置に
よれば、上記請求項１〜１６のいずれかの半導体装置の
製造方法により製造されることにより、生産効率および
信頼性が向上した半導体装置となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に記載の半導体装置の
製造方法において、配線基板を形成した直後の断面の状
態を示す図である。
【図２】 本発明の実施の形態１に記載の半導体装置の
製造方法において、配線基板の上にバンプを形成した直
後の断面の状態を示す図である。
【図３】 本発明の実施の形態１に記載の半導体装置の
製造方法において、半導体ウエハの上に接着樹脂層を形
成した直後の断面の状態を示す図である。
【図４】 本発明の実施の形態１に記載の半導体装置の
製造方法において、接着樹脂層および半導体ウエハを半
導体チップ毎に切断分割した直後の断面の状態を示す図
である。
【図５】 本発明の実施の形態１に記載の半導体装置の
製造方法において、半導体チップを配線基板の上に実装
した直後の断面の状態を示す図である。
【図６】 本発明の実施の形態１に記載の半導体装置の
製造方法において、配線基板の下面に導電性ボールを形
成した直後の断面の状態を示す図である。
【図７】 本発明の実施の形態１に記載の半導体装置の
製造方法の導電性ボール製造工程において、ベースにマ
スクを固定した直後の断面の状態を示す図である。
【図８】 本発明の実施の形態１に記載の半導体装置の
製造方法の導電性ボールの製造工程において、マスクの
開口部にスキージを用いて導電性ペーストを充填した直
後の断面の状態を示す図である。
【図９】 本発明の実施の形態１に記載の半導体装置の
製造方法の導電性ボールの製造工程において、配線基板
を導電性ペーストを充填したマスクの上に位置決めして
搭載した直後の断面の状態を示す図である。
【図１０】 本発明の実施の形態１に記載の半導体装置
の製造方法において、バンプが形成された配線基板をマ
スクから離した直後の断面の状態を示す図である。
【図１１】 本発明の実施の形態１に記載の半導体装置
の製造方法の接着脂層の製造工程において、半導体ウエ
ハにマスクを固定した直後の断面の状態を示す図であ
る。
【図１２】 本発明の実施の形態１に記載の半導体装置
の製造方法の接着樹脂層の製造工程において、半導体ウ
エハの表面にスキージを用いて接着樹脂層を形成してい
るときの断面の状態を示す図である。
【図１３】 本発明の実施の形態１に記載の半導体装置
の製造方法の接着樹脂の製造工程において、半導体ウエ
ハの表面に接着樹脂層を形成した直後の断面の状態を示
す図である。
【図１４】 本発明の実施の形態１に記載の半導体装置
の製造方法の半導体ウエハおよび接着樹脂の切断工程に
おいて、半導体ウエハの上に接着樹脂が形成された直後
の断面の状態を示す図である。
【図１５】 本発明の実施の形態１に記載の半導体装置
の製造方法の半導体ウエハおよび接着樹脂の切断工程に
おいて、半導体ウエハおよび接着樹脂層を両方を連続し
て切断分割した直後の断面の状態を示す図である。
【図１６】 本発明の実施の形態２に記載の半導体装置
の製造方法において、固定フィルムの上に固定された半
導体ウエハを切断分割した直後の断面の状態を示す図で
ある。
【図１７】 本発明の実施の形態２に記載の半導体装置
の製造方法において、切断分割された半導体ウエハの上
に接着樹脂層を形成した直後の断面の状態を示す図であ
る。
【図１８】 本発明の実施の形態３に記載の半導体装置
の製造方法において、半導体ウエハの上に形成された接
着樹脂の上に保護フィルムを形成した直後の断面の状態
を示す図である。
【図１９】 本発明の実施の形態４に記載の半導体装置
の製造方法において、半導体ウエハの上に接着樹脂層を
形成した直後の断面の状態を示す図である。
【図２０】 本発明の実施の形態４に記載の半導体装置
の製造方法において、ダイシングソーを用いて接着樹脂
層のみを切削した直後の断面の状態を示す図である。
【図２１】 本発明の実施の形態４に記載の半導体装置
の製造方法において、半導体ウエハを、ダイシングソー
を用いて切削した直後の断面の状態を示す図である。
【図２２】 本発明の実施の形態５に記載の半導体装置
の製造方法において、半導体ウエハの上に接着樹脂層を
形成した直後の断面の状態を示す図である。
【図２３】 本発明の実施の形態５に記載の半導体装置
の製造方法において、接着樹脂層の切断分割部分をリソ
グラフィー技術を用いて除去した直後の断面の状態を示
す図である。
【図２４】 本発明の実施の形態５に記載の半導体装置
の製造方法において、半導体ウエハをダイシングソーを
用いて切削した直後の断面の状態を示す図である。
【図２５】 本発明の実施の形態８に記載の半導体装置
の製造方法において、配線基板の上にバンプを形成した
直後の平面の状態を示す図である。
【図２６】 本発明の実施の形態８に記載の半導体装置
の製造方法において、配線基板を形成した直後の断面の
状態を示す図である。
【図２７】 本発明の実施の形態８に記載の半導体装置
の製造方法において、配線基板の上にバンプを形成した
直後の断面の状態を示す図である。
【図２８】 本発明の実施の形態８に記載の半導体装置
の製造方法において、半導体ウエハの上に接着樹脂層を
形成した直後の断面の状態を示す図である。
【図２９】 本発明の実施の形態８に記載の半導体装置
の製造方法において、固定フィルムの上に固定された半
導体ウエハおよび接着樹脂層を半導体チップの大きさ毎
に切断分割した直後の断面の状態を示す図である。
【図３０】 本発明の実施の形態８記載の半導体装置の
製造方法において、配線基板に半導体チップを実装した
直後の断面の状態を示す図である。
【図３１】 本発明の実施の形態８に記載の半導体装置
の製造方法において、配線基板の半導体チップと反対側
に導電性ボールを形成した直後の断面の状態を示す図で
ある。
【図３２】 本発明の実施の形態８に記載の半導体装置
の製造方法において、配線基板を半導体装置毎に切断分
割した直後の断面の状態を示す図である。
【図３３】 本発明の実施の形態９に記載の半導体装置
の製造方法において、配線基板の上に形成された複数の
半導体チップを１つの樹脂封止工程で封止する直前の断
面の状態を示す図である。
【図３４】 本発明の実施の形態９に記載の半導体装置
の製造方法において、配線基板の上に形成された複数の
半導体チップが樹脂封止された直後の断面の状態を示す
図である。
【図３５】 従来の半導体装置の製造方法において、半
導体チップにバンプを形成した直後の断面の状態を示す
図である。
【図３６】 従来の半導体装置の製造方法において、配
線基板を形成した直後の断面の状態を示す図である。
【図３７】 従来の半導体装置の製造方法において、配
線基板の所定の位置に接着樹脂層を形成した直後の断面
の状態を示す図である。
【図３８】 従来の半導体装置の製造方法において、接
着樹脂層の上に半導体チップを固定した直後の断面の状
態を示す図である。
【図３９】 従来の半導体装置の製造方法において、配
線基板の半導体チップが実装された面と反対側の面に導
電性ボールを形成した直後の断面の状態を示す図であ
る。
【図４０】 特開平９−２３７８０６号公報に開示され
た半導体装置の製造方法において、半導体ウエハの主表
面にバンプを形成した直後の断面の状態を示す図であ
る。
【図４１】 特開平９−２３７８０６号公報に開示され
た半導体装置の製造方法において、バンプを覆うよう
に、熱可塑樹脂を形成した直後の断面の状態を示す図で
ある。
【図４２】 特開平９−２３７８０６号公報に開示され
た半導体装置の製造方法において、バンプの表面が露出
するように熱可塑性樹脂を研磨した直後の断面の状態を
示す図である。
【図４３】 特開平９−２３７８０６号公報に開示され
た半導体装置の製造方法において、配線基板に半導体チ
ップを実装する直前の断面の状態を示す図である。
【図４４】 特開平９−２３７８０６号公報開示された
半導体装置の製造方法において、配線基板に半導体チッ
プを実装した直後の断面の状態を示す図である。
【図４５】 ＷＯ９６／４２１０７号公報開示された半
導体装置の製造方法において、配線基板に金属突起バン
プおよび異方導電接着剤を形成した直後の断面の状態を
示す図である。
【図４６】 ＷＯ９６／４２１０７号公報開示された半
導体装置の製造方法において、半導体チップにプラズマ
処理を行なった直後の断面の状態を示す図である。
【図４７】 ＷＯ９６／４２１０７号公報開示された半
導体装置の製造方法において、半導体チップを基板に実
装した直後の断面の状態を示す図である。
【図４８】 ＷＯ９６／４２１０７号公報の半導体装置
の製造方法において、半導体チップを樹脂封止した直後
の断面の状態を示す図である。
【図４９】 ＷＯ９６／４２１０７号公報開示された半
導体装置の製造方法において、配線基板の半導体チップ
が実装された面と反対側の面に導電性ボールを形成した
直後の断面の状態を示す図である。
【符号の説明】
１ 配線基板、１ａ 導電性部、２ バンプ、３ 半導
体ウエハ、３ａ 半導体チップ、４ 接着樹脂層、５
固定フィルム、６ 導電性ボール。
フロントページの続き (72)発明者 岡 誠次 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 澤田 祐子 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F044 KK10 KK18 LL01 LL11 QQ06

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を有する半導体チップを実装
    するための配線基板を形成する工程と、 前記半導体チップと電気的な接続をとるための導電性の
    バンプを前記配線基板に形成する工程と、 前記バンプに接続される被接続部を有する複数の前記半
    導体チップとなる領域を含む半導体ウエハの表面上に、
    複数の前記半導体チップとなる領域にわたって、前記配
    線基板と固定させるための接着樹脂層を連続して形成す
    る工程と、 前記接着樹脂層および前記半導体ウエハを前記半導体チ
    ップ毎に切断分割する工程と、 前記接着樹脂層を介して前記半導体チップを前記配線基
    板に固定するとともに、前記被接続部と前記バンプとを
    電気的に接続する工程とを備えた、半導体装置の製造方
    法。
  2. 【請求項２】 半導体素子を有する半導体チップを実装
    するための配線基板を形成する工程と、 前記半導体チップと電気的な接続をとるための導電性の
    バンプを前記配線基板に形成する工程と、 前記バンプに接続される被接続部を有する複数の前記半
    導体チップを含む半導体ウエハを前記半導体チップ毎に
    切断分割する工程と、 複数の前記半導体チップの表面上にわたって、前記半導
    体チップを前記配線基板と固定させるための接着樹脂層
    を連続して形成する工程と、 前記接着樹脂層を前記半導体チップ毎に切断分割する工
    程と、 前記接着樹脂層を介して前記半導体チップを前記配線基
    板に固定するとともに、前記被接続部と前記バンプとを
    電気的に接続する工程とを備えた、半導体装置の製造方
    法。
  3. 【請求項３】 前記接着樹脂層を切断分割する前記工程
    の前において、前記接着樹脂層の上に該接着樹脂層を保
    護するための保護膜を形成する工程と、 前記保護層を半導体チップの大きさ毎に切断分割する工
    程とをさらに備えた、請求項１または２に記載の半導体
    装置の製造方法。
  4. 【請求項４】 前記半導体ウエハおよび前記接着樹脂層
    を、一連の工程において同じ機器を用いて、前記半導体
    チップの大きさ毎に切断分割する、請求項１に記載の半
    導体装置の製造方法。
  5. 【請求項５】 切断分割位置の前記接着樹脂層を除去し
    た後、機械的切削により前記半導体ウエハを前記半導体
    チップ毎に切断分割する、請求項１に記載の半導体装置
    の製造方法。
  6. 【請求項６】 機械的切削により切断分割位置の前記接
    着樹脂層を除去する、請求項５に記載の半導体装置の製
    造方法。
  7. 【請求項７】 リソグラフィー技術により切断分割位置
    の前記接着樹脂層を除去する、請求項５に記載の半導体
    装置の製造方法。
  8. 【請求項８】 前記バンプがはんだバンプであり、前記
    接着樹脂層が熱硬化性樹脂からなり、前記はんだバンプ
    の融点以下の温度で前記接着樹脂層のみを溶融させてか
    ら、前記接着樹脂層をゲル化または硬化させて前記配線
    基板と前記半導体チップとを接着する工程の後に、前記
    はんだバンプの融点以上で前記はんだバンプを溶融させ
    て、前記はんだバンプと前記被接続部とを電気的に接続
    する、請求項１〜７のいずれかに記載の半導体装置の製
    造方法。
  9. 【請求項９】 前記バンプがはんだバンプであり、前記
    接着樹脂層が熱硬化性樹脂からなり、前記はんだバンプ
    の融点以上で前記はんだバンプおよび前記接着樹脂層を
    同時に溶融させ前記配線基板の表面の前記はんだバンプ
    と前記半導体チップの前記被接合部とを電気的に接続す
    る工程の後に、前記はんだバンプの融点以下で前記はん
    だバンプを固化させるとともに、前記接着樹脂層を硬化
    させて前記配線基板と前記半導体チップとを前記接着樹
    脂層を介して固定させる、請求項１〜７のいずれかに記
    載の半導体装置の製造方法。
  10. 【請求項１０】 １つの前記配線基板に複数の前記半導
    体チップが実装される、請求項１〜９のいずれかに記載
    の半導体装置の製造方法。
  11. 【請求項１１】 前記配線基板を半導体チップ実装領域
    毎に分割した後に、前記配線基板の導電性ボール用被接
    続部に導電性のボールを接合する工程をさらに備える、
    請求項１０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記配線基板を半導体チップ実装領域
    毎に分割した後に、前記半導体チップを樹脂封止する工
    程をさらに備える、請求項１０に記載の半導体装置の製
    造方法。
  13. 【請求項１３】 前記配線基板を半導体チップ実装領域
    毎に分割する前に、前記配線基板の導電性ボール用被接
    続部に導電性のボールを接合する工程をさらに備える、
    請求項１０に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記配線基板を半導体チップ実装領域
    毎に分割する前に、前記半導体チップを樹脂封止する工
    程をさらに備える、請求項１０に記載の半導体装置の製
    造方法。
  15. 【請求項１５】 前記樹脂封止が、複数の前記半導体チ
    ップに連続して行われる、請求項１４に記載の半導体装
    置の製造方法。
  16. 【請求項１６】 前記配線基板を半導体チップ実装領域
    毎に切削により切断分割する、請求項１０〜１５のいず
    れかに記載の半導体装置の製造方法。
  17. 【請求項１７】 請求項１〜請求項１６のいずれかに記
    載の半導体装置の製造方法により製造された、半導体装
    置。
JP11065012A 1999-03-11 1999-03-11 半導体装置およびその製造方法 Withdrawn JP2000260817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11065012A JP2000260817A (ja) 1999-03-11 1999-03-11 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11065012A JP2000260817A (ja) 1999-03-11 1999-03-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000260817A true JP2000260817A (ja) 2000-09-22

Family

ID=13274655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11065012A Withdrawn JP2000260817A (ja) 1999-03-11 1999-03-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000260817A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319647A (ja) * 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6798121B2 (en) 2000-03-17 2004-09-28 Matsushita Electric Industrial Co., Ltd. Module with built-in electronic elements and method of manufacture thereof
JP2006114542A (ja) * 2004-10-12 2006-04-27 Matsushita Electric Ind Co Ltd 電子部品実装方法
US7521799B2 (en) 2005-04-19 2009-04-21 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
JP2012004603A (ja) * 2004-09-15 2012-01-05 Seiko Epson Corp 半導体装置の実装構造、半導体装置の実装方法及び基板
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
EP3758061A1 (en) * 2019-06-27 2020-12-30 SFI Electronics Technology Inc. Packaging method for attached single small-size and array type chip semiconductor components with one or two circuit boards with electroplated through-interconnections

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798121B2 (en) 2000-03-17 2004-09-28 Matsushita Electric Industrial Co., Ltd. Module with built-in electronic elements and method of manufacture thereof
US7134198B2 (en) 2000-03-17 2006-11-14 Matsushita Electric Industrial Co., Ltd. Method for manufacturing electric element built-in module with sealed electric element
JP2002319647A (ja) * 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7816180B2 (en) 2004-08-05 2010-10-19 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
JP2012004603A (ja) * 2004-09-15 2012-01-05 Seiko Epson Corp 半導体装置の実装構造、半導体装置の実装方法及び基板
JP2006114542A (ja) * 2004-10-12 2006-04-27 Matsushita Electric Ind Co Ltd 電子部品実装方法
US8314495B2 (en) 2005-04-19 2012-11-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8822269B2 (en) 2005-04-19 2014-09-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US7791204B2 (en) 2005-04-19 2010-09-07 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7521799B2 (en) 2005-04-19 2009-04-21 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US8575757B2 (en) 2005-04-19 2013-11-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8581410B2 (en) 2005-04-19 2013-11-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10714415B2 (en) 2005-04-19 2020-07-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8018066B2 (en) 2005-04-19 2011-09-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8928147B2 (en) 2005-04-19 2015-01-06 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9299681B2 (en) 2005-04-19 2016-03-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing
US9496153B2 (en) 2005-04-19 2016-11-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9576890B2 (en) 2005-04-19 2017-02-21 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9831166B2 (en) 2005-04-19 2017-11-28 Renesas Electronics Corporation Semiconductor device
US10283444B2 (en) 2005-04-19 2019-05-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8710642B2 (en) 2011-03-25 2014-04-29 Fujitsu Semiconductor Limited Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
EP3758061A1 (en) * 2019-06-27 2020-12-30 SFI Electronics Technology Inc. Packaging method for attached single small-size and array type chip semiconductor components with one or two circuit boards with electroplated through-interconnections

Similar Documents

Publication Publication Date Title
JP3597754B2 (ja) 半導体装置及びその製造方法
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
US6981317B1 (en) Method and device for mounting electronic component on circuit board
US7026188B2 (en) Electronic device and method for manufacturing the same
US20090294978A1 (en) Semiconductor device, and manufacturing method therefor
JP3326382B2 (ja) 半導体装置の製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP2004247530A (ja) 半導体装置及びその製造方法
JP2005064362A5 (ja)
JP4131681B2 (ja) 半導体装置の製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
JP2000022040A (ja) 半導体装置およびその製造方法
CN106463427B (zh) 半导体装置及其制造方法
JP2003258034A (ja) 多層配線基体の製造方法および多層配線基体
JP2000260817A (ja) 半導体装置およびその製造方法
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
WO2020122014A1 (ja) 半導体装置用配線基板とその製造方法、及び半導体装置
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP4285140B2 (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
JP4287987B2 (ja) 電子部品の実装方法及び電子部品実装体
JP2001053112A (ja) 回路基体の接続方法および複合回路基体

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606