KR20180014903A - 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법 - Google Patents

전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20180014903A
KR20180014903A KR1020160098155A KR20160098155A KR20180014903A KR 20180014903 A KR20180014903 A KR 20180014903A KR 1020160098155 A KR1020160098155 A KR 1020160098155A KR 20160098155 A KR20160098155 A KR 20160098155A KR 20180014903 A KR20180014903 A KR 20180014903A
Authority
KR
South Korea
Prior art keywords
underfill
electronic device
underfill member
disposed
groove
Prior art date
Application number
KR1020160098155A
Other languages
English (en)
Inventor
고정훈
남정모
윤상록
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160098155A priority Critical patent/KR20180014903A/ko
Priority to US15/661,769 priority patent/US10276538B2/en
Publication of KR20180014903A publication Critical patent/KR20180014903A/ko
Priority to US16/362,076 priority patent/US10910338B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8285—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8288—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Abstract

전자 소자의 실장 방법은 상면, 상기 상면과 대향하는 하면, 상기 상면 및 하면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 하면 상에 배치되는 복수의 범프들, 및 상기 측면 상에 배치된 언더필 부재를 포함하는 전자 소자를 준비하는 단계, 상기 전자 소자를 접속 패드들이 형성된 인쇄회로기판 상에 위치시키는 단계, 및 상기 복수의 범프들이 상기 접속 패드에 연결되고, 상기 언더필 부재가 액체 상으로 상변화되어 상기 전자 소자의 상기 하면과 상기 인쇄회로기판 사이에 언더필층을 형성하는 멜팅 단계를 포함한다.

Description

전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법{ELECTRONIC DEVICE, MOUNTING METHOD OF THE SAME, AND METHOD OF MANUFACTURING DISPLAY APPARATUS HAVING THE SAME}
본 발명은 전자 소자, 상기 전자 소자의 실장 방법 및 상기 전자 소자를 포함하는 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 실장이 용이하고, 파손 가능성이 낮아진 전자 소자, 상기 전자 소자의 실장 방법 및 상기 전자 소자를 포함하는 표시 장치의 제조 방법에 관한 것이다.
IC 칩과 같은 전자 소자는 박형화, 소형화 및 고기능화되어 인쇄회로기판(printed circuit board: PCB)에 탑재되어 사용된다. 상기 인쇄회로기판 상에 실장되는 상기 전자 소자의 밀도는 점차적으로 고밀도화되고 있다. 이에 따라, 상기 전자 소자를 상기 인쇄회로기판 상에 실장하는 기술이 다양하게 개발되고 있다.
상기 전자 소자 및 상기 인쇄회로기판의 결합 신뢰성을 확보하기 위하여, 상기 전자 소자 및 상기 인쇄회로기판 사이에 형성되는 공간에 언더 필을 채운다. 상기 언더 필은 상기 전자 소자 및 상기 인쇄회로기판의 결합력을 증가시킨다.
일반적으로, 상기 언더 필은 일반적으로 상기 인쇄회로기판 상에 상기 전자 소자를 위치 시킨 후, 상기 전자 소자와 상기 인쇄회로기판 사이에 액상 수지를 채워 넣음으로써 형성된다. 상기 액상 수지를 이용하여 상기 언더 필을 형성하는 방법은 공정이 복잡하고, 인쇄회로기판의 설계가 복잡하여 상기 인쇄회로기판 상에 작업 공간이 충분하지 않은 경우, 상기 전자 소자의 실장에 어려움이 있었다.
또한, 플렉서블(flexible) 표시 장치 등의 가요성 기판 상에 상기 전자 소자를 실장된 경우, 상기 가요성 기판의 구부러짐에 의해 상기 전자 소자가 파손되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 실장이 용이하고, 파손 가능성이 낮아진 전자 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 전자 소자를 인쇄회로기판 상에 실장하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 전자 소자를 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 전자 소자는 상면, 상기 상면과 대향하는 하면, 상기 상면 및 하면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 하면 상에 배치되는 복수의 범프들, 및 상기 측면 상에 배치된 언더필 부재를 포함한다.
본 발명의 일 실시예에 있어서, 상기 측면에는 복수의 홈들이 형성될 수 있다. 상기 언더필 부재는 상기 홈 내에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 홈은 상기 측면을 따라 상기 하면까지 연결되어, 상기 홈 내에 배치되는 상기 언더필 부재가 상기 하면 상으로 노출될 수 있다.
본 발명의 일 실시예에 있어서, 상기 홈 및 상기 언더필 부재는 반원 기둥 또는 삼각 기둥 형상일 수 있다.
본 발명의 일 실시예에 있어서, 측면에서 볼 때, 상기 홈은 이웃하는 상기 범프들 사이에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 언더필 부재는 상기 측면 상에 부착되는 언더필 필름일 수 있다.
본 발명의 일 실시예에 있어서, 상기 측면은 상기 하면 및 상기 상면에 대해 수직일 수 있다.
본 발명의 일 실시예에 있어서, 상기 측면은 제1 측면, 상기 제1 측면과 대향하는 제2 측면, 제3 측면 및 상기 제3 측면과 대향하는 제4 측면을 포함할 수 있다. 상기 언더필 부재는 상기 제1 측면 및 상기 제3 측면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 언더필 부재는 상기 제3 측면 또는 상기 제3 측면 및 상기 제4 측면 상에 더 배치될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 전자 소자의 실장 방법은 상면, 상기 상면과 대향하는 하면, 상기 상면 및 하면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 하면 상에 배치되는 복수의 범프들, 및 상기 측면 상에 배치된 언더필 부재를 포함하는 전자 소자를 준비하는 단계, 상기 전자 소자를 접속 패드들이 형성된 인쇄회로기판 상에 위치시키는 단계, 및 상기 복수의 범프들이 상기 접속 패드에 연결되고, 상기 언더필 부재가 액체 상으로 상변화되어 상기 전자 소자의 상기 하면과 상기 인쇄회로기판 사이에 언더필층을 형성하는 멜팅(melting) 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 멜팅 단계에서는, 상기 범프 및 상기 언더필 부재를 가열하여, 상기 범프가 상기 접속 패드에 연결되고, 상기 언더필 부재가 액체상으로 녹아 상기 언더필층을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전자 소자를 준비하는 단계에서, 복수의 홈들이 형성된 상기 측면 상에 언더필 수지를 채워 상기 언더필 부재를 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 홈은 상기 측면을 따라 상기 하면까지 연결되어, 상기 홈 내에 배치되는 상기 언더필 부재가 상기 하면 상으로 노출될 수 있다.
본 발명의 일 실시예에 있어서, 상기 홈 및 상기 언더필 부재는 반원 기둥 또는 삼각 기둥 형상일 수 있다.
본 발명의 일 실시예에 있어서, 측면에서 볼 때, 상기 홈은 이웃하는 상기 범프들 사이에 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 전자 소자를 준비하는 단계에서, 상기 언더필 부재는 상기 측면 상에 언더필 필름을 부착하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 측면은 상기 하면 및 상기 상면에 대해 수직일 수 있다.
본 발명의 일 실시예에 있어서, 상기 전자 소자를 준비하는 단계에서, 상기 측면은 제1 측면, 상기 제1 측면과 대향하는 제2 측면, 제3 측면 및 상기 제3 측면과 대향하는 제4 측면을 포함할 수 있다. 상기 언더필 부재는 상기 제1 측면 및 상기 제3 측면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 언더필 부재는 상기 제3 측면 또는 상기 제3 측면 및 상기 제4 측면 상에 더 배치될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 상면, 상기 상면과 대향하는 하면, 상기 상면 및 하면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 하면 상에 배치되는 복수의 범프들, 및 상기 측면 상에 배치된 언더필 부재를 포함하는 전자 소자를 준비하는 단계, 상기 전자 소자를 접속 패드들이 형성된 표시 장치의 베이스 기판인 가요성 물질로 형성된 플렉서블 기판 상에 위치시키는 단계, 및 상기 복수의 범프들이 상기 접속 패드에 연결되고, 상기 언더필 부재가 액체 상으로 상변화되어 상기 전자 소자의 상기 하면과 상기 플렉서블 기판 사이에 언더필층을 형성하는 멜팅(melting) 단계를 포함한다.
본 발명의 실시예에 따르면, 전자 소자의 실장 방법에는 반도체 몸체의 측면의 홈 내의 언더필 부재가 형성된 전자 소자가 이용될 수 있다. 인쇄회로기판 상에 직접 언더필 필름을 부착하는 방법이나, 언더필 수지를 주입하는 종래의 방법에 비해, 작업 효율이 향상될 수 있다.
또한, 상기 언더필 부재가 미리 형성된 상기 전자 소자를 사용하므로, 상기 인쇄회로기판 상에 상기 전자 소자를 실장할 작업 공간이 충분하지 않은 경우에도 효율적으로 상기 전자 소자를 상기 인쇄회로기판 상에 실장할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a은 본 발명의 일 실시예에 따른 전기 소자의 사시도이다.
도 1b는 도 전기 소자의 측면도이다.
도 2a은 본 발명의 일 실시예에 따른 전기 소자의 사시도이다.
도 2b는 도 전기 소자의 측면도이다.
도 3a은 본 발명의 일 실시예에 따른 전기 소자의 사시도이다.
도 3b는 도 전기 소자의 측면도이다.
도 4a 및 도 4b는 여러 실시예에 따른 전기 소자의 사시도들이다.
도 5a 내지 도 5c는 도 1a 및 1b 또는 도 2a 및 2b의 전기 소자의 실장 방법을 설명하기 위한 단면도들이다.
도 6a 내지 도 6c는 도 3a 및 3b의 전기 소자의 실장 방법을 설명하기 위한 단면도들이다.
도 7a 및 7b는 본 발명의 일 실시예에 따른 전기 소자의 실장 방법을 이용하여 실장한 전기 소자를 포함하는 표시 장치의 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1a은 본 발명의 일 실시예에 따른 전기 소자의 사시도이다. 도 1b는 도 전기 소자의 측면도이다.
도 1a를 참조하면, 상기 전자 소자는 반도체 칩 몸체(100), 복수의 범프들(110) 및 언더필 부재(120)를 포함할 수 있다.
상기 반도체 칩 몸체(100)는 하면(102), 상기 하면(102)과 대향하는 상면(104), 상기 상면(104)과 상기 하면(102)을 연결하는 제1 측면(106), 상기 제1 측면(106)과 대향하는 제2 측면, 제3 측면(108) 및 상기 제3 측면과 대향하는 제4 측면을 포함할 수 있다. 즉 상기 제1 측면(106) 및 상기 제2 측면은 제1 방향(D1)으로 연장되고, 상기 제3 측면(108) 및 상기 제4 측면은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장될 수 있다.
상기 반도체 칩 몸체(100) 내에는 IC 칩이 내장될 수 있다.
상기 복수의 범프들(110)은 상기 하면 상에 형성될 수 있다. 상기 복수의 범프들(110)은 BGA(ball grid array)를 형성할 수 있다.
상기 제1 내지 제4 측면들(106, 108)에는 복수의 홈이 형성될 수 있다. 상기 홈 내에는 상기 언더필 부재(120)가 배치될 수 있다. 상기 홈은 상기 제1 측면(106)을 따라 상기 하면(102)까지 연결되어, 상기 홈 내에 배치되는 상기 언더필 부재(120)가 상기 하면(102) 상으로 노출될 수 있다.
각각의 상기 홈은 상기 하면(102) 상에 반원 모양을 갖는 반원 기둥 형태일 수 있다. 상기 언더필 부재(120)는 상기 반원 기둥 형태를 갖는 상기 홈 내에 배치되므로, 반원 기둥 형태를 가질 수 있다. 상기 언더필 부재(120)는 일부가 상기 하면(102) 상으로 돌출될 수 있다. 상기 언더필 부재(120)는 상기 홈 내에 언더필 수지를 채워 넣음으로써 형성할 수 있다.
도 1b를 다시 참조하면, 상기 전자 소자를 측면에서 볼 때, 상기 홈은 서로 이웃하는 두 범프들(110) 사이에 배치될 수 있다. 이에 따라 상기 언더필 부재(120)가 언더필층(도 5c 참조)을 형성할 때, 보다 쉽게 상기 하면(102)의 가운데 부분까지 도달할 수 있다.
도 2a은 본 발명의 일 실시예에 따른 전기 소자의 사시도이다. 도 2b는 도 전기 소자의 측면도이다.
도 2a 및 도 2b를 참조하면, 상기 전자 소자는 언더필 부재(120)가 삼각 기둥 형상을 갖는 점을 제외하면 도 1a 및 도 1b의 전자 소자와 실질적으로 동일할 수 있다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 전자 소자는 반도체 칩 몸체(100), 복수의 범프들(110) 및 언더필 부재(120)를 포함할 수 있다. 상기 반도체 칩 몸체(100)는 하면(102), 상면(104), 제1 내지 4 측면들(106, 108)을 포함할 수 있다.
상기 제1 내지 제4 측면들(106, 108)에는 복수의 홈이 형성될 수 있다. 상기 홈 내에는 상기 언더필 부재(120)가 배치될 수 있다. 상기 홈은 상기 제1 측면(106)을 따라 상기 하면(102)까지 연결되어, 상기 홈 내에 배치되는 상기 언더필 부재(120)가 상기 하면(102) 상으로 노출될 수 있다.
각각의 상기 홈은 상기 하면(102) 상에 삼각형 모양을 갖는 삼각 기둥 형태일 수 있다. 상기 언더필 부재(120)는 상기 삼각 기둥 형태를 갖는 상기 홈 내에 배치되므로, 삼각 기둥 형태를 가질 수 있다.
본 실시예에서는 상기 홈 및 상기 언더필 부재(120)가 상기 삼각 기둥 형상인 것으로 설명되었으나, 다른 형상을 가질 수도 있다. 예를 들면, 상기 홈 및 상기 언더필 부재(120)는 사각 기둥 형태를 가질 수도 있다. 상기 홈이 상기 제1, 제2 제3, 또는 제4 측면(106, 108)으로부터 상기 하면(102)까지 연결되어, 상기 언더필 부재(120)가 상기 하면(102) 상으로 노출되는 구조면 어느 경우도 무방하다.
도 3a은 본 발명의 일 실시예에 따른 전기 소자의 사시도이다. 도 3b는 도 전기 소자의 측면도이다.
도 3a 및 도 3b를 참조하면, 상기 전자 소자는 언더필 필름(220)을 제외하면 도 1a 및 도 1b의 전자 소자와 실질적으로 동일할 수 있다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 전자 소자는 반도체 칩 몸체(100), 복수의 범프들(110) 및 언더필 필름(220)를 포함할 수 있다. 상기 반도체 칩 몸체(100)는 하면(102), 상면(104), 제1 내지 4 측면들(106, 108)을 포함할 수 있다.
상기 제1 내지 제4 측면들(106, 106) 상에 상기 언더필 필름(220)이 배치될 수 있다. 상기 언더필 필름(220)은 언더필 수지를 포함하는 접착력이 있는 필름을 상기 제1 내지 제4 측면들(106, 106) 상에 부착하여 형성할 수 있다.
도 4a 및 도 4b는 여러 실시예에 따른 전기 소자의 사시도들이다.
도 4a를 참조하면, 상기 전가 소자는 언더필 부재(120) 및 상기 언더필 부재(120)가 배치되는 측면의 홈이 제1 측면(106) 및 제4 측면(109)에만 형성되는 것을 제외하면, 도 1a 및 도 1b의 전자 소자와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
도 4b를 참조하면, 상기 전가 소자는 언더필 부재(120) 및 상기 언더필 부재(120)가 배치되는 측면의 홈이 제1 측면(106), 제2 측면(107) 및 제4 측면(109)에만 형성되는 것을 제외하면, 도 1a 및 도 1b의 전자 소자와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
본 실시예들에서는 반원 기둥 형태의 상기 언더필 부재(120) 및 상기 홈이 상기 제1 측면(106) 및 제4 측면(109), 또는 상기 제1 측면(106), 상기 제2 측면(107) 및 상기 제4 측면(109)에만 형성되는 것으로 설명되어 있으나, 상기 언더필 부재(120)는 상기 제1 내지 제4 측면들(106, 107, 108, 109)의 필요한 곳에 적절하게 배치되는 다양한 구조를 가질 수 있다.
도 5a 내지 도 5c는 도 1a 및 1b 또는 도 2a 및 2b의 전기 소자의 실장 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 인쇄회로기판(10) 및 전자 소자를 준비한다. 상기 전자 소자는 도 1a 내지 도 2b에서 설명된 전자 소자일 수 있다. 상기 전자 소자는 반도체 칩 몸체(100), 복수의 범프들(110) 및 언더필 부재(120)를 포함할 수 있다. 상기 전자 소자의 상기 언더필 부재(120)는 상기 전자 소자의 상기 반도체 칩 몸체(100)의 측면 상에 형성된 홈에 언더필 수지를 채워 넣음으로써 형성할 수 있다.
상기 인쇄회로기판(10) 상에는 복수의 접속 패드들(12)이 형성될 수 있다. 상기 접속 패드들(12)은 상기 전자 소자의 상기 범프들(110)에 대응하는 위치에 형성될 수 있다.
도 5b를 참조하면, 상기 인쇄회로기판(10) 상에 상기 전자 소자를 위치시킨다. 상기 전자 소자의 각각의 상기 범프들(110)이 각각의 상기 접속 패드들(12)에 대응하여 접하도록, 상기 전자 소자의 위치를 정렬할 수 있다.
도 5c를 참조하면, 고체 상의 상기 언더필 부재(120)를 가열하여, 상기 반도체 몸체(100)와 상기 인쇄회로기판(10)사이에 언더필층(122)을 형성할 수 있다. 상기 언더필 부재(120)는 가열되어 액체 상으로 변화되어, 상기 전자 소자의 상기 반도체 몸체(100)의 하면과 상기 인쇄회로기판(10)의 상면 사이에 상기 언더필층(122)을 형성하게 된다. 상기 인쇄회로기판(10)의 상기 상면 상에는 코팅처리가 되어 있어, 상기 언더필 부재(120)가 상기 액체 상으로 변화되면, 상기 인쇄회로기판(10)의 코팅처리된 상기 상면을 따라 상기 반도체 몸체(100)의 중심부 방향으로 이동할 수 있다. 이에 따라, 상기 전자 소자와 상기 인쇄회로기판(10) 사이에 상기 언더필층(122)이 형성될 수 있다.
이때, 상기 범프들(110)도 일부 용융되어 상기 접속 패드(12)와 연결될 수 있다.
본 실시예에서는 상기 언더필층(122)을 형성하기 위해, 상기 언더필 부재(120)를 가열하는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들면, 상기 언더필 부재(120)가 자외선에 의해 용융되는 물질을 포함하는 경우, 상기 언더필 부재(120)에 자외선을 조사하여 상기 언더필층(122)을 형성할 수도 있을 것이다.
상기 전기 소자의 실장 방법을 따르면, 상기 반도체 몸체의 상기 측면의 상기 홈 내의 상기 언더필 부재가 형성된 상기 전자 소자를 이용하므로, 상기 인쇄회로기판 상에 직접 언더필 필름을 부착하는 방법이나, 언더필 수지를 주입하는 종래의 방법에 비해, 작업 효율이 향상될 수 있다.
또한, 언더필 부재가 미리 형성된 전자 소자를 사용하므로, 상기 인쇄회로기판 상에 상기 전자 소자를 실장할 작업 공간이 충분하지 않은 경우에도 효율적으로 상기 전자 소자를 상기 인쇄회로기판 상에 실장할 수 있다.
도 6a 내지 도 6c는 도 3a 및 3b의 전기 소자의 실장 방법을 설명하기 위한 단면도들이다. 상기 전자 소자의 실장 방법은 언더 필름(220)을 부착하는 것을 제외하고 도 5a 내지 도 5c의 실장 방법과 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 간략히 하거나 생략한다.
도 6a를 참조하면, 인쇄회로기판(10) 및 전자 소자를 준비한다. 상기 전자 소자는 도 3a 및 도 3b에서 설명된 전자 소자일 수 있다. 상기 전자 소자는 반도체 칩 몸체(100), 복수의 범프들(110) 및 언더필 필름(220)를 포함할 수 있다. 상기 전자 소자의 상기 언더필 필름(220)은 언더필 수지를 포함하는 접착력이 있는 필름을 상기 제1 내지 제4 측면들(106, 106) 상에 부착하여 형성할 수 있다. 상기 인쇄회로기판(10) 상에는 복수의 접속 패드들(12)이 형성될 수 있다.
도 5b를 참조하면, 상기 인쇄회로기판(10) 상에 상기 전자 소자를 위치시키고, 상기 전자 소자의 위치를 정렬할 수 있다.
도 5c를 참조하면, 고체 상의 상기 언더필 필름(220)를 가열하여, 상기 반도체 몸체(100)와 상기 인쇄회로기판(10)사이에 언더필층(222)을 형성할 수 있다. 이때, 상기 범프들(110)도 일부 용융되어 상기 접속 패드(12)와 연결될 수 있다.
도 7a 및 7b는 본 발명의 일 실시예에 따른 전기 소자의 실장 방법을 이용하여 실장한 전기 소자를 포함하는 표시 장치의 단면도들이다.
도 7a 및 도 7b를 참조하면, 표시 장치의 베이스 기판으로 사용되는 플렉서블 기판(20) 상에 상기 전자 소자가 실장될 수 있다. 상기 플렉서블 기판(20)은 가요성 물질로 형성되어 구부러질 수 있다.
상기 전자 소자와 상기 블렉서블 기판(20) 사이에 언더필층(122)이 형성되므로, 상기 플렉서블 기판(20)이 구부러지는 경우에도, 상기 전자 소자의 범프(110)가 손상되지 않고, 상기 플렉 서블 기판(20)의 접속 패드(12)와의 접촉이 유지될 수 있다. 특히 커브드(curved) 또는 플렉서블(flexible) 표시 장치에 있어서, 상기 플렉 서블 기판(20)의 변형에도 불구하고, 상기 전자 소자가 안정적으로 실장된 상태를 유지할 수 있다.
본 발명의 실시예에 따르면, 전자 소자의 실장 방법에는 반도체 몸체의 측면의 홈 내의 언더필 부재가 형성된 전자 소자가 이용될 수 있다. 인쇄회로기판 상에 직접 언더필 필름을 부착하는 방법이나, 언더필 수지를 주입하는 종래의 방법에 비해, 작업 효율이 향상될 수 있다.
또한, 상기 언더필 부재가 미리 형성된 상기 전자 소자를 사용하므로, 상기 인쇄회로기판 상에 상기 전자 소자를 실장할 작업 공간이 충분하지 않은 경우에도 효율적으로 상기 전자 소자를 상기 인쇄회로기판 상에 실장할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다
100: 반도체 칩 몸체 110: 범프
120: 언더필 부재 10: 인쇄회로기판
12: 접속 패드

Claims (20)

  1. 상면, 상기 상면과 대향하는 하면, 상기 상면 및 하면을 연결하는 측면들을 갖는 반도체 칩 몸체;
    상기 하면 상에 배치되는 복수의 범프들; 및
    상기 측면 상에 배치된 언더필 부재를 포함하는 전자 소자.
  2. 제1 항에 있어서,
    상기 측면에는 복수의 홈들이 형성되고,
    상기 언더필 부재는 상기 홈 내에 배치되는 것을 특징으로 하는 전자 소자.
  3. 제2 항에 있어서,
    상기 홈은 상기 측면을 따라 상기 하면까지 연결되어, 상기 홈 내에 배치되는 상기 언더필 부재가 상기 하면 상으로 노출되는 것을 특징으로 하는 전자 소자.
  4. 제3 항에 있어서,
    상기 홈 및 상기 언더필 부재는 반원 기둥 또는 삼각 기둥 형상인 것을 특징으로 하는 전자 소자.
  5. 제4 항에 있어서,
    측면에서 볼 때, 상기 홈은 이웃하는 상기 범프들 사이에 배치되는 것을 특징으로 하는 전자 소자.
  6. 제1 항에 있어서,
    상기 언더필 부재는 상기 측면 상에 부착되는 언더필 필름인 것을 특징으로 하는 전자 소자.
  7. 제6 항에 있어서,
    상기 측면은 상기 하면 및 상기 상면에 대해 수직인 것을 특징으로 하는 전자 소자.
  8. 제1 항에 있어서,
    상기 측면은 제1 측면, 상기 제1 측면과 대향하는 제2 측면, 제3 측면 및 상기 제3 측면과 대향하는 제4 측면을 포함하고,
    상기 언더필 부재는 상기 제1 측면 및 상기 제3 측면 상에 배치되는 것을 특징으로 하는 전자 소자.
  9. 제8 항에 있어서,
    상기 언더필 부재는 상기 제3 측면 또는 상기 제3 측면 및 상기 제4 측면 상에 더 배치되는 것을 특징으로 하는 전자 소자.
  10. 상면, 상기 상면과 대향하는 하면, 상기 상면 및 하면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 하면 상에 배치되는 복수의 범프들, 및 상기 측면 상에 배치된 언더필 부재를 포함하는 전자 소자를 준비하는 단계;
    상기 전자 소자를 접속 패드들이 형성된 인쇄회로기판 상에 위치시키는 단계; 및
    상기 복수의 범프들이 상기 접속 패드에 연결되고, 상기 언더필 부재가 액체 상으로 상변화되어 상기 전자 소자의 상기 하면과 상기 인쇄회로기판 사이에 언더필층을 형성하는 멜팅(melting) 단계를 포함하는 전자 소자의 실장 방법.
  11. 제10 항에 있어서,
    상기 멜팅 단계에서는,
    상기 범프 및 상기 언더필 부재를 가열하여, 상기 범프가 상기 접속 패드에 연결되고, 상기 언더필 부재가 액체상으로 녹아 상기 언더필층을 형성하는 것을 특징으로 하는 전자 소자의 실장 방법.
  12. 제11 항에 있어서,
    상기 전자 소자를 준비하는 단계에서,
    복수의 홈들이 형성된 상기 측면 상에 언더필 수지를 채워 상기 언더필 부재를 형성하는 것을 특징으로 하는 전자 소자의 실장 방법.
  13. 제12 항에 있어서,
    상기 홈은 상기 측면을 따라 상기 하면까지 연결되어, 상기 홈 내에 배치되는 상기 언더필 부재가 상기 하면 상으로 노출되는 것을 특징으로 하는 전자 소자의 실장 방법.
  14. 제13 항에 있어서,
    상기 홈 및 상기 언더필 부재는 반원 기둥 또는 삼각 기둥 형상인 것을 특징으로 하는 전자 소자의 실장 방법.
  15. 제14 항에 있어서,
    측면에서 볼 때, 상기 홈은 이웃하는 상기 범프들 사이에 형성되는 것을 특징으로 하는 전자 소자의 실장 방법.
  16. 제10 항에 있어서,
    상기 전자 소자를 준비하는 단계에서,
    상기 언더필 부재는 상기 측면 상에 언더필 필름을 부착하여 형성되는 것을 특징으로 하는 전자 소자의 실장 방법.
  17. 제16 항에 있어서,
    상기 측면은 상기 하면 및 상기 상면에 대해 수직인 것을 특징으로 하는 전자 소자의 실장 방법.
  18. 제10 항에 있어서,
    상기 전자 소자를 준비하는 단계에서,
    상기 측면은 제1 측면, 상기 제1 측면과 대향하는 제2 측면, 제3 측면 및 상기 제3 측면과 대향하는 제4 측면을 포함하고,
    상기 언더필 부재는 상기 제1 측면 및 상기 제3 측면 상에 배치되는 것을 특징으로 하는 전자 소자의 실장 방법.
  19. 제18 항에 있어서,
    상기 언더필 부재는 상기 제3 측면 또는 상기 제3 측면 및 상기 제4 측면 상에 더 배치되는 것을 특징으로 하는 전자 소자.
  20. 상면, 상기 상면과 대향하는 하면, 상기 상면 및 하면을 연결하는 측면들을 갖는 반도체 칩 몸체, 상기 하면 상에 배치되는 복수의 범프들, 및 상기 측면 상에 배치된 언더필 부재를 포함하는 전자 소자를 준비하는 단계;
    상기 전자 소자를 접속 패드들이 형성된 표시 장치의 베이스 기판인 가요성 물질로 형성된 플렉서블 기판 상에 위치시키는 단계; 및
    상기 복수의 범프들이 상기 접속 패드에 연결되고, 상기 언더필 부재가 액체 상으로 상변화되어 상기 전자 소자의 상기 하면과 상기 플렉서블 기판 사이에 언더필층을 형성하는 멜팅(melting) 단계를 포함하는 표시 장치의 제조 방법.
KR1020160098155A 2016-08-01 2016-08-01 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법 KR20180014903A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160098155A KR20180014903A (ko) 2016-08-01 2016-08-01 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
US15/661,769 US10276538B2 (en) 2016-08-01 2017-07-27 Electronic device having an under-fill element, a mounting method of the same, and a method of manufacturing a display apparatus having the electronic device
US16/362,076 US10910338B2 (en) 2016-08-01 2019-03-22 Electronic device having an under-fill element, a mounting method of the same, and a method of manufacturing a display apparatus having the electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160098155A KR20180014903A (ko) 2016-08-01 2016-08-01 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180014903A true KR20180014903A (ko) 2018-02-12

Family

ID=61009902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098155A KR20180014903A (ko) 2016-08-01 2016-08-01 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Country Status (2)

Country Link
US (2) US10276538B2 (ko)
KR (1) KR20180014903A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180014903A (ko) 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices
JP2647001B2 (ja) * 1994-05-31 1997-08-27 日本電気株式会社 テープキャリアならびに半導体デバイスの実装構造およびその製造方法
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
AU8502798A (en) * 1997-07-21 1999-02-10 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6228681B1 (en) * 1999-03-10 2001-05-08 Fry's Metals, Inc. Flip chip having integral mask and underfill providing two-stage bump formation
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6338981B1 (en) * 1999-08-16 2002-01-15 Nordson Corporation Centrifugally assisted underfill method
US6255142B1 (en) * 1999-10-29 2001-07-03 Nordson Corporation Method for underfilling semiconductor devices
CN1278402C (zh) * 2000-06-16 2006-10-04 松下电器产业株式会社 电子器件的封装方法及电子器件封装体
JP3922882B2 (ja) * 2000-12-28 2007-05-30 東レエンジニアリング株式会社 チップの実装方法
US6573122B2 (en) * 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
DE10127580B4 (de) 2001-05-29 2006-04-27 Infineon Technologies Ag In-situ-Maskentechnik zur Produktion von III-V Halbleiter-Bauelementen
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
US7265994B2 (en) 2003-01-31 2007-09-04 Freescale Semiconductor, Inc. Underfill film for printed wiring assemblies
US6978540B2 (en) * 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
KR101033290B1 (ko) 2004-07-02 2011-05-09 주식회사 엘지생명과학 다이아이소프로필((1-(하이드록시메틸)-사이클로프로필)옥시)메틸포스포네이트의 새로운 제조 방법
JP4356581B2 (ja) * 2004-10-12 2009-11-04 パナソニック株式会社 電子部品実装方法
DE102005003390B4 (de) * 2005-01-24 2007-09-13 Qimonda Ag Substrat für ein FBGA-Halbleiterbauelement
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
KR20080002501A (ko) 2006-06-30 2008-01-04 주식회사 하이닉스반도체 플립 칩 타입 반도체 패키지
KR100862343B1 (ko) * 2007-05-29 2008-10-13 삼성전기주식회사 조명용 ｌｅｄ 모듈 및 그 제조방법
US8264079B2 (en) * 2007-06-28 2012-09-11 Panasonic Corporation Semiconductor device mounted structure and its manufacturing method, semiconductor device mounting method, and pressing tool
US8872335B2 (en) * 2007-07-23 2014-10-28 Infineon Technologies Ag Electronic device and method of manufacturing same
US20090236724A1 (en) * 2008-03-19 2009-09-24 Broadcom Corporation Ic package with wirebond and flipchip interconnects on the same die with through wafer via
US20110108997A1 (en) * 2009-04-24 2011-05-12 Panasonic Corporation Mounting method and mounting structure for semiconductor package component
US8451620B2 (en) * 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
US9064881B2 (en) * 2010-11-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting flip-chip package using pre-applied fillet
US8796075B2 (en) * 2011-01-11 2014-08-05 Nordson Corporation Methods for vacuum assisted underfilling
JP6321910B2 (ja) 2013-03-26 2018-05-09 日東電工株式会社 封止シート、半導体装置の製造方法及び封止シート付き基板
US9321245B2 (en) * 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
KR102174336B1 (ko) 2014-07-08 2020-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20170064594A (ko) 2015-12-01 2017-06-12 삼성디스플레이 주식회사 전자 소자의 실장 방법 및 이에 사용되는 언더 필 필름
KR20180014903A (ko) 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US10910338B2 (en) 2021-02-02
US20190221539A1 (en) 2019-07-18
US20180033765A1 (en) 2018-02-01
US10276538B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN107180810B (zh) 具有增大的附接角度的导电线的半导体装置和方法
US7427810B2 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
TWI515840B (zh) 容忍微電子元件誤置於其中之微電子組件
JP5649739B2 (ja) ノーフローアンダーフィル
JP4610031B2 (ja) フリップチップパッケージ用の応力減少
US20050285250A1 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
CN104685622A (zh) Bva中介结构
JP2015517745A (ja) ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
US7279360B2 (en) Semiconductor device and method of packaging the same
US10217782B2 (en) Image pickup module and manufacturing method of image pickup module
KR20180014903A (ko) 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
US10680033B2 (en) Chip packaging method and chip package
JP2008218758A (ja) 電子回路実装構造体
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
Zhong Stud bump bond packaging with reduced process steps
KR101616272B1 (ko) 반도체 패키지 제작 방법
US20010000157A1 (en) Semiconductor device and method of making the same
KR100309460B1 (ko) 적층형칩사이즈패키지및그제조방법
KR20120026740A (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법
KR20020002178A (ko) 반도체기판의 솔더볼 접착구조
KR20080087446A (ko) 반도체 패키지 및 반도체 모듈
KR20090022762A (ko) 플립 칩 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal