DE102005003390B4 - Substrat für ein FBGA-Halbleiterbauelement - Google Patents

Substrat für ein FBGA-Halbleiterbauelement Download PDF

Info

Publication number
DE102005003390B4
DE102005003390B4 DE102005003390A DE102005003390A DE102005003390B4 DE 102005003390 B4 DE102005003390 B4 DE 102005003390B4 DE 102005003390 A DE102005003390 A DE 102005003390A DE 102005003390 A DE102005003390 A DE 102005003390A DE 102005003390 B4 DE102005003390 B4 DE 102005003390B4
Authority
DE
Germany
Prior art keywords
chip
substrate
channel
bonding
lotkugelseite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005003390A
Other languages
English (en)
Other versions
DE102005003390A1 (de
Inventor
Steffen Kroehnert
Knut Kahlisch
Wieland Wahrmund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102005003390A priority Critical patent/DE102005003390B4/de
Priority to US11/338,867 priority patent/US7518220B2/en
Publication of DE102005003390A1 publication Critical patent/DE102005003390A1/de
Application granted granted Critical
Publication of DE102005003390B4 publication Critical patent/DE102005003390B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Substrat für ein FBGA-Halbleiterbauelement (FBGA = Fine Ball Grid Array) mit einer Chipseite zur Aufnahme eines Halbleiterchips, einer Lotkugelseite zum Aufbringen von Lotkugeln auf Ballpads und einem als Öffnung zwischen Chipseite und Lotkugelseite ausgeführtem Bondkanal zur Durchführung von Drahtbrücken zwischen dem Halbleiterchip und Bondinseln auf der Lotkugelseite, der Seitenflächen aufweist, die sich zwischen der Chipseite und der Lotkugelseite erstrecken und der mit einem aus Vergussmasse bestehenden Gehäuseteil verschließbar ist, in dem Bereich des Substrates (2), in dem das Gehäuseteil (14) erzeugbar ist, Formschlusselemente für eine Vergussmasse angeordnet sind, die in Form von Vertiefungen (18) auf der Lotkugelseite (5) neben dem Bondkanal (15) ausgebildet sind, die als um den Bondkanal (15) umlaufende Nuten (18) ausgebildet sind, dadurch gekennzeichnet, dass die Nuten (18) einen T-förmigen oder schwalbenschwanzförmigen Querschnitt aufweisen.

Description

  • Die Erfindung betrifft ein Substrat für ein FBGA-Halbleiterbauelement (FBGA = Fine Ball Grid Array) mit einer Chipseite zur Aufnahme eines Halbleiterchips, einer Lotkugelseite zum Aufbringen von Lotkugeln auf Ballpads und einem als Öffnung zwischen Chipseite und Lotkugelseite ausgeführtem Bondkanal zur Durchführung von Drahtbrücken zwischen dem Halbleiterchip und Bondinseln auf der Lotkugelseite. Der Bondkanal weist Seitenflächen auf, die sich zwischen der Chipseite und der Lotballseite erstrecken. Der Bondkanal ist weiterhin mit einem aus Vergussmasse bestehenden Gehäuseteil verschließbar.
  • Halbleiterchips werden zum Schutz vor äußeren Einflüssen, zur mechanischen Stabilisierung und zur Verbindung mit einer äußeren Schaltung üblicherweise zu Halbleiterbauelementen montiert. Dabei sind so genannte FBGA-Halbleiterbauelemente bekannt. „FBGA" steht dabei für „Fine Ball Grid Array", was bedeutet, dass auf einer Lotkugelseite eines Substrates kleine Lotkugeln in einem Feld gitterartig angeordnet sind.
  • Diese kleinen Lotkugeln sind auf Ballpads befestigt. Diese Ballpads sind Bestandteil einer Leiterstruktur, die der elektrisch leitenden Verbindung zu Bondpads dient. Üblicher Weise ist die Leiterstruktur mit ihren Ballpads und den Bondpads ebenfalls auf der Lotkugelseite des Substrates angeordnet. Der Halbleiterchip oder ein Stapel von Halbleiterchips befinden sich auf der der Lotkugelseite gegenüber liegenden Chipseite des Substrates. Dabei wird der Halbleiterchip (bei Stapeln von Halbleiterchips der unterste Halbleiterchip) mit seiner strukturierten Seite auf die Chipseite des Substrates aufgelegt und dort befestigt. Zur elektrisch leitenden Verbindung zwischen dem Halbleiterchip und den Bondpads sind einerseits auf dem Halbleiterchip ebenfalls Bondpads vorgesehen, die in aller Regel in der Mitte des Halbleiterchips angeordnet sind. Genau in diesem Bereich befindet sich eine Öffnung in dem Substrat, die Bondkanal genannt wird. Diese Öffnung hat in der Regel in der Draufsicht eine rechteckige Form. Von den Bondpads auf dem Halbleiterchip zu den Bondpads der Leiterstruktur werden nunmehr kurze Drahtbrücken gezogen, die jeweils an den Bondpads festgebondet sind.
  • Zur mechanischen Stabilisierung ist sodann vorgesehen, dass der Halbleiterchip oder der Halbleiterchipstapel mit einem ersten Gehäuseteil und der Bondkanal mit einem zweiten Gehäuseteil versehen wird. Diese Gehäuseteile werden dadurch erzeugt, dass Vergusswerkzeuge auf das Substrat aufgesetzt werden, die die Negativform der zu bildenden Gehäuseteile aufweisen. In diese Negativformen wird eine Vergussmasse eingedrückt, die sodann aushärtet. Nach Entfernen der Vergussformen sind somit die Gehäuseteile hergestellt.
  • Der Bondkanal weist Seitenflächen auf, die sich zwischen der Lotkugelseite und der Chipseite erstrecken. Üblicher Weise sind diese Seitenflächen relativ glatt gestaltet. Damit ist es der Vergussmasse des zweiten Gehäuseteiles in dem Bondkanal nur möglich, eine materialschlüssige Verbindung einzugehen.
  • Diese materialschlüssige Verbindung hat sich dahin gehend als nachteilige erwiesen, dass sehr häufig Brüche dieses Gehäuseteiles auftreten. Diese Gehäusebrüche führen zu Brüchen oder Abrissen der Bonddrähte jeweils im Bereich des Gehäusebruches. Dies hat zur Folge, dass die Halbleiterbauelemente eine zu geringe Zuverlässigkeit aufweisen und damit den Qualitätsanforderungen nicht gerecht werden.
  • Aus den Druckschriften US 5,674,785 und DE 196 18 101 A1 sind Lösungen bekannt geworden, bei denen die Verbindung zwischen der Vergussmasse und dem Substrat dadurch verbessert wird, dass die Flanken des Bondkanals schräg ausgeführt oder mit Stufen versehen sind oder auf der Lotkugelseite des Substrats Nuten vorgesehen sind.
  • Eine Möglichkeit zur mechanischen Stabilisierung des Gehäuses bietet eine Verstärkung des Gehäuses, entweder durch Vergrößerung der Dicke oder Erhöhung der Breite. Die Vergrößerung der Dicke ist dadurch limitiert, dass die Lotkugeln einen geringen Durchmesser aufweisen und die Höhe des Gehäuseteiles kleiner als die Größe der Lotkugeldurchmesser sein muss. Der Breite der Bondkanäle sind Grenzen gesetzt, da diese in Anbetracht der Aufgabe weiterer Miniaturisierung in der Zukunft sogar noch kleiner zu gestalten sind.
  • Der Problematik des Gehäusebruches und der geringen Zuver lässigkeit wurde bisher damit begegnet, dass geeignete Materialien gesucht wurden, was zur aufwändigen Entwicklung neuer Materialien zur Stressminimierung geführt hat. Diese Forderung des Einsatzes „universeller" Materialien, dass heißt solcher, die für ganze Technologieplattformen nutzbar sind, zeigt einen sehr hohen Kosten- und Zeitaufwand.
  • Eine andere Möglichkeit wurde in der Änderung der Gehäusekonstruktion gesucht, z.B. in der Größe und Dicke des Klebers zwischen dem Halbleiterchip und dem Substrat oder der Änderung der Chip- und Substratdicke.
    •
  • Der Erfindung liegt somit die Aufgabe zugrunde, einen Gehäusebruch mit geringem Zeit- und Kostenaufwand zu vermeiden und damit die Zuverlässigkeit von FBGA-Halbleiterbauelementen zu erhöhen.
  • Gemäß der Erfindung wird die Aufgabe dadurch gelöst, dass in dem Bereich, in dem das Gehäuseteil erzeugt wird, Formschlusselemente für eine Vergussmasse angeordnet sind, die die nachfolgend beschriebenen zusätzlichen Merkmale aufweisen. Durch diese Formschlusselemente wird zusätzlich zu dem bisher wirkenden Materialschluss auch ein Formschluss bewirkt und damit einerseits die Stabilität des Gehäuseteiles erhöht und andererseits dessen Verbindung mit dem Substrat verbessert. Durch diesen zusätzlichen Formschluss wird ein Gehäusebruch und damit ein Bruch oder ein Abreißen der Drahtbrücken wir kungsvoll verhindert, wodurch sich die Zuverlässigkeit von FBGA-Halbleiterbauelementen erhöht.
  • In einer Ausgestaltung der Erfindung ist vorgesehen, dass die Formschlusselemente in Form von Vertiefungen auf der Lotkugelseite neben dem Bondkanal ausgebildet sind, die als um den Bondkanal umlaufende Nuten ausgebildet sind und einen T-förmigen oder schwalbenschwanzförmigen Querschnitt aufweisen. Durch das Aufsetzen des Vergusswerkzeuges wird sodann auch Vergussmaterial, welches mit dem Gehäuse zusammen hängt, in diese Vertiefungen eindringen und damit einen Formschluss herstellen. Diese Form der Ausgestaltung der Erfindung bietet sich dadurch an, dass diese Vertiefungen sehr einfach von der Lotkugelseite her einzubringen sind. Durch diese umlaufende Nut wird eine größtmögliche mechanische Stabilität erzielt.
  • In einer anderen Ausführungsform der Erfindung ist vorgesehen, dass die Formschlusselemente in Seitenflächen des Bondkanals angeordnete Nuten oder Unebenheiten sind. Diese Ausgestaltungsform hat den Vorteil, dass hierzu der ohnehin vorhandene Raum im Bondkanal für die Erhöhung des Formschlusses genutzt werden kann.
  • In einer zweckmäßigen Ausführungsform dabei ist in die Seitenflächen des Bondkanals zumindest teilweise eine Hinterschneidung eingebracht. Dies erfolgt der Art, dass die Seitenflächen mit der Lotkugelseite in den Bereichen der Hinterschneidungen einen Winkel einschließen, der kleiner als 90° ist. Umgekehrt wird in diesen Bereichen der Winkel zwischen der Seitenfläche und der Chipseite größer als 90° betragen. Damit ist auf der Chipseite in diesen Bereichen für das Gussmaterial ein größerer Raum vorhanden, so dass sich dieses Vergussmaterial, welches von der Lotkugelseite her eindringt, hinter die schrägen Seitenflächen verteilt. Damit ist ein höherer Formschluss gegeben.
  • Die in Seitenflächen des Bondkanals angeordnete Nuten oder Unebenheiten haben den Vorteil, dass sie die Festigkeit sowohl in beiden senkrechten Richtungen zu den Substratoberflächen als auch in lateraler Richtung erhöhen. Die Formschlüssigkeit in lateraler Richtung kann weiterhin dadurch erhöht werden, dass die Nuten im Querschnitt T- oder schwalbenschwanzförmig ausgeführt sind.
  • Normaler Weise werden die Seitenflächen sogar über einen zusätzlichen Bearbeitungsschritt sehr sauber und glatt gestaltet. Dagegen ist in einer weiteren Ausführungsform der Erfindung vorgesehen, dass die Seitenflächen bewusst mit Unebenheiten versehen sind. Dies kann beispielsweise dadurch geschehen, dass der Bondkanal aus dem Substratmaterial bei der Herstellung ausgestanzt wird und die bei dem Stanzvorgang entstehenden Abrisskanten nicht beseitigt, sondern bewusst stehen gelassen werden, um somit den Formschluss zwischen dem Vergussmaterial und den Seitenflächen zu erhöhen.
  • Eine weitere Ausgestaltung der Erfindung sieht vor, dass zwischen einer Seite der Seitenflächen und einer dem Bondkanal gegenüber liegenden zweiten Seitenfläche ein Steg angeordnet ist, der auf jeder Seite mit dem Substrat fest verbunden ist. Dieser Steg stellt ein zusätzliches Bauelement dar, was einerseits den Formschluss zwischen dem Vergussmaterial und dem Substrat erhöht und welches andererseits auch die Stabilität des Substratmateriales selbst erhöht. So besteht eine mechanische Verbindung zwischen den einzelnen Substratteilen, was eine Verwindung des Substrates oder eine Verbiegung desselben erschwert und damit einen Bruch des Gehäuseteiles oder einen Abriss von dem Gehäuse von dem Bondkanal verhindert.
  • Hierzu ist es möglich, dass sich der Steg auf der Lotkugelseite über den Bondkanal erstreckt und mit dem Rand des Bondkanals fest verbunden ist. In dieser Art und Weise kann der Steg nach der Montage des Chips und ggf. sogar nach der Herstellung der Drahtverbindungen zwischen den Bondpads des Halbleiterchips und den Bondpads auf der Lotkugelseite eingebracht werden, weshalb sich dieser Steg nicht störend auf den Bondprozess auswirkt.
  • Es ist selbstverständlich auch möglich, den Steg vorher so zu konzepieren, dass er den Bondprozess nicht behindert. In diesem Falle ist es möglich, dass sich der Steg von einer Seite des Bondkanals zu einer gegenüber liegenden Seite des Bondkanals erstreckt und jeweils mit den Seitenflächen verbunden ist. Der Vorteil bei dieser Ausgestaltung ist, dass dieser Steg sodann keine Erhöhung über dem Bondkanal bildet, die ggf. störend sein könnte.
  • In einer weiteren Ausgestaltung hierzu ist vorgesehen, dass der Steg die Höhe des Bondkanals zwischen der Lotkugelseite und der Chipseite einnimmt. Damit ist die volle Höhe des Bondkanals ausgenutzt und der Steg kann seine größtmögliche Wirkung entfalten.
  • Insbesondere zur Erleichterung des Bondvorganges kann es jedoch zweckmäßig sein, dass der Steg nur teilweise die Höhe des Bondkanals zwischen Lotkugelseite und Chipseite einnimmt und dann nahe zur Chipseite angeordnet ist.
  • Zur weiteren Erhöhung der mechanischen Stabilität und zur Erhöhung des Formschlusses der Vergussmasse mit dem Substrat ist es möglich, mehrere Stege anzuordnen.
  • In diesem Falle ist es zweckmäßig, diese Stege parallel zueinander anzuordnen, da diese dann in der Richtung, in der sie parallel verlaufen, gleich verteilt die Kräfte aufnehmen können und in senkrechter Richtung dazu sich die Wirkungen der einzelnen Stege addieren.
    •
  • Die Erfindung soll nunmehr anhand von Ausführungsbeispielen näher erläutert werden. In den zugehörigen Zeichnungen zeigt
  • 1 einen Querschnitt durch ein FGBA-Halbleiterbauelement nach dem Stand der Technik,
  • 2 einen Ausschnitt A aus 1 nach dem Stand der Technik,
  • 3 den Ausschnitt A in erfindungsgemäßer Ausgestaltung mit einer um den Bondkanal laufenden Nut,
  • 4 eine Ansicht des Bondkanals von der Lotkugelseite mit einer umlaufenden Nut,
  • 5 eine dem Ausschnitt A entsprechende in ähnlicher Weise aus dem Stand der Technik bekannte Gestaltung einer Hinterschneidung,
  • 6 eine dem Ausschnitt A entsprechende erfindungsgemäße Gestaltung mit einer Nut in den Seitenwänden,
  • 7 eine erfindungsgemäße Ausgestaltung des Auschnitts A mit Unebenheiten in den Seitenwänden,
  • 8 eine lotkugelseitige Teilansicht mit Stegen zwischen den Seitenwänden und
  • 9 einen ausschnittsweisen Querschnitt durch den Bondkanal entlang der Linie IX-IX in 8.
  • Wie in 1 dargestellt, enthält ein FGBA-Halbleiterbauelement 1 ein Substrat 2. Auf der Chipseite 3 ist ein Halbleiterchip 4 montiert. Auf einer Lotkugelseite 5 ist das Substrat 2 mit Lotkugeln 6 versehen. Zur Verhinderung eines Abfließens von Lot aus den Lotkugeln 6 ist weiterhin auf die Lotkugelseite 5 eine Lötstopplackmaske 7 aufgebracht.
  • Die Lotkugeln 6 sind auf Ballpads 8 befestigt. Die Ballpads 8 sind über eine Leiterstruktur 9 mit Bondpads 10 auf der Lotkugelseite 5 elektrisch leitend verbunden. Zur Verbindung des Halbleiterchips 4 mit der Leiterstruktur 9 sind die Bondpads 10 über Drahtbrücken 11 mit Bondpads 12 auf dem Halbleiterchip verbunden. Zur mechanischen Stabilisierung und zum Schutz ist das FGBA-Halbleiterbauelement 1 mit einem Gehäuseteil 13, welches der Halbleiterchip abdeckt und mit einem Gehäuseteil 14 versehen, welches den Bondkanal ausfüllt.
  • Wie in 1 dargestellt, weist der Bondkanal 15, durch den die Drahtbrücken 11 bezogen sind, glatte Seitenwände 16 auf. Durch diese mechanische Gestaltung ist das Gehäuseteil 14 mit dem Substrat 2 lediglich materialschlüssig verbunden. Allerdings besteht ein Formschluss zwischen dem Gehäuseteil 14 und der Drahtbrücke 11, da das Gehäuseteil 14 die Drahtbrücke 11 umhüllt. In Folge dieser ungenügenden Verbindung zwischen dem Gehäuseteil 14 und dem Substrat 2 kommt es, wie in 2 dargestellt, sehr häufig zu einem Bruch 17 des Gehäuseteiles 14. Dieser Bruch 17 verläuft über die Drahtbrücke 11, was regelmäßig zu einem Bruch des Drahtes der Drahtbrücke 11 führt.
  • Abhilfe schafft hier eine formschlüssige Verbindung zwischen dem Gehäuseteil 14 und dem Substrat 2. Dies wird in einem ersten Ausführungsbeispiel gemäß 3 und 4 dadurch realisiert, dass auf der Lotkugelseite 5 eine um den Bondkanal 15 umlaufenden Nut 18 eingebracht ist, die im Querschnitt schwalbenschwanzförmig ausgeführt ist. In dieser schwalbenschwanzförmigen Nut 18 kann sich nunmehr beim Ausformen des Gehäuseteiles 14 Vergussmaterial in die Nut 18 ergießen und dieses Vergussmaterial in dieser Nut erzeugt sodann eine formschlüssige Verbindung zwischen dem Substrat 2 und dem Gehäuseteil 14, wodurch ein Bruch 17, wie er in 2 dargestellt ist, wirkungsvoll vermieden wird.
  • 5 zeigt eine andere Ausgestaltung der Seitenwand 16 des Bondkanales 15 in einer Hinterschneidung. Dabei schließt die Lotkugelseite 5 mit der Seitenwand 16 einen Winkel α ein, der kleiner als 90° ist. Wie entsprechenderweise schließt die Seitenwand 16 mit der Chipseite 3 einen Winkel β ein, der kleiner als 90° ist. Dementsprechend existiert auf der Chipseite 3 ein größerer Raum für das Vergussmaterial des Gehäuseteiles 14, wodurch das Gehäuseteil 14 formschlüssig in dem Substrat 2 gehalten wird.
  • Eine weitere Möglichkeit zur Herstellung eines Formschlusses zwischen dem Gehäuseteil 14 und dem Substrat 2 besteht darin, in die Seitenwand 16 eine Nut 19 einzubringen, die, wie in 6 dargestellt, T-förmig ausgebildet ist. Auch in diese Nut 19 wird Vergussmaterial bei der Herstellung des Gehäuseteiles 14 eingebracht, welches sodann für die formschlüssige Verbindung sorgt.
  • Eine weitere Möglichkeit der Realisierung eines Formschlusses zwischen dem Gehäuseteil 14 und dem Substrat 2 besteht gemäß 7 darin, die Seitenwand 16 mit einer Unebenheit 20 zu versehen. Dies kann in einfachster Weise dadurch geschehen, dass beim Ausstanzen des Bondkanales 15 die dabei entstehende Rauheit der Seitenwände 16 nicht beseitigt wird. Dadurch wird zum einen ein technologischer Schritt eingespart und zum anderen die Formschlüssigkeit erheblich verbessert.
  • Eine weitere Möglichkeit der Herstellung eines Formschlusses und einer Stabilisierung des Bondkanales 15 ist in 8 und 9 dargestellt. Darin ist zwischen den beiden Seiten in der Längserstreckung des Bondkanales 15 ein Steg 21 eingebracht, der mit den Seitenwänden 16 mechanisch fest verbunden ist. Wie ersichtlich, erstreckt sich dieser Steg 21 über die Höhe des Bondkanales 16, d. h. zwischen der Chipseite 3 und der Lotkugelseite 5. Zweckermäßigerweise ist der Steg 21 so angeordnet, dass er zwischen den Drahtbrücken 11 liegt und somit den Bondvorgang, d. h. die Herstellung der Drahtbrücken zwischen den Bondpads 10 und 12 nicht behindert.
    • 1
    FBGA-Halbleiterbauelement
    2
    Substrat
    3
    Chipseite
    4
    Halbleiterchip
    5
    Lotkugelseite
    6
    Lotkugel
    7
    Lötstopplackmaske
    8
    Ballpad
    9
    Leiterstruktur
    10
    Bondpad auf der Lotkugelseite
    11
    Drahtbrücke
    12
    Bondpad auf dem Halbleiterchip
    13
    Gehäuseteil auf dem Halbleiterchip
    14
    Gehäuseteil über dem Bondkanal
    15
    Bondkanal
    16
    Seitenwand
    17
    Bruch
    18
    Nut um den Bondkanal
    19
    Nut in der Seitenwand
    20
    Unebenheit
    21
    Steg
    α
    Winkel
    β
    Winkel
    A
    vergrößerter Ausschnitt

Claims (10)

  1. Substrat für ein FBGA-Halbleiterbauelement (FBGA = Fine Ball Grid Array) mit einer Chipseite zur Aufnahme eines Halbleiterchips, einer Lotkugelseite zum Aufbringen von Lotkugeln auf Ballpads und einem als Öffnung zwischen Chipseite und Lotkugelseite ausgeführtem Bondkanal zur Durchführung von Drahtbrücken zwischen dem Halbleiterchip und Bondinseln auf der Lotkugelseite, der Seitenflächen aufweist, die sich zwischen der Chipseite und der Lotkugelseite erstrecken und der mit einem aus Vergussmasse bestehenden Gehäuseteil verschließbar ist, in dem Bereich des Substrates (2), in dem das Gehäuseteil (14) erzeugbar ist, Formschlusselemente für eine Vergussmasse angeordnet sind, die in Form von Vertiefungen (18) auf der Lotkugelseite (5) neben dem Bondkanal (15) ausgebildet sind, die als um den Bondkanal (15) umlaufende Nuten (18) ausgebildet sind, dadurch gekennzeichnet, dass die Nuten (18) einen T-förmigen oder schwalbenschwanzförmigen Querschnitt aufweisen.
  2. Substrat für ein FBGA-Halbleiterbauelement (FBGA = Fine Ball Grid Array) mit einer Chipseite zur Aufnahme eines Halbleiterchips, einer Lotkugelseite zum Aufbringen von Lotkugeln auf Ballpads und einem als Öffnung zwischen Chipseite und Lotkugelseite ausgeführtem Bondkanal zur Durch führung von Drahtbrücken zwischen dem Halbleiterchip und Bondinseln auf der Lotkugelseite, der Seitenflächen aufweist, die sich zwischen der Chipseite und der Lotkugelseite erstrecken und der mit einem aus Vergussmasse bestehenden Gehäuseteil verschließbar ist in dem Bereich des Substrates (2), in dem das Gehäuseteil (14) erzeugbar ist, Formschlusselemente für eine Vergussmasse angeordnet sind, dadurch gekennzeichnet, dass die Formschlusselemente in Seitenflächen (16) des Bondkanals (15) angeordnete Nuten (19) oder Unebenheiten (20) sind.
  3. Substrat nach Anspruch 2, dadurch gekennzeichnet, dass die Nuten (19) im Querschnitt T-förmig oder schwalbenschwanzförmig sind.
  4. Substrat für ein FBGA-Halbleiterbauelement (FBGA = Fine Ball Grid Array) mit einer Chipseite zur Aufnahme eines Halbleiterchips, einer Lotkugelseite zum Aufbringen von Lotkugeln auf Ballpads und einem als Öffnung zwischen Chipseite und Lotkugelseite ausgeführtem Bondkanal zur Durchführung von Drahtbrücken zwischen dem Halbleiterchip und Bondinseln auf der Lotkugelseite, der Seitenflächen aufweist, die sich zwischen der Chipseite und der Lotkugelseite erstrecken und der mit einem aus Vergussmasse bestehenden Gehäuseteil verschließbar ist, wobei in dem Bereich des Substrates (2), in dem das Gehäuseteil (14) erzeugbar ist, Formschlusselemente für eine Vergussmasse angeordnet sind, dadurch gekennzeichnet, dass die Formschlusselemente mindestens einen im Bondkanal (15) angeordneten Steg (21) umfassen, der zwischen zwei in dem Bondkanal (15) gegenüberliegenden Seitenflächen (16) angeordnet und auf jeder Seite mit dem Substrat (2) fest verbunden ist.
  5. Substrat nach Anspruch 4, dadurch gekennzeichnet, dass sich der Steg (21) auf der Lotkugelseite (5) über den Bondkanal (15) erstreckt und mit dem Rand des Bondkanales (15) fest verbunden ist.
  6. Substrat nach Anspruch 4, dadurch gekennzeichnet, dass sich der Steg (21) von einer Seite des Bondkanales (15) zu einer gegenüberliegenden Seite des Bondkanales (15) erstreckt und jeweils mit den Seitenflächen (15) verbunden ist.
  7. Substrat nach Anspruch 6, dadurch gekennzeichnet; dass der Steg (21) die Höhe des Bondkanales (15) zwischen der Lotkugelseite (5) und der Chipseite (3) einnimmt.
  8. Substrat nach Anspruch 6, dadurch gekennzeichnet, dass der Steg (21) nur teilweise die Höhe des Bondkanales (15) zwischen Lotkugelseite (5) und Chipseite (3) einnimmt und nahe zur Chipseite (3) angeordnet ist.
  9. Substrat nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, dass mehrere Stege (21) angeordnet sind.
  10. Substrat nach Anspruch 9, dadurch gekennzeichnet, dass die Stege (21) parallel zueinander angeordnet sind.
DE102005003390A 2005-01-24 2005-01-24 Substrat für ein FBGA-Halbleiterbauelement Expired - Fee Related DE102005003390B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005003390A DE102005003390B4 (de) 2005-01-24 2005-01-24 Substrat für ein FBGA-Halbleiterbauelement
US11/338,867 US7518220B2 (en) 2005-01-24 2006-01-24 Substrate for an FBGA semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005003390A DE102005003390B4 (de) 2005-01-24 2005-01-24 Substrat für ein FBGA-Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102005003390A1 DE102005003390A1 (de) 2006-07-27
DE102005003390B4 true DE102005003390B4 (de) 2007-09-13

Family

ID=36650609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005003390A Expired - Fee Related DE102005003390B4 (de) 2005-01-24 2005-01-24 Substrat für ein FBGA-Halbleiterbauelement

Country Status (2)

Country Link
US (1) US7518220B2 (de)
DE (1) DE102005003390B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903014B2 (ja) * 2006-05-18 2012-03-21 ローム株式会社 半導体装置
US20080083994A1 (en) * 2006-10-06 2008-04-10 Choon Hiang Lim Method for producing a semiconductor component and substrate for carrying out the method
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
US8058108B2 (en) * 2010-03-10 2011-11-15 Ati Technologies Ulc Methods of forming semiconductor chip underfill anchors
EP2400534A1 (de) * 2010-06-22 2011-12-28 Nxp B.V. Verpacktes Halbleiterbauelement mit verbesserten Verschlusseigenschaften
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
CN107706158B (zh) * 2017-11-14 2023-11-03 长鑫存储技术有限公司 半导体封装结构及制造方法
KR102499040B1 (ko) * 2018-11-23 2023-02-13 삼성전자주식회사 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
DE19618101A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Trägerelement mit wenigstens einem integrierten Schaltkreis sowie Verfahren zur Herstellung eines solchen Trägerelementes
US5722161A (en) * 1994-05-03 1998-03-03 Amkor Electronics, Inc. Method of making a packaged semiconductor die including heat sink with locking feature
US6013946A (en) * 1996-09-11 2000-01-11 Samsung Electronics Co., Ltd. Wire bond packages for semiconductor chips and related methods and assemblies
DE19954888A1 (de) * 1999-11-15 2001-05-23 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6818989B2 (en) * 2001-05-21 2004-11-16 Hitachi Cable, Ltd. BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6486536B1 (en) 2000-08-29 2002-11-26 Micron Technology, Inc. U-shape tape for BOC FBGA package to improve moldability
DE10339770B4 (de) 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5722161A (en) * 1994-05-03 1998-03-03 Amkor Electronics, Inc. Method of making a packaged semiconductor die including heat sink with locking feature
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
DE19618101A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Trägerelement mit wenigstens einem integrierten Schaltkreis sowie Verfahren zur Herstellung eines solchen Trägerelementes
US6013946A (en) * 1996-09-11 2000-01-11 Samsung Electronics Co., Ltd. Wire bond packages for semiconductor chips and related methods and assemblies
DE19954888A1 (de) * 1999-11-15 2001-05-23 Infineon Technologies Ag Verpackung für einen Halbleiterchip
US6818989B2 (en) * 2001-05-21 2004-11-16 Hitachi Cable, Ltd. BGA type semiconductor device, tape carrier for semiconductor device, and semiconductor device using said tape carrier

Also Published As

Publication number Publication date
US7518220B2 (en) 2009-04-14
US20060180929A1 (en) 2006-08-17
DE102005003390A1 (de) 2006-07-27

Similar Documents

Publication Publication Date Title
DE102005003390B4 (de) Substrat für ein FBGA-Halbleiterbauelement
DE3913221C2 (de) Halbleiteranordnung mit Leiterrahmen und Formharzgehäuse
DE2931449C2 (de)
DE10130836B4 (de) Oberflächenwellenbauelement und Verfahren zum Herstellen desselben
CH686325A5 (de) Elektronikmodul und Chip-Karte.
DE19927046A1 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE10203353A1 (de) Halbleitermodul und elektronische Komponente
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0980586A1 (de) Leistungshalbleitermodul mit keramiksubstrat
DE112015002360B4 (de) Vorrichtung für elastische Wellen und Verfahren zu ihrer Herstellung
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
DE4321592A1 (de) Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür
DE4417670A1 (de) Verbessertes TAB-Band
WO2007042071A1 (de) Baugruppe mit wenigstens zwei in elektrisch leitender wirkverbindung stehenden komponenten und verfahren zum herstellen der baugruppe
WO2007093279A2 (de) Verfahren zur herstellung von elektronischen bauelementen und drucksensor
EP2073262B1 (de) Halbleiterbauelement
DE102016224586A1 (de) Halbleiter-Package-System und damit verbundene Verfahren
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE102004016940B4 (de) Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip
DE10158770B4 (de) Leiterrahmen und Bauelement mit einem Leiterrahmen
EP2260511A1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
EP3618585A1 (de) Schaltungsträger mit einem einbauplatz für elektronische bauelemente, elektronische schaltung und herstellungsverfahren
DE102013102828A1 (de) Leistungsbaugruppe mit einer als Folienverbund ausgebildeten Verbindungeinrichtung
EP2302987B1 (de) Integration von SMD-Bauteilen in ein IC-Gehäuse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee