JP5649739B2 - ノーフローアンダーフィル - Google Patents

ノーフローアンダーフィル Download PDF

Info

Publication number
JP5649739B2
JP5649739B2 JP2013537704A JP2013537704A JP5649739B2 JP 5649739 B2 JP5649739 B2 JP 5649739B2 JP 2013537704 A JP2013537704 A JP 2013537704A JP 2013537704 A JP2013537704 A JP 2013537704A JP 5649739 B2 JP5649739 B2 JP 5649739B2
Authority
JP
Japan
Prior art keywords
conductive
post
posts
solder
microelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013537704A
Other languages
English (en)
Other versions
JP2013541858A (ja
JP2013541858A5 (ja
Inventor
ハーバ，ベルガセム
モハメッド，イリヤス
チャウ，エリス
リー，サン，ザ・セカンド
デサイ，キショール
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2013541858A publication Critical patent/JP2013541858A/ja
Publication of JP2013541858A5 publication Critical patent/JP2013541858A5/ja
Application granted granted Critical
Publication of JP5649739B2 publication Critical patent/JP5649739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/8349—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

半導体チップパッケージアセンブリの構築において、半導体チップの動作中に当該チップと支持回路化基板又は誘電体素子との間の接続に加わるひずみ及び応力を低減及び／又は再分配するために半導体パッケージの素子間及び／又は素子の周りに封入材料又はアンダーフィルを介在させ、腐食に対し素子を封止するとともに、封入剤と半導体ダイとチップパッケージの他の素子との密な接触を確実にすることが望ましいことがわかっている。
［関連出願の相互参照］
本出願は、２０１０年１１月２日に出願された米国特許出願第１２／９３８，０６８号の継続出願であり、その開示内容は引用することにより本明細書の一部をなすものとする。
半導体チップパッケージアセンブリ等を封入する様々な方法が考案されてきた。それでもなお、超小型電子封入技法の開発に捧げられたあらゆる努力にもかかわらず、更なる改善への満たされていない必要性が存在する。
超小型電子アセンブリを作製する方法が、第１の面及び該第１の面の上に突出する第１の導電性素子を有する第１の構成要素と、第２の面及び該第２の面の上に突出する第２の導電性素子を有する第２の構成要素と、を設けるステップを含むことができる。前記第１の構成要素又は前記第２の構成要素のうちの少なくとも一方が超小型電子素子とすることができ、前記第１の導電性素子のうちの少なくとも幾つか又は前記第２の導電性素子のうちの少なくとも幾つかが実質的に剛性の導電性ポストとすることができ、該ポストは該ポストが突出する前記それぞれの面の上に或る高さを有することができ、該高さは前記第１の面と前記第２の面との間の距離の少なくとも４０パーセントである。ボンドメタルが、前記少なくとも幾つかの第１の導電性素子又は前記少なくとも幾つかの第２の導電性素子の少なくともどちらかの上に配置されることができ、アンダーフィル層が、前記第１の導電性素子のうちの少なくとも幾つか又は前記第２の導電性素子のうちの少なくとも幾つかの上に重なることができる。本方法は、少なくとも一方の前記第１の導電性素子を他方の前記第２の導電性素子に向けて動かすステップであって、前記実質的に剛性のポストが前記アンダーフィル層を穿孔して前記ボンドメタルを少なくとも変形させるようにする、動かすステップを含むことができる。本方法は、前記ボンドメタルが前記ポストの縁に沿って流れて前記第１の構成要素及び前記第２の構成要素を電気的に接合するまで、前記第１の構成要素及び前記第２の構成要素を接合温度まで加熱するステップを含むことができる。前記ボンドメタルは、前記ポストの前記高さの少なくとも２分の１に沿って前記縁に接触することができる。
本発明の別の態様では、超小型電子アセンブリを作製する方法は、第１の面及び該第１の面の上に突出する第１の導電性素子を有する超小型電子素子と、第２の面及び該第２の面の上に突出する第２の導電性素子を有する誘電体素子と、を設けるステップを含むことができる。前記第１の導電性素子のうちの少なくとも幾つか又は前記第２の導電性素子のうちの少なくとも幾つかが実質的に剛性の導電性ポストとすることができ、前記第１の導電性素子又は前記第２の導電性素子の他方は前記少なくとも幾つかの導電性ポストと並置されるボンドメタルを備えることができる。前記ポストは該ポストが突出する前記それぞれの面の上に或る高さを有することができ、前記第１の導電性素子のうちの少なくとも幾つか又は前記第２の導電性素子のうちの少なくとも幾つかの上にアンダーフィル層が重なる。本方法は、少なくとも一方の前記第１の導電性素子を他方の前記第２の導電性素子に向けて動かすステップであって、前記実質的に剛性のポストが前記アンダーフィル層を穿孔して前記ボンドメタルを少なくとも変形させるようにする、動かすステップを含むことができる。本方法は、前記ボンドメタルが前記ポストの縁に沿って流れて前記ポストの高さの少なくとも２分の１に沿って前記縁に接触し、前記超小型電子素子を前記誘電体素子と電気的に接合するまで、前記超小型電子素子及び前記誘電体素子を接合温度まで加熱するステップを含むことができる。前記ポストが突出する前記面の上の該ポストの前記高さは前記第１の面と前記第２の面との間の距離の少なくとも４０パーセントとすることができる。
１つの実施の形態では、前記第１の導電性素子は前記ボンドメタルを含み、前記少なくとも幾つかの導電性ポストは前記誘電体素子の第２の導電性素子である。
１つの実施の形態では、前記少なくとも幾つかのポストは前記超小型電子素子の第１の導電性素子であり、前記第２の導電性素子は前記ボンドメタルを含む。
１つの実施の形態では、少なくとも一方の前記第１の導電性素子を他方の前記第２の導電性素子に向けて動かす前記ステップは、前記実質的に剛性のポストが前記ボンドメタルを穿孔するステップを含む。
１つの実施の形態では、少なくとも一方の前記第１の導電性素子を他方の前記第２の導電性素子に向けて動かす前記ステップは、前記第１の面又は前記第２の面のそれぞれの面の上の前記はんだの高さの少なくとも２５％の深さまで前記ボンドメタルに貫入するステップを含む。
１つの実施の形態では、前記ボンドメタルを変形させる前記ステップの前に微量の前記アンダーフィル層が前記導電性ポストによって前記ボンドメタルに圧入される。
１つの実施の形態では、前記第１の構成要素はチップ又は相互接続素子とすることができる。
１つの実施の形態では、前記第１の構成要素及び前記第２の構成要素はチップとすることができるか、又は前記第２の構成要素は相互接続素子とすることができる。
１つの実施の形態では、前記第１の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストとすることもできるし、前記第１の導電性素子のうちの少なくとも幾つかは導電性パッドとすることもできるし、前記第２の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストとすることもできるし、前記第２の導電性素子のうちの少なくとも幾つかはコンタクトパッドとすることもできる。
１つの実施の形態では、前記アンダーフィルは前記第１の導電性素子の上に重なることもできるし、前記アンダーフィルは前記第２の導電性素子の上に重なることもできるし、前記アンダーフィルは前記第１の導電性素子及び前記第２の導電性素子の上に重なることもできる。
１つの実施の形態では、前記第１の構成要素は超小型電子素子であり、前記第１の導電性素子のうちの少なくとも幾つかはコンタクトパッドとすることができ、前記第２の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである。代替的には、前記第２の構成要素は相互接続素子又は超小型電子素子とすることができる。別の代替的な実施の形態では、前記設けるステップは、前記実質的に剛性のポストのうちの前記少なくとも幾つかの上にボンドメタルを設けるステップ又は前記コンタクトパッドのうちの前記少なくとも幾つかの上にボンドメタルを設けるステップを含むことができる。
１つの実施の形態では、前記第１の構成要素は超小型電子素子とすることができ、前記第１の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストとすることができ、前記第２の導電性素子のうちの少なくとも幾つかはコンタクトパッドとすることができる。代替的には、前記第２の構成要素は相互接続素子又は超小型電子素子とすることができる。
１つの実施の形態では、前記第１の構成要素は超小型電子素子とすることができ、前記第１の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストとすることができ、前記第２の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストとすることができる。代替的には、前記第２の構成要素は相互接続素子又は超小型電子素子とすることができる。
本発明の別の態様によれば、超小型電子アセンブリは、第１の構成要素と、第２の構成要素と、ボンドメタルと、アンダーフィル層とを含むことができる。前記第１の構成要素は、第１の面及び該第１の面の上に突出する第１の導電性素子を有することができる。前記第２の構成要素は、第２の面及び該第２の面の上に突出する第２の導電性素子を有することができる。前記第１の構成要素又は前記第２の構成要素のうちの少なくとも一方が超小型電子素子とすることができ、前記第１の導電性素子のうちの少なくとも幾つか又は前記第２の導電性素子のうちの少なくとも幾つかが実質的に剛性の導電性ポストとすることができ、該ポストは該ポストが突出する前記それぞれの面の上に或る高さを有することができる。前記ボンドメタルは、それぞれの導電性素子対間に配置されることができ、前記それぞれの対は、前記ポストのうちの少なくとも１つと、該少なくとも１つのポストに面する前記第１の導電性素子又は前記第２の導電性素子のうちの少なくとも一方と、をそれぞれ含む。該ボンドメタルは前記ポストの前記高さの少なくとも２分の１に沿って前記ポストの縁に接触することもできる。前記アンダーフィル層は、前記第１の構成要素及び前記第２の構成要素の前記第１の面及び前記第２の面に接触及び結合することができる。該アンダーフィル層の残りの部分は、前記ポストのうちの少なくとも幾つかと前記ボンドメタルとの界面のうちの少なくとも１つに存在することもできるし、該アンダーフィル層の該残りの部分は、前記ボンドメタル内に存在することもできる。
１つの実施の形態では、前記第１の構成要素は超小型電子素子とすることができ、前記第２の構成要素は誘電体素子とすることができる。代替的には、前記超小型電子素子はチップとすることができる。
１つの実施の形態では、前記第１の構成要素は誘電体素子とすることができる。
１つの実施の形態では、前記第１の構成要素及び前記第２の構成要素は超小型電子素子とすることができるか、又は、前記第１の導電性素子は前記導電性ポストとすることができる。
１つの実施の形態では、前記第２の導電性素子は前記導電性ポストとすることができる。
１つの実施の形態では、前記第１の導電性素子及び前記第２の導電性素子の双方が前記導電性ポストとすることができる。
１つの実施の形態では、ボンディングメタルが前記導電性ポストのうちの少なくとも１つの上に堆積されることができる。
１つの実施の形態では、はんだマスクが前記導電性ポストに隣接して設けられることができるか、又は前記導電性ポストの少なくとも一部はボンディングメタルに耐性のある材料を用いてコーティングされることができる。
１つの実施の形態では、前記ボンドメタルは前記導電性ポストのうちの少なくとも１つの高さの２分の１以下を覆うことができる。
１つの実施の形態では、前記第２の導電性素子は前記導電性ポストとすることができる。
本発明の１つの実施形態による一実施形態である。 図１（ｃ）の上面図である。 図１（ｆ）の一部の分解図である。 図１の代替の実施形態である。 図１の代替の実施形態である。 図１の別の代替の実施形態である。 図１の別の代替の実施形態である。 図６の代替の実施形態である。 図１の別の代替の実施形態である。 図１Ｆの一部の代替の実施形態である。 本発明の一実施形態によるシステムである。 本発明の１つの実施形態によるシステムの概略図である。
図１は、本発明の一実施形態による超小型電子パッケージ１００（図１（ｆ））を準備する方法の断面図である。図示されるように、超小型電子パッケージ１００は、超小型電子素子３０と、その場で露出される導電性ポスト４０を有する誘電体素子５０と、を備える（図１（ａ）〜（ｂ））。
図１（ａ）を参照すると、１つの例では、超小型電子素子３０は、単一の「むき出しの」すなわちパッケージ化されていないダイ、例えば上に超小型電子回路部を有する半導体チップとすることができる。半導体ダイのコンタクト支持面（contact-bearing surface）３２において複数のコンタクト、例えばボンドパッド２０を露出させることができ、そのような面において露出される１つ又は複数の行に配列することができる。
本開示で用いるとき、導電性素子が誘電体素子の面「において露出している」という記述は、導電性素子が、誘電体素子の面に対して垂直である方向において、誘電体素子の面に向かって移動している理論的な点に接触することができることを示す。したがって、誘電体素子の面において露出している端子又は他の導電性素子は、こうした面から突出することができるか、こうした面と同一平面とすることができるか、又はこうした面に対して凹状であり、誘電体素子の孔又は窪みを通して露出することができる。
例えば、はんだ、インジウム、錫、又はそれらの組み合わせ等のボンドメタル１０を、超小型電子素子３０のボンドパッド２０に接合することができる。
図１（ｂ）を参照すると、１つの実施形態では、その面において露出した導電性素子を有する誘電体素子５０、例えば、基板、チップキャリア、テープ等を設けることができる。１つの実施形態では、誘電性素子５０は、超小型電子素子の長さＬ２よりも長い長さＬ１を有する。代替的に、誘電体素子及び超小型電子素子の長さは同じとすることができる。示される実施形態では、導電性素子は、誘電体素子５０の上面５２から上方又は外側に延在する実質的に剛性の金属ポスト４０である。ポスト４０は、当該技術分野において既知の任意の方法を用いて準備することができる。
例えば、その開示内容を引用することにより本明細書の一部をなすものとする、Fjelstadに対する米国特許第６，１７７，６３６号に記載されているように、基板面に導電性シートを取り付け、次にその導電性シートの一部分を選択的に除去することによって、基板の面から互いに平行に突出する、複数の実質的に剛性の細長いポストを形成することができる。金属シートは本質的に銅からなることもできるし、銅の１つ又は複数の層と、場合によっては、その内部の別の金属の１つ又は複数の層、例えばニッケル等のエッチング障壁金属の１つ又は複数の層と、を有することができる。ポストの先端は同一平面上の面を有することができる。
このため、例えば、実質的に剛性のポストを、誘電体素子５０に取り付けられた導電性シートからリソグラフィーによってパターニングして、誘電体素子５０の上面５２の上方に向かって延在する固体金属ポストを形成することができる。そのような処理は、円錐台形状を有する金属ポストを形成する傾向にあり、ポストの縁は導電性ポスト４０の先端４２から傾斜している。同様に、ポストは、その開示内容を引用することにより本明細書の一部をなすものとする、２００７年３月１３日に出願された、本発明の譲受人に譲渡された米国特許出願公開第２００８／０００３４０２号において開示されているもの等のダブルエッチングプロセスから形成することができる。代替的に、ポストは、２００９年７月３０日に出願された、本発明の譲受人に譲渡された、Habaに対する米国特許出願公開第２０１０／００４４８６０号、又は２００８年１２月２３日に出願された、Endoに対する米国特許出願公開第２００９／０１８８７０６号に開示されているように形成することもでき、これらの開示内容は全て、引用することにより本明細書の一部をなすものとする。
加えて、金属基板上にポストを形成する電解めっき方法が、その開示内容を引用することにより本明細書の一部をなすものとする、それぞれOosawa他に対する米国特許第６，３７２，６２０号及び同第６，６１７，２３６号において記載されている。基板上の導電性層の露出した部分が除去されるエッチングプロセスとは異なり、基板の露出した部分の上に金属を堆積させることによって実質的に剛性の導電性ポストを形成することができる。そのようなポストは代わりに、エッチングプロセスの結果として得られる円錐台形状とは対照的に、より均一な円形形状を有することができる。
図１（ｃ）を参照すると、アンダーフィル６０が誘電体素子５０の露出した上面５２及びポスト４０を覆うように所定の量のアンダーフィルを誘電体素子５０上に堆積させることができる。１つの例示的な実施形態では、アンダーフィル６０は誘電体素子５０の上面５２及びポスト４０の上面又は先端４２上にスピンコーティングすることができる。導電性ポストの縁面４４及び先端４２は、ポストがアンダーフィルによって完全に覆われるようにアンダーフィル６０と接触することができる（図１（ｃ）及び図２を参照されたい）。アンダーフィルは高分子成分を含むことができ、この高分子成分によって、最終パッケージアセンブリ及びそのケーシングの後、超小型電子素子３０と誘電体素子５０との間の機械的接続の剛性が増大する。
次に図１（ｄ）を参照すると、ボンディングメタル塊、例えば超小型電子素子３０上のはんだ１０は、誘電体素子５０から離れるように延在する導電性ポスト４０と並置することができる。図示される実施形態では、はんだ塊１０は導電性ポスト４０に向かって、すなわち超小型電子素子を基板に向かって動かすことによって動かすことができる。代替的に、導電性ポスト４０を上に有する基板を超小型電子素子のはんだ塊１０に向かって動かすこともできるし、はんだ及び導電性ポストの双方を互いに近づけることもできる。例えば、ダイ３０及び誘電体素子５０はそれぞれのプレート（図示せず）の上に配置することができ、超小型電子素子３０又は誘電体素子５０の一方又は双方を方向６２、６４の一方又は双方に動かすことによって導電性ポスト４０及びはんだ１０を互いに近づけることができる。導電性ポスト４０とはんだ１０との嵌合を確実にするために、はんだ１０を、アンダーフィル６０の一部を少なくとも変形させるようにアンダーフィル６０に圧入することができる。そのような構成では、アンダーフィル６０は誘電体素子５０の上面５２及びはんだ１０の縁面４４と接触する場合があるが、超小型電子素子３０のコンタクト支持面３２とは接触する場合もしない場合もある。特定の実施形態では、本方法は導電性ポストをボンディングメタル塊と位置合わせするステップを含むことができる。一方、幾つかの場合、ポストをボンディングメタルと位置合わせするステップを必要とすることなく、誘電体素子のポストを超小型電子素子上のボンディングメタルと接合することが可能である場合がある。すなわち、ボンディングメタルが液化する温度までボンディングメタルが加熱されると、ボンディングメタルは構造を自己整合する傾向を有することができ、このとき、ボンディングメタル塊からの表面張力は導電性ポストをボンディングメタル塊と良好に位置合わせするのに役立つことができる。
次に図１（ｅ）を参照すると、導電性ポスト４０の先端４２がアンダーフィル６０に埋め込まれるように、超小型電子素子３０を誘電体素子５０に向かって継続的に動かすことができる。また、先端４２は、はんだ１０に完全に貫入しない場合、はんだ１０の少なくとも一部分を変形させる。１つの実施形態では、導電性ポスト４０は、超小型電子素子３０のコンタクト支持面３２から離れるように延在するはんだ１０の高さＨｓ（図１（ａ））の少なくとも２５％である少なくとも距離Ｄ（図１（ｅ））を貫入する。例えば、はんだ１０の高さが超小型電子素子３０の面の上に１００ミクロンである場合、導電性ポストははんだ１０内に少なくとも２５ミクロン貫入することができる。
従来技術の超小型電子パッケージと比較して、導電性ポスト４０によるアンダーフィル６０の貫入及びはんだ１０の変形及び／又は貫入を、導電性ポスト４０の実質的な剛性及び鋭い縁４６（図１及び図２）によって可能にすることができる。導電性ポスト４０の構造は、導電性ポストがアンダーフィル６０を穿刺又は押進すること、及び導電性ポストがはんだ１０内に埋め込まれない場合に少なくともはんだ１０を変形させることを可能にする。導電性ポストがアンダーフィルに貫入し、はんだ１０の一部分を少なくとも変形させると、アンダーフィル６０は超小型電子素子のコンタクト支持面３２及び誘電体素子５０の上面５２の双方に接触することができる。代替的な実施形態では、アンダーフィル６０及びはんだ１０内に埋め込まれるために、誘電体素子５０を超小型電子素子３０に向かって動かすこともできるし、超小型電子素子３０及び誘電体素子５０を互いに向かって同時に動かすこともできる。
次に図１（ｆ）を参照すると、はんだ１０及び導電性ポスト４０が互いに接合された後、超小型電子パッケージ全体１００をリフロー温度まで加熱して、はんだ１０が導電性ポスト４０の縁の周りを流れて導電性カラム９０を形成することができるようにすることができる。一例示の実施形態では、はんだは導電性ポストの全高Ｈｃの少なくとも５０％である高さＨｃ／２、導電性ポストを濡らすことになる。特定の実施形態では、はんだは誘電体素子の露出された面５２までポストを覆うこともできるし、高さＨＣ／２とポストに隣接する誘電体素子５０の上面５２の部分との間の導電性ポスト４０の任意の部分を覆うこともできる。
示すように、導電性ポスト４０の高さＨ ｃ 、はんだカラム１０Ａの高さＨ ｓｏｌｄｅｒ 、及びポンドパッド２０は、超小型電子素子のコンタクト支持面３２と誘電体素子５０の上面５２との間の分離距離Ｘに寄与することができる。一例示の実施形態では、導電性ポスト４０の高さＨ ｃ は誘電体素子５０の上面５２と超小型電子素子３０のコンタクト支持面３２との間の分離距離Ｘの少なくとも４０パーセント（４０％）である。距離Ｘを２５ミクロン〜１００ミクロンとすることができる１つの例では、導電性ポスト４０は少なくとも１０ミクロンの高さＨ ｃ を有する。距離Ｘは、超小型電子素子のコンタクト支持面３２の上及び誘電体素子の上面の上に設けられた素子の上面の上に設けることができる、はんだマスク、接着材層、又は誘電体素子の露出した面若しくは超小型電子素子のコンタクト支持面３２を覆う任意の他の材料等の素子の露出した上面間でとることができることを理解されたい。
図２Ａを参照すると、図１（ｆ）における導電性ポストのうちの１つの先端の拡大概略図が示されている。誇張されて詳細に示されているように、はんだ１０と導電性ポストとの間の接合部において、残留した微量６２のアンダーフィル６０がはんだ１０内に存在することになる。導電性ポスト４０及び／又ははんだ１０が互いに向かって押されるとき、残留した微量６２のアンダーフィル６０が存在するか又ははんだ１０と混合される場合がある。図１（ｄ）に戻って参照すると、導電性ポスト４０及びはんだ１０が互いに並置されるとき、アンダーフィル６０の一部分Ｐがはんだ１０と導電性ポスト４０の先端４２との間に位置する。誘電体素子５０及び超小型電子素子３０が互いに近づき（図１（ｄ）及び図１（ｅ））、導電性ポスト４０がはんだ１０内に埋め込まれるにつれ、はんだ１０と導電性ポスト４０との間に位置していた微量（図示せず）のアンダーフィル６０もはんだ１０内に埋め込まれることになる。実際には、導電性ポスト４０はアンダーフィル６０をはんだ１０に圧入する場合がある。これらの微量の部分６２は、導電性ポスト４０とはんだ１０との間の連結点に現れることになる。
図１の実施形態に対し数多くの変更を行うことができることを理解されたい。それらのうちの幾つかを本明細書においてより詳細に説明する。例えば、アンダーフィル６０は、誘電体素子５０と対照的に超小型電子素子３０の上面３２上に堆積することもできるし（図４）、超小型電子素子３０及び誘電体素子５０の双方の上に堆積することもできる（図８）。はんだマスクは代替的に、誘電体素子５０上に堆積することもできるし（図３（ａ））、導電性ポスト４０は誘電体素子５０又は超小型電子素子３０のいずれかの面に直接接触するアンダーフィル６０及びはんだ１０の量を制限するようにコーティングすることもできる（図８）。はんだマスク又はコーティングは、アンダーフィル６０が超小型電子素子３０の面３２又は誘電体素子５０の面５２から延在する導電性ポストの縁に接触することを防ぐこともできる。はんだ又はボンドメタル１０がボンドパッド２０上に直接配置される代わりに、代替的にはんだを導電性ポスト４０の１つ又は複数の先端４２上に直接配置することもできる（図６）。
次に図３を参照すると、超小型電子パッケージ３００（図３（ｆ））を作製する方法の代替的な実施形態が示されている。この実施形態は図２に示す実施形態と類似しており、上にボンドメタル１０を有する超小型電子素子３３０（図３（ａ））及び上にポスト３４０を有する誘電体素子３５０（図３（ｂ））から始まる同じステップを辿る。請求項３に記載の方法は、はんだマスク３７０（図３（ｂ））が誘電体素子３５０の主面３５２上に設けられるという点においてのみ異なり、これはアンダーフィル３６０及びはんだ３１０のどれだけが誘電体素子３５０の導電性ポスト３４０及び面３５２に直接接触することができるかに影響する。図３（ｂ）に示す例では、はんだマスク３７０は誘電体素子３５０の上面３５２にわたって設けることができ、それによってはんだマスク３７０は導電性ポスト３４０の側縁３４４に接触する。代替的に、はんだマスクは導電性ポスト３４０’の縁３４４’から或る距離離間することができ、それによって、はんだマスク３７０の縁３７４と導電性ポスト３４０’の縁３４４’との間に間隙Ｇが存在する。
図３（ｃ）に示すように、アンダーフィル３６０ははんだマスク３７０の露出した上面３７２上を流れることができる。はんだマスク３７０は誘電体素子３５０上に配置されるので、アンダーフィル３６０は導電性ポスト３４０の下側部分又は基部３４６の縁面３４４に接触しない。したがって、アンダーフィル３６０は導電性ポストの先端３４２及び露出したままでありかつはんだマスク３７０から上方に延在する導電性ポスト３４０の縁面３４４上に重なり、それらに接触することができる。
図３（ｅ）に示すように、誘電体素子３５０及び超小型電子素子３３０が合わせて接合された後（図３（ｄ））、超小型電子素子３３０が誘電体素子３５０上の導電性ポスト３４０の先端３４２に向かって動かされるときに、超小型電子素子３３０のボンドパッド３２０上に堆積されたはんだ３１０を導電性ポストによって変形させることもできるし、導電性ポスト３４０をはんだに埋め込むこともできる。導電性ポスト３４０の先端３４２がはんだ３１０を変形させるか又ははんだ３１０に埋め込まれると、パッケージ３００をリフローすることができる。示される例では、はんだマスク３７０は、はんだ３１０がはんだマスク３７０と直接接触している導電性ポスト３４０の基部３４６の縁を濡らすことを防止する。はんだマスク３７０の面３７２の上に延在する導電性ポスト３４０の露出した部分のみがはんだ３１０によって濡らされる。
次に図３（ｆ）を参照すると、はんだ１０及び導電性ポスト３４０が合わせて接合された後、超小型電子パッケージ全体３００をリフロー温度まで加熱することができ、それによってはんだ３１０は導電性３４０の縁に沿って流れて導電性カラム３９０を形成することができる。示されるように、はんだマスク３７０は導電性ポスト３４０の基部３４６の縁３４４に隣接して堆積されるので、はんだ３１０ははんだマスク３７０の面３７２から離れるように延在しかつ面３７２の上で露出される導電性ポスト３４０のこれらの縁に沿ってのみ流れ、これらの縁に接触することになる。対照的に、はんだマスク３７０が導電性ポスト３４０’の縁に触れない場合、はんだ３１０は導電性ポスト３４０’の基部にリフローすることも、誘電体素子３５０の上面に隣り合ってリフローすることもできる。
図３（ｇ）を参照すると、前出の実施形態と同様に、導電性ポスト３４０の高さＨｐははんだマスク３７０の上面３７２から導電性ポスト３４０の上面まで測定される。高さＨｐは、超小型電子素子３３０の上面３３２とはんだマスク３７０の露出した上面３７２との間の分離距離Ｘの少なくとも４０パーセント（４０％）とすることができる。距離Ｘを２５ミクロン〜１００ミクロンとすることができる１つの例では、導電性ポスト４０は少なくとも１０ミクロンの高さを有する。
さらに図３（ｇ）を参照すると、超小型電子パッケージ３００が完成すると、この超小型電子パッケージ３００を回路パネル３９０又は回路基板に電気的に接続することができる。誘電体素子３５０上の素子３４５は、ポスト３４０又はその面３５２において露出した他の導電性素子と電気的に接続される。示されるように、はんだボール３６２を用いて端子３４５を回路パネル上のコンタクトパッド３５５に接続することができる。はんだボール３６２の使用に対する代替として、導電性ピン、他の形態の導電性材料等の、超小型電子パッケージ３００を回路パネル３９０に導電接続する任意の他の従来の形態を用いることができる。超小型電子パッケージ３００を任意の他の形態の外部素子又はデバイスに電気的に接続することができることを理解されたい。
図４（ａ）〜図４（ｆ）において、本発明による超小型電子パッケージ４００（図４（ｆ））の別の代替的な実施形態が示されている。この実施形態は、図４（ｃ）に示すように、アンダーフィル４６０が代替的に超小型電子素子４３０の上面４３２上に設けられる場合があり、誘電体素子４５０の上面４５２上に設けられない場合があることを除いて、図１〜図２に関して上述した方法に類似している。図４（ｄ）を参照すると、超小型電子素子４３０上のはんだ４１０と導電性ポスト４４０とが互いに並置され、近づけられると、導電性ポスト４４０の先端４４２はアンダーフィル４６０を貫通し始める。１つの実施形態では、このステップの間、アンダーフィル４６０は超小型電子素子４３０のコンタクト支持面４３２から延在し、導電性ポスト４４０に接触する。
次に、超小型電子素子４３０及び誘電体素子４５０の一方又は双方を互いに向かって動かすことができ、それによって導電性ポスト４４０はアンダーフィル６０を押進し、はんだ４１０内にも埋め込まれることにならない場合は少なくともはんだ４１０を変形させることができる。示される実施形態では、ポストの先端４４２は、はんだ４１０及び導電性パッド４２０の全高Ｈ ｓ の少なくとも２５％である距離Ｄだけはんだ４１０内に延在する。その後、パッケージ４００は、導電性ポスト４４０の露出した縁に沿ってはんだ４１０が流れるようにリフローすることができる。示されるように、はんだによってポストが濡れるのを防ぐ導電性ポスト４４０上のはんだマスクも他のコーティングも存在しないので、はんだ４１０は導電性ポスト４４０に沿って流れ、超小型電子素子上のボンドパッド４２０から、誘電体素子４５０から上方に延在する導電性ポスト４４０の基部４４６まで延在するはんだの導電性カラム４９０を形成することができる。
次に図５を参照すると、図１（ａ）〜図１（ｆ）の代替的な実施形態が示されている。この実施形態は、図１（ａ）〜図１（ｆ）に示すものに類似しているが、初期構成要素（図５（ａ））において導電性ポスト５４０が誘電体素子５５０の面５５２から離れるように延在するのと対照的に、導電性ポスト５４０は超小型電子素子５３０のコンタクト支持面５３２から離れるように延在する。同様に、はんだ５１０は、前出の実施形態でのように超小型電子素子５３０ではなく、誘電体素子５５０の上面５５２に露出したボンドパッド５２０から延在することができる（図５（ｂ））。
参照を容易にするために、本開示において、「上」すなわち半導体チップのコンタクト支持面５３２を指して方向が述べられる。通常、「上方」「〜から上昇」又は「〜から延在」と称される方向は、超小型電子素子上面５３２に直交しかつ超小型電子素子上面５３２から離れる方向を指すものとする。「下方」と称される方向は、素子上面５３２に直交しかつ上方向と反対の方向を指すものとする。「垂直」方向は、チップ上面に直交する方向を指すものとする。基準点「の上」という用語は、基準点の上方の点を指すものとし、基準点「の下」という用語は、基準点の下方の点を指すものとする。同様の参照符号が同様の素子を示すのに用いられることを更に理解されたい。
本方法のステップは、他の点では本明細書において以前に論考したものと類似している。図５（ｃ）を参照すると、アンダーフィル５６０をボンディングメタル、例えば誘電体素子５５０から延在するはんだ５１０上に設けることができる。この実施形態では、アンダーフィル５６０はまた、はんだ５１０の面５１４全体を覆う。図５（ｄ）に進むと、導電性ポスト５４０ははんだ５１０と並置することができ、それによって導電性ポスト５４０はアンダーフィル５６０内に埋め込まれるか又はアンダーフィル５６０を貫通することが可能になる。図５（ｅ）に示し、前出の実施形態において論考されたように、導電性ポスト５４０の先端５４２ははんだ５１０を通って延在する。リフローされると、アンダーフィル５６０は導電性ポスト５４０の露出した縁５４４に接触することができる。図１（ｆ）を参照して上述した実施形態と同様に、はんだは超小型電子素子の面５３２上のポストの高さＨｃの一部又は全てに接触することができる。一例示の実施形態では、はんだは面５３２からのポストの高さの少なくとも半分に接触することができる。図５（ｆ）に特に示されるように、はんだ５１０が導電性ポスト５４０の任意の部分を濡らすことを防ぐ、導電性ポスト上にコーティングされたはんだマスク及び／又は他の材料が存在しないとき、１つの実施形態では、はんだの導電性カラム５９０は超小型電子素子５３０のコンタクト支持面５３２から誘電体素子５５０の面５５２において露出したコンタクト５２０まで延在する。
次に図６を参照すると、本発明による、超小型電子パッケージ６００（図６（ｅ））を作製する別の方法が示されている。本方法は、本明細書において以前に開示したものに類似しているが、導電性ポスト６４０Ａが超小型電子素子６３０から延在し（図６（ａ））、また導電性ポスト６４０Ｂが誘電体素子６５０から延在する（図６（ｂ））点が異なる。さらに、はんだ６１０は導電性ポスト６４０Ａの先端６４２上に直接堆積することができ、はんだマスク６８０は導電性ポスト６４０Ａの隣に設けることができる。例えば、窒化ケイ素の露出した層が、はんだ等のボンドメタルによって超小型電子素子６３０の面６３２濡らすことを回避するマスク６８０としての役割を果たすことができる。
図６（ｃ）に示すように、アンダーフィル６６０は誘電体素子６５０の上面６５２から延在する導電性ポスト６４０上に堆積される。導電性ポスト６４０Ａ及び導電性ポスト６４０Ｂは次に、互いに並置することができる（図６（ｄ））。導電性ポスト６４０Ａの先端６４２及びその先端６４２上のはんだ６１０をアンダーフィル６６０に圧入することができ、先端６４２及び先端６４２上のはんだ６１０がアンダーフィル６６０の少なくとも一部の中に延在することができるようにする。誘電体素子６５０及び超小型電子素子６３０は、先端６４２Ｂがはんだ６１０の少なくとも一部分に貫入することができるまで継続して押し合わせる（又は一方を他方に向かって押す）ことができ、それによってはんだ６１０（図１（ｅ））の元の高さＨｓの少なくとも２５％が導電性ポスト６４０Ｂ（図６（ｅ））によって貫入されるようにする。その後、パッケージをリフローして、導電性ポスト６４０Ａの先端６４２Ａ上に堆積したはんだ６１０を流し、双方の導電性ポスト６４０Ａ、６４０Ｂの縁を濡らすようにすることができる（図６（ｆ））。この実施形態では、図６（ｆ）に示すように、制限された量のはんだ６１０が導電性ポスト６４０Ａの先端６４２Ａ上に堆積されるので、はんだ６１０はそれぞれの導電性ポスト６４０Ａ、６４０Ｂのそれぞれの縁６４４Ａ、６４４Ｂを完全に濡らさない場合がある。示すように、導電性ポスト６４０Ｂの基部６４６は露出したままとすることができ、アンダーフィル６６０と直接接触することができる。
次に図７を参照すると、図６の代替的な方法が示されている。この実施形態では、誘電体素子７５０もポスト７４０Ｂを支持する。しかしながら、図６の実施形態と対照的に、超小型電子素子６３０の長さに沿って延在するはんだマスクは存在しない（図７（ａ））。アンダーフィル７６０は、超小型電子素子７３０のコンタクト支持面７３２の露出した部分、及びはんだ７１０によって覆われていない導電性ポスト７４０Ａの露出した部分の上に堆積される。示される実施形態では、アンダーフィルは導電性ポスト７４０Ａのそれぞれの外側縁を超えて延在することが好ましい（図７（ｃ））。代替的な実施形態において、はんだは代わりに誘電体素子７５０から延在する導電性ポスト上に配置することができることを理解されたい。
次に図７（ｄ）に進むと、導電性ポスト７４０Ａ及びそこから延在するはんだ７１０、並びに誘電体素子７５０から延在する導電性ポスト７４０Ｂが互いに並置される。誘電体素子７５０及び超小型電子素子７３０は押し合わされ、それによって導電性ポスト７４０Ｂがアンダーフィル７６０に入る。
図７（ｅ）に更に示されるように、導電性ポスト７４０Ｂがアンダーフィル７６０に貫入すると、誘電体素子７５０及び超小型電子素子７３０は、導電性ポスト７４０Ｂが超小型電子素子７３０から延在する導電性ポスト７４０Ａの導電性先端７４２Ａにおいて露出したはんだ内に埋め込まれるまで継続して圧縮することができる。次に、パッケージをリフローすることができ、それによってはんだ７１０は導電性ポスト７４０Ａ及び７４０Ｂの露出した面の縁を濡らすことになる（図７（ｆ））。
次に図８を参照すると、本発明による別の超小型電子素子パッケージ８００（図８（ｅ））が示されている。示されるように、超小型電子素子パッケージは実質的に同じ長さの２つの誘電体素子８５０Ａ（図８（ａ））及び８５０Ｂ（図８（ｂ））を含む。図８（ｃ１）及び図８（ｃ２）を参照すると、アンダーフィル層はそれぞれの誘電体素子８５０Ａ及び８５０Ｂの上面８５２Ａ、８５２Ｂの上に堆積することができる。誘電体素子８５０Ｂは誘電体素子８５０の上面８５２Ｂから離れるように延在する導電性ポスト８４０を含むことができる。導電性ポスト８４０の基部８４６は、はんだマスク材料、又ははんだ若しくは他の材料が導電性ポストを濡らすことを妨げるのに役立つことができる任意の有機材料若しくは無機材料等の材料でコーティングすることができる。
図８（ｄ）に示すように、導電性ポスト８４０は誘電体素子８５０Ａから延在するはんだ８１０と並置することができる。図８（ｅ）を参照すると、誘電体素子８５０Ａ及び８５０Ｂは、導電性ポスト８４０をはんだ８１０と接触させるように継続して互いに近づけることができる。この実施形態では、はんだ８１０は導電性ポスト８４０によって穿孔も貫入もされていない。示されるように、導電性ポスト８４０は誘電体素子８５０Ａから延在するはんだ８１０を変形させるのみである。図８（ｆ）に進むと、パッケージがリフローされると、はんだ８１０は、導電性ポスト８４０の基部８４６が濡れるのを防止するために材料８４８によってコーティングされている場所を除いて、導電性ポスト８４０の縁に沿って流れることになる。
図９を参照すると、別の代替的な超小型電子パッケージ９００が示されている。この実施形態は、超小型電子パッケージを作製する従来の方法に類似しており、導電性素子（すなわち導電性ポスト９４０、はんだ９１０、及び導電性ポスト９２０）がそれぞれの超小型電子素子９３０Ａ、９３０Ｂによって支持され、かついずれも誘電体素子から延在しない点においてのみ異なる。アンダーフィル９６０は２つの超小型電子素子９３０Ａ、９３０Ｂ間のパッケージの内部を封入する。
図１０を参照すると、超小型電子アセンブリの別の代替的な部分が示されている。図１（ｆ）の代替的なビューである図１０は、導電性パッド１０２３を第１の誘電体素子１０５０の上又は中に位置することができることを示している。誘電体素子１０５０上に誘電体層１０５１を形成することができ、その中に開口部１０５６を形成することができる。開口部を通ってめっきを施してポストを形成するか、又は代替的には、誘電体層１０５１上及び開口部１０５６内に連続金属層を堆積し、次に連続金属層をエッチングして所望のポストサイズ及び形状を形成することによって、導電性ポスト１０４２を形成することができる。
上述した様々な超小型電子アセンブリを、多様な電子システムの構築に利用することができる。例えば、図１１に示すように、本発明の更なる実施形態によるシステム１９００は、他の電子コンポーネント１９０８及び１９１０ともに上述したような構造体１９０６を備えている。図示する例では、コンポーネント１９０８は半導体チップであり、コンポーネント１９１０はディスプレイスクリーンであるが、他の任意のコンポーネントを使用することができる。当然ながら、例示を明確にするために図１１には２つの追加のコンポーネントしか示していないが、本システムは、任意の数のこうしたコンポーネントを備えることができる。上述した構造体９０６は、例えば、混成チップ又は複数のチップを含有する構造体であっても良い。更なる変形形態では、両方を提供することができ、任意の数のこうした構造体を使用することができる。構造体１９０６並びにコンポーネント１９０８及び１９１０は、破線で概略的に示す共通ハウジング１９０１に実装され、所望の回路を形成するように必要に応じて互いに電気的に相互接続される。図示する例示的なシステムでは、システムは、フレキシブルプリント回路基板等の回路パネル１９０２を備え、回路パネルは、コンポーネントを互いに相互接続する多数の導体１９０４を備え、それらのうちの１つのみが図１１に示されている。しかしながら、これは単に例示的なものであり、電気的接続を行うために任意の適切な構造を使用することができる。ハウジング１９０１は、例えば携帯電話又は携帯情報端末において使用可能なタイプの携帯型ハウジングとして示されており、スクリーン１９１０は、ハウジングの表面において露出している。構造体１９０６が、撮像チップ等の感光素子を備えている場合、構造体に光を向けるためにレンズ１９１１又は他の光学素子もまた設けることができる。この場合もまた、図１１に示す簡略化したシステムは単に例示的なものであり、デスクトップコンピュータ、ルータ等、固定構造体として一般にみなされるシステムを含む他のシステムを、上述した構造体を使用して作製することができる。
本発明は特定の実施形態を参照しながら本明細書において説明されてきたが、これらの実施形態は本発明の原理及び応用形態を例示するにすぎないことは理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成を考案することができることは理解されたい。

Claims (19)

  1. 第１の面及び該第１の面の上に突出する第１の導電性素子を有する超小型電子素子と、第２の面及び該第２の面の上に突出する第２の導電性素子を有する誘電体素子と、を設けるステップであって、前記第１の導電性素子のうちの少なくとも幾つか又は前記第２の導電性素子のうちの少なくとも幾つかが実質的に剛性の導電性ポストであり、前記第１の導電性素子又は前記第２の導電性素子の他方は前記少なくとも幾つかの導電性ポストと並置されるボンドメタルを備え、前記ポストは該ポストが突出する前記それぞれの面の上に或る高さを有し、前記第１の導電性素子のうちの少なくとも幾つか又は前記第２の導電性素子のうちの少なくとも幾つかの上にアンダーフィル層が重なり、前記ポストは同一平面上の面を有する先端を含むものである、設けるステップと、
    少なくとも一方の前記第１の導電性素子を他方の前記第２の導電性素子に向けて動かすステップであって、前記実質的に剛性のポストの前記先端が前記アンダーフィル層を穿孔して前記ボンドメタルを少なくとも変形させるようにするものである、動かすステップと、
    前記ボンドメタルが前記ポストの縁に沿って流れて前記ポストの高さの少なくとも２分の１に沿って前記縁に接触し、前記超小型電子素子を前記誘電体素子と電気的に接合するまで、前記超小型電子素子及び前記誘電体素子を接合温度まで加熱するステップと、
    を含み、
    前記ポストが突出する前記面の上の該ポストの前記高さは前記第１の面と前記第２の面との間の距離の少なくとも４０パーセントであり、
    前記ボンドメタルを変形させる前記ステップの前に、微量の前記アンダーフィル層が前記導電性ポストによって前記ボンドメタルに圧入される、超小型電子アセンブリを作製する方法。
  2. 前記第１の導電性素子は前記ボンドメタルを含み、前記少なくとも幾つかの導電性ポストは前記誘電体素子の第２の導電性素子である、請求項１に記載の方法。
  3. 前記少なくとも幾つかのポストは前記超小型電子素子の第１の導電性素子であり、前記第２の導電性素子は前記ボンドメタルを含む、請求項１に記載の方法。
  4. 少なくとも一方の前記第１の導電性素子を他方の前記第２の導電性素子に向けて動かす前記ステップは、前記実質的に剛性のポストが前記ボンドメタルを穿孔するステップを含む、請求項１に記載の方法。
  5. 少なくとも一方の前記第１の導電性素子を他方の前記第２の導電性素子に向けて動かす前記ステップは、前記第１の面又は前記第２の面のそれぞれの面の上の前記ボンドメタルの高さの少なくとも２５％の深さまで前記ボンドメタルに貫入するステップを含む、請求項１に記載の方法。
  6. 前記第１の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである、請求項１に記載の方法。
  7. 前記第１の導電性素子のうちの少なくとも幾つかは導電性パッドである、請求項１に記載の方法。
  8. 前記第２の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである、請求項１に記載の方法。
  9. 前記第２の導電性素子のうちの少なくとも幾つかはコンタクトパッドである、請求項１に記載の方法。
  10. 前記アンダーフィルは前記第１の導電性素子の上に重なる、請求項１に記載の方法。
  11. 前記アンダーフィルは前記第２の導電性素子の上に重なる、請求項１に記載の方法。
  12. 前記アンダーフィルは前記第１の導電性素子及び前記第２の導電性素子の上に重なる、請求項１に記載の方法。
  13. 前記設けるステップは、前記剛性のポストのうちの前記少なくとも幾つかの上にボンドメタルを設けるステップを含む、請求項８に記載の方法。
  14. 前記設けるステップは、前記コンタクトパッドのうちの前記少なくとも幾つかの上にボンドメタルを設けるステップを含む、請求項９に記載の方法。
  15. 前記第１の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストであり、前記第２の導電性素子のうちの少なくとも幾つかは実質的に剛性のポストである、請求項１に記載の方法。
  16. 前記ポストはエッチングされたポストである、請求項１に記載の方法。
  17. 前記第１の導電性素子及び前記第２の導電性素子の双方が実質的に剛性のポストである、請求項１に記載の方法。
  18. 前記第１の導電性素子の先端及び前記第２の導電性素子の先端は同一平面上にある、請求項１７に記載の方法。
  19. 前記動かすステップは前記設けるステップの後に行われる、請求項１に記載の方法。
JP2013537704A 2010-11-02 2011-10-27 ノーフローアンダーフィル Active JP5649739B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/938,068 2010-11-02
US12/938,068 US8697492B2 (en) 2010-11-02 2010-11-02 No flow underfill
PCT/US2011/058080 WO2012061199A2 (en) 2010-11-02 2011-10-27 No flow underfill

Publications (3)

Publication Number Publication Date
JP2013541858A JP2013541858A (ja) 2013-11-14
JP2013541858A5 JP2013541858A5 (ja) 2014-09-11
JP5649739B2 true JP5649739B2 (ja) 2015-01-07

Family

ID=44999895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013537704A Active JP5649739B2 (ja) 2010-11-02 2011-10-27 ノーフローアンダーフィル

Country Status (6)

Country Link
US (2) US8697492B2 (ja)
JP (1) JP5649739B2 (ja)
KR (2) KR101967322B1 (ja)
CN (1) CN103283007B (ja)
TW (1) TWI564972B (ja)
WO (1) WO2012061199A2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US20120146206A1 (en) * 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8963340B2 (en) * 2011-09-13 2015-02-24 International Business Machines Corporation No flow underfill or wafer level underfill and solder columns
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8586408B2 (en) 2011-11-08 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact and method of formation
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9917035B2 (en) * 2012-10-24 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bump-on-trace interconnection structure for flip-chip packages
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8889486B2 (en) * 2012-09-05 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package structures
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US20140356986A1 (en) * 2013-05-31 2014-12-04 International Business Machines Corporation Precision controlled collapse chip connection mapping
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9603283B1 (en) * 2015-10-09 2017-03-21 Raytheon Company Electronic module with free-formed self-supported vertical interconnects
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
KR20220040138A (ko) 2020-09-23 2022-03-30 삼성전자주식회사 반도체 칩의 접속 구조물 및 그의 제조 방법, 및 접속 구조물을 포함하는 반도체 패키지 및 그의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022A (en) * 1850-01-15 Cideb-mill
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP3971500B2 (ja) 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
WO2002058108A2 (en) * 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US6599775B2 (en) * 2001-05-18 2003-07-29 Advanpack Solutions Pte Ltd Method for forming a flip chip semiconductor package, a semiconductor package formed thereby, and a substrate therefor
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
JP2006100552A (ja) 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
JP5064288B2 (ja) * 2008-04-15 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
JP4641551B2 (ja) * 2008-06-13 2011-03-02 富士通株式会社 半導体装置の製造方法
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
JP5056718B2 (ja) * 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
US8008122B1 (en) * 2010-09-21 2011-08-30 International Business Machines Corporation Pressurized underfill cure

Also Published As

Publication number Publication date
US8697492B2 (en) 2014-04-15
TWI564972B (zh) 2017-01-01
US9196581B2 (en) 2015-11-24
CN103283007B (zh) 2016-02-03
KR20180061419A (ko) 2018-06-07
WO2012061199A2 (en) 2012-05-10
US20140217584A1 (en) 2014-08-07
US20120104595A1 (en) 2012-05-03
JP2013541858A (ja) 2013-11-14
KR101967322B1 (ko) 2019-04-09
KR20130140759A (ko) 2013-12-24
TW201225188A (en) 2012-06-16
WO2012061199A3 (en) 2012-06-28
CN103283007A (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
JP5649739B2 (ja) ノーフローアンダーフィル
TWI545722B (zh) 具有堆疊面下連接晶粒之多晶片模組
JP5347222B2 (ja) 半導体装置の製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US8957520B2 (en) Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts
US20120286416A1 (en) Semiconductor chip package assembly and method for making same
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2000022039A (ja) 半導体装置及びその製造方法
US9601398B2 (en) Thin wafer handling and known good die test method
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002231765A (ja) 半導体装置
JP3500378B2 (ja) 半導体装置およびその製造方法
JPH11224918A (ja) 半導体装置及びその製造方法
JP3912888B2 (ja) パッケージ型半導体装置
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4619104B2 (ja) 半導体装置
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法
JP6569288B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
JP6127403B2 (ja) 電子部品の実装方法及び中間シート
JPS60126856A (ja) 半導体装置の組立方法
JP2001358280A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
TW202414634A (zh) 用於低溫接合的結構和方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140723

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140723

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20141010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250