KR20180061419A - 흐름 없는 언더필 - Google Patents

흐름 없는 언더필 Download PDF

Info

Publication number
KR20180061419A
KR20180061419A KR1020187015041A KR20187015041A KR20180061419A KR 20180061419 A KR20180061419 A KR 20180061419A KR 1020187015041 A KR1020187015041 A KR 1020187015041A KR 20187015041 A KR20187015041 A KR 20187015041A KR 20180061419 A KR20180061419 A KR 20180061419A
Authority
KR
South Korea
Prior art keywords
conductive
post
posts
bond metal
conductive element
Prior art date
Application number
KR1020187015041A
Other languages
English (en)
Other versions
KR101967322B1 (ko
Inventor
벨가셈 하바
일야스 모하메드
엘리스 차우
상 2세 이
키쇼어 디사이
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR20180061419A publication Critical patent/KR20180061419A/ko
Application granted granted Critical
Publication of KR101967322B1 publication Critical patent/KR101967322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/8349—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

마이크로전자 어셈블리를 제조하는 방법은 제1 도전성 요소를 갖는 마이크로전자 요소(30)와 제2 도전성 요소를 갖는 유전체 요소(50)를 제공하는 단계를 포함한다. 제1 도전성 요소 또는 제2 도전성 요소 중의 하나의 적어도 일부는 도전성 포스트(40)가 될 수 있으며, 제1 또는 제2 도전성 요소의 다른 부분은 도전성 포스트(40)의 일부의 사이에 배치된 본드 금속(10)을 포함할 수 있다. 언더필 층(60)은 제1 또는 제2 도전성 요소의 일부의 위에 형성될 수 있다. 제1 도전성 요소 중의 적어도 하나는 포스트가 언더필 층(60)을 관통하여 적어도 본드 금속(10)을 변형시키도록, 제2 도전성 요소의 다른 부분을 향해 이동될 수 있다. 마이크로전자 요소(30)와 유전체 요소(50)는 서로 결합되도록 가열될 수 있다. 포스트(40)의 표면 위로의 높이는 마이크로전자 요소(30)와 유전체 요소(50)의 표면 사이의 거리의 적어도 40 퍼센트가 될 수 있다.

Description

흐름 없는 언더필{NO FLOW UNDERFILL}
본 발명은 반도체 칩 패키지 어셈블리를 구성에 관한 것이다.
반도체 칩 패키지 어셈블리를 구성함에 있어서, 칩의 동작 동안 반도체 칩과 지지용의 회로 기판 또는 유전체 요소 사이의 접속에 가해지는 장력 또는 응력을 감소 및/또는 재분배하고, 부식을 방지하기 위해 요소를 밀봉하며, 봉지재(encapsulant), 반도체 다이 및 칩 패키지의 다른 요소 사이의 밀접한 접촉을 보장하기 위해, 봉지재 또는 언더필을 반도체 패키지의 요소 사이 및/또는 그 주위에 삽입하는 것이 바람직하다는 것을 알게 되었다.
반도체 칩 패키지 어셈블리 등을 캡슐화, 즉 봉지(encapsulate)하기 위한 다양한 방법이 개발되어 있다. 그러나, 마이크로전자 봉지 기술의 개발에 많은 노력을 했음에도, 추가의 개선이 필요하다.
마이크로전자 어셈블리(microelectronic assembly)를 제조하는 방법은, 제1 표면 및 제1 표면의 위로 돌출된 제1 도전성 요소(conductive element)를 갖는 제1 성분과, 제2 표면 및 제2 표면의 위로 돌출된 제2 도전성 요소를 갖는 제2 성분을 제공하는 단계를 포함할 수 있다. 제1 성분 또는 제2 성분 중의 적어도 하나는 마이크로전자 요소(microelectronic element)가 될 수 있으며, 제1 도전성 요소 중의 적어도 일부 또는 제2 도전성 요소 중의 적어도 일부는 실질적으로 강성의 도전성 포스트(conductive post)가 될 수 있고, 도전성 포스트는 포스트가 돌출되는 각각의 표면 위의 높이를 가지며, 이 높이는 제1 표면과 제2 표면 사이의 거리의 적어도 40 퍼센트가 될 수 있다. 적어도 일부의 제1 도전성 요소 또는 제2 도전성 요소 중의 적어도 하나의 위에 본드 금속이 배치될 수 있으며, 제1 도전성 요소의 적어도 일부 또는 제2 도전성 요소의 적어도 일부의 위에 언더필 층(underfill layer)이 형성될 수 있다. 본 방법은 실질적으로 강성의 도전성 포스트가 언더필 층을 관통하고 적어도 본드 금속을 변형시키도록, 제1 도전성 요소의 적어도 하나를 제2 도전성 요소의 다른 하나를 향해 이동시키는 단계를 포함할 수 있다. 본 방법은, 포스트의 높이의 적어도 절반을 따라 포스트의 에지와 접촉하고 제1 성분과 제2 성분을 전기적으로 결합시키도록, 본드 금속이 포스트의 에지를 따라 흐를 때까지, 제1 성분과 제2 성분을 결합 온도(joining temperature)까지 가열하는 단계를 포함할 수 있다.
본 발명의 다른 관점으로서, 마이크로전자 어셈블리를 제조하는 방법은, 제1 표면 및 제1 표면의 위로 돌출된 제1 도전성 요소(conductive element)를 갖는 마이크로전자 요소와, 제2 표면 및 제2 표면의 위로 돌출된 제2 도전성 요소를 갖는 유전체 요소를 제공하는 단계를 포함할 수 있다. 제1 도전성 요소 중의 적어도 일부 또는 제2 도전성 요소 중의 적어도 일부는 실질적으로 강성의 도전성 포스트(conductive post)가 될 수 있으며, 제1 도전성 요소 또는 제2 도전성 요소 중의 다른 부분은 적어도 일부의 도전성 포스트와 병치되는 본드 금속(bond metal)을 포함할 수 있다. 도전성 포스트는 포스트가 돌출되는 각각의 표면 위의 높이를 가지며, 제1 도전성 요소의 적어도 일부 또는 제2 도전성 요소의 적어도 일부의 위에 언더필 층(underfill layer)이 형성될 수 있다. 본 방법은, 실질적으로 강성의 도전성 포스트가 언더필 층을 관통하고 적어도 본드 금속을 변형시키도록, 제1 도전성 요소의 적어도 하나를 제2 도전성 요소의 다른 하나를 향해 이동시키는 단계를 포함할 수 있다. 본 방법은, 포스트의 높이의 적어도 절반을 따라 포스트의 에지와 접촉하고 마이크로전자 요소를 유전체 요소에 전기적으로 결합시키도록, 본드 금속이 포스트의 에지를 따라 흐를 때까지 마이크로전자 요소와 유전체 요소를 결합 온도까지 가열하는 단계를 포함할 수 있다. 포스트가 돌출하는 표면 위로의 포스트의 높이는 제1 표면과 제2 표면 사이의 거리의 적어도 40 퍼센트가 될 수 있다.
일실시예에서, 제1 도전성 요소는 본드 금속을 포함할 수 있으며, 적어도 일부의 도전성 포스트는 유전체 요소의 제2 도전성 요소이다.
일실시예에서, 적어도 일부의 포스트는 마이크로전자 요소의 제1 도전성 요소이며, 제2 도전성 요소는 본드 금속을 포함한다.
일실시예에서, 제1 도전성 포스트 중의 적어도 하나를 제2 도전성 요소의 다른 하나를 향해 이동시키는 단계는, 실질적으로 강성의 포스트가 본드 금속을 관통하는 단계를 포함한다.
일실시예에서, 제1 도전성 포스트 중의 적어도 하나를 제2 도전성 요소의 다른 하나를 향해 이동시키는 단계는, 솔더의, 제1 표면 또는 제2 표면의 위로의 높이의 적어도 25%의 깊이까지 본드 금속을 관통시키는 단계를 포함한다.
일실시예에서, 본드 금속을 변형하는 단계를 수행하기 전에, 언더필 층의 트레이스 양(trace amounts)이 도전성 포스트에 의해 본드 금속 안으로 밀어 넣어지는 단계를 수행한다.
일실시예에서, 제1 성분은 칩(chip) 또는 상호접속 요소가 될 수 있다.
일실시예에서, 제1 성분과 제2 성분은 칩 또는 상호접속 요소가 될 수 있다.
일실시예에서, 제1 도전성 요소의 적어도 일부는 실질적으로 강성의 포스트가 될 수 있거나; 또는 제1 도전성 요소의 적어도 일부는 도전성 패드(conductive pad)가 될 수 있거나; 또는 제2 도전성 요소의 적어도 일부는 실질적으로 강성의 포스트가 될 수 있거나; 또는 제2 도전성 요소의 적어도 일부는 콘택 패드(contact pad)가 될 수 있다.
일실시예에서, 언더필은 제1 도전성 요소의 위에 위치할 수 있거나; 또는 언더필은 제2 도전성 요소의 위에 위치할 수 있거나; 또는 언더필은 제1 도전성 요소 및 제2 도전성 요소의 위에 위치할 수 있다.
일실시예에서, 제1 성분은 마이크로전자 요소가 될 수 있으며, 제1 도전성 요소의 적어도 일부는 콘택 패드가 될 수 있으며, 제2 도전성 요소의 적어도 일부는 실질적으로 강성의 포스트가 될 수 있다. 이와 달리, 제2 성분은 상호접속 요소 또는 마이크로전자 요소가 될 수 있다. 다른 실시예에서, 제공하는 단계는, 실질적으로 강성의 포스트의 적어도 일부의 위에 본드 금속을 제공하는 단계 또는 콘택 패드의 적어도 일부의 위에 본드 금속을 제공하는 단계를 포함할 수 있다.
일실시예에서, 제1 성분은 마이크로전자 요소가 될 수 있으며, 제1 도전성 요소의 적어도 일부는 실질적으로 강성의 포스트가 될 수 있으며, 제2 도전성 요소의 적어도 일부는 콘택 패드가 될 수 있다. 이와 달리, 제2 성분은 상호접속 요소 또는 마이크로전자 요소가 될 수 있다.
일실시예에서, 제1 성분은 마이크로전자 요소가 될 수 있으며, 제1 도전성 요소의 적어도 일부는 실질적으로 강성의 포스트가 될 수 있으며, 제2 도전성 요소의 적어도 일부는 실질적으로 강성의 포스트가 될 수 있다. 이와 달리, 제2 성분은 상호접속 요소 또는 마이크로전자 요소가 될 수 있다.
본 발명의 다른 관점에 의하면, 마이크로전자 어셈블리는, 제1 성분, 제2 성분, 본드 금속, 및 언더필 층을 포함할 수 있다. 제1 성분은 제1 표면 및 제1 표면의 위로 돌출된 제1 도전성 요소(conductive element)를 가질 수 있다. 제2 성분은 제2 표면 및 제2 표면의 위로 돌출된 제2 도전성 요소를 가질 수 있다. 제1 성분 또는 제2 성분 중의 적어도 하나는 마이크로전자 요소(microelectronic element)가 될 수 있으며, 제1 도전성 요소 중의 적어도 일부 또는 제2 도전성 요소 중의 적어도 일부는 실질적으로 강성의 도전성 포스트(conductive post)가 될 수 있고, 도전성 포스트는 포스트가 돌출되는 각각의 표면 위의 높이를 가질 수 있다. 본드 금속은 도전성 요소로 이루어진 각각의 쌍 사이에 배치될 수 있으며, 각각의 쌍은 포스트 중의 적어도 하나와 상기 적어도 하나의 포스트와 대면하는 제1 또는 제2 도전성 요소 중의 적어도 하나를 각각 포함할 수 있다. 본드 금속은 포스트의 높이의 적어도 절반의 높이를 따라 포스트의 에지와 접촉할 수 있다. 언더필 층은 제1 및 제2 성분의 제1 및 제2 표면과 접촉해서 접착할 수 있다. 언더필 층의 잔여 부분은 포스트의 적어도 일부와 본드 금속 사이의 계면 중의 적어도 하나 또는 본드 금속 내에 존재할 수 있다.
일실시예에서, 제1 성분은 마이크로전자 요소가 될 수 있으며, 제2 성분은 유전체 요소가 될 수 있다. 이와 달리, 마이크로전자 요소는 칩이 될 수 있다.
일실시예에서, 제1 성분은 유전체 요소가 될 수 있다.
일실시예에서, 제1 성분 및 제2 성분은 마이크로전자 요소가 될 수 있거나; 또는 제1 도전성 요소는 도전성 포스트가 될 수 있다.
일실시예에서, 제2 도전성 요소는 도전성 포스트가 될 수 있다.
일실시예에서, 제1 도전성 요소와 제2 도전성 요소는 모두 도전성 포스트가 될 수 있다.
일실시예에서, 본딩 금속이 도전성 포스트 중의 적어도 하나의 위에 증착될 수 있다.
일실시예에서, 도전성 포스트에 인접해서 솔더 마스크가 제공될 수 있거나; 또는 도전성 포스트의 적어도 일부가 본딩 금속에 대해 저항성을 갖는 재료로 피복될 수 있다.
일실시예에서, 본드 금속은 도전성 포스트의 적어도 하나의 높이의 절반 이하를 덮을 수 있다.
일실시예에서, 제2 도전성 요소는 도전성 포스트가 될 수 있다.
도 1은 본 발명의 일실시예에 따른 실시예이다.
도 2는 도 1c의 상면도이다.
도 2a는 도 1f의 일부의 분해도이다.
도 3은 도 1의 다른 실시예이다.
도 4는 도 1의 다른 실시예이다.
도 5는 도 1의 또 다른 실시예이다.
도 6은 도 1의 또 다른 실시예이다.
도 7은 도 6의 다른 실시예이다.
도 8은 도 1의 또 다른 실시예이다.
도 9는 도 1f의 일부의 다른 실시예이다.
도 10은 본 발명의 실시예에 따른 시스템이다.
도 11은 본 발명의 일실시예에 따른 시스템의 개략도이다.
도 1은 본 발명의 일실시예에 따른 마이크로전자 패키지(100)(도 1f)를 제조하는 방법을 나타내는 단면도이다. 도시된 바와 같이, 마이크로전자 패키지(100)는 마이크로전자 요소(30)와 유전체 요소(50)를 포함한다. 유전체 요소는 노출된 도전 포스트(conductive post)(40)를 구비한다(도 1a, 1b).
도 1a를 참조하면, 일례로, 마이크로전자 요소(30)는 단일의 "베어"(bare) 다이, 즉 패키지화되지 않은 다이, 예를 들어 상부에 마이크로전자 회로를 구비하는 반도체 칩이 될 수 있다. 다수의 콘택, 예를 들어 본드 패드(20)는 반도체 다이의 콘택 지지 면(contact-bearing surface)(32)에서 노출될 수 있으며, 그 표면에서 노출된 상태로 하나 이상의 열을 이루며 정렬될 수 있다.
본 개시에서 사용되는 표현으로서, 전기 도전성 요소가 유전체 요소의 표면에 "노출되어 있다"는 것은 그 전기 도전성 요소가 유전체 요소의 외측으로부터 유전체 요소의 표면을 향해 유전체 요소의 표면에 직각인 방향으로 이동하는 이론상의 점과 접촉하도록 하는 데에 이용될 수 있다는 것을 의미한다. 따라서, 유전체 요소의 표면에 노출되는 단자 또는 다른 도전성 요소는 그 표면으로부터 돌출될 수 있거나, 그 표면과 동일한 높이가 될 수 있거나, 그 표면에 대해 오목하게 되어 유전체 요소 내의 홀이나 요부를 통해 노출될 수 있다.
솔더, 인듐, 주석 또는 이들의 조합 등의 본드 금속(bond metal)(10)은, 예를 들어 마이크로전자 요소(30)의 본드 패드(20)에 결합될 수 있다.
도 1b를 참조하면, 일실시예에서, 유전체 요소(50), 예를 들어 기판, 칩 캐리어, 테이프 등은 표면이 노출된 도전성 요소를 포함해서 제공될 수 있다. 일례로, 유전체 요소(50)는 마이크로전자 요소의 길이(L2)보다 긴 길이(L1)를 갖는다. 이와 달리, 유전체 요소 및 마이크로전자 요소의 길이는 동일하게 해도 된다. 도시한 예에서, 도전성 요소는 유전체 요소(50)의 상단 면(52)으로부터 위쪽 또는 바깥쪽으로 연장하는 실질적으로 강성의 금속 포스트(40)이다. 이 금속 포스트(40)는 본 기술분야에 알려진 임의의 방법을 사용해서 제조될 수 있다.
예를 들어, Fjelstad에 허여된 미국특허 6,177,636호(이 특허문헌의 내용을 본원에서 참조에 의해 포함한다)에 개시된 바와 같이, 기판의 표면으로부터 서로 평행하게 돌출하는 실질적으로 강성의 길게 연장된 복수 개의 포스트는 기판 표면에 도전성 시트를 부착하고 그 도전성 시트의 일부를 선택적으로 제거함으로써 형성될 수 있다. 이 금속성의 시트는 구리로 이루어지거나, 하나 이상의 구리 층을 포함할 수 있으며, 내부에 니켈 등의 에칭 장벽 금속 등의 다른 금속으로 된 하나 이상의 층을 가질 수도 있다. 포스트의 첨단(tip)은 동일 평면상의 표면들을 가질 수도 있다.
따라서, 예를 들어, 실질적으로 강성의 포스트를 유전체 요소(50)에 부착된 전도성 시트로부터 리소그래피에 의해 패턴화되는 것에 의해, 유전체 요소(50)의 상단 면(52)의 위쪽 방향으로 연장하는 중실의 금속 포스트(solid metal post)를 형성할 수 있다. 이러한 공정은 원뿔대 형상을 갖는 금속성 포스트를 형성하는 경향이 있으며, 금속성 포스트의 에지는 도전성 포스트(40)의 첨단(42)으로부터 멀어지는 방향으로 경사져 있다. 이와 유사하게, 포스트는 이중 에칭 공정, 예를 들어 동일 양수인의 2007년 3월 13일에 출원된 미국특허출원 공개번호 2008/0003402호(이 특허문헌의 내용을 본원에서 참조에 의해 포함한다)에 개시된 것과 같은 공정에 의해 형성될 수 있다. 이와 달리, 포스트는 Haba에 의해 2009년 7월 30일에 출원된 동일 양수인의 미국특허출원 공개번호 2010/0044860호; Endo에 의해 2008년 12월 23일에 출원된 미국특허출원 공개번호 2009/0188706호에 개시된 바와 같이 형성될 수 있다(이들 특허문헌의 내용을 본원에서 참조에 의해 포함한다).
또한, 금속 기판상에 포스트를 형성하기 위한 전해 도금(electrolytic plating) 방법이, Oosawa 등에게 허여된 미국특허 6,372,620호 및 6,617,236호에 개시되어 있다(이들 특허문헌의 내용을 본원에서 참조에 의해 포함한다). 기판상의 도전성 층의 노출된 부분이 제거되는 에칭 공정과 달리, 실질적으로 강성인 도전성 포스트는 기판의 노출된 부분 상에 금속을 증착하는 것에 의해 형성될 수 있다. 이러한 포스트는 에칭 공정으로부터 생기는 원뿔대 형상이 아니라, 더 균일한 원형을 가질 수 있다.
도 1c를 참조하면, 미리 정해진 양의 언더필을 유전체 요소(50)에 증착할 수 있는데, 언더필(60)이 유전체 요소(50)의 노출된 상단 면(52)과 포스트(40)를 덮도록 증착된다. 일례로, 언더필(60)은 유전체 요소(50)의 상단 면(52)과 포스트(40)의 상단 면 또는 첨단의 위에 스핀 코팅될 수 있다. 도전성 포스트의 에지 면(44) 및 첨단(42)은 언더필(60)과 접촉될 수 있는데, 포스트가 언더필에 의해 완전히 덮히도록 접촉될 수 있다(도 1c 및 도 2 참조). 언더필은 폴리머 성분을 포함할 수 있으며, 이 폴리머 성분은 패키지 어셈블리 및 케이스를 완료한 이후에, 마이크로전자 요소(30) 및 유전체 요소(50) 사이의 기계적 접속의 강성을 증가시킨다.
도 1d를 참조하면, 덩어리로 된 본딩 금속, 예를 들어 마이크로전자 요소(30) 상의 솔더(10)는 유전체 요소(50)로부터 멀어지는 방향으로 연장하는 도전성 포스트(40)와 병치될 수 있다. 도시한 예에서, 덩어리로 된 솔더(10)는, 마이크로전자 요소를 기판 쪽으로 이동시키는 것에 의해, 도전성 포스트(40) 쪽으로 이동될 수 있다. 이와 달리, 상부에 도전성 포스트(40)를 구비하는 기판은 마이크로전자 요소의 덩어리로 된 솔더(10) 쪽으로 이동될 수 있거나, 솔더와 도전성 포스트 모두 서로에 근접하도록 이동될 수 있다. 예를 들어, 다이(30) 및 유전체 요소(50)는 각각의 플레이트(도시 안 됨) 상에 배치될 수 있으며, 도전성 포스트(40) 및 솔더(10)는 마이크로전자 요소(30) 또는 유전체 요소(50) 중의 하나 또는 모두를 방향(62, 64) 중의 하나 또는 모두의 방향으로 이동시키는 것에 의해 서로 가깝도록 이동될 수 있다. 도전성 포스트(40)를 솔더(10)와 짝을 이루도록 하기 위해, 솔더(10)는 언더필(60)의 적어도 일부를 변형시키도록 언더필(60)에 대해 압착시킬 수 있다. 이러한 배치구성에서, 언더필(60)은 유전체 요소(50)의 상단 면(52) 및 솔더(10)의 에지 면(44)과 접촉하게 될 수 있지만, 마이크로전자 요소(30)의 콘택 지지 면(32)과 접하지 않아도 된다. 일례로, 본 방법은 도전성 포스트를 덩어리로 된 본딩 금속과 정렬시키는 단계를 포함할 수 있다. 그러나, 어떤 경우에는, 포스트를 본딩 금속과 정렬시키는 단계가 없어도, 유전체 요소의 포스트를 마이크로전자 요소 상의 본딩 금속과 결합시키는 것이 가능할 수 있다. 즉, 본딩 금속은 본딩 금속이 액화되는 온도까지 본딩 금속을 가열할 때에 구조체를 자가 정렬시키는 경향을 가질 수 있으며, 이 때, 덩어리로 된 본딩 금속으로부터의 표면 장력에 의해 도전성 포스트가 덩어리로 된 본딩 금속과 더 양호하게 정렬될 수 있게 된다.
도 1e를 참조하면, 마이크로전자 요소(30)는, 도전성 포스트(40)의 첨단(42)이 언더필(60) 내에 매립되도록, 유전체 요소(50) 쪽으로 이동을 계속할 수 있다. 첨단(42)은 또한 솔더(10)를 완전히 관통하지 않는 경우에는, 솔더(10)의 적어도 일부를 변형시킬 것이다. 일례로, 도전성 포스트(40)는 적어도 마이크로전자 요소(30)의 콘택 지지 면(32)으로부터 멀어지는 방향으로 연장하는, 솔더(10)의 높이(Hs)(도 1a 참조)의 적어도 25%인 거리(D)만큼 관통된다. 예를 들어, 솔더(10)의 높이가 마이크로전자 요소(30)의 표면 위로 100 미크론인 경우, 도전성 포스트는 솔더(10) 안으로 적어도 25 미크론만큼 관통될 수 있다.
종래의 마이크로전자 패키지에 비해, 언더필(60)의 관통 및 도전성 포스트(40)에 의한 솔더(10)의 변형 및/또는 관통은 도전성 포스트(40)의 실질적으로 강성이며 예리한 에지(46)(도 1 및 도 2 참조)에 의해 가능하게 될 수 있다. 도전성 포스트(40)의 구조에 의하면, 도전성 포스트가 언더필(60)을 관통하도록 하거나 밀어 넣어질 수 있도록 할 수 있으며, 솔더(10)에 매립되지 않은 경우에는, 적어도 솔더(10)를 변형시킬 수 있다. 도전성 포스트가 언더필에 관통되고 적어도 솔더(10)의 일부를 변형시키면, 언더필(60)은 마이크로전자 요소의 콘택 지지 면(32) 및 유전체 요소(50)의 상단 면(52)과 접촉할 수 있게 된다. 다른 예에서, 언더필(60) 및 솔더(10)에 매립되도록 하기 위해서, 유전체 요소(50)는 마이크로전자 요소(30) 쪽으로 이동될 수 있거나, 마이크로전자 요소(30) 및 유전체 요소(50)가 동시에 서로 가까워지는 방향으로 이동될 수 있다.
도 1f를 참조하면, 솔더(10)와 도전성 포스트(40)를 서로 결합한 이후에, 마이크로전자 패키지(100) 전체를 리플로우 온도까지 가열할 수 있는데, 솔더(10)가 도전성 포스트(40)의 에지 주위로 흐를 수 있도록 해서 도전성 컬럼(conductive column)(90)을 형성할 수 있도록 가열한다. 일례로, 솔더는 도전성 포스트의 전체 높이(Hc)의 적어도 50%인 높이(Hc/2)까지 도전성 포스트를 첨전시킨다. 이러한 예에서, 솔더는 유전체 요소의 노출된 표면(52)까지 포스트를 덮을 수 있으며, 또는 유전체 요소의 상단 면(52)의 포스트에 인접한 부분과 높이(Hc/2) 사이의 도전성 포스트(40)의 모든 부분을 덮을 수 있다.
도시된 바와 같이, 도전성 포스트(40)의 높이(Hc), 솔더 컬럼(10A)의 높이(Hsolder), 및 본드 패드(20)는 마이크로전자 요소의 콘택 지지 면(32)과 유전체 요소(50)의 상단 면(52) 사이의 이격 거리(separation distance)(X)를 향하도록 하는 데에 기여할 수 있다. 일례로, 도전성 포스트(40)의 높이(Hc)는 유전체 요소(50)의 상단 면(52)과 마이크로전자 요소(30)의 콘택 지지 면(32) 사이의 이격 거리(X)의 적어도 40%이다. 일례로, 거리(X)는 25 내지 100 미크론이 될 수 있는 경우에, 도전성 포스트(40)는 적어도 10 미크론의 높이(Hc)를 갖는다. 거리(X)는 솔더 마스크, 접착 층, 또는 유전체 요소의 노출된 면 또는 마이크로전자 요소의 콘택 지지 면(32)을 덮는 임의의 다른 재료 등과 같이, 마이크로전자 요소의 콘택 지지 면(32)의 상단 및 유전체 요소의 상단 면 상에 제공된 요소의 상단 면에 제공될 수 있는 요소의 노출된 상단 면들 사이로 할 수 있다는 것을 알 수 있을 것이다.
도 2a를 참조하면, 도 1f의 도전성 포스트 중의 하나의 첨단의 확대 개략도를 나타내고 있다. 확대해서 상세하게 나타낸 바와 같이, 솔더(10)와 도전성 포스트 사이의 연결 부분에서, 언더필(60)의 잔여 트레이스(residual trace)(62)가 솔더(10) 내에 존재할 것이다. 이 언더필(60)의 잔여 트레이스(62)는 도전성 포스트(40) 및/또는 솔더(10)가 서로에 대해 압착될 때에 솔더(10) 내에 존재하거나 솔더와 혼합될 수 있다. 다시 도 1d를 참조하면, 도전성 소프트(40)와 솔더(10)가 서로 병치된 경우에, 언더필(60)의 일부분(P)이 도전성 포스트(40)의 첨단(42)과 솔더(10) 사이에 위치된다. 유전체 요소(50)와 마이크로전자 요소(30)가 서로에 대해 인접하는 방향으로 이동되고(도 1d 및 1e 참조), 도전성 포스트(40)가 솔더(10) 내에 매립됨에 따라, 언더필(60)의 트레이스(도시 안 됨)도 솔더(10) 내에 매립될 것이다. 사실상, 도전성 포스트(40)는 언더필(60)을 솔더(10) 안으로 밀어 넣을 수 있다. 이들 트레이스 부분(62)은 도전성 포스트(40)와 솔더(10) 사이의 접합에 있을 수 있다.
도 1의 실시예에 대하여 많은 변형이 가능하다는 것을 알 수 있을 것이며, 그 중 일부에 대해서 더 상세하게 설명한다. 예를 들어, 언더필(60)은 유전체 요소(50)와는 반대로, 마이크로전자 요소(40)의 상단 면(32) 위에 증착될 수 있거나(도 4), 마이크로전자 요소(30) 및 유전체 요소(50)의 위에 증착될 수 있다(도 8). 솔더 마스크는 유전체 요소(50)의 위에 증착되거나(도 3a) 또는 도전성 포스트(40)가 피복될 수 있으며, 이것은 유전체 요소(50) 또는 마이크로전자 요소(30)의 표면과 직접 접촉하는 솔더(10) 및 언더필(60)의 양을 제한하기 위해서이다(도 8). 솔더 마스크 또는 코팅은 언더필(60)이 마이크로전자 요소(30)의 표면(32) 또는 유전체 요소(50)의 표면(52)으로부터 연장하는 도전성 포스트의 에지와 접촉하지 않도록 할 수 있다. 본드 패드(20) 상에 솔더 또는 다른 본드 금속(10)을 직접 위치시키는 대신에, 솔더를 도전성 포스트(40)의 하나 이상의 첨단(42) 상에 직접 위치시켜도 된다.
도 3을 참조하면, 마이크로전자 패키지(300)(도 3f)를 제조하는 방법의 실시예가 도시되어 있다. 본 실시예는 도 2에 나타낸 실시예와 유사해서, 동일한 단계를 가지며, 상부에 본드 금속(10)을 구비하는 마이크로전자 요소(330)(도 3a)와 상부에 포스트(340)를 구비하는 유전체 요소(350)부터 시작된다. 도 3의 방법은 언더필(360) 및 솔더(310)의 어느 정동가 도전성 포스트(340) 및 유전체 요소(350)의 표면(352)와 직접 접촉하는 지에 영향을 받는, 솔더 마스크(370)(도 3b)가 유전체 요소(350)의 주 표면(352) 상에 제공되어 있는 점만 상이하다. 도 3b에 나타낸 예에서, 솔더 마스크(370)는 유전체 요소(350)의 상단 면(352) 전체에 제공될 수 있어서, 솔더 마스크(370)가 도전성 포스트(340)의 측면 에지(344)와 접촉할 수 있게 된다. 이와 달리, 솔더 마스크는 도전성 포스트(340')의 에지(344')로부터 일정 거리 떨어져 있을 수 있는데, 이에 의하면, 솔더 마스크(370)의 에지(374)와 도전성 포스트(340')의 에지(344') 사이에 갭(G)이 형성된다.
도 3c에 나타낸 바와 같이, 언더필(360)은 솔더 마스크(370)의 노출된 상단 면(372)의 위로 흐를 수 있다. 솔더 마스크(370)가 유전체 요소(350)의 위에 증착됨에 따라, 언더필(360)은 도전성 포스트(340)의 하부 부분 또는 베이스(346)의 에지 면(344)과 접촉하지 않게 된다. 따라서, 언더필(360)은 도전성 포스트의 첨단(342) 및 도전성 포스트(340)의, 마스크(370)로부터 상방으로 연장하고 노출된 상태를 유지한 에지 면(344)의 위에 접촉해서 위치될 수 있다.
도 3e에 나타낸 바와 같이, 유전체 요소(350) 및 마이크로전자 요소(330)가 서로 결합된(도 3d) 후에, 마이크로전자 요소(330)의 본드 패드(320) 상에 증착된 솔더(310)는 도전성 포스트에 의해 변형되거나, 마이크로전자 요소(330)가 유전체 요소(350) 상의 도전성 포스트(340)의 첨단(342) 쪽으로 이동됨에 따라, 도전성 포스트(340)가 솔더 내에 매립될 수 있다. 도전성 포스트(340)의 첨단(342)이 변형되거나 솔더(310) 내에 매립되면, 패키지(300)가 리플로우될 수 있다. 도시한 예에서, 솔더 마스크(370)는 솔더(310)가 솔더 마스크(370)와 직접 접촉되는 도전성 포스트(340)의 베이스(346)의 에지를 침윤하지 않도록 한다. 도전성 포스트(340)의, 솔더 마스크(370)의 표면(372)의 위로 연장하는 노출된 부분만이 솔더(310)에 의해 침윤된다.
도 3f를 참조하면, 솔더(10) 및 도전성 포스트(340)가 서로 결합된 후에, 마이크로전자 패키지(300) 전체를 리플로우 온도까지 가열해서 솔더(310)가 도전성 포스트(340)의 에지를 따라 흐르도록 함으로써 도전성 컬럼(390)을 형성하도록 할 수 있다. 도시된 바와 같이, 솔더 마스크(370)는 도전성 포스트(340)의 베이스(346)의 에지(344)에 인접해서 증착되기 때문에, 솔더(310)는 도전성 포스트(340)의, 솔더 마스크(370)의 표면(372)으로부터 멀어지는 방향으로 연장되며 상기 표면(372)의 위로 노출된 에지만을 따라 흐르고 이들 에지와 접촉하게 된다. 이와 달리, 솔더 마스크(370)가 도전성 포스트(340')의 에지와 접촉하지 않는 경우에는, 솔더(310)가 도전성 포스트(340')의 베이스로 리플로우하거나 유전체 요소(350)의 상단 면에 인접할 수 있다.
도 3g를 참조하면, 앞서 설명한 실시예와 유사하게, 도전성 포스트(340)의 높이(Hp)는 솔더 마스크(370)의 상단 면(372)으로부터 도전성 포스트(340)의 상단 면까지 측정한 값이다. 이 높이(Hp)는 마이크로전자 요소(330)의 상단 면(332)과 솔더 마스크(370)의 노출된 상단 면(372) 사이의 이격 거리(X)의 적어도 40%가 될 수 있다. 일례로, 거리(X)가 25 내지 100 미크론이 될 수 있으며, 도전성 포스트(40)는 적어도 10 미크론의 높이를 갖는다.
도 3g를 다시 참조하면, 마이크로전자 패키지(300)는, 완성되면, 회로 패널(390) 또는 회로 기판에 전기적으로 접속될 수 있다. 유전체 요소(350) 상의 단자(345)는 포스트(340) 또는 그 표면(352)에 노출된 다른 도전성 요소와 전기적으로 접속된다. 도시된 바와 같이, 솔더 볼(362)은 단자(345)를 회로 패널 상의 콘택 패드(355)에 접속시키는 데에 사용될 수 있다. 솔더 볼(362)의 사용에 대한 대안으로서, 마이크로전자 패키지(300)를 회로 패널(390)에 전도가능하게 접속하는 임의의 다른 종래의 형태가 사용될 수 있으며, 그 예로는 도전성 핀이나 도전성 재료로 된 다른 형태 등이 될 수 있다. 마이크로전자 패키지(300)는 외부 요소 또는 디바이스의 임의의 다른 형태에 전기적으로 접속될 수 있다.
도 4a-4f에서, 본 발명에 따른 마이크로전자 패키지(400)의 다른 실시예(도 4f)를 도시한다. 본 실시예는 도 1 및 도 2를 참조해서 앞서 설명한 방법과 유사하지만, 도 4c에 나타낸 바와 같이, 언더필(460)이 마이크로전자 요소(430)의 상단 면(432) 상에 제공될 수 있으며, 유전체 요소(450)의 상단 면(452) 상에는 제공되지 않을 수 있는 점이 다르다. 도 4d를 참조하면, 마이크로전자 요소(430) 상의 솔더(410)와 도전성 포스트(440)가 서로 병치되어 서로에 가깝도록 되면, 도전성 포스트(440)의 첨단(442)이 언더필(460)을 관통하기 시작한다. 일례로, 이 과정 동안, 언더필(460)은 마이크로전자 요소(430)의 콘택 지지 면(432)으로부터 도전성 포스트(440)의 콘택까지 연장할 것이다.
마이크로전자 요소(430)와 유전체 요소(450) 중의 하나 또는 모두는 서로를 향해 이동되어, 도전성 포스트(440)가 언더필(60) 안으로 밀려 들어가도록 하고, 솔더(410) 내에 매립되지 않는 경우엔, 적어도 솔더(410)를 변형시킬 수 있다. 도시한 예에서, 포스트의 첨단(442)은 솔더(410) 안으로 연장하는데, 솔더(410)와 도전성 패드(420)의 총 높이(Hs)의 적어도 25%가 되는 거리(D)만큼 연장한다. 이후, 패키지(400)는 솔더(410)가 도전성 포스트(440)의 노출된 에지를 따라 흐르도록 리플로우될 수 있다. 도시된 바와 같이, 도전성 포스트(440) 상에, 솔더에 의해 이 도전성 포스트의 침윤을 방지하는 솔더 마스크 또는 다른 코팅이 없기 때문에, 솔더(410)는 도전성 포스트(440)를 따라 흐르게 되고 마이크로전자 요소 상의 본드 패드(420)로부터 유전체 요소(450)로부터 상방으로 연장하는 도전성 포스트(440)의 베이스(446)까지 연장하는 솔더의 도전성 컬럼(490)을 형성할 수 있다.
도 5를 참조하면, 도 1a-1f의 다른 실시예가 도시되어 있다. 본 실시예는 도 1a-1f에 도시한 것과 유사하지만, 초기 성분(도 5a)에서, 유전체 요소(550)의 표면(552)으로부터 멀어지는 방향으로 연장하는 것과 달리, 도전성 포스트(540)가 마이크로전자 요소(530)의 콘택 지지 면(532)으로부터 멀어지는 방향으로 연장한다는 점이 상이하다. 이와 유사하게, 솔더(510)는 앞서 설명한 실시예에서의 마이크로전자 요소(530)가 아니라, 유전체 요소(550)(도 5b)의 상단 면(552)에 노출된 본드 패드(520)로부터 연장될 수 있다.
설명을 용이하게 하기 위해, 방향은 "상단"(top), 즉 반도체 칩의 콘택 지지 면(532)을 기준으로 해서 본 개시에서 설명하고 있다. 일반적으로, "상방", "로부터 위쪽", 또는 "로부터 연장하는" 등의 방향은 마이크로전자 요소의 상단 면(532)에 직각이며 이로부터 멀어지는 방향을 의미한다. "하방"이라는 방향은 마이크로전자 요소의 상단 면(532)에 직각인 방향 및 상방과 반대 방향을 의미한다. "수직" 방향은 반도체 칩의 상단 면에 직각인 방향을 의미한다. "위" 또는 "상"이라는 용어는 기준 점의 위쪽 지점을 의미하며, "아래"라는 용어는 기준 점의 아래 쪽 지점을 의미한다. 유사한 참조 부호는 유사한 요소를 설명하는 데에 사용되는 것을 이해할 수 있을 것이다.
본 방법의 단계는 본 명세서에 앞서 개시한 단계와 다른 식으로 유사하다. 도 5c를 참조하면, 언더필(560)은 본딩 금속, 예를 들어 유전체 요소(550)로부터 연장하는 솔더(510)의 위에 제공될 수 있다. 본 실시예에서, 언더필(560)은 솔더(510)의 표면(514)을 완전히 덮는다. 도 5d를 참조하면, 도전성 포스트(540)는 솔더(510)와 병치될 수 있으며, 이에 의해 도전성 포스트(540)가 언더필(560) 내에 매립되거나 언더필을 관통할 수 있다. 도 5e에 도시되고 앞서 설명한 실시예에 개시된 바와 같이, 도전성 포스트(540)의 첨단(542)은 솔더(510)를 통해 연장한다. 언더필(560)은, 리플로우되면, 도전성 포스트(540)의 노출된 에지(544)와 접촉할 수 있다. 도 1f를 참조해서 앞서 설명한 실시예와 유사하게, 솔더는 마이크로전자 요소의 표면(532) 위의 포스트의 높이(Hc)의 일부 또는 전부와 접촉할 수 있다. 일례로, 솔더는 표면(532)으로부터 포스트의 높이의 적어도 절반과 접촉할 수 있다. 특히, 도 5f에 도시된 바와 같이, 솔더(510)가 도전성 포스트(540)의 어떤 부분도 침윤하지 않도록 하는 솔더 마스크 및/또는 다른 재료가 도전성 포스트 상에 코팅되어 있지 않은 경우, 예를 들어 솔더의 도전성 컬럼(590)은 마이크로전자 요소(530)의 콘택 지지 면(532)으로부터 유전체 요소(550)의 표면(552)에 노출된 콘택(520)까지 연장할 수 있다.
도 6을 참조하면, 본 발명에 따른 마이크로전자 패키지(600)(도 6e)를 제조하는 다른 방법이 도시되어 있다. 본 방법은 본 명세서에 앞서 개시된 실시예들과 유사하지만, 도전성 포스트(640A)가 마이크로전자 요소(630)(도 6a)로부터 연장되고 도전성 포스트(640B)가 유전체 요소(650)(도 6b)로부터 연장되는 점이 상이하다. 또한, 솔더(610)는 도전성 포스트(640A)의 첨단(642) 상에 직접 증착될 수 있으며, 솔더 마스크(680)는 도전성 포스트(640A)에 인접해서 제공될 수 있다. 예를 들어, 질화규소로 이루어진 노출된 층이 마스크(680)로서 기능하여 마이크로전자 요소(630)의 표면(632)이 솔더 등의 본드 금속에 의해 침윤되는 것을 방지할 수 있다.
도 6c에 도시된 바와 같이, 언더필(660)은 유전체 요소(650)의 상단 면(652)으로부터 연장하는 도전성 포스트(640)의 위에 증착된다. 이후, 도전성 포스트(640A) 및 도전성 포스트(640B)를 서로 병치시킬 수 있다(도 6d). 도전성 포스트(640A)의 첨단(642)과 이 첨단(642) 위의 솔더(610)가 언더필(660) 안으로 압착되어, 첨단(642)과 그 위의 솔더(610)가 언더필(660)의 적어도 일부분으로 연장될 수 있다. 유전체 요소(650)와 마이크로전자 요소(630)는 첨단(642B)이 솔더(610)의 적어도 일부분으로 관통될 수 있을 때까지 계속해서 서로에 대해(또는 한쪽이 다른 쪽을 향해) 압착되는데, 솔더(610)(도 1e)의 최초 높이(Hs)의 적어도 25%가 도전성 포스트(640B)(도 6e)에 의해 관통된다. 이후, 패키지는 도전성 포스트(640A)의 첨단(642A) 상에 증착된 솔더(610)가 흘러서 도전성 포스트(640A, 640B)(도 6f)의 에지를 침윤시키도록 리플로우될 수 있다. 본 실시예에서, 도 6f에 도시된 바와 같이, 도전성 포스트(640A)의 첨단(642A) 상에는 제한된 양의 솔더(61)가 증착되기 때문에, 솔더(610)는 각각의 도전성 포스트(640A, 640B)의 각각의 에지(644A, 644B)를 완전히 침윤하지 않아도 된다. 도시된 바와 같이, 도전성 포스트(640B)의 베이스(646)는 노출된 상태를 유지할 수 있으며, 언더필(660)과 직접 접촉될 수 있다.
도 7을 참조하면, 도 6의 다른 방법을 도시하고 있다. 본 실시예에서, 유전체 요소(750)는 포스트(740B)를 지지한다. 그러나, 도 6의 실시예와 달리, 마이크로전자 요소(630)(도 7a)의 길이를 따라 연장하는 솔더 마스크가 없다. 언더필(760)은 마이크로전자 요소(730)의 콘택 접촉 면(732)의 노출된 부분과 도전성 포스트(740A)의, 솔더(710)에 의해 덮여 있지 않은 노출된 부분의 위에 증착된다. 도시한 예에서, 언더필은 도전성 포스트(740A)(도 7c)의 각각의 외측 에지(outer edge)를 넘어 연장하는 것이 바람직하다. 다른 실시예에서, 솔더는 유전체 요소(750)로부터 연장하는 도전성 포스트 상에 위치될 수 있다는 것을 이해할 수 있을 것이다.
도 7d를 참조하면, 도전성 포스트(740A) 및 이로부터 연장하는 솔더(710)와, 유전체 요소(750)로부터 연장하는 도전성 포스트(740B)가 서로 병치된다. 유전체 요소(750)와 마이크로전자 요소(730)는 도전성 포스트(740B)가 언더필(760)의 안으로 진입하도록 서로 압착될 수 있다.
도 7e에 도시된 바와 같이, 도전성 포스트(740B)가 언더필(760)을 관통하면, 유전체 요소(750) 및 마이크로전자 요소(730)는 도전성 포스트(740B)가 마이크로전자 요소(730)로부터 연장하는 도전성 포스트(740A)의 도전성 첨단(742A)에 노출된 솔더 내에 매립될 때까지 계속 압착될 수 있다. 패키지는 솔더(710)가 도전성 포스트(740A, 740B)(도 7f)의 노출된 표면의 에지를 침윤하도록 리플로우될 수 있다.
도 8을 참조하면, 본 발명에 따른 다른 마이크로전자 패키지(800)(도 8e)가 도시되어 있다. 도시된 바와 같이, 마이크로전자 패키지는 실질적으로 동일한 길이인 2개의 유전체 요소[850A(도 8a), 850B(도 8b)]를 포함한다. 도 8c를 참조하면, 언더필 층이 각각의 유전체 요소(850A, 850B)의 상단 면(852A, 852B) 위에 증착될 수 있다. 유전체 요소(850B)는 유전체 요소(850)의 상단 면(852B)으로부터 멀어지는 방향으로 연장하는 도전성 포스트(840)를 포함할 수 있다. 도전성 포스트(840)의 베이스(846)는 도전성 포스트의 솔더 또는 다른 재료에 의한 침윤을 방지하는 데에 도움이 될 수 있는 솔더 마스크 재료 또는 임의의 유기 또는 무기 재료 등의 재료로 피복될 수 있다.
도 8d에 나타낸 바와 같이, 도전성 포스트(840)는 유전체 요소(850A)로부터 연장하는 솔더(810)와 병치될 수 있다. 도 8e를 참조하면, 유전체 요소(850A, 850B)는 도전성 포스트(840)가 솔더(810)와 접촉하도록 서로 더 가깝도록 계속해서 이동될 수 있다. 본 예에서, 솔더(8190)는 도전성 포스트(840)에 의해 천공되거나 관통되지 않는다. 도시된 바와 같이, 도전성 포스트(840)는 유전체 요소(850A)로부터 연장하는 솔더(810)를 변형시킬 뿐이다. 도 8f를 참조하면, 패키지가 리플로우되면, 솔더(810)는 도전성 포스트(840)의 베이스(846)의 침윤을 방지하기 위해 재료(848)에 의해 피복되는 부분을 제외하고는 도전성 포스트(840)의 에지를 따라 흐를 것이다.
도 9를 참조하면, 다른 마이크로전자 패키지(900)가 도시되어 있다. 본 예는 마이크로전자 패키지를 생성하는 종래의 방법과 유사하지만, 도전성 요소[즉, 도전성 포스트(940), 솔더(910), 및 도전성 포스트(920)]가 각각의 마이크로전자 요소(930A, 930B)에 의해 지지되고, 유전체 요소로부터 연장되지 않는다는 점만이 상이하다. 언더필(960)은 2개의 마이크로전자 요소(930A, 930B) 사이에서 패키지의 내부를 봉지한다.
도 10을 참조하면, 마이크로전자 어셈블리의 다른 부분을 도시하고 있다. 도 1f의 일부의 다른 도면인 도 10은 도전성 패드(1023)가 제1 유전체 요소(1050)의 위에 또는 내부에 위치될 수 있다는 것을 나타낸다. 유전체 층(1051)은 유전체 요소(1050)의 위에 형성될 수 있으며, 그 내부에 개구부(1056)가 형성될 수 있다. 도전성 포스트(1042)는 개구부를 통해 상부를 도금하고 포스트를 형성하는 것에 의해 형성될 수 있거나, 이와 달리 유전체 층(1051)의 위에 그리고 개구부(1056)의 내부에 연속하는 금속 층을 증착한 후에, 연속하는 금속 층을 에칭하는 것에 의해 원하는 포스트 사이즈 및 형상을 형성할 수 있다.
상기 설명한 다양한 마이크로전자 어셈블리는 여러 전자 시스템의 구성에서 사용할 수 있다. 예를 들어, 도 11에 나타낸 바와 같이, 본 발명의 실시예에 의한 시스템(1900)은, 다른 전자 부품(1908, 1910)과 함께, 앞서 설명한 바와 같은 구조체(1906)를 포함한다. 도시한 예에서, 부품(1908)은 반도체 칩이며, 부품(1910)은 디스플레이 스크린이지만, 임의의 다른 부품을 사용해도 된다. 물론, 도 11에는 설명을 명확히 하기 위해 2개의 부품만을 도시했지만, 본 시스템은 임의의 개수의 부품을 포함하는 구성이 가능하다. 앞서 설명한 구조체(906)는, 예를 들어 복수 개의 칩을 포함하는 구조체 또는 복합 칩이 될 수 있다. 다른 예에서는, 두 개가 모두 제공될 수 있으며, 이러한 구조체의 임의의 개수가 사용될 수도 있다. 구조체(1906)와 성분(1908, 1910)은 점선으로 개략적으로 나타낸 공통의 하우징(1901) 내에 탑재되며, 원하는 회로를 형성하기 위해, 필요에 따라, 서로 전기적으로 접속된다. 도시한 예시적인 시스템에서, 시스템은 도시한 시스템은 유연성을 갖는 인쇄 회로 기판 등의 회로판(1902)을 포함하는데, 이러한 회로판은 부품들을 서로 연결하는 다수의 도체(1904)를 포함하며, 도 11에는 그 중 하나만을 도시하고 있다. 이것은 예시에 불과하며, 전기적 접속을 구축하기 위한 임의의 적절한 구조체를 사용할 수 있다. 하우징(1901)은 셀폰(celluar telephone) 또는 휴대정보단말기(PDA)에 사용할 수 있는 휴대형의 하우징인 것으로 도시되어 있으며, 스크린(1910)은 하우징의 표면에 노출되어 있다. 구조체(1906)는 이미징 칩과 같은 감광성(light-sensitive) 요소를 포함하며, 광을 구조체로 향하게 하기 위한 렌즈(1911) 등의 다른 광학 소자를 설치해도 된다. 도 11에 간단히 나타낸 시스템은 일례에 불과하며, 데스크톱 컴퓨터, 라우터 등과 같은 고정형 구조체로서 일반적으로 고려되는 시스템도 앞서 설명한 구조체를 사용해서 만들 수 있다.
본 발명에 대하여 특정의 실시예를 참조하여 설명하였지만, 이들 실시예는 본 발명의 원리와 응용을 예시하고 있을 뿐이라는 것을 이해하여야 한다. 따라서, 청구범위에 의해 청구된 본 발명의 정신과 범위를 벗어남이 없이, 예시한 실시예에 대하여 다양한 변형예가 가능하다는 것을 이해하여야 한다.
본 출원은 2010년 11월 2일에 출원된 미국특허출원 12/938,068호의 계속출원이며, 그 개시 내용을 본원에 참조에 의해 포함한다.

Claims (44)

  1. 마이크로전자 어셈블리를 제조하는 방법에 있어서,
    제1 표면 및 상기 제1 표면의 위로 돌출된 제1 도전성 요소(conductive element)를 갖는 마이크로전자 요소와, 제2 표면 및 상기 제2 표면의 위로 돌출된 제2 도전성 요소를 갖는 유전체 요소를 제공하는 단계로서, 상기 제1 도전성 요소 중의 적어도 일부 또는 상기 제2 도전성 요소 중의 적어도 일부는 강성의 도전성 포스트(conductive post)이고, 상기 제1 도전성 요소 또는 제2 도전성 요소 중의 다른 부분은 상기 적어도 일부의 도전성 포스트와 병치되는 본드 금속(bond metal)을 포함하며, 상기 도전성 포스트는 상기 포스트가 돌출되는 각각의 표면 위로의 높이를 가지며, 상기 제1 도전성 요소의 적어도 일부 또는 상기 제2 도전성 요소의 적어도 일부의 위에 언더필 층(underfill layer)이 형성되며, 상기 포스트는 동일 평면상의 표면을 갖는 첨단(tip)을 포함하는, 마이크로전자 요소와 유전체 요소를 제공하는 단계;
    상기 강성의 도전성 포스트의 첨단이 상기 언더필 층을 관통하고 적어도 상기 본드 금속을 변형시키도록, 상기 제1 도전성 요소의 적어도 하나를 상기 제2 도전성 요소의 다른 하나를 향해 이동시키는 단계; 및
    상기 포스트의 높이의 적어도 일부 길이를 따라 상기 포스트의 에지와 접촉하고 상기 마이크로전자 요소를 상기 유전체 요소에 전기적으로 결합시키도록, 상기 본드 금속이 상기 포스트의 에지를 따라 흐를 때까지 상기 마이크로전자 요소와 상기 유전체 요소를 결합 온도까지 가열하는 단계
    를 포함하며,
    상기 포스트가 돌출하는 표면 위로의 상기 포스트의 높이는 상기 제1 표면과 상기 제2 표면 사이의 거리의 적어도 40 퍼센트가 되는 것인, 마이크로전자 어셈블리의 제조 방법.
  2. 제1항에 있어서,
    상기 본드 금속이 상기 포스트의 높이의 절반 이상을 따라 상기 포스트의 에지와 접촉하도록 상기 포스트의 에지를 따라 흐르는, 마이크로전자 어셈블리의 제조 방법.
  3. 제1항에 있어서,
    상기 본드 금속이 상기 포스트의 높이의 절반 이하를 따라 상기 포스트의 에지와 접촉하도록 상기 포스트의 에지를 따라 흐르는, 마이크로전자 어셈블리의 제조 방법.
  4. 제1항에 있어서,
    상기 포스트는 에칭된 포스트인 것인, 마이크로전자 어셈블리의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 도전성 요소와 상기 제2 도전성 요소는 모두 강성의 포스트인 것인, 마이크로전자 어셈블리의 제조 방법.
  6. 제4항에 있어서,
    상기 제1 도전성 요소의 첨단과 상기 제2 도전성 요소의 첨단은 동일 평면상인 것인, 마이크로전자 어셈블리의 제조 방법.
  7. 제4항에 있어서,
    상기 이동시키는 단계는 상기 제공하는 단계 이후에 수행되는 것인, 마이크로전자 어셈블리의 제조 방법.
  8. 제1항에 있어서,
    상기 제1 도전성 요소는 상기 본드 금속을 포함하며, 상기 적어도 일부의 도전성 포스트는 상기 유전체 요소의 제2 도전성 요소인 것인, 마이크로전자 어셈블리의 제조 방법.
  9. 제1항에 있어서,
    상기 적어도 일부의 포스트는 상기 마이크로전자 요소의 제1 도전성 요소이며, 상기 제2 도전성 요소는 상기 본드 금속을 포함하는 것인, 마이크로전자 어셈블리의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 도전성 요소 중의 적어도 하나를 제2 도전성 요소의 다른 하나를 향해 이동시키는 단계는, 상기 강성의 포스트가 상기 본드 금속을 관통하는 단계를 포함하는, 마이크로전자 어셈블리의 제조 방법.
  11. 제1항에 있어서,
    상기 제1 도전성 요소 중의 적어도 하나를 제2 도전성 요소 중의 다른 하나를 향해 이동시키는 단계는, 솔더의, 상기 제1 표면 또는 제2 표면의 위로의 높이의 적어도 25%의 깊이까지 상기 본드 금속을 관통시키는 단계를 포함하는, 마이크로전자 어셈블리의 제조 방법.
  12. 제1항에 있어서,
    상기 본드 금속을 변형하는 단계를 수행하기 전에, 미량(trace amounts)의 언더필 층이 상기 도전성 포스트에 의해 상기 본드 금속 안으로 밀어 넣어지는 단계를 수행하는, 마이크로전자 어셈블리의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 도전성 요소의 적어도 일부는 강성의 포스트인 것인, 마이크로전자 어셈블리의 제조 방법.
  14. 제1항에 있어서,
    상기 제1 도전성 요소의 적어도 일부는 도전성 패드(conductive pad)인 것인, 마이크로전자 어셈블리의 제조 방법.
  15. 제1항에 있어서,
    상기 제2 도전성 요소의 적어도 일부는 강성의 포스트인 것인, 마이크로전자 어셈블리의 제조 방법.
  16. 제1항에 있어서,
    상기 제2 도전성 요소의 적어도 일부는 콘택 패드(contact pad)인 것인, 마이크로전자 어셈블리의 제조 방법.
  17. 제1항에 있어서,
    상기 언더필은 상기 제1 도전성 요소의 위에 위치하는 것인, 마이크로전자 어셈블리의 제조 방법.
  18. 제1항에 있어서,
    상기 언더필은 상기 제2 도전성 요소의 위에 위치하는 것인, 마이크로전자 어셈블리의 제조 방법.
  19. 제1항에 있어서,
    상기 언더필은 상기 제1 도전성 요소 및 상기 제2 도전성 요소의 위에 위치하는 것인, 마이크로전자 어셈블리의 제조 방법.
  20. 제15항에 있어서,
    상기 제공하는 단계는, 상기 강성의 포스트의 적어도 일부의 위에 본드 금속을 제공하는 단계를 포함하는, 마이크로전자 어셈블리의 제조 방법.
  21. 제16항에 있어서,
    상기 제공하는 단계는, 상기 콘택 패드의 적어도 일부의 위에 본드 금속을 제공하는 단계를 포함하는, 마이크로전자 어셈블리의 제조 방법.
  22. 제1항에 있어서,
    상기 제1 도전성 요소의 적어도 일부는 강성의 포스트이며, 상기 제2 도전성 요소의 적어도 일부는 강성의 포스트인 것인, 마이크로전자 어셈블리의 제조 방법.
  23. 마이크로전자 어셈블리에 있어서,
    제1 표면 및 상기 제1 표면의 위로 돌출된 제1 도전성 요소(conductive element)를 갖는 제1 성분;
    제2 표면 및 상기 제2 표면의 위로 돌출된 제2 도전성 요소를 갖는 제2 성분;
    상기 도전성 요소로 이루어진 각각의 쌍 사이에 배치되는 본드 금속(bond metal); 및
    상기 제1 및 제2 성분의 제1 및 제2 표면과 접촉해서 접착하는 언더필 층(underfill layer)
    을 포함하며,
    상기 제1 성분 또는 제2 성분 중의 적어도 하나는 마이크로전자 요소(microelectronic element)이며, 상기 제1 도전성 요소 중의 적어도 일부 또는 상기 제2 도전성 요소 중의 적어도 일부는 강성의 도전성 포스트(conductive post)이고, 상기 도전성 포스트는 상기 포스트가 돌출되는 각각의 표면 위로의 높이를 가지며, 상기 강성의 도전성 포스트는 동일 평면의 표면을 가지며,
    상기 각각의 쌍은 상기 포스트 중의 적어도 하나와 상기 적어도 하나의 포스트와 대면하는 상기 제1 또는 제2 도전성 요소 중의 적어도 하나를 각각 포함하며, 상기 본드 금속은 상기 포스트의 높이의 적어도 일부 길이를 따라 상기 포스트의 에지와 접촉하며,
    상기 언더필 층의 잔여 부분은 상기 포스트의 적어도 일부와 상기 본드 금속 사이의 계면 중의 적어도 하나 또는 상기 본드 금속 내에 존재하는, 마이크로전자 어셈블리.
  24. 제23항에 있어서,
    상기 본드 금속이 상기 포스트의 높이의 절반 이상을 따라 상기 포스트의 에지와 접촉하도록 상기 포스트의 에지를 따라 흐르는, 마이크로전자 어셈블리.
  25. 제23항에 있어서,
    상기 본드 금속이 상기 포스트의 높이의 절반 이하를 따라 상기 포스트의 에지와 접촉하도록 상기 포스트의 에지를 따라 흐르는, 마이크로전자 어셈블리.
  26. 제23항에 있어서,
    상기 언더필 층의 잔여 부분은 상기 포스트의 적어도 일부와 상기 본드 금속 사이의 계면 중의 적어도 하나에 존재하는 것인, 마이크로전자 어셈블리.
  27. 제23항에 있어서,
    상기 언더필 층의 잔여 부분은 상기 본드 금속 내에 존재하는 것인, 마이크로전자 어셈블리.
  28. 제26항 또는 제27항에 있어서,
    상기 제1 성분은 마이크로전자 요소이고, 상기 제2 성분은 유전체 요소인 것인, 마이크로전자 어셈블리.
  29. 제28항에 있어서,
    상기 마이크로전자 요소는 칩인 것인, 마이크로전자 어셈블리.
  30. 제26항 또는 제27항에 있어서,
    상기 제1 성분은 유전체 요소인 것인, 마이크로전자 어셈블리.
  31. 제26항 또는 제27항에 있어서,
    상기 제1 성분 및 상기 제2 성분은 마이크로전자 요소인 것인, 마이크로전자 어셈블리.
  32. 제26항 또는 제27항에 있어서,
    상기 제1 도전성 요소는 상기 도전성 포스트인 것인, 마이크로전자 어셈블리.
  33. 제26항 또는 제27항에 있어서,
    상기 제2 도전성 요소는 상기 도전성 포스트인 것인, 마이크로전자 어셈블리.
  34. 제26항 또는 제27항에 있어서,
    상기 제1 도전성 요소 및 상기 제2 도전성 요소 둘다 상기 도전성 포스트인 것인, 마이크로전자 어셈블리.
  35. 제28항에 있어서,
    본드 금속이 상기 도전성 포스트 중 적어도 하나 상에 배치되는, 마이크로전자 어셈블리.
  36. 제30항에 있어서,
    본드 금속이 상기 도전성 포스트 중 적어도 하나 상에 배치되는, 마이크로전자 어셈블리.
  37. 제31항에 있어서,
    본드 금속이 상기 도전성 포스트 중 적어도 하나 상에 배치되는, 마이크로전자 어셈블리.
  38. 제26항 또는 제27항에 있어서,
    솔더 마스크가 상기 도전성 포스트에 인접하여 제공되는, 마이크로전자 어셈블리.
  39. 제26항 또는 제27항에 있어서,
    상기 도전성 포스트의 적어도 일부가 본드 금속에 대해 저항성을 갖는 재료로 피복되는, 마이크로전자 어셈블리.
  40. 제26항 또는 제27항에 있어서,
    상기 본드 금속은 상기 도전성 포스트의 적어도 하나의 높이의 절반 이하를 덮는, 마이크로전자 어셈블리.
  41. 제28항에 있어서,
    상기 제2 도전성 요소가 상기 도전성 포스트인 것인, 마이크로전자 어셈블리.
  42. 제31항에 있어서,
    상기 제2 도전성 요소가 상기 도전성 포스트인 것인, 마이크로전자 어셈블리.
  43. 제23항, 제26항 및 제27항 중 어느 한 항의 어셈블리, 및 상기 어셈블리와 전기 접속된 하나 이상의 다른 전자 성분을 포함하는, 시스템.
  44. 제43항에 있어서,
    하우징을 더 포함하며, 상기 어셈블리 및 상기 다른 전자 성분이 상기 하우징에 탑재되는, 시스템.
KR1020187015041A 2010-11-02 2011-10-27 흐름 없는 언더필 KR101967322B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/938,068 2010-11-02
US12/938,068 US8697492B2 (en) 2010-11-02 2010-11-02 No flow underfill
PCT/US2011/058080 WO2012061199A2 (en) 2010-11-02 2011-10-27 No flow underfill

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137014121A Division KR20130140759A (ko) 2010-11-02 2011-10-27 흐름 없는 언더필

Publications (2)

Publication Number Publication Date
KR20180061419A true KR20180061419A (ko) 2018-06-07
KR101967322B1 KR101967322B1 (ko) 2019-04-09

Family

ID=44999895

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187015041A KR101967322B1 (ko) 2010-11-02 2011-10-27 흐름 없는 언더필
KR1020137014121A KR20130140759A (ko) 2010-11-02 2011-10-27 흐름 없는 언더필

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137014121A KR20130140759A (ko) 2010-11-02 2011-10-27 흐름 없는 언더필

Country Status (6)

Country Link
US (2) US8697492B2 (ko)
JP (1) JP5649739B2 (ko)
KR (2) KR101967322B1 (ko)
CN (1) CN103283007B (ko)
TW (1) TWI564972B (ko)
WO (1) WO2012061199A2 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US20120146206A1 (en) * 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8963340B2 (en) * 2011-09-13 2015-02-24 International Business Machines Corporation No flow underfill or wafer level underfill and solder columns
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8586408B2 (en) * 2011-11-08 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact and method of formation
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9917035B2 (en) * 2012-10-24 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bump-on-trace interconnection structure for flip-chip packages
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8889486B2 (en) * 2012-09-05 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package structures
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US20140356986A1 (en) * 2013-05-31 2014-12-04 International Business Machines Corporation Precision controlled collapse chip connection mapping
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9603283B1 (en) * 2015-10-09 2017-03-21 Raytheon Company Electronic module with free-formed self-supported vertical interconnects
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10750614B2 (en) * 2017-06-12 2020-08-18 Invensas Corporation Deformable electrical contacts with conformable target pads
KR20220040138A (ko) 2020-09-23 2022-03-30 삼성전자주식회사 반도체 칩의 접속 구조물 및 그의 제조 방법, 및 접속 구조물을 포함하는 반도체 패키지 및 그의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022A (en) * 1850-01-15 Cideb-mill
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP3971500B2 (ja) 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2004523893A (ja) * 2000-11-14 2004-08-05 ヘンケル　ロックタイト　コーポレイション ウェーハ塗布用融剤兼アンダーフィル材、ならびにそれを用いて製造された積層電子組立体
US6599775B2 (en) * 2001-05-18 2003-07-29 Advanpack Solutions Pte Ltd Method for forming a flip chip semiconductor package, a semiconductor package formed thereby, and a substrate therefor
US7323360B2 (en) 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
JP2006100552A (ja) 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
JP5064288B2 (ja) * 2008-04-15 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
JP4641551B2 (ja) * 2008-06-13 2011-03-02 富士通株式会社 半導体装置の製造方法
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
JP5056718B2 (ja) * 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
US8008122B1 (en) * 2010-09-21 2011-08-30 International Business Machines Corporation Pressurized underfill cure

Also Published As

Publication number Publication date
US20140217584A1 (en) 2014-08-07
KR101967322B1 (ko) 2019-04-09
TW201225188A (en) 2012-06-16
WO2012061199A2 (en) 2012-05-10
CN103283007B (zh) 2016-02-03
WO2012061199A3 (en) 2012-06-28
JP5649739B2 (ja) 2015-01-07
KR20130140759A (ko) 2013-12-24
CN103283007A (zh) 2013-09-04
TWI564972B (zh) 2017-01-01
JP2013541858A (ja) 2013-11-14
US8697492B2 (en) 2014-04-15
US20120104595A1 (en) 2012-05-03
US9196581B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
KR101967322B1 (ko) 흐름 없는 언더필
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US20030164551A1 (en) Method and apparatus for flip-chip packaging providing testing capability
JP5329083B2 (ja) ポストおよびパッドを有する部品
US7749806B2 (en) Fabricating process of a chip package structure
CN104685622A (zh) Bva中介结构
TW201347107A (zh) 用於具有多個微電子元件及倒裝型連接之封裝的嵌入式熱分散器
US20060125082A1 (en) Semiconductor device and manufacturing method thereof
US20120313238A1 (en) Semiconductor chip package assembly and method for making same
TWI763841B (zh) 形成具有豎立指向的電子構件的電子裝置結構的方法及相關結構
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
US7960214B2 (en) Chip package
US8698288B1 (en) Flexible substrate with crimping interconnection
US20210202332A1 (en) Scalable Extreme Large Size Substrate Integration
CN219321338U (zh) 封装装置
TWI393197B (zh) 晶片封裝
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
TWI393192B (zh) 晶片封裝結構製程
TW201828396A (zh) 新型端子
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant