JP3922882B2 - チップの実装方法 - Google Patents

チップの実装方法 Download PDF

Info

Publication number
JP3922882B2
JP3922882B2 JP2000399759A JP2000399759A JP3922882B2 JP 3922882 B2 JP3922882 B2 JP 3922882B2 JP 2000399759 A JP2000399759 A JP 2000399759A JP 2000399759 A JP2000399759 A JP 2000399759A JP 3922882 B2 JP3922882 B2 JP 3922882B2
Authority
JP
Japan
Prior art keywords
chip
bump
underfill agent
temperature
viscosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000399759A
Other languages
English (en)
Other versions
JP2002203874A (ja
Inventor
朗 山内
俊裕 森
洋祐 佐上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2000399759A priority Critical patent/JP3922882B2/ja
Priority to PCT/JP2001/000764 priority patent/WO2002054476A1/ja
Priority to US10/450,837 priority patent/US6913945B2/en
Priority to KR1020037008707A priority patent/KR100750014B1/ko
Priority to TW090103104A priority patent/TW488000B/zh
Publication of JP2002203874A publication Critical patent/JP2002203874A/ja
Application granted granted Critical
Publication of JP3922882B2 publication Critical patent/JP3922882B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、チップの実装方法に関し、とくに、チップをフラックスレスにて基板に実装するとともに、チップと基板間にアンダーフィルを行うようにしたチップの実装方法に関する。
【０００２】
【従来の技術】
チップにハンダ等によりバンプを形成し、チップをフェイスダウンの形で基板に近づけ、バンプを基板の電極に当接させた後、チップのバンプを加熱溶融させて基板の電極と接合するようにしたチップの実装方法はよく知られている。このチップと基板との間には、チップと基板との間の全体的な接着強度を向上するために、非電気伝導性接着剤からなるアンダーフィル剤が注入される。このアンダーフィル剤には、通常、熱硬化性樹脂からなる接着剤が使用されている。このアンダーフィル剤が、互いに接合されたチップのバンプと基板の電極の周囲に充填されることにより、接合部間の電気的絶縁の信頼性が高められる。
【０００３】
従来、ハンダバンプを形成したチップの実装においては、まず、実装前にバンプ又は基板側にフラックスが塗布され、チップが基板上の所定位置に実装された後、加熱により（多くの場合、加圧を伴って）ハンダバンプが溶融されて基板の電極と仮接合される。冷却された後、フラックスが洗浄により除去され、チップと基板との間の微小な隙間に側方からアンダーフィル剤が注入されている。アンダーフィル剤が注入された後、再び加熱されてリフローされ、アンダーフィル剤の硬化が行われている。
【０００４】
ところが、上記のような従来の実装方法においては、チップと基板との仮接合工程においてハンダバンプが加熱溶融される際、その周囲の雰囲気により二次酸化されるおそれがある。二次酸化が生じると、バンプと基板の電極との電気的接合の信頼性が低下する原因となる。二次酸化を防止するために、バンプと電極が接合される際、窒素ガス等によりバンプ周りの雰囲気をパージする方法がある。しかし、このような窒素ガス等によるパージは、チップ実装装置の大型化、実装装置および実装工程の複雑化、コスト増大の原因となり、かつ、窒素ガス等によるパージの時間が必要となるため高速実装化の妨げとなる。
【０００５】
また、上記のような従来の実装方法においては、ハンダバンプの溶融接合のために、フラックスの塗布、および、接合後のフラックスの洗浄による除去が必要となり、本接合完了までの工程数が多いという問題がある。また、フラックスの完全洗浄は難しく、その残渣が接合の信頼性を低下させる。フラックスレスとするために、従来のフラックスの代わりにハンダよりも融点の高いアルコール系の有機材料を使用し、仮接合後にそれを洗浄することなく蒸発させて除去する方法が提案されている（特開平８−２９３６６５号公報）。しかしこの方法では、基本的にフラックスの洗浄工程を不要化できるだけであり、実装における工程数削減効果に乏しい。とくに、仮接合後のアンダーフィル剤の注入、アンダーフィル剤のリフロー、硬化工程は、依然としてそのまま残る。またこの方法は、バンプピッチのファインピッチ化に伴い、アンダーフィル剤の注入が困難となってきている。
【０００６】
このような問題に対し、フラックスレス化についての言及はないものの、先端を小径化した特殊形状のバンプを形成したチップと基板との間に接着用樹脂（アンダーフィル剤）を押し拡げて充満させ、上記チップのバンプの先端部を圧潰してバンプを基板の電極に接合するようにした方法が知られている（特開平１１−２６５０６号公報）。
【０００７】
しかし、この特開平１１−２６５０６号公報に開示された方法は、基本的に、バンプを加熱溶融させて基板の電極に接合する方法を対象としていない。この方法を、たとえばバンプの加熱溶融を伴うチップの実装に適用すると、アンダーフィル剤として従来の樹脂を使用した場合、粘度の低い樹脂を使用すると、アンダーフィル剤をチップと基板の間に押し拡げて展延させようとするとき、アンダーフィル剤が流れ出してしまい、互いに圧着されているバンプと電極の周囲を覆うように保持できないとともに、ボイドを巻き込んでしまうおそれがある。一方、粘度の高い樹脂を使用すると、加熱により溶融されたバンプが十分に濡れ広がらない。そのため、バンプと電極との間にアンダーフィル剤が挟まったり、バンプと電極との間に接合のための金属間化合物が形成されなかったり、接合部の抵抗値が上昇したり、十分な接合強度が得られなかったりし、接合の信頼性が低下する。また、バンプとともに加熱されるアンダーフィル剤は、短時間の内に硬化を開始してしまうので、硬化を開始した樹脂に流動を抑制されてバンプが十分に濡れ広がらず、やはり十分な接合が得られないという問題を生じる。また、従来のアンダーフィル剤としての樹脂において、溶融バンプが十分に濡れ広がることができるように極力粘度を下げようとすると、硬化時間も長くなってしまい、生産工程のタクトタイムを短縮することが困難となる。さらに、従来の樹脂は、硬化を開始してから、バンプ−電極の接合状態を保持するに十分な程度に硬化するまでの時間が長いため、硬化が十分に進むまでチップを押さえ続けなければならず、やはり、生産工程のタクトタイム短縮を狙う場合の大きな阻害要因となっている。
【０００８】
【発明が解決しようとする課題】
そこで本発明の課題は、アンダーフィル剤中に互いに圧着されたバンプと電極とを埋没させた状態でバンプを加熱溶融させ、二次酸化が生じない状態にてバンプと電極との本結合まで可能とする方法を提供するとともに、とくに、アンダーフィル剤として最適な粘度挙動および硬化挙動を示す特定の接着剤を使用することにより、該アンダーフィル剤中にて溶融されたバンプが十分に濡れ広がることができるようにし、かつ、バンプが十分に濡れ広がり良好な接合状態が確保された後に、そのアンダーフィル剤が迅速に硬化するようにし、アンダーフィル剤の塗布、バンプの加熱溶融による接合、アンダーフィル剤の硬化がそれぞれ最適な状態でしかも最適なタイミングや時間で行われるようにし、昇温開始からアンダーフィル剤の所定の硬化までを効率良く短時間で行うことができるようにすることにある。
【０００９】
また本発明の別の課題は、上記のような実装を実行するまでの一次酸化も効率よく防止できるようにし、とくにフラックスレスにて上記実装を行えるようにし、実装工程全体の工程数を大幅に低減して、工程の簡素化、タクトタイムの短縮をはかることにある。
【００１０】
本発明のさらに別の課題は、アンダーフィル剤の硬化開始のタイミングを最適化するとともに、硬化開始後の硬化速度を速め、硬化途中でチップの加圧を解除できるようにして、チップ実装のタクトタイムをさらに短縮することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るチップの実装方法は、チップおよび基板の少なくとも一方に形成したバンプを他方に形成した電極に接合するとともに、チップと基板との間に熱硬化性のアンダーフィル剤を介在させるチップの実装方法において、前記アンダーフィル剤として、常温では塗布された状態にて自己形状を保持可能な第１の粘度を有し、温度上昇に伴い粘度が前記第１の粘度から第２の粘度に低下するとともに予め設定された所定の温度範囲で実質的に前記第２の粘度に維持され、該所定の温度範囲で所定の時間経過後に粘度が前記第２の粘度から上昇し硬化が進行する、液状のビスマレイミド樹脂と過酸化物の硬化剤からなるアンダーフィル剤を用い、前記アンダーフィル剤を基板およびチップの少なくとも一方に塗布し、チップを基板に近づけ基板側に向けて加圧することにより、バンプを電極に圧着するとともに、チップと基板の間においてアンダーフィル剤を互いに圧着されたバンプおよび電極の周囲に展延させ、バンプがアンダーフィル剤中に埋没した状態で昇温によりバンプを溶融させ溶融したバンプと電極を接合し、該バンプの溶融接合に際し、前記アンダーフィル剤の硬化前に、溶融バンプの濡れ広がりのための時間を確保するとともに、アンダーフィル剤の完全硬化前に、前記チップの加圧を解除することを特徴とする方法からなる。
【００１２】
すなわち、本発明で使用するアンダーフィル剤は、塗布された段階では比較的粘度が高く（第１の粘度）、塗布された自己形状を保持でき、その状態では流れ出ないようにする。この塗布状態から、チップと基板を近接させることにより、塗布されているアンダーフィル剤は徐々に押し拡げられる。このときアンダーフィル剤は比較的高い第１の粘度を有しているので、押し拡げられるアンダーフィル剤は、ボイドを巻き込むことなく、互いに圧着されるバンプと電極の周囲に充満される。
【００１３】
圧着されたバンプと電極がアンダーフィル剤中に埋没した状態で、バンプおよびアンダーフィル剤が加熱され、溶融したバンプが電極に接合される。酸素と接しないアンダーフィル剤中での接合であるので、溶融されたバンプは周囲の雰囲気から遮断され、二次酸化が効果的に防止される。このとき、アンダーフィル剤の粘度は昇温により比較的低い第２の粘度まで低下しているので、溶融したバンプは、アンダーフィル剤に大きく阻害されることなく、十分に濡れ広がることができる。しかも、アンダーフィル剤は、上記所定の温度範囲内にある間（緩やかに昇温が続行されている場合と、実質的にバンプの溶融温度に保持されている場合の両方を含む）、実質的にこの第２の粘度に維持されるので、溶融されたバンプが十分に濡れ広がるための時間が確保され、バンプと電極の良好な接合が達成される。溶融されたバンプが十分に濡れ広がった後に、アンダーフィル剤の所定の硬化が開始される。
【００１４】
とくに本発明においては、このアンダーフィル剤の硬化を、トリガにより開始することができる。すなわち、アンダーフィル剤として、硬化開始の誘発点となるトリガ温度を有し、アンダーフィル剤の温度が一旦トリガ温度に到達した後には、アンダーフィル剤の温度にかかわらず硬化が進行するアンダーフィル剤を用いることができる。このようなトリガ温度を有するアンダーフィル剤を用いることにより、溶融バンプの濡れ広がりのための十分な時間を容易に確保することができるようになる。
【００１５】
たとえば、上記トリガ温度がバンプの融点以下に設定されたアンダーフィル剤を用いる場合には、トリガ温度に達した後のアンダーフィル剤の硬化時間を適切に設定することにより、トリガ温度に達した後に融点に達し溶融されるバンプが濡れ広がるための時間を十分に確保することができる。また、上記トリガ温度がバンプの融点よりも高い温度に設定されたアンダーフィル剤を用いる場合には、バンプを溶融させた後所定時間経過後にトリガ温度に昇温することにより、バンプが濡れ広がるための時間を自由に設定できるとともに、アンダーフィル剤の硬化を最適なタイミングで開始できるようになる。後者の方法の方が、自由度が高く、より精度良く濡れ広がり時間を設定できることから、より好ましい。いずれの方法においても、トリガがかかった後には、アンダーフィル剤を所望の速度で迅速に硬化させることができ、後者の方法の方がより容易に急速硬化させることができる。アンダーフィル剤を急速硬化させることにより、アンダーフィル剤の硬化がある程度進んだ段階でアンダーフィル剤の完全硬化前に、チップの加圧を解除することが可能になる。すなわち、チップの加圧を途中で解除しても、アンダーフィル剤は、チップと基板の接合状態を保持しつつ、そのまま硬化し続け、自然に完全硬化する。チップの加圧解除により、次のチップ実装に移行できるから、連続的に大量のチップの実装を行う場合、タクトタイムが大幅に短縮される。
【００１６】
上記接合においては、二次酸化を防止しつつ、従来の本接合工程にて行っていた溶融バンプのリフローまでを、アンダーフィル剤中で一気に行うことができるから、基本的に、従来方法のように仮接合工程と本接合工程に分けなくても、実質的に本接合完了までアンダーフィル剤中で実行することが可能となり、チップ実装工程を簡素化して、工程全体のタクトタイムの短縮が可能となる。
【００１７】
また、本発明においては、前記アンダーフィル剤中での接合による二次酸化防止に加え、バンプおよび電極の少なくとも一方に、チップの基板への実装前に、該実装に至るまでの、保管中等における雰囲気による酸化、あるいはハンダバンプ生成時の加熱処理など何らかの前処理に伴う酸化である一次酸化を防止する処理を施すことが好ましい。一次酸化防止処理としては、たとえば、前記バンプや電極をエネルギー波またはエネルギー粒子により洗浄する処理を行うことができる。エネルギー波またはエネルギー粒子としては、たとえば、プラズマ、イオンビーム、原子ビーム、ラジカルビーム、レーザのいずれかを用いることができる。また、一次酸化防止処理として、たとえば、バンプや電極の表面にフッ素基等の酸素を取り除く置換基を化学的に結合させ、不酸化表面層を形成したり、水素による還元作用により表面から酸化物を除去したり、表面に金メッキを施したりする処理を採用することもできる。
【００１８】
このような一次酸化防止処理を施すことにより、フラックスレスでの実装が可能となり、フラックス塗布、洗浄工程等が不要となって、実装工程全体の工程数がさらに大幅に削減される。したがって、この一次酸化防止処理を含む本発明に係る方法では、実質的に、一次酸化防止処理工程と、アンダーフィル剤塗布を含むチップと基板との加熱接合工程との二工程のみで、実装が完了することになり、チップ実装の工程数が大幅に削減され、工程、装置ともに大幅に簡素化され、タクトタイムのさらなる短縮が可能となる。
【００１９】
なお、本発明においては、バンプは、チップおよび基板の少なくとも一方に形成される。すなわち、（Ａ）バンプがチップに形成され、基板に電極が形成される場合と、（Ｂ）バンプが基板に形成され、チップに電極が形成される場合と、（Ｃ）チップと基板の両方にバンプが形成される場合がある。したがって、とくに上記（Ｃ）の場合には、本発明における「電極」とは、バンプを含む技術概念を意味する。
【００２０】
【発明の実施の形態】
以下に、本発明の望ましい実施の形態を、図面を参照しながら説明する。
図１は、本発明の一実施態様に係るチップの実装方法における、チップ実装直前の状態を示しており、チップ側にバンプを形成し、基板側に電極を形成した場合を示している。図１において、１はチップ（たとえば、ＩＣチップ）を示しており、その下面に設けられた電極（図示略）に対応する位置に、バンプ２、本実施態様ではハンダバンプ、が形成されている。ここで「ハンダ」とは、鉛、錫から構成されたハンダに限らず、金属を溶融させて接合できるもの全てを意味する。上記チップ１は、チップボンディングマシンのヒートツール３の下面に吸着保持されている。本実施態様では、バンプ２および基板電極の少なくとも一方の表面には前述の如き一次酸化防止処理が施されており、フラックス塗布なしでハンダ接合が可能となっている。
【００２１】
バンプ２や電極の一次酸化防止方法としては、前述の如きエネルギー波またはエネルギー粒子により洗浄する処理や、フッ素基等を置換等により化学的に結合させる化学的な処理、水素による還元作用により表面から酸化物を除去したり、バンプや電極表面に金メッキを施したりする処理等を採用することができる。さらに、エネルギー波またはエネルギー粒子により、あるいは溶液を使った洗浄を行った後、再度酸化される前に時間管理のもとに（所定の時間内に）実装する方法や、上記洗浄後、ＡｒやＮ2 雰囲気中で実装を行う方法も適用可能である。
【００２２】
チップ１の下方には、ボンディングマシンの基板用ステージ４上に基板５（たとえば、回路基板や液晶基板）が保持固定されている。基板５上には、電極６が、たとえば金メッキにより形成されている。このボンディングマシンでは、ヒートツール３の下面に吸着保持されたチップ１の位置に対し、ステージ４上に保持固定された基板５が制御されるようになっており、とくに、対応するバンプ２と基板５の電極６とが位置合わせされるようになっている。
【００２３】
チップ１を基板５上に実装する前に、チップ１と基板５の少なくとも一方に、本実施態様では基板５の上面上に、熱硬化性のアンダーフィル剤７が塗布される。本実施態様では熱硬化性のアンダーフィル剤７として、非電気伝導性接着剤からなる熱硬化性のアンダーフィル剤７が使用されているが、本発明の熱硬化性のアンダーフィル剤には、非電気伝導性ペースト、非電気伝導性フィルム、及び金メッキされたプラスチック粒子やハンダ粒子などの導電粒子を含んだ異方導電性ペースト、異方導電性フィルムが含まれる。アンダーフィル剤７の塗布は、基板５をステージ４上に保持した後に行うのが、所望の位置に精度良く塗布できることから好ましいが、保持前に塗布することも可能である。また、図１に示した状態では、アンダーフィル剤７を凸状に盛り上がるように塗布してある。このような凸状の塗布は、たとえばディスペンサによる塗布で行うことができる。この他、スクリーン印刷により、たとえば、部分的に平板状に塗布することも可能である。ただし、後述のアンダーフィル剤７展延の際にボイドの巻き込みをより確実に防止するためには、上記の如く凸状に盛り上がるように塗布することが好ましい。
【００２４】
この熱硬化性の非電気伝導性接着剤からなるアンダーフィル剤７は、塗布された状態にて図１に示したような凸状に隆起した自己形状を保持可能な、比較的高い第１の粘度を有し、温度上昇に伴い粘度が第１の粘度から比較的低い第２の粘度に低下するとともに予め設定された所定の温度範囲内で所定時間、実質的にその第２の粘度に維持され、その所定時間経過後に、第２の粘度に到達した時点から時間遅れをもって、硬化開始のためのトリガ温度の設定により、粘度が第２の粘度から上昇し硬化が進行する特性を有している。このような特性を有するアンダーフィル剤７が、たとえば常温にて、基板およびチップの少なくとも一方に塗布される。本実施態様では基板５上に図１に示したように塗布される。
【００２５】
上記第１の粘度、第２の粘度は、アンダーフィル剤７の自己形状保持性能、バンプ２の溶融温度等に応じて、適切に設定され、実質的に第２の粘度に維持される上記所定の温度範囲および所定の時間は、加熱工程で溶融したバンプ２が十分に濡れ広がることのできる時間を考慮して、適切に設定される。すなわち、第１の粘度は、塗布された状態にて、図１に示したような凸状に隆起した自己形状や、たとえばスクリーン印刷で塗布された所定の自己形状を保持可能な粘度で、かつ、図２、図３に示すようにチップ１と基板５の間で押し拡げられて展延される際、比較的高粘度を維持してボイドを巻き込まないように雰囲気気体を周囲に押し出していくことのできる粘度に設定される。第２の粘度は、主としてバンプ２が溶融開始した際のバンプ２の流動性との関係で定められ、バンプ２が溶融した状態で、該バンプ２が十分に濡れ広がるために抵抗とならない程度に十分に低い粘度に設定される。また、実質的に第２の粘度に維持される上記所定の温度範囲あるいは所定の時間は、少なくとも溶融したバンプ２が十分に濡れ広がることのできる時間内はアンダーフィル剤７の硬化が開始されないか、あるいは硬化が進行せず、バンプ２の濡れ広がりのために十分な時間を確保できる範囲に設定される。
【００２６】
このバンプ２の濡れ広がりのための十分な時間の確保は、とくにトリガ温度に応じて次のように行うことができる。すなわち、トリガ温度をバンプ２の融点以下に設定した場合は、トリガがかかってからアンダーフィル剤の硬化に至るまでの時間で設定することができる。また、トリガ温度をバンプ２の融点よりも高い温度に設定した場合には、バンプ２の融点に達した後その温度に維持するかトリガ温度よりも低い温度に維持することにより、濡れ広がりのための時間を自由に設定でき、バンプ２が濡れ広がった後に再度温度を上げトリガ温度以上に上昇させることにより、アンダーフィル剤を急速硬化させることができる。濡れ広がりのための時間設定の自由度やより急速硬化をはかる点からは、後者の方法がより好ましい。
【００２７】
このようなアンダーフィル剤７の特性は、温度との関係では、たとえば図５に示すように表され、時間との関係では、後述の図７（Ｃ）に示すように表される。図５に示す特性においては、常温では比較的高い第１の粘度を示し、温度上昇に伴って徐々に粘度が低下し、バンプ２が溶融開始する温度に上昇すると、比較的低い第２の粘度を示し、所定の温度範囲内にある間は、実質的にその低い第２の粘度に維持され、所定の温度範囲よりも温度が上昇すると、粘度が上昇し比較的急速に硬化していく特性として表すことができる。この所定の温度範囲は、チップ実装の際の昇温特性に応じて適切に設定すればよい。このようなアンダーフィル剤７の特性は、アンダーフィル剤７を構成する樹脂とその硬化剤の組み合わせおよび組成を調整することにより達成できる。本発明では、図５に示したような特性を、比較的大きな自由度をもって、所望の特性に調整するために、液状のビスマレイミド樹脂と、過酸化物の硬化剤を用いる。この液状のビスマレイミド樹脂と過酸化物の硬化剤からなるアンダーフィル剤は、常温では上記の如く比較的高い粘度を示し、温度が上昇すると、バンプの溶融開始温度に至る前に樹脂と硬化剤との反応が開始し、温度上昇に伴ってまず粘度が低下する。温度がほぼバンプの溶融開始温度に至ると、粘度は上記のような第２の粘度まで低下し、その後温度が上昇しても所定の温度範囲内では実質的に第２の粘度に維持され、その間溶融したバンプが濡れ広がるのに十分な時間が確保される。さらに温度が上昇し、設定されたトリガ温度に到達すると、比較的急速に粘度が上昇し比較的急速に硬化する。このトリガ温度は、硬化剤の調合により比較的任意に設定可能であり、トリガ温度が高いほど急速に硬化する。
【００２８】
ちなみに従来のアンダーフィル剤として用いていた樹脂は、図６に示すような粘度−温度特性を有している。すなわち、常温からの温度上昇によりアンダーフィル剤の粘度は低下するが、低下した粘度を維持できる温度範囲が実質的に存在せず、温度上昇により粘度が直ちに上昇し始め、硬化が開始する。したがって、溶融したバンプが濡れ広がるのに十分な時間が確保されない。また、硬化の進行が遅いため、硬化が開始してから完全硬化に近い状態になるまで長時間を要し、その間、バンプと電極の接合状態が不良にならないよう、チップを加圧した状態に保持し続ける必要がある。チップの加圧を解除できるまでの時間が長いので、タクトタイムの短縮が困難である。本発明ではこのような問題がすべて解消される。
【００２９】
本発明に係るアンダーフィル剤７を使用する場合の作用、効果を、接合工程のステップ進行の一例を示した図２〜図４を参照しながら説明する。図２に示すように、図１に示した状態から、チップ１と基板５とが接近される。本実施態様ではヒートツール３が下降され、チップ１のバンプ２が対応する基板電極６に当接され、加圧されて圧着される。このとき、図２に示すように、基板５上に塗布されていたアンダーフィル剤７は、チップ１と基板５との間で押し拡げられて展延され、両者間の隙間を埋める。またこのとき、展延されるアンダーフィル剤７がバンプ２と電極６との間に介在しようとしたり、あるいは、事前のアンダーフィル剤７の塗布の段階から電極６上にアンダーフィル剤７が介在したりすることがあっても、図３に示すように、バンプ２が電極６へと圧着される過程で、その間に存在していたアンダーフィル剤７が周囲へと押しやられる。とくにヒートツール３を適切な加圧力をもって下降させ、バンプ２を適切な圧力をもって電極６に圧着させることにより、バンプ２をアンダーフィル剤７を介在させることなく直接電極６に圧着させることができる。とくに、本実施態様のようにバンプ２の先端部（下面先端部）を、球面に近い形状に形成しておけば、その先端部の周囲に存在しているアンダーフィル剤７は、効率よく円滑に、互いに当接するバンプ２と電極６の周囲へと押しやられる。
【００３０】
このアンダーフィル剤７の展延は、塗布温度（たとえば、常温）で、あるいは塗布温度からそれほど温度が上昇していない間に行われる。この段階では、前述の如く、アンダーフィル剤７の粘度は比較的高い第１の粘度またはそれに近い粘度を有しているから、チップ１と基板５との間でアンダーフィル剤７が流動しすぎることはなく、図１のように塗布されていたアンダーフィル剤７は、その周囲にあった雰囲気気体を全方位に向けて徐々に円滑に追い出していき、ボイドを巻き込むことなく展延されていく。また、図３に示したように、互いに圧着されたバンプ２と電極６の周囲からも、同様にボイドを巻き込むことなく、雰囲気気体が追い出され、バンプ２と電極６は雰囲気から完全に遮断された状態で、展延されたアンダーフィル剤７中に埋没される。
【００３１】
この状態で、ヒートツール３によって、チップ１、ひいてはバンプ２とアンダーフィル剤７の昇温が開始され、アンダーフィル剤７の粘度は第１の粘度から徐々に低下していき、温度上昇に伴って、やがて第２の粘度に到達する。また、所定の温度に上昇されると、本実施態様では実質的に、アンダーフィル剤７の粘度が第２の粘度に到達する温度に上昇されると、バンプ２が溶融開始し、溶融されたバンプ２が電極６と接合される。バンプ２と電極６は、その周囲に充満されているアンダーフィル剤７によって周囲の雰囲気から完全に遮断されているから、加熱溶融されるバンプ２に二次酸化は生じない。したがって、従来方法のように、二次酸化防止のための窒素ガス等による雰囲気のパージは不要であり、装置、工程ともに大幅に簡素化される。
【００３２】
また、本実施態様においては、バンプ２には事前に一次酸化防止処理が施されているから、従来方法のようなフラックスの塗布は不要であり、フラックス塗布を行った場合の加熱溶融接合後のフラックス洗浄も不要である。したがって、工程がより簡素化される。
【００３３】
また、バンプ２が、アンダーフィル剤７中で所定の温度に加熱され溶融されることにより、バンプ２は低粘度のアンダーフィル剤７中で十分に濡れ広がることができ、電極６に対し良好に接続される。したがってこの方法では、仮接合と本接合とに分けることなく、一気に本接合まで行うことが可能になり、本接合完了に至るまでの工程数が大幅に削減される。この面からも、装置、工程ともに大幅に簡素化される。
【００３４】
上記のようにバンプ２の溶融温度に達した後には、アンダーフィル剤７の粘度は、少なくとも、バンプ２が十分に濡れ広がるに必要な時間、実質的に第２の粘度に維持される。この第２の粘度は、十分に低い粘度に設定されているから、溶融したバンプ２が濡れ広がるときにアンダーフィル剤７が大きな抵抗となることはなく、溶融したバンプ２は図４に示すように良好にかつ十分に濡れ広がり、電極６との間で電気的に優れた接合状態が得られる。また、アンダーフィル剤７が所定の温度範囲内で実質的に第２の粘度に維持されるようにしておくことにより、その温度範囲内にある時間内では溶融したバンプ２の良好な濡れ広がりのための時間が確保されることになるから、溶融したバンプ２の濡れ広がりのための十分な時間が自動的に確保されることになる。また、アンダーフィル剤７の粘度が十分に低い第２の粘度に低下した状態にあっても、該アンダーフィル剤７はチップ１と基板５間に保持された状態にあるから、その表面張力や粘着力により、アンダーフィル剤７がチップ１と基板５の間から流出することはなく、前述のチップ１と基板５の間に展延された状態が実質的にそのまま維持される。
【００３５】
図４に示したように、バンプ２と電極６との所望の接合が開始されてから所定の時間が経過した後に、つまり、バンプ２の溶融開始に対し、バンプ２が十分に濡れ広がるに必要な時間だけ時間遅れをもたせて、昇温によりアンダーフィル剤７のトリガ温度に到達し、アンダーフィル剤７の粘度が上昇されるとともに、アンダーフィル剤７が急速に硬化される。この硬化速度は、従来の樹脂を用いたアンダーフィル剤の硬化速度よりも速く、所定の硬化状態に至るまでの時間が大幅に短縮される。すなわち、アンダーフィル剤７が十分に硬化していないうちにチップ１の加圧を解除すると、アンダーフィル剤７の弾性復元力により、チップ１が浮き上がったり、バンプ２と電極６との接合状態に悪影響を及ぼしたりするおそれがあるが、アンダーフィル剤７が十分に硬化した後にチップ１の加圧を解除すれば、このようなおそれを除去できる。本発明に係るアンダーフィル剤７は、急速硬化するので、硬化開始後短時間のうちにチップ１の加圧を解除することが可能であり、解除後次のチップ実装に移行できるので、タクトタイムの短縮が可能になる。
【００３６】
とくに、アンダーフィル剤７が、上記のような硬化開始の誘発点となるトリガ温度を有するものの場合には、アンダーフィル剤７の温度が一旦トリガ温度に到達した後には、アンダーフィル剤７の温度にかかわらず硬化を進行させることが可能である。したがって、不都合が生じない程度に硬化した段階で、チップ１の加圧を解除することが可能になり、その後は、互いに接合されたチップ１と基板５を装置から取り外し、加圧、加温しない条件下で自然に硬化を完了させることができる。このようなトリガ温度が設定されることにより、バンプ２の溶融を伴う一連の工程中で、上記実施態様では溶融バンプ２が十分に濡れ広がった後に、場合によっては濡れ広がりが完了する直前に、温度がトリガ温度に達することによりアンダーフィル剤７の硬化が開始され、その後自然に硬化が進むことになる。チップ１の加圧は、トリガ温度に到達した後適当な短い時間経過後に解除すればよい。
【００３７】
上記のような実施態様におけるチップ実装の一連の工程を図示すると、たとえば図７（Ａ）、（Ｂ）、（Ｃ）に示すようになる。各図の横軸は時間軸であり、図７（Ａ）は、ヒートツール３のヘッドの上下方向の位置を示しており、ヒートツール３を下降させてチップ１を基板５に対し加圧し、ある時間加圧した後その加圧を解除する動作を示している。図７（Ｂ）は、アンダーフィル剤７およびバンプ２の温度の挙動を示しており、徐々に加熱された後、バンプ２の溶融温度に到達し、本例では、その後も緩やかに温度上昇され、所定の温度範囲内でバンプ２が十分に濡れ広がるとともにアンダーフィル剤７の粘度が実質的に前述の第２の粘度に維持される。温度がアンダーフィル剤７のトリガ温度に到達すると、アンダーフィル剤７の硬化が開始され、適当な温度にて加熱を停止し、アンダーフィル剤７を自然硬化させる。また、アンダーフィル剤７の硬化開始後適当な時間経過後、チップ１の加圧が解除される。ただし、バンプ２の溶融温度に到達した後、実質的に一定の温度に保ち、その温度にて、時間遅れをもってアンダーフィル剤７の硬化開始のトリガがかかるようにしてもよい。また、前述したように、トリガ温度をバンプ２の溶融温度以下に設定し、トリガ温度に達した後のアンダーフィル剤の硬化時間により、バンプ２の濡れ広がりのための時間を確保することも可能である。図７（Ｃ）は、前記実施態様におけるステップ進行の様子を示しており、まずチップ１が基板５に押し込まれ、バンプ２が電極６に圧着されるとともにアンダーフィル剤７が展延される。アンダーフィル剤７の粘度が第２の粘度に低下した状態で、溶融バンプ２の電極６への接合が行われ、濡れ広がりのための十分な時間が確保された後トリガ温度に到達すると、アンダーフィル剤７の硬化が開始され、トリガ温度に到達した後には、アンダーフィル剤７は急速に硬化される。
【００３８】
このように、本実施態様に係るチップの実装方法においては、事前の一次酸化防止処理によりフラックスレスの実装が可能となり、アンダーフィル剤７中での周囲雰囲気から遮断された状態での溶融バンプ２と電極６との接合により、二次酸化を防止しつつ一気に本接合まで可能となり、かつ、溶融バンプ２が十分に濡れ広がった後に時間遅れをもたせてアンダーフィル剤７の硬化を開始させることにより、信頼性の高い接合を確実に実施でき、しかも、アンダーフィル剤７の硬化をトリガ温度を起点に開始させることにより、硬化時間を早めるとともに完全硬化に至る途中でチップ１の加圧を解除することが可能となる。したがって、極めて少ない工程数で、目標とする信頼性の高い接合状態を実現でき、装置、工程をともに簡素化できるとともに、タクトタイムを大幅に短縮することができる。
【００３９】
なお、上記実施態様では、チップ１側のバンプ２をハンダバンプとしたが、基板５側の電極６をハンダ構成とすることも可能であり、両者ともにハンダ構成とすることも可能である。両方にバンプを形成する場合には、前述の如く、本発明における「電極」とは、バンプを含む技術概念を意味する。また、溶融接合するバンプとして、ポリマーバンプを採用することも可能である。また、本発明においては、チップ１の形態はとくに限定されず、上記のような溶融接合を行うバンプを有するものであれば、いかなるタイプのチップにも本発明は有効に適用できる。また、基板５の形態もとくに限定されず、バンプを有するチップが実装されるいかなるタイプの基板にも本発明を適用できる。
【００４０】
とくに本発明は、多バンプを有するものの接合や、バンプピッチがファインピッチ化されたものの接合に好適である。とくに多バンプの場合には、バンプ１個当たりの圧力を適切に設定することにより、容易に本発明を実施できる。また、ファインピッチ化されたバンプを有するものの場合にも、近接されたチップと基板の間にアンダーフィル剤を注入する必要がなく、最初にアンダーフィル剤を塗布しておけばよいので、容易に本発明を実施できる。
【００４１】
【発明の効果】
以上説明したように、本発明のチップの実装方法によれば、特定の粘度挙動やトリガ温度を有するアンダーフィル剤を使用し、該アンダーフィル剤中で二次酸化が生じない状態にて、溶融バンプを十分に濡れ広がらせてバンプと電極との信頼性の高い優れた接合を達成できるとともに、アンダーフィル剤が所定の状態に硬化するまでの時間、さらにはそれによるチップの加圧解除時間を早めることができる。また、一次酸化防止処理も含めることにより、フラックスレスでの実装が可能となる。したがってこの本発明に係る方法により、実装工程全体の大幅な簡素化、タクトタイムの大幅な短縮が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施態様に係るチップの実装方法におけるチップ実装前の状態を示す概略側面図である。
【図２】図１のチップの実装方法において、バンプと電極とを圧着させた状態を示す概略縦断面図である。
【図３】図２の状態に至る直前のバンプ−電極部の拡大断面図である。
【図４】図２の状態から昇温によりバンプを溶融させ電極に接合した状態を示す概略縦断面図である。
【図５】本発明の一実施態様に係る実装方法に使用するアンダーフィル剤の温度−粘度特性の一例を示す特性図である。
【図６】従来のアンダーフィル剤の温度−粘度特性の一例を示す特性図である。
【図７】本発明の一実施態様に係る実装方法における挙動の一例を示す特性図である。
【符号の説明】
１ チップ
２ バンプ
３ ヒートツール
４ 基板用ステージ
５ 基板
６ 基板の電極
７ アンダーフィル剤

Claims (9)

  1. チップおよび基板の少なくとも一方に形成したバンプを他方に形成した電極に接合するとともに、チップと基板との間に熱硬化性のアンダーフィル剤を介在させるチップの実装方法において、前記アンダーフィル剤として、常温では塗布された状態にて自己形状を保持可能な第１の粘度を有し、温度上昇に伴い粘度が前記第１の粘度から第２の粘度に低下するとともに予め設定された所定の温度範囲で実質的に前記第２の粘度に維持され、該所定の温度範囲で所定の時間経過後に粘度が前記第２の粘度から上昇し硬化が進行する、液状のビスマレイミド樹脂と過酸化物の硬化剤からなるアンダーフィル剤を用い、前記アンダーフィル剤を基板およびチップの少なくとも一方に塗布し、チップを基板に近づけ基板側に向けて加圧することにより、バンプを電極に圧着するとともに、チップと基板の間においてアンダーフィル剤を互いに圧着されたバンプおよび電極の周囲に展延させ、バンプがアンダーフィル剤中に埋没した状態で昇温によりバンプを溶融させ溶融したバンプと電極を接合し、該バンプの溶融接合に際し、前記アンダーフィル剤の硬化前に、溶融バンプの濡れ広がりのための時間を確保するとともに、アンダーフィル剤の完全硬化前に、前記チップの加圧を解除することを特徴とするチップの実装方法。
  2. 前記アンダーフィル剤として、硬化開始の誘発点となるトリガ温度を有し、アンダーフィル剤の温度が一旦トリガ温度に到達した後には、アンダーフィル剤の温度にかかわらず硬化が進行するアンダーフィル剤を用いる、請求項１のチップの実装方法。
  3. 前記トリガ温度が前記バンプの融点以下に設定され、トリガ温度に達した後のアンダーフィル剤の硬化時間の設定により前記溶融バンプの濡れ広がりのための時間を確保する、請求項２のチップの実装方法。
  4. 前記トリガ温度が前記バンプの融点よりも高い温度に設定され、前記バンプを溶融させた後所定時間経過後に前記トリガ温度に昇温し、アンダーフィル剤の硬化を開始させる、請求項２のチップの実装方法。
  5. 前記バンプおよび電極の少なくとも一方に、前記チップの基板への実装前に、該実装に至るまでの一次酸化を防止する処理を施す、請求項１のチップの実装方法。
  6. 前記一次酸化防止処理として、前記バンプおよび電極の少なくとも一方をエネルギー波またはエネルギー粒子により洗浄する、請求項５のチップの実装方法。
  7. 前記エネルギー波またはエネルギー粒子として、プラズマ、イオンビーム、原子ビーム、ラジカルビーム、レーザのいずれかを用いる、請求項６のチップの実装方法。
  8. 前記一次酸化防止処理として、前記バンプおよび電極の少なくとも一方の表面に酸素を取り除く置換基を化学的に結合させる、または、水素による還元作用により表面から酸化物を取り除く、請求項５のチップの実装方法。
  9. 前記一次酸化防止処理として、前記バンプおよび電極の少なくとも一方に金メッキを施す、請求項５のチップの実装方法。
JP2000399759A 2000-12-28 2000-12-28 チップの実装方法 Expired - Fee Related JP3922882B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000399759A JP3922882B2 (ja) 2000-12-28 2000-12-28 チップの実装方法
PCT/JP2001/000764 WO2002054476A1 (fr) 2000-12-28 2001-02-02 Procede de montage de puce
US10/450,837 US6913945B2 (en) 2000-12-28 2001-02-02 Method of mounting a chip
KR1020037008707A KR100750014B1 (ko) 2000-12-28 2001-02-02 칩 실장 방법
TW090103104A TW488000B (en) 2000-12-28 2001-02-13 Mounting method for chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000399759A JP3922882B2 (ja) 2000-12-28 2000-12-28 チップの実装方法

Publications (2)

Publication Number Publication Date
JP2002203874A JP2002203874A (ja) 2002-07-19
JP3922882B2 true JP3922882B2 (ja) 2007-05-30

Family

ID=18864477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000399759A Expired - Fee Related JP3922882B2 (ja) 2000-12-28 2000-12-28 チップの実装方法

Country Status (5)

Country Link
US (1) US6913945B2 (ja)
JP (1) JP3922882B2 (ja)
KR (1) KR100750014B1 (ja)
TW (1) TW488000B (ja)
WO (1) WO2002054476A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077944A (ja) * 2001-06-22 2003-03-14 Nitto Denko Corp 接着フィルム付き半導体ウェハの製造方法
JP4070658B2 (ja) 2003-04-17 2008-04-02 三洋電機株式会社 半導体装置の製造方法
US7147735B2 (en) 2004-07-22 2006-12-12 Intel Corporation Vibratable die attachment tool
JP4644469B2 (ja) 2004-11-09 2011-03-02 富士通株式会社 半導体チップのフリップチップ実装方法およびその実装装置
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
JP4556788B2 (ja) * 2005-07-01 2010-10-06 パナソニック株式会社 多段電子部品の製造方法
WO2009001605A1 (ja) * 2007-06-26 2008-12-31 Sony Chemical & Information Device Corporation 異方性導電材料、接続構造体及びその製造方法
JP5093482B2 (ja) * 2007-06-26 2012-12-12 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電材料、接続構造体及びその製造方法
JP4693852B2 (ja) * 2008-02-22 2011-06-01 パナソニック株式会社 半導体装置および半導体装置の製造方法
JP2010073872A (ja) * 2008-09-18 2010-04-02 Sumitomo Bakelite Co Ltd 半田の接続方法および電子機器
JP2010171118A (ja) * 2009-01-21 2010-08-05 Panasonic Electric Works Co Ltd 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
JP5707316B2 (ja) * 2009-03-12 2015-04-30 ナミックス株式会社 電子部品の実装方法
DE102009058435A1 (de) * 2009-12-16 2011-06-22 Giesecke & Devrient GmbH, 81677 Befestigen und elektrisch leitendes Verbinden eines Chipmoduls mit einer Chipkarte
JP2012160668A (ja) * 2011-02-02 2012-08-23 Sumitomo Bakelite Co Ltd 電子部品の製造方法
CN104221480B (zh) * 2012-04-19 2017-09-08 松下知识产权经营株式会社 电子零件安装方法及电子零件安装线
US8932909B2 (en) * 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
JP6081853B2 (ja) * 2013-04-18 2017-02-15 ナミックス株式会社 熱硬化性樹脂の粘度挙動予測方法及び熱硬化性樹脂の製造方法
US9321245B2 (en) * 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
WO2015004830A1 (ja) * 2013-07-08 2015-01-15 ソニー株式会社 硬化条件の決定方法、回路デバイスの製造方法及び回路デバイス
JP2015108155A (ja) * 2015-02-20 2015-06-11 パナソニックＩｐマネジメント株式会社 アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
KR20180076544A (ko) * 2016-12-28 2018-07-06 크루셜머신즈 주식회사 레이저 리플로우 방법
CN110383440A (zh) 2017-02-17 2019-10-25 索尼半导体解决方案公司 半导体装置、芯片状半导体元件、配备有半导体装置的电子设备以及制造半导体装置的方法
JP7287647B2 (ja) * 2019-03-05 2023-06-06 株式会社新川 接合条件評価装置
CN113555303A (zh) * 2020-04-23 2021-10-26 华为机器有限公司 Led芯片转移系统及其转移方法
JP7482833B2 (ja) * 2021-05-27 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676828B2 (ja) * 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法
JPH0574778A (ja) * 1991-03-06 1993-03-26 Nau Chem:Yugen バンプおよびその形成方法
JPH07122591A (ja) * 1993-10-21 1995-05-12 Nippondenso Co Ltd 半導体装置の実装方法
JP3082658B2 (ja) * 1996-02-16 2000-08-28 松下電器産業株式会社 バンプの形成装置およびバンプの形成方法
JPH1084013A (ja) * 1996-09-06 1998-03-31 Victor Co Of Japan Ltd 半導体素子の実装方法
JP3381593B2 (ja) * 1997-12-22 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
JPH11330162A (ja) * 1998-05-19 1999-11-30 Sony Corp 半導体チップの実装方法
JP2000058597A (ja) * 1998-08-07 2000-02-25 Toshiba Corp 電子部品実装方法
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board

Also Published As

Publication number Publication date
US6913945B2 (en) 2005-07-05
KR20030082558A (ko) 2003-10-22
JP2002203874A (ja) 2002-07-19
WO2002054476A1 (fr) 2002-07-11
KR100750014B1 (ko) 2007-08-16
US20040047127A1 (en) 2004-03-11
TW488000B (en) 2002-05-21

Similar Documents

Publication Publication Date Title
JP3922882B2 (ja) チップの実装方法
KR100745628B1 (ko) 칩 실장 방법
EP1873819A1 (en) Flip chip mounting method and bump forming method
WO2005093817A1 (ja) 半導体装置及びその製造方法
JP3721559B2 (ja) チップ実装方法
JP2001332583A (ja) 半導体チップの実装方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
JP2002343829A (ja) 半導体装置の実装方法
JP2003100809A (ja) フリップチップ実装方法
JP3998484B2 (ja) 電子部品の接続方法
JP3400408B2 (ja) フリップチップ実装方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP3381593B2 (ja) バンプ付電子部品の実装方法
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP3376861B2 (ja) バンプ付きワークの実装方法
JP4200273B2 (ja) 実装基板の製造方法
TWI453845B (zh) 半導體裝置之製造方法
KR100712938B1 (ko) 땜납 접합 방법 및 장치
JPH088284A (ja) ワイヤボンディング構造及びその補強方法
JP3966516B2 (ja) 実装方法および装置
JP2004153113A (ja) 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
JP2004088041A (ja) 実装方法および実装装置
JP2009004462A (ja) 半導体装置の実装方法
JPH11111755A (ja) 半導体装置の製造方法
JP2010263200A (ja) 半導体装置の製造方法およびこの方法に用いる圧力容器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040802

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees