TWI453845B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI453845B
TWI453845B TW100100337A TW100100337A TWI453845B TW I453845 B TWI453845 B TW I453845B TW 100100337 A TW100100337 A TW 100100337A TW 100100337 A TW100100337 A TW 100100337A TW I453845 B TWI453845 B TW I453845B
Authority
TW
Taiwan
Prior art keywords
solder
solder bumps
semiconductor device
bump
manufacturing
Prior art date
Application number
TW100100337A
Other languages
English (en)
Other versions
TW201230214A (en
Inventor
Hideo Aoki
Masatoshi Fukuda
Kanako Sawada
Yasuhiro Koshio
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Priority to TW100100337A priority Critical patent/TWI453845B/zh
Publication of TW201230214A publication Critical patent/TW201230214A/zh
Application granted granted Critical
Publication of TWI453845B publication Critical patent/TWI453845B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置之製造方法
本發明係關於半導體裝置之製造方法。
為了對應於半導體晶片之多接腳化、訊號速度之高速化,使用適合倒裝晶片連接以作為配線、連接長度為短之安裝方式的半導體裝置。於半導體晶片間之連接或半導體晶片和矽中介層之連接適用於倒裝晶片連接之時,於上下之晶片(半導體晶片或矽中介層)之電極端子上各形成焊接凸塊,該些焊接凸塊定位疊層成相向之後,加熱、溶融焊接凸塊而予以連接。
通常為了除去焊接凸塊表面之氧化膜,適用以下所示之工程。首先,於將助熔劑塗佈在焊接凸塊之表面之後,使上下之晶片定位而予以疊層。接著,在回焊爐加熱、溶融焊接凸塊而予以連接之後,洗淨助熔劑而予以除去。但是,於連接上下之晶片間之後欲除去助熔劑時,隨著焊接本身之微小化或形成間距之微細化要完全洗淨助熔劑則有困難。因此,助熔劑之殘渣成為問題。助熔劑殘渣成為填充於晶片間之底部填充劑之氣泡或剝離產生之原因。
日本專利第3194553號公報,記載有以助熔劑除去形成在半導體晶片之電極上之焊接凸塊表面之氧化膜,並且於洗淨助熔劑而予以除去之後,邊調整高度邊將焊接凸塊壓接而暫時固定於電路基板之電極上,並在該狀態下使焊接凸塊溶融而予以連接之方法。但是,凸塊表面之氧化膜因即使在常溫、大氣中也生長,故有即使事先除去凸塊表面之氧化膜,於暫時固定焊接凸塊之時也在其表面氧化膜也生長之虞。當如此之氧化膜被夾入於暫時固定(壓接)時之界面時,於使焊接凸塊溶融之時,氧化膜殘留於凸塊內而成為氣泡或連接不良產生之原因。
於日本專利特開2001-244283號公報,記載有在將具有焊接凸塊之半導體晶片搭載於配線基板上之狀態下,配置在包含羧酸氣體之減壓氛圍中,藉由在該氛圍中加熱、溶融焊接凸塊,邊除去形成在焊接凸塊或配線表面之氧化膜,邊連接半導體晶片和配線基板之方法。為了提高半導體晶片和配線基板之位置精度,產生了必須將焊接凸塊暫時固定於配線基板。此時,要以羧酸除去被夾入於焊接凸塊和配線基板之界面則有困難,成為焊接凸塊內之氣泡或連接不良之產生原因。
於日本特開2008-041980號公報,記載有具有焊接凸塊之半導體晶片和中間基板相向配置之狀態下設置在真空腔室內,將氫自由基導入至真空腔室內而除去凸塊表面之氧化膜之後,使焊接凸塊溶融而連接之方法。該方法因在真空腔室內實施從焊接凸塊表面之氧化膜除去至焊接凸塊之溶融,故可以避免半導體裝置之製造成本上升。並且,因無法適用以往藉由倒裝晶片連接所執行的定位,故適用由焊接所構成之間隔物而施予定位,會導致成本上升或設計上的限制。
[發明所欲解決之課題]
本發明之目的係提供一種半導體裝置之製造方法,該方法可邊維持焊接凸塊彼此之定位精度和連接性,且不使用助溶劑可有效抑制因焊接表面之氧化膜引起之氣泡或產生連接不良。
與本發明之第1態樣有關之半導體裝置之製造方法係一種半導體裝置之製造方法,具備使設置在第1基板之第1焊接凸塊和設置在第2基板之第2焊接凸塊定位而接觸之第1工程;將上述第1及第2焊接凸塊加熱至熔點以上之溫度而使上述第1焊接凸塊和上述第2焊接凸塊溶融而於暫時連接之後施予冷卻之第2工程;和將上述第1焊接凸塊和上述第2焊接凸塊之暫時連接體在還原性氛圍中加熱至上述第1及第2焊接凸塊之熔點以上之溫度,邊除去存在於上述暫時連接體之表面的氧化膜,邊使上述暫時連接體溶融而進行主連接之第3工程。
與本發明之第2態樣有關之半導體裝置之製造方法係具備使設置在第1基板之第1焊接凸塊和設置在第2基板之第2焊接凸塊定位而接觸之第1工程;對上述第1及第2焊接凸塊施加超音波能,暫時連接上述第1焊接凸塊和上述第2焊接凸塊之第2工程;將上述第1焊接凸塊和上述第2焊接凸塊之暫時連接體在還原性氛圍中加熱至上述第1及第2焊接凸塊之熔點以上之溫度,邊除去存在於上述暫時連接體之表面的氧化膜,邊使上述暫時連接體溶融而進行主連接之第3工程。
[發明效果]
若藉由與本發明之態樣有關之製造方法時,可維持焊接凸塊彼此之定位精度或連接性,且不用使用助熔劑可有效地抑制因焊接凸塊表面之氧化膜引起之氣泡或產生連接不良。
在一個實施形態中,半導體裝置之製造方法具備使設置在第1基板之第1焊接凸塊和設置在第2基板之第2焊接凸塊定位而接觸之工程;將第1及第2焊接凸塊加熱至熔點以上之溫度而使溶融,形成第1焊接凸塊和第2焊接凸塊之暫時連接體之工程;冷卻暫時連接體之工程;將冷卻後之暫時連接體在還原性氛圍中加熱至第1及第2焊接凸塊之熔點以上之溫度,邊除去存在於暫時連接體之表面的氧化膜,邊使暫時連接體溶融而形成主連接體之工程。
在其他實施形態中,半導體裝置之製造方法具備使設置在第1基板之第1焊接凸塊和設置在第2基板之第2焊接凸塊定位而接觸之工程;對第1及第2焊接凸塊施加超音波能,形成第1焊接凸塊和第2焊接凸塊之暫時連接體之工程;將暫時連接體在還原性氛圍中加熱至第1及第2焊接凸塊之熔點以上之溫度,邊除去存在於暫時連接體之表面的氧化膜,邊使暫時連接體溶融而形成主連接體之工程。
(第1實施形態)
第1圖至第4圖為表示依據第1實施形態的半導體裝置之製造工程的圖示。第1實施形態係適用不使用助熔劑之倒裝晶片連接之半導體裝置之製造方法。如第1圖所示般,準備具有第1焊接凸塊1之第1基板2,具有第2焊接凸塊3之第2基板4。第1基板2例如被吸附保持於器具5。第2基板4係被配置在工作台6上。從第1圖所示之定位工程至第3圖所示之暫時連接工程,係使用具有定位機構、加熱機構、高度控制機構等之倒裝晶片接合機而實施。
第1及第2基板2、4係例如半導體晶片(矽(Si)晶片等)或中介晶片(矽(Si)中介層等)。第1及第2基板2、4中之組合係例如第1半導體晶片(2)和第2半導體晶片(4)之組合,半導體晶片(2)和Si中介層(4)之組合,Si中介層(2)和半導體晶片(4)之組合等,並不特別限定。
第1及第2焊接凸塊1、3係各以矩陣狀被配列在基板2、4之特定區域內。焊接凸塊1、3係經阻障金屬(無圖示)等而被形成在設置在基板2、4表面之電極端子(無圖示)上,就以焊接凸塊1、3之構成材料而言,使用例如Sn-Ag系焊接合金、Sn-Cu系焊接合金、Sn-Ag-Cu系焊接合金、Sn-Bi系焊接合金、Sn-In系焊接合金、Sn-Zn系焊接合金等之無鉛焊接合金或是Sn-Pb系焊接合金。就以焊接凸塊1、3之構成材料而言,適合使用例如Sn-Ag系焊接合金或Sn-Cu系焊接合金。
焊接凸塊1、3係以例如電鍍法而形成,或使用由焊接合金所構成之微小球而形成。雖然在形成在基板2、4上之後的焊接凸塊1、3表面不存在氧化膜,但是當經過時間則如第5圖A所示般,焊接凸塊1、3之表面被氧化。被形成在焊接凸塊1、3之表面之氧化膜7,係成為將焊接凸塊1、3彼此進行主連接之時,則在焊接凸塊1、3內產生氣泡,或在焊接凸塊1、3間產生電阻增大或連接不良之原因。因此,氧化膜7必須於對焊接凸塊1、3進行主連接之前除去。
針對將第1基板2和第2基板4進行倒裝晶片連接,首先如第1圖所示般,在定位機構8將第1焊接凸塊1和第2焊接凸塊3予以定位。接著,如第2圖所示般,邊以荷重檢測機構9控制施加於第1基板2之荷重,邊使第1焊接凸塊1和第2焊接凸塊3接觸(第5圖A)。此時,不使用助熔劑。焊接凸塊1、3間之接觸荷重係以可使在下工程溶融之焊接凸塊1、3彼此一體化之範圍設成低荷重為佳。在該階段,當施加焊接凸塊1、3彼此壓接之荷重時,被咬進焊接凸塊1、3接觸界面之氧化膜7則難以在下工程移動至外周面側。
在第1焊接凸塊1和第2焊接凸塊3之接觸工程中,施加於第1基板2之荷重(焊接凸塊1、3間之接觸荷重)係調整成接觸後之焊接凸塊1、3之高度之和H1對當初之焊接凸塊1、3之之高度之和H成為90%以上100%以下之範圍為佳。當施加接觸後之高度H1對當初之高度H未滿90%之接觸荷重時,則有被咬進焊接凸塊1、3彼此之接觸界面的氧化膜7之除去性下降之虞。接觸後之高度H1若為當初之高度H以下即可,但是當考慮多數之焊接凸塊1、3之高度之偏差等時,則以調整接觸荷重使接觸後之高度H1對當初之高度H成為95%以下為佳。具體性之接觸荷重係以每一個焊接凸塊為0.5~10MPa左右為佳。
接著,如第3圖所示般,以器具5之加熱機構10或工作台6之加熱機構11加熱至第1及第2焊接凸塊1、3之熔點以上之溫度,並且使第1焊接凸塊1和第2焊接凸塊3溶融而形成暫時連接體13。在焊接凸塊1、3之暫時連接工程中,首先邊維持第1焊接凸塊1和第2焊接凸塊3之連接狀態(高度H1),邊加熱焊接凸塊1、3而予以融溶。接著,以邊以高度控制機構12控制溶融狀態之焊接凸塊1、3之高度之和H2,邊調整基板2、4之間隔之方式,使第1基板2下降,並使溶融狀態之焊接凸塊1、3之形狀變形(第5圖B)。將焊接凸塊1、3之溶融狀態保持特定時間之後予以冷卻。
如此一來,藉由調整焊接凸塊1、3之高度(第1及第2基板2、4之間隔),使溶融之焊接凸塊1、3充分變形,焊接凸塊1、3內部之溶融狀態之焊接則流動。其結果,在覆蓋表面之氧化膜7產生龜裂而引起移動或分裂。以氧化膜7之龜裂為起點,液狀化之上下凸塊1、3之焊接直接接觸而成為一體化,並且由於溶融狀態之焊接之表面張力使得氧化膜7移動至側面。即是,在焊接凸塊1、3之接觸界面不殘存氧化膜7,可以形成焊接凸塊1、3彼此直接地成一體化之暫時連接體13。氧化膜7則僅存在暫時連接體13之側面(表面)。
從接觸狀態之焊接凸塊1、3之高度H1至變形後之焊接凸塊1、3之高度H2為止之高度變化量,係考慮焊接凸塊1、3之高度之偏差等,可以使焊接凸塊1、3充分變化,並且調整成不會有焊接凸塊1、3崩潰而使得鄰接之凸塊彼此接觸造成短路之情形。以將焊接凸塊1、3之高度(暫時連接體13之高度)調整成變形後之焊接凸塊1、3之高度H2對當初之焊接凸塊1、3之高度H成為20~80%之範圍為佳。焊接凸塊1、3之高度之調整係例如對第1基板2施加荷重而實施。並且,焊接凸塊1、3因成為液狀,故依情形可以僅以第1基板2之自重調整高度。
當變形後之高度H2變形成對焊接凸塊1、3之當初之高度H未滿20%時,鄰接之焊接凸塊1、3彼此接觸而造成短路之可能性變大。高度H2對高度H之變形量超過80%係溶融狀態之焊接凸塊1、3之流動狀態或氧化膜7之移動、分裂不足,容易在暫時連接體13之內部殘存氧化膜7。該成為在藉由焊接凸塊1、3之連接體內部產生氣泡,或在焊接凸塊1、3間產生連接不良之原因。進行高度調整而形成之暫時連接體13係如第5圖B所示般具有縮頸(雪人)狀之連接形狀。
之後,如第4圖所示般,將暫時連接之第1及第2基板2、4配置在被設置於具有還原氣體供給機構14和排氣機構15之回焊室16內之工作台17上。工作台17具有加熱機構18。邊執行對回焊室16內供給和排氣含還原劑之氛圍氣體,邊將焊接凸塊1、3之暫時連接體13加熱至焊接凸塊1、3之熔點以上之溫度而使溶融。暫時連接體13之熔融係在還原性氛圍中被實施,再者即使在減壓狀態之還原性氛圍中被實施亦可。
如此一來,邊以還原性氣體還原而除去存在於暫時連接體13之表面之氧化膜7,邊藉由在使暫時連接體13溶融後進行冷卻,而完成第1基板2和第2基板4之主連接。藉由焊接凸塊1、3之主連接體19係如第5圖C所示般,具有不擁有縮頸狀之球面狀之連接形狀。作為除去氧化膜7之還原性氛圍,可使用混合氫或羧酸等之還原劑和惰性氣體或氮氣體之氛圍。
當作還原劑使用羧酸並不特別限定,例如可舉出蟻酸、醋酸、乙烯酸、丙酸、草酸、琥珀酸、丙二酸等之脂肪族之一價或二價之低級羧酸。該些之中,從低價且優於氧化膜7之還原作用來看,以使用蟻酸為理想。尤其,以蟻酸和氮之混合氣體為佳,混合比率調整成蟻酸為0.05~15體積百分比之範圍為佳。當蟻酸之比率過低時,產生必須增長回焊時間,再者過高時容易產生氣泡。蟻酸之比率以0.1~10體積百分比之範圍為更佳。
存在於暫時連接體13之表面之氧化膜7係藉由氛圍中之還原劑而被還原,再者藉由氧化膜7之還原反應而產生之氧、水、二氧化碳、一氧化碳等之反應生成物(氣體)係擴散於氛圍中而被除去。氧化膜7因存在於暫時連接體13之表面,故不會有以氧化膜7之還原反應所產生之反應生成物被封閉於主連接體19之內部。並且,存在於焊接凸塊1、3之接觸界面的氧化膜7因在暫時連接工程移動至外周面側,故不會殘留於主連接體19之內部。因此,可抑制因氧化膜7或其還原反應生成物所引起之氣泡或連接不良之產生。
並且,因在還原氛圍下進行回焊接合,故於第1焊接凸塊1和第2焊接凸塊3之接觸工程或暫時連接工程之前不用實施氧化膜7之除去工程,可以取得良好連接狀態或連接形狀。於焊接凸塊1、3之連接工程(壓接工程等)之前實施氧化膜7之除去工程之時,在生產線中,必須在適當管理氧化膜7之除去工程和焊接凸塊1、3之連接工程之間的時間或氛圍,其結果,增加製品成本。若藉由該實施形態之半導體裝置之製造方法時,則可以以低成本取得抑制氣泡或連接不良之主連接體19。
從回焊室16取出之構造體(第1基板2和第2基板4之連接體)係與一般之半導體裝置相同被送至組合工程。組合工程係因應半導體裝置而被選擇,並不特別限定。當敘述其一例時,首先在第1基板2和第2基板4之間的間隙填充熱硬化性之底部填充樹脂,並將使施予固化處理使其硬化。並且,將第1基板2和第2基板4之連接體搭載在例如由配線基板所構成之第3基板上之後,以打線接合等連接連接體和第3基板之間。將如此之構造體予以樹脂膜塑之後,配置外部導線球而形成半導體裝置(半導體封裝體)之外部連接端子。
(第2實施形態)
第6圖至第9圖為表示依據第2實施形態的半導體裝置之製造工程的圖示。在藉由第2實施形態之半導體裝置之製造工程中,首先與第1實施形態相同,準備具有第1焊接凸塊1之第1基板2和具有第2焊接凸塊3之第2基板4,如第6圖所示般進行第1焊接凸塊1和第2焊接凸塊3之定位。基板2、4之具體例、焊接凸塊1、3之構成材料、焊接凸塊1、3之定位方法等係與第1實施形態相同。再者,從第6圖所示之定位工程至第8圖所示之暫時連接工程,係使用具有定位機構、加壓機構、加熱機構、超音波產生機構等之倒裝晶片接合機而實施。
接著,如第7圖所示般,不使用助熔劑,使第1焊接凸塊1和第2焊接凸塊3接觸。焊接凸塊1、3之接觸工程係與第1實施形態相同被實施。焊接凸塊1、3之接觸後之高度或接觸荷重以與第1實施形態相同為佳。接著,如第8圖所示般,邊以加壓機構21對接觸之焊接凸塊1、3施加荷重,邊從超音波產生機構22對焊接凸塊1、3之接觸界面施加超音波能。圖中,箭號X係表示藉由超音波的振動方向。如此一來,形成第1焊接凸塊1和第2焊接凸塊3之暫時連接體23。
在暫時連接體23之形成工程中,以施加使焊接凸塊1、3局部性變形之荷重為佳。施加於焊接凸塊1、3之荷重係以例如荷重檢測機構9控制為佳。藉由同時實施如此焊接凸塊1、3之局部性變形和超音波能之施加,在被夾入接觸界面之氧化膜產生龜裂而引起移動或分裂,同時在焊接凸塊1、3全體及氧化膜之龜裂部分作用超音波能而使第1焊接凸塊1和第2焊接凸塊2熔合。超音波能係促進焊接材料之軟化或根據此之變形,並且焊接原子之擴散,依此使得第1焊接凸塊1和第2焊接凸塊3熔合。
於形成暫時連接體23之時,存在於焊接凸塊1、3表面之氧化膜係藉由焊接原子之擴散和超音波能之振動,而移動至暫時連接體23之側面。即是,在焊接凸塊1、3之接觸界面不殘存氧化膜,可以形成焊接凸塊1、3彼此直接地成一體化之暫時連接體23。以如此之工程所形成之暫時連接體23係與第1實施形態相同具有擁有縮頸「雪人」狀之連接形狀。
超音波能之施加工程即使在室溫下進行亦可,再者,即使以器具5之加熱機構10或工作台6之加熱機構11一面加熱焊接凸塊1、3一面進行亦可。因藉由一面加熱第2焊接凸塊1、3一面施加超音波能,更容易使焊接凸塊1、3軟化而變形,故容易以超音波能除去氧化膜。再者,焊接凸塊1、3之接觸工程或暫時連接工程,基本上不會除去形成在焊接凸塊1、3表面之氧化膜而可實施,但是即使於先除去過剩之氧化膜之後實施亦可。第1實施形態也相同。
之後,如第9圖所示般,將暫時連接之第1及第2基板2、4配置在回焊室16內,邊進行對回焊室16內進行供給和排氣包含還原劑之氛圍氣體,邊將焊接凸塊1、3之暫時連接體23加熱至焊接凸塊1、3之熔點以上之溫度而使其熔融。與第1實施形態相同,藉由邊以還原性氣體還原存在於暫時連接體23之表面而予以除去,邊於使暫時連接體23熔融之後施予冷卻,完成第1基板2和第2基板4之主連接。藉由焊接凸塊1、3之主連接體24係與第1實施形態相同,具有不擁有縮頸狀之球面狀之連接形狀。從回焊室16取出之構造體係被送至與第1實施形態相同之組合工程。
還原劑或含此之還原性氛圍使用與第1實施形態相同者。再者,具體性之條件等也相同。與第1實施形態相同,氧化膜因存在於暫時連接體23之表面,故不會有以氧化膜之還原反應所產生之反應生成物被封閉於主連接體24之內部。並且,存在於焊接凸塊1、3之接觸界面的氧化膜因在暫時連接工程移動至外周面側,故不會殘留於主連接體24之內部。因此,可抑制因氧化膜或其還原反應生成物所引起之氣泡或連接不良之產生。再者,與第1實施形態相同,因不會於焊接凸塊1、3之接觸工程或暫時連接工程之前實施氧化膜之除去工程,可以取得良好之連接狀態或連接形狀,故可以以低成本取得抑制氣泡或連接不良之產生的主連接體24。
接著,針對實施例和其評估結果予以敘述。
(實施例1)
首先,準備以電鍍法在電極端子上形成Sn-0.7%Cu(質量百分比)組成之焊接凸塊的第1半導體晶片,和安裝該第1半導體晶片之被連接側之第2半導體晶片。在第2半導體晶片之電極端子上,與第1半導體晶片1相同形成有Sn-0.7%Cu(質量百分比)組成之焊接凸塊。第1半導體晶片之電極端子和第2半導體晶片之電極端子配置在對應之特定位置,使得能夠互相連接。端子數設為大約2000,焊接凸塊之高度設為20μm,鄰接之端子間距之最小值設為60μm。不使用助熔劑。
藉由具備有對該些半導體晶片所執行之定位機構、加熱機構、加壓機構、器具高度控制機構的倒裝晶片接合機,將保持於器具之第1半導體晶片和被保持於工作台之第2半導體晶片定位之後,使對應之焊接凸塊彼此接觸。接觸荷重係藉由荷重檢測機構測量,設為幾乎不會使焊接凸塊崩潰之1N的荷重(每一個凸塊大約0.7MPa)。接觸後之焊接凸塊之高度係設為當初之焊接凸塊之高度H(40μm)之95%。將成為如此之凸塊高度H1之半導體晶片間之間隔d1設為下工程之基準。
接著,邊保持兩個半導體晶片之平面方向之相對位置,邊將器具及工作台之溫度上升至250℃,加熱成焊接凸塊彼此之接觸界面之溫度成為Sn-Cu焊接之熔點(227℃)以上,接著,以熔融狀態之焊接凸塊之高度H2成為當初之焊接凸塊之高度H之70%之方式,將半導體晶片間之間隔d2加壓至從接觸時點之間隔d1下降10μm,並且一面維持該晶片間隔d2(凸塊高度H2)一面保持25秒。
然後,藉由將熔融狀態之焊接凸塊冷卻至室溫,形成焊接凸塊之暫時連接體。第10圖表示焊接凸塊之暫時連接體之放大照片。從第10圖明顯可知第1半導體晶片之焊接凸塊和第2半導體晶片之焊接凸塊係中央部分執接熔合,在側面側確認到界面殘留的縮頸部。如此一來,焊接凸塊之暫時連接體具有「雪人」狀之連接形狀。
之後,將焊接凸塊之暫時連接體配置在回焊室內,邊進行以5體積百分比混合蟻酸之氮氣氛圍之供給和排放,邊將焊接凸塊之暫時連接體以250℃加熱60秒而再度予以熔融。藉由將此冷卻至室溫,形成藉由焊接凸塊之連接體(主連接體)。第11圖表示藉由焊接凸塊之連接體之放大照片。
如第11圖明顯可知根據蟻酸之氧化膜還原效果還原、除去成為縮頸部之原因的側面氧化膜,取得具有良好之球狀形狀。當觀察連接體之內部狀態時,則無確認到產生氣泡之情形。並且,確認到因蟻酸之沸點充分低於和接合金之熔點,故不管凸塊間隙微小,連位於半導體晶片之中心附近之凸塊表面的氧化膜也被良好地還原。回焊室內因於加熱處理後抽真空,故不從工程完成後之半導體晶片之表面檢測出蟻酸殘渣。
在該實施例中,雖然針對於使用由Sn-0.7%Cu(質量百分比)組成之焊接合金所構成之焊接凸塊之時予以說明,但是即使在使用由Sn-3.5%Ag(質量百分比)組成之焊接合金所構成之焊接凸塊之時,也取得同樣之結果。如此一來,藉由於實施焊接凸塊彼此之接觸工程和藉由焊接凸塊之熔融的暫時連接工程之後,進行焊接凸塊之主連接工程(回焊工程),不用使用助熔劑,可以有效地抑制因凸塊表面之氧化膜所引起之氣泡或連接不良之產生。
(實施例2)
與實施例1相同準備兩個半導體晶片,藉由具備對該些實施之定位機構、加熱機構、加壓機構、超音波產生機構之倒裝晶片接合機,在室溫下定位之後,使對應之焊接凸塊彼此接觸。接觸荷重係與實施例1相同。接著,藉由邊對接觸之焊接凸塊施加10N之加壓力,邊施加50kHz、40W之超音波振動8秒間,而形成焊接凸塊之暫時連接體。
第12圖表示焊接凸塊之暫時連接體之放大照片。由第12圖明顯可知,與適用焊接凸塊之熔融之實施例1相同,即使在適用施加超音波能的實施例2之暫時連接體,焊接凸塊之中央部分亦可以直接熔合,在側面側確認出為界面殘留之縮頸部。如此一來,焊接凸塊之暫時連接體具有「雪人」狀之連接形狀。在該狀態下當取下一部分之樣品測量接合剪斷強度時,以焊接凸塊之面積換算取得1.4MPa以上之接合強度。
之後,將焊接凸塊之暫時連接體配置在回焊室內,與實施例1相同邊進行以5體積百分比混合蟻酸之氮氣氛圍之供給和排放,邊將焊接凸塊之暫時連接體以250℃加熱60秒而再度予以熔融。藉由將此冷卻至室溫,形成藉由焊接凸塊之連接體(主連接體)。當確認藉由焊接凸塊之連接體之狀態時,則與實施例1相同,為縮頸部之原因的側面氧化膜被還原、除去而具有良好之球狀形狀,再者在內部無確認到氣泡之產生。並且,連位於半導體晶片之中心附近之凸塊表面之氧化膜也被良好地還原。
在該實施例中,雖然針對於使用由Sn-0.7%Cu(質量百分比)組成之焊接合金所構成之焊接凸塊之時予以說明,但是即使在使用由Sn-3.5%Ag(質量百分比)組成之焊接合金所構成之焊接凸塊之時,也取得同樣之結果。如此一來,藉由於實施焊接凸塊彼此之接觸工程和藉由施加超音波能的暫時連接工程之後,進行焊接凸塊之主連接工程(回焊工程),不用使用助熔劑,可以有效地抑制因凸塊表面之氧化膜所引起之氣泡或連接不良之產生。
雖已敘述本發明之某些實施例,但此些實施例僅作為範例而不致限縮本發明之範圍。為了解釋而非限制之目的,以提供對本發明的完全了解。然而,本案之各種態樣可以在沒有特定細節的情形下加以實施。此外,對此處所述之方法與系統進行各種刪減、替代與形式上之改變仍不會脫離所附申請專利範圍中所定義之發明概念的精神及範圍。所附之申請專利範圍可涵蓋各種形式與修改而不脫離本發明之精神與範圍。
1...焊接凸塊
2...第1基板
3...焊接凸塊
4...第2基板
5...器具
6...工作台
7...氧化膜
8...定位機構
9...荷重檢測機構
10...加熱機構
11...加熱機構
12...高度控制機構
13...暫時連接體
14...還原氣體供給機構
15...排氣機構
16...回焊室
17...工作台
18...加熱機構
19...主連接體
21...加壓機構
22...超音波產生機構
23...暫時連接體
24...主連接體
第1圖為表示第1實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之定位工程之圖示。
第2圖為表示第1實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之接觸工程之圖示。
第3圖為表示第1實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之暫時連接工程之圖示。
第4圖為表示第1實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之主連接工程之圖示。
第5圖A至第5圖C為放大表示從第1實施形態中之接觸工程至主連接之焊接凸塊的剖面圖。
第6圖為表示第2實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之定位工程之圖示。
第7圖為表示第2實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之接觸工程之圖示。
第8圖為表示第2實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之暫時連接工程之圖示。
第9圖為表示第2實施形態之半導體裝置之製造方法中之第1焊接凸塊和第2焊接凸塊之主連接工程之圖示。
第10圖為表示實施例1中之第1焊接凸塊和第2焊接凸塊之暫時連接體的放大照片。
第11圖為表示實施例1中之第1焊接凸塊和第2焊接凸塊之主連接體的放大照片。
第12圖為表示實施例2中之第1焊接凸塊和第2焊接凸塊之暫時連接體的放大照片。
1...焊接凸塊
2...第1基板
3...焊接凸塊
4...第2基板
5...器具
6...工作台
8...定位機構

Claims (16)

  1. 一種半導體裝置之製造方法,包含:對準設置在第1基板之第1焊接凸塊和設置在第2基板之第2焊接凸塊;邊藉荷重檢測機構來控制施加於上述第1和第2焊接凸塊之荷重,邊使上述第1焊接凸塊和上述第2焊接凸塊接觸;邊維持彼此接觸之上述第1焊接凸塊和上述第2焊接凸塊的高度,邊藉加熱至上述第1和第2焊接凸塊之熔點以上之溫度而使上述第1及第2焊接凸塊溶融,以形成上述第1焊接凸塊和上述第2焊接之暫時連接體;藉調整上述第1基板和上述第2基板之間的距離,使在溶融狀態下的上述第1和第2焊接凸塊變形,同時藉高度控制機構,控制在溶融狀態下的上述第1焊接凸塊和上述第2焊接凸塊的高度;使在溶融狀態下的上述第1和第2焊接凸塊變形時,存在於上述第1和第2焊接凸塊之表面的氧化膜係移至上述暫時連接體的側面;冷卻上述暫時連接體;以及將上述冷卻後之上述暫時連接體在還原性氛圍中加熱至上述第1及第2焊接凸塊之熔點以上之溫度,邊除去存在於上述暫時連接體之側面的氧化膜,邊使上述暫時連接體溶融而形成主連接體。
  2. 如申請專利範圍第1項所記載之半導體裝置之製造 方法,其中上述暫時連接體具有擁有縮頸部之連接形狀,上述主連接體具有不擁有縮頸部之連接形狀。
  3. 如申請專利範圍第1項所記載之半導體裝置之製造方法,其中以相對於上述第1及第2焊接凸塊之當初之高度之和H,接觸後之上述第1及第2焊接凸塊之高度之和H1為90~100%之範圍之方式,使上述第1焊接凸塊和上述第2焊接凸塊彼此接觸。
  4. 如申請專利範圍第1項所記載之半導體裝置之製造方法,其中一面施加荷重一面使上述第1焊接凸塊和上述第2焊接凸塊彼此接觸。
  5. 如申請專利範圍第1項所記載之半導體裝置之製造方法,其中以相對於上述第1及第2焊接凸塊之當初之高度之和H,上述溶融狀態之第1及第2焊接凸塊之高度之和H2為20~80%之範圍之方式,調整上述第1基板和上述第2基板之間隔而形成上述暫時連接體。
  6. 如申請專利範圍第1項所記載之半導體裝置之製造方法,其中施加荷重而使上述溶融狀態之第1及第2焊接凸塊變形。
  7. 如申請專利範圍第1項所記載之半導體裝置之製造 方法,其中上述還原性氛圍包含羧酸氣體。
  8. 如申請專利範圍第1項所記載之半導體裝置之製造方法,其中上述還原性氛圍包含羧酸氣體和氮氣之混合氣體。
  9. 如申請專利範圍第1項所記載之半導體裝置之製造方法,其中上述第1及第2基板各具備半導體晶片或中介晶片。
  10. 一種半導體裝置之製造方法,包含:對準設置在第1基板之第1焊接凸塊和設置在第2基板之第2焊接凸塊;邊藉荷重檢測機構來控制施加於上述第1和第2焊接凸塊之荷重,邊使上述第1焊接凸塊和上述第2焊接凸塊接觸;邊藉上述荷重檢測機構控制荷重,邊對上述第1及第2焊接凸塊施加超音波能和荷重,形成上述第1焊接凸塊和上述第2焊接凸塊之暫時連接體;其中,在施加上述超音波能和荷重時,存在於上述第1和第2焊接凸塊之表面的氧化膜係移至上述暫時連接體的側面;以及將上述暫時連接體在還原性氛圍中加熱至上述第1及第2焊接凸塊之熔點以上之溫度,邊除去存在於上述暫時連接體之側面的氧化膜,邊使上述暫時連接體溶融而形成主連接體。
  11. 如申請專利範圍第10項所記載之半導體裝置之製造方法,其中施加上述荷重,使上述第1及第2焊接凸塊局部變形。
  12. 如申請專利範圍第10項所記載之半導體裝置之製造方法,其中上述暫時連接體具有擁有縮頸部之連接形狀,上述主連接體具有不擁有縮頸部之連接形狀。
  13. 如申請專利範圍第10項所記載之半導體裝置之製造方法,其中以相對於上述第1及第2焊接凸塊之當初之高度之和H,接觸後之上述第1及第2焊接凸塊之高度之和H1為90~100%之範圍之方式,使上述第1焊接凸塊和上述第2焊接凸塊彼此接觸。
  14. 如申請專利範圍第10項所記載之半導體裝置之製造方法,其中上述還原性氛圍包含羧酸氣體。
  15. 如申請專利範圍第10項所記載之半導體裝置之製造方法,其中上述還原性氛圍包含羧酸氣體和氮氣之混合氣體。
  16. 如申請專利範圍第10項所記載之半導體裝置之製造方法,其中上述第1及第2基板各具備半導體晶片或中介晶片。
TW100100337A 2011-01-05 2011-01-05 半導體裝置之製造方法 TWI453845B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100100337A TWI453845B (zh) 2011-01-05 2011-01-05 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100100337A TWI453845B (zh) 2011-01-05 2011-01-05 半導體裝置之製造方法

Publications (2)

Publication Number Publication Date
TW201230214A TW201230214A (en) 2012-07-16
TWI453845B true TWI453845B (zh) 2014-09-21

Family

ID=46934126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100337A TWI453845B (zh) 2011-01-05 2011-01-05 半導體裝置之製造方法

Country Status (1)

Country Link
TW (1) TWI453845B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6581389B2 (ja) * 2015-05-12 2019-09-25 東芝メモリ株式会社 半導体装置の製造装置及び製造方法
US10163847B2 (en) 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
US9818736B1 (en) * 2017-03-03 2017-11-14 Tdk Corporation Method for producing semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459319B (en) * 1999-06-01 2001-10-11 Mitsubishi Electric Corp Method for mounting semiconductor elements
US20020056740A1 (en) * 2000-11-16 2002-05-16 Mitsubishi Denki Kabushiki Kaisha Flip chip bonding method
US20100320258A1 (en) * 2009-06-19 2010-12-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459319B (en) * 1999-06-01 2001-10-11 Mitsubishi Electric Corp Method for mounting semiconductor elements
US20020056740A1 (en) * 2000-11-16 2002-05-16 Mitsubishi Denki Kabushiki Kaisha Flip chip bonding method
US20100320258A1 (en) * 2009-06-19 2010-12-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201230214A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
JP4901933B2 (ja) 半導体装置の製造方法
TWI548317B (zh) 接合構造體之製造方法與加熱熔融處理方法以及其系統
TWI514487B (zh) 半導體晶片的熱壓縮鍵合
KR102121176B1 (ko) 반도체 패키지의 제조 방법
JP3922882B2 (ja) チップの実装方法
JP2009110995A (ja) 3次元実装方法及び装置
TWI453845B (zh) 半導體裝置之製造方法
JP4696110B2 (ja) 電子部品の実装方法及び電子部品実装装置
CN102593012B (zh) 半导体装置的制造方法
JP3998484B2 (ja) 電子部品の接続方法
CN110085521A (zh) 一种用于CuCGA器件封装的超声辅助植柱方法
JP5853135B2 (ja) 電極接合方法および回路部材接合ライン
JP6037300B2 (ja) 回路部材接合構造体
KR101214683B1 (ko) 반도체 장치의 제조 방법
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JPH088284A (ja) ワイヤボンディング構造及びその補強方法
JP2010263200A (ja) 半導体装置の製造方法およびこの方法に用いる圧力容器
KR102181706B1 (ko) 반도체 칩의 제조 방법
JP6416362B1 (ja) はんだ入りフラックス複合体、はんだボールの形成方法、半導体パッケージの電気的接続方法
JP2009004462A (ja) 半導体装置の実装方法
JP2006073873A (ja) 電子部品実装方法及び装置
KR102520768B1 (ko) 이방성 도전 필름을 이용한 회로장치의 초음파 접합방법
JP2003008196A (ja) 電子部品の実装方法及び実装装置
JP2009026566A (ja) 接触子の接合方法
JP2004253663A (ja) 半導体装置の製造方法、及び同製造方法に用いるチップボンディング装置