JP3998484B2 - 電子部品の接続方法 - Google Patents
電子部品の接続方法 Download PDFInfo
- Publication number
- JP3998484B2 JP3998484B2 JP2002031025A JP2002031025A JP3998484B2 JP 3998484 B2 JP3998484 B2 JP 3998484B2 JP 2002031025 A JP2002031025 A JP 2002031025A JP 2002031025 A JP2002031025 A JP 2002031025A JP 3998484 B2 JP3998484 B2 JP 3998484B2
- Authority
- JP
- Japan
- Prior art keywords
- metal material
- electrode
- electrodes
- attached
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、電子部品の接続方法に関し、より詳しく言えば、電極を備えた被接続部品どうしを両者の電極を介して直接接続する方法と、この方法により接続した電子部品を含む接続構造体に関する。
【0002】
【従来の技術】
近年の電子機器の小型化、薄型化に伴い、電子部品の高密度実装が強く求められている。このために半導体チップなどの電子部品を裸の状態で基板に直接搭載するフリップチップ実装が用いられている。フリップチップ実装に使用する半導体チップの表面には突起電極が形成されており、半導体チップはこれらの突起電極を介して基板上の電極に接合されて、基板の配線と電気的に接続されている。
【0003】
電子部品の突起電極として用いられる代表的なものは、はんだバンプである。はんだバンプを用いる場合の電子部品の回路基板への接続方法として、リフロー接続法がある。リフロー接続法では、基板上の電極に、はんだ付け向上のため、はんだの酸化膜除去用のフラックスを塗布し、電子部品を位置合わせして基板に搭載後、空気雰囲気あるいは窒素雰囲気の炉内ではんだバンプを溶融させてリフローさせることにより、基板の電極をはんだで濡らすとともにその上にはんだを広げて電子部品と基板との電気的接続を行っている。一般には、更に電子部品と回路基板との間に封止用樹脂を注入、硬化させることで、電子部品と回路基板との機械的な接続もなされている。リフロー法は、電子部品どうしを重ねて積層構造体を形成する場合にも利用されている。
【0004】
また、高集積化、小型化の進んだ半導体デバイスを低温且つ低加圧力で基板に接続するのを可能にする信頼性の高い低ダメージな実装方法として、接合電極表面に存在する酸化皮膜を除去して電極材料金属の表面を活性化させてから、常温にて金属原子どうしの強固な接合(固相接合)を行う方法が知られている。酸化皮膜を除去して接合面を活性化するためには、不活性ガスイオンビームもしくは不活性ガス高速原子ビームを接合電極表面に照射する方法、接合面に超音波を当てる方法、あるいは接合面どうしを摩擦させる方法などが利用されている。
【0005】
こうして接合面を活性化済みの被接続部品どうしを接合するまでの間、電極表面の活性化状態を維持するために、それらの部品は真空中又は不活性ガス雰囲気中にて保持し、そして同じ雰囲気中で接続される。
【0006】
【発明が解決しようとする課題】
上述のはんだバンプによるリフロー接続では、一般にはんだの融点が200℃以上と高温であるため、電子部品に熱ダメージが生じかねない。また、リフロー時に溶融したはんだが電極領域から外側へ流れ出すことにより、隣接電極間でショートの発生を引き起こしやすい。更に、電子部品と回路基板の熱膨脹係数が異なるため、リフローしたはんだにより接続した接合部分には剪断応力や歪みが加わり、接続信頼性の低下を招きやすい。
【0007】
一方、被接続部品の電極表面を清浄にし活性化してから接合面どうしを直接密着させて加圧し、固相接合する方法では、もともと電極表面にサブミクロンないしミクロンオーダーの凹凸が存在し、清浄化しても電極表面自体の平坦化が困難で、実効的な電極接触面積が小さくなるため、強固な接続を実現することが困難である。接続強度向上のため、接続時の加重を増加すると、電子部品にダメージを与えることになる。また、電極表面の凹凸をなくすために化学的機械研磨(CMP)などの平坦化工程を行うと、製造コストの増大、及びTAT(ターン・アラウンド・タイム)の増加という問題が生じる。
【0008】
本発明は、上述のような従来技術の問題点を解決し、低温且つ低加重で電子部品と回路基板のような搭載基板との、あるいは電子部品どうしの、信頼性の高い接続を可能にする方法の提供を目的とするものである。
【0009】
【課題を解決するための手段】
本発明による電子部品接続方法は、接続電極を備えた、少なくとも一方が電子部品である被接続部品どうしを、両者の接続電極を介して直接接続する方法であって、被接続部品のうちの少なくとも一方のものの電極表面上に、ヤング率が50GPa以下の金属材料を付着させる工程と、この金属材料の表面、及び被接続部品のうちの他方のものの電極表面に金属材料を付着させていない場合はその電極表面を、活性化処理する工程と、被接続部品の電極どうしを、上記の付着した金属材料を介し固相接合させて、それにより被接続部品どうしを接続する工程とを有することを特徴とする。
【0010】
【発明の実施の形態】
本発明の電子部品接続方法は、少なくとも一方は半導体チップのような電子部品であり、且つ双方が接続電極を備えた被接続部品どうしを、フリップチップ接続法を利用して接続する方法である。もう一方の被接続部品は、当該電子部品を搭載するための基板であってもよく、あるいは別の電子部品であってもよい。
【0011】
少なくとも一方の被接続部品の接続電極表面に、ヤング率が50GPa以下の金属材料を付着させる。ヤング率が50GPa以下の金属材料として使用できるものの例としては、Sn、Sn合金(例えば、Sn−Ag、Sn−Bi、Sn−Ag−Cu、Sn−In、又はSn−Pb合金)などの各種はんだ材料を挙げることができる。これらの金属あるいは合金材料は、電子部品の電極に一般的に使用される材料と固溶体を形成しやすく、強固な結合を可能にすることから、本発明の固相接合による被接続部品どうしの接続に適している。
【0012】
接続電極表面に付着させる金属材料は、ヤング率が50GPa以下であることが重要である。このような比較的低ヤング率の金属材料は、被接続部品の固相接合のために荷重をかけたときに、容易に塑性変形してレベリングされる。そのため、CMP等での面倒な平坦化処理を行わずに、被接続部品の強固な固相接合が可能になる。
【0013】
接続電極上の金属材料の量が少なくて適度な厚さの層を形成していなければ、一般にサブミクロンないしミクロンオーダーの凹凸が表面に存在する電極どうしを強固に接合することができない。その一方、接続電極上の金属材料の量を必要以上に多くするのは、固相接合時の荷重負荷による塑性変形により金属材料が電極領域外にはみ出して、特に狭いピッチで形成された電極の場合、隣接電極どうしのショートの原因になりかねないので、好ましくない。一般には、5μmほどの厚みの層を形成する程度の量の金属材料を付着させれば、塑性変形した金属材料がサブミクロンないしミクロンオーダーの凹凸のある電極表面においてその凹部内に十分いきわたり、電極材料の金属との固溶化が十分に進行するので、微小な電極ピッチであっても、隣接電極間のショートを招くことなく信頼性の高い固相接合が可能になる。従って、一般に、電極上に付着させる金属材料はその厚さの上限を約5μmとすれば十分である。当然ながら、電極表面の凹凸の状況によっては、金属材料を更に厚く付着させるのが必要な場合もあり得る。
【0014】
被接着部品の電極への金属材料の付着は、その被接着部品に有害な影響を及ぼさない限り、任意の方法で行うことができる。そのような方法の例として、金属材料の溶融浴へ被接着部品を浸漬する浸漬法、超音波の適用下の金属材料溶融浴へ被接着部品を浸漬する超音波はんだ付け法、転写(印刷)法などである。
【0015】
金属材料を付着させる電極表面には酸化皮膜が形成されているのが普通である。固相接合による接続では、電極材料の金属と電極表面に付着した金属とが直接接触し合うことで強固な接続が可能になる。そこで、固相接合による被接続部品どうしの接続をより強固にするためには、電極表面の酸化皮膜を除去してから金属材料を付着させるのがより好ましい。例えばスパッタ法を利用すれば、電極への金属材料の付着を、酸化皮膜を除去しながら行うことができる。あるいは、不活性イオンビームもしくは中性原子ビームの照射(プラズマでの処理)により、電極表面の酸化皮膜を除去することもできる。
【0016】
電極表面への接合用金属材料の付着に続いて、電極に付着した金属材料の表面、及び電極表面に金属材料が付着していない被接続部品がある場合はその電極表面を活性化させる。この活性化は、金属材料の付着していない電極表面にはもちろん、電極に付着した金属材料の表面にも形成されている酸化皮膜を除去して、電極の金属材料自体及び接合用金属材料自体を表面に露出させる処理である。この処理は、例えば、不活性イオンビームもしくは中性原子ビームの照射(プラズマ処理)で行うことができる。この処理により、金属材料表面の酸化膜をはじめ、水分や油脂分等の汚染物も除去することができる。酸化皮膜の除去は、加熱したカルボン酸雰囲気、例えば250℃のギ酸蒸気中での、酸化物の還元によって行うこともできる。活性化処理の具体的方法はこれらに限定されず、被接続部品に有害な影響を与えない限り、どのような方法を利用しても差し支えない。
【0017】
金属材料表面の活性化処理を終えた被接続部品は、双方の電極が向き合って接合用金属材料を介して接触するように位置合わせして重ね合わせ、プレスして固相接合させることにより、室温で強固に結合させることができる。固相接合は、場合によっては、電極上に付着した接合用金属の融点以下の温度に加熱した条件下で行うこともできるが、そのような加熱は必ずしも必要ではない。プレスの際の荷重は、被接続部品の種類や接合用金属材料の種類に応じて適当なものを選択すればよい。
【0018】
このようにして接続を完了した二つの被接続部品は、双方の電極がその間の接合用金属材料を介して強固に接続された接続構造体を構成する。
【0019】
【実施例】
以下に本発明における実施例を示す。言うまでもなく、本発明は以下の実施例に限定されるものではない。
【0020】
図1(a)に示すように、半導体チップ10及び回路基板20のそれぞれの電極形成部に、一般的な無電解めっき法でニッケルの突起電極11及び21をそれぞれ形成する。
【0021】
次に、図1(b)に示すように、半導体チップ10の突起電極11上に、超音波はんだ付け法によってSn−Agはんだを付着させる。出力40W、周波数20kHzの超音波振動子を装備したはんだ浴を用い、窒素ガスを60リットル/minで流しながら、はんだ浴温度を280℃とし、これに半導体チップ10を0.5〜2秒間浸漬後、取り出してはんだを固化させると、電極11上に厚さ約5μmのSn−Agはんだ層12が形成される。
【0022】
次いで、図1(c)に示すように、半導体チップ10と基板20を、アルゴンプラズマが照射可能な雰囲気を維持したチャンバー(図示せず)内に入れ、アルゴンプラズマ31を照射して、半導体チップの電極11上に形成したはんだ層12と基板20の電極21の各表面をエッチングする。これにより、はんだ層12及び電極21の表面の酸化膜を、水分、油脂分等の汚染物とともに除去し、はんだ層12及び電極21の各表面を活性化させる。
【0023】
続いて、チャンバー内を真空雰囲気(あるいは不活性ガス雰囲気等の酸素の存在しない雰囲気)に維持し、図1(d)に示すように、半導体チップ10と回路基板20をおのおのの電極11及び21が向き合ってはんだ層12を介し接触するように位置合わせして重ね合わせ、そして室温にて5〜10N/mm2でプレスして固相接合する。これにより、図2に示したような、半導体チップ10と回路基板20とが双方の電極11及び21とその間のSn−Agはんだ層12を介して強固に接続された、半導体チップ10と回路基板20との接続構造体1が得られる。
【0024】
上記の例でははんだ層12を半導体チップ10の電極11上に形成したが、はんだ層は回路基板20の電極21上に形成してもよく、あるいは両方の電極上に形成してもよい。
【0025】
【発明の効果】
本発明によれば、被接続部品の電極表面及び接合用金属表面の酸化物を除去し活性化させた状態のまま、被接続部品の電極どうしを接合させるため、被接続部品の低温且つ低荷重での接続信頼性の高い固相接合が可能となる。同時に、固相接合では接合用金属材料の電極領域外へのはみ出しがないか、あってもごくわずかであるので、リフローでの接続に比べ隣接電極間のショートの発生を効果的に抑制でき、半導体デバイスの微細・狭ピッチ接続における歩留り向上が実現できる。また、接合前のCMP等のレベリング工程が不要であり、工数を抑えることが可能となる。
【図面の簡単な説明】
【図1】本発明の接続方法により半導体チップと回路基板を接続するのを説明する図である。
【図2】本発明による接続構造体を例示する図である。
【符号の説明】
1…接続構造体
10…半導体チップ
11…電極
12…はんだ層
20…回路基板
21…電極
Claims (6)
- 接続電極を備えた、少なくとも一方が電子部品である被接続部品どうしを、両者の接続電極を介して直接接続する方法であって、被接続部品のうちの少なくとも一方のものの電極表面上に、ヤング率が50GPa以下の金属材料を付着させる工程と、該金属材料の表面、及び被接続部品のうちの他方のものの電極表面に金属材料を付着させていない場合はその電極表面を、加熱したカルボン酸雰囲気への暴露により活性化処理する工程と、被接続部品の電極どうしを、上記の付着した金属材料を介し固相接合させて、それにより被接続部品どうしを接続する工程とを有することを特徴とする電子部品の接続方法。
- 前記電極表面に付着させる金属を、Sn、Sn−Ag合金、Sn−Bi合金、Sn−Ag−Cu合金、Sn−In合金、及びSn−Pb合金のうちから選ぶことを特徴とする、請求項1記載の方法。
- 前記電極表面に付着させる金属材料を、5μm以下の厚さで付着させることを特徴とする、請求項1又は2記載の方法。
- 前記金属材料の付着を、浸漬法、超音波はんだ付け法、又は転写法により行うことを特徴とする、請求項1から3までのいずれか1つに記載の方法。
- 前記カルボン酸がギ酸であることを特徴とする、請求項1から4までのいずれか1つに記載の方法。
- 前記被接続部品の一方が半導体チップであり、他方が当該半導体チップを搭載する基板、又は別の半導体チップであることを特徴とする、請求項1から5までのいずれか1つに記載の方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002031025A JP3998484B2 (ja) | 2002-02-07 | 2002-02-07 | 電子部品の接続方法 |
US10/347,224 US6806118B2 (en) | 2002-02-07 | 2003-01-21 | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002031025A JP3998484B2 (ja) | 2002-02-07 | 2002-02-07 | 電子部品の接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234370A JP2003234370A (ja) | 2003-08-22 |
JP3998484B2 true JP3998484B2 (ja) | 2007-10-24 |
Family
ID=27774551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002031025A Expired - Fee Related JP3998484B2 (ja) | 2002-02-07 | 2002-02-07 | 電子部品の接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3998484B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191556A (ja) * | 2003-12-02 | 2005-07-14 | Bondotekku:Kk | ガス封入金接合方法及び装置 |
JP4686377B2 (ja) * | 2004-01-22 | 2011-05-25 | ボンドテック株式会社 | 接合方法および接合装置 |
JP3790995B2 (ja) | 2004-01-22 | 2006-06-28 | 有限会社ボンドテック | 接合方法及びこの方法により作成されるデバイス並びに接合装置 |
JP2005311188A (ja) * | 2004-04-23 | 2005-11-04 | Fuchigami Micro:Kk | 多層配線基板 |
JP4050732B2 (ja) * | 2004-08-30 | 2008-02-20 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
WO2007061050A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置及びその製造方法 |
JP5210496B2 (ja) * | 2006-03-27 | 2013-06-12 | 神港精機株式会社 | 半導体装置の製造方法 |
JP5446059B2 (ja) * | 2006-04-24 | 2014-03-19 | 豊田合成株式会社 | GaN系半導体発光素子の製造方法 |
JP4804324B2 (ja) * | 2006-12-15 | 2011-11-02 | 富士通株式会社 | ペースト印刷装置およびペースト印刷方法 |
JP2008218629A (ja) * | 2007-03-02 | 2008-09-18 | Fujikura Ltd | 半導体パッケージおよび電子部品 |
JP5186663B2 (ja) * | 2008-12-19 | 2013-04-17 | 富士通株式会社 | 微細構造の製造方法および回路基盤の製造方法 |
-
2002
- 2002-02-07 JP JP2002031025A patent/JP3998484B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003234370A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
JP3829325B2 (ja) | 半導体素子およびその製造方法並びに半導体装置の製造方法 | |
KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
JP4901933B2 (ja) | 半導体装置の製造方法 | |
JP3381601B2 (ja) | バンプ付電子部品の実装方法 | |
JP2006279062A (ja) | 半導体素子および半導体装置 | |
JP3998484B2 (ja) | 電子部品の接続方法 | |
JP2008205321A (ja) | 電子部品および電子装置の製造方法 | |
WO2001052316A1 (fr) | Procede de montage de puce | |
JP2001298051A (ja) | はんだ接続部 | |
JP2001332583A (ja) | 半導体チップの実装方法 | |
JP4136844B2 (ja) | 電子部品の実装方法 | |
JP3400408B2 (ja) | フリップチップ実装方法 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JPH1126922A (ja) | チップ実装方法 | |
US6806118B2 (en) | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure | |
JP4577130B2 (ja) | 半導体装置の製造方法 | |
JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
JPH03218645A (ja) | 半導体装置の実装方法 | |
JPH088284A (ja) | ワイヤボンディング構造及びその補強方法 | |
JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP2012028437A (ja) | 半導体装置とその製造方法 | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH10256309A (ja) | 半導体素子の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |