JP3400408B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP3400408B2 JP3400408B2 JP2000124508A JP2000124508A JP3400408B2 JP 3400408 B2 JP3400408 B2 JP 3400408B2 JP 2000124508 A JP2000124508 A JP 2000124508A JP 2000124508 A JP2000124508 A JP 2000124508A JP 3400408 B2 JP3400408 B2 JP 3400408B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- tin
- zinc
- terminal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
- H01L2224/81013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
端子を鉛フリーはんだで形成した配線基板および集積回
路チップのフリップチップ実装方法に関する。
路を「IC」という)上の表面に形成されたはんだ端子
を、配線基板またはパッケージの配線電極に直接接続す
るフリップチップ実装方法(フェースダウンボンディン
グ)としては、C4(Controlled Collapse Chip Conne
ction)と呼ばれる技術が用いられてきた。
はんだ(Pb−5質量%Sn)と、錫鉛共晶はんだ(S
n−37質量%Pb)が使用されており、例えば、特開
平8−64717号公報に記載されている。
来の鉛入りのはんだから、鉛が入っていない鉛フリーは
んだへの移行が進められている。
クスと呼ばれる融剤を用いる必要がある。鉛フリーはん
だは、一般的にはんだ濡れ性が悪く、相手金属に確実に
接合させるには、従来よりも活性力の強いフラックスを
用いる必要があり、特開平10−175092号公報に
は、錫−亜鉛系はんだのフラックスについて記載されて
いる。
後にフラックス残渣を洗浄液により洗浄、除去してい
る。洗浄液として、有機溶剤や、表面活性剤水溶液など
を使用している。特開平10−46198号公報には、
フリップチップ実装品のフラックス除去後の乾燥性に優
れた洗浄剤が記載されている。
としては、特開平11−340614号公報に、はんだ
表面の酸化膜をプラズマ処理により除去し、そのはんだ
表面を低酸素濃度の雰囲気下で、ごく薄くはんだ接合性
を阻害しない酸化膜を生成させることで、フラックスレ
スでのはんだ接合を行う方法が記載されている。
い錫−亜鉛系はんだ合金には、この処理は適さない。
は、弗化水素により、はんだ表面の弗化処理を行い、は
んだ表面の融解性を向上させる方法が記載されている。
り、取り扱いには細心の注意が必要とされる問題があ
る。
入りのはんだは使用できなくなるため、鉛フリーはんだ
への置き換えを進めていかなければならない。そして、
鉛フリーはんだとしての錫−亜鉛系はんだ合金は、共晶
組成(Sn−9質量%Zn)での融点が199℃であ
り、従来の錫鉛共晶はんだの融点183℃に近く、ま
た、錫−鉛はんだ合金より機械的強度に優れるなどの優
位性を有している。
易く、はんだ付け性が非常に悪い。相手金属に確実に接
合するためには、従来よりも活性力の強いフラックスが
必要となり、大気中での接合も困難とされている。
け後もフラックスの固形部や活性剤が基板上にフラック
ス残渣として残留する。この残留したフラックス残渣
は、配線回路面の腐食の原因となり、信頼牲を低下させ
るため、はんだ付け後の洗浄が必要とされる。
を有するフラックスを使うと、フラックス残渣の焼付き
などにより洗浄が困難になり、さらに高密度配線化に伴
って、ますます洗浄が困難になる。そして、洗浄コスト
も高くなる。
ックスの無洗浄化、あるいはフラックスそのものを使わ
ないフラックスレスはんだ付けが必要とされているが、
それにはフラックス以外で前記酸化の問題を解決する必
要がある。
ので、少なくとも一方の端子を鉛フリーはんだで形成し
た配線基板および集積回路チップをフリップチップ実装
する場合に、大気中での接合および無洗浄化を実現する
ために有効的な実装方法を提供することを目的とするも
のである。
明は、配線基板および集積回路チップの一方の端子を 錫
−亜鉛系はんだ合金を材料とする鉛フリーはんだで形成
し、錫−亜鉛系はんだ合金の端子と接合される相手側の
端子が、下地の銅導体の上にニッケル層を設け、そのニ
ッケル層の上に、金層と、パラジウム層を介した金層と
のいずれか一方を設け、鉛フリーはんだの表面を改質す
る工程と、この改質後に配線基板の端子に集積回路チッ
プの端子を直接マウントする工程と、このマウント後に
端子間を接合する工程とを具備したフリップチップ実装
方法であり、はんだ端子表面の酸化膜層を改質すること
で、大気中での、配線基板および集積回路チップの端子
間のフラックスレス接合を可能とする。特に、錫−亜鉛
系はんだ合金は、安価で、他の鉛フリーはんだより融点
が低い利点を有する一方で、亜鉛はイオン化傾向が大き
く酸化されやすいため、はんだ端子表面に亜鉛酸化膜を
形成しやすいが、錫−亜鉛系はんだ合金のはんだ端子表
面を改質して、端子表面から錫酸化物とともに亜鉛酸化
膜を取除くことで、後洗浄を必要とするフラックスを用
いることなく、良好なはんだ接合が可能となる。その
際、錫−亜鉛系はんだ合金の端子と接合される相手側の
端子は、ニッケル層により、銅導体に対する亜鉛の拡散
を防止して、機械的強度の低い銅−亜鉛金属間化合物の
生成を防止し、また、パラジウム層により、金層の厚み
を薄く均一にし、さらに、金層により、はんだ濡れ性を
向上させる。
載のフリップチップ実装方法において、ニッケル層、パ
ラジウム層および金層が、無電解メッキ法により形成さ
れ、燐やホウ素などの不純物を含むものであり、無電解
メッキ法は、燐やホウ素などの不純物が混入しても問題
がなく、むしろ、共通電極が不要で、配線引回しに有利
であるとともに、端子間のファインピッチに対応できる
など、多くの利点を有する。
たは2記載のフリップチップ実装方法において、金層の
厚みを、0.02〜0.3μmとしたものであり、この
範囲内において、適正なはんだ濡れ性と、適正なはんだ
接続強度とが得られる。0.02μm未満では、はんだ
濡れ性が悪くなり、0.3μmを超えると、コストがか
かるとともに、はんだ中の金濃度が高まり、脆い性質の
金−錫金属間化合物が生成されやすく、この部分から剥
離しやすくなる。
よび集積回路チップの少なくとも一方の端子を形成する
錫−亜鉛系はんだ合金を材料とする鉛フリーはんだの表
面を改質する工程と、この改質後に配線基板の端子に集
積回路チップの端子を直接マウントする工程と、このマ
ウント後に端子間を接合する工程とを具備し、はんだ端
子の表面を改質する工程は、はんだ端子の表面の錫酸化
膜と亜鉛酸化膜を除去する工程と、はんだ端子の表面に
弗素を含有する層を形成する工程とを具備したフリップ
チップ実装方法であり、はんだ端子表面の錫や亜鉛の酸
化膜を除去することで、フラックスレスでのはんだ接合
を可能とし、また、その酸化膜を除去したはんだ端子表
面に、弗素を含有する層を形成することで、はんだ端子
表面の錫および亜鉛の再酸化を防止して、フラックスレ
スでのはんだ接合を確実にする。
載のフリップチップ実装方法において、酸化膜を除去す
る工程と、弗素を含有する層を形成する工程が、大気に
曝されずになされるものであり、大気中よりも、酸化膜
の除去および弗素含有層の形成が効率良くなされる。
たは5記載のフリップチップ実装方法において、はんだ
端子の表面の酸化膜を除去する工程が、水素含有プラズ
マによるものであり、水素含有プラズマの照射により錫
−亜鉛系はんだ合金のはんだ端子表面の錫酸化膜および
亜鉛酸化膜を除去することで、後洗浄を必要とするフラ
ックスを用いることなく、端子間どうしを接合すること
が可能となる。
たは5記載のフリップチップ実装方法において、はんだ
端子の表面に弗素を含有する層を形成する工程が、弗素
含有プラズマによるものであり、酸化膜を除去した錫−
亜鉛系はんだ合金のはんだ端子表面に、弗素含有プラズ
マにより弗素含有層を形成することで、はんだ端子表面
の錫および亜鉛の再酸化を防止し、はんだ濡れ性を向上
させる。
至7のいずれかに記載のフリップチップ実装方法におい
て、集積回路チップの端子を配線基板の端子上に直接マ
ウントする工程および接合する工程が、大気中でなされ
るものであり、表面を改質処理されたはんだ端子は、大
気中でマウントおよび接合されても再酸化のおそれがな
いので、マウント工程および接合工程が容易になる。
1乃至図4を参照しながら説明する。
(以下、この集積回路チップを「ICチップ」という)
11の上面には、端子としての多数の表面電極、すなわち
バンプ状に形成されたはんだ端子(以下、このはんだ端
子を「はんだバンプ」という)12が形成されている。
んだである、錫−亜鉛系はんだ合金であり、共晶組成の
Sn−9質量%Zn、もしくは亜鉛量を調整して融点降
下のためにビスマス、インジウム、銅のうち少なくとも
1元素を10質量%未満添加した合金組成のもの、例え
ば、Sn−8質量%Zn−3質量%Biなどを用いる。
するとともに、融点を下げるように作用するが、これら
の添加元素が10質量%以上であると、機械的強度が低
下し、硬くて脆くなるので、それぞれの添加元素が10
質量%未満となるようにした。
−亜鉛系はんだ合金のはんだバンプ12は、その表面が酸
化膜により覆われているから、その酸化膜を除去する必
要がある。ここでは、従来は、はんだ付け性を阻害する
と考えられてきた錫酸化膜を取除くのは勿論のこと、亜
鉛酸化膜を除去することが重要である。
フリーはんだより融点が低い利点を有する(例えば、S
n−4.7質量%Ag−1.7質量%Cuの融点は217℃で
あるが、共晶組成のSn−9質量%Znの融点は199
℃である)が、従来の錫鉛はんだや、鉛フリーの錫−銀
系はんだ合金と比べて、はんだ付け性が劣る原因とされ
ているのが、亜鉛の含有である。
されやすく、はんだバンプ12の表面に亜鉛酸化膜を形成
しやすいが、この錫−亜鉛系はんだ合金のはんだバンプ
表面を改質してこの亜鉛酸化膜を取除くことで、後洗浄
を必要とするフラックスを用いることなく、良好なはん
だ付け性が得られる。
12の表面に形成された酸化膜を除去する工程では、水素
含有の不活性ガスプラズマ、すなわち水素含有プラズマ
13を照射することにより、バンプ表面の錫酸化膜および
亜鉛酸化膜を水素含有プラズマ13の強力な還元作用およ
びエッチング作用により有効に除去することができる。
射温度を、室温を含む錫−亜鉛系はんだ合金の融点以下
とし、圧力を、10〜60Pa程度の減圧下とし、照射
時間を2分以内とする。
スは、不活性ガスと、水素分子換算で3容量%以上8容
量%未満の水素含有率の水素ガスとを含む混合ガスとす
る。不活性ガスは、ヘリウムまたはアルゴンを用いる。
はんだバンプ12を、プラズマを用いたドライプロセスに
より、はんだバンプ12の表面の酸化膜層を除去すること
で、フラックスレスでの接合を可能とする。
を除去した錫−亜鉛系はんだ合金のはんだバンプ12の表
面に、弗素を含有する層を形成する処理を施す。この弗
素を含有する層を形成することで、はんだバンプ12の表
面での錫および亜鉛の再酸化を防止し、はんだ濡れ性を
向上させることができる。
る層を形成する工程は、はんだバンプ12の表面の酸化膜
を除去する工程の後に、弗素含有プラズマ14を照射す
る。
射温度を、室温を含む錫−亜鉛系はんだ合金の融点以下
とし、圧力を、10〜60Pa程度の減圧下とし、照射
時間を60秒以内とする。
スは、四弗化炭素(CF4)やC5F8などの弗化炭素
系化合物、三弗化窒素(NF3)および六弗化硫黄(S
F6)のいずれか少なくとも一つと、酸素および不活性
ガス(ヘリウムまたはアルゴン)の少なくとも一方とを
含む混合ガスとする。
素含有プラズマ14の照射により、錫−亜鉛系はんだ合金
のはんだバンプ12の表面を改質処理することで、後洗浄
を必要とするフラックスを用いることなく、次の配線基
板の金属電極と接合させることが可能となる。
上に、反転したICチップ11をマウントする。その際、
ICチップ11の錫−亜鉛系はんだ合金のはんだバンプ12
と、配線基板15の端子としての金属電極16とを突き合わ
せるように位置決めする。
12の下地部分、およびこのはんだバンプ12と接合される
相手側の金属電極16は、下地の銅導体の上にニッケル層
を形成し、このニッケル層の上に、金層を直接設ける
か、またはパラジウム層を介して金層を設けた構造であ
る。
無電解メッキ法により形成され、燐やホウ素などの不純
物を含むものであるが、無電解メッキ法によりニッケル
層などを形成する段階で、燐やホウ素などの不純物が混
入しても、特に問題はない。
要で、配線引回しに有利であるとともに、端子間のファ
インピッチに対応できるなど、多くの利点を有する。
を防止して、機械的強度の低い銅−亜鉛金属間化合物の
生成を防止し、また、パラジウム層は、金層の厚みを薄
く均一にする働きがあり、さらに、金層は、はんだ濡れ
性を向上させる。
囲内に収める。この範囲内において、適正なはんだ濡れ
性と、適正なはんだ接続強度とが得られる。0.02μ
m未満では、はんだ濡れ性が悪くなり、0.3μmを超
えると、コストがかかるとともに、はんだ中の金濃度が
高まり、脆い性質の金−錫金属間化合物が生成されやす
く、この部分から剥離しやすくなる。
バンプ12と接合される相手側の金属電極16は、下地の銅
導体の上に鉛フリーはんだ層を形成したものでも良い。
この鉛フリーはんだ層は、錫−亜鉛系はんだ合金、錫−
銀系はんだ合金などにより形成する。この鉛フリーはん
だ層は、はんだ濡れ性を向上できるとともに、ニッケル
層の上に金層を設ける場合よりも、安価に形成できるコ
ストメリットがある。
はんだ合金のはんだバンプ12を、配線基板15の金属電極
16に接合する。12aは、はんだ接合部である。
だバンプ12の融点以上の加熱による溶融接合、または融
点以下の加熱および加圧による拡散接合のいずれでも可
能である。
00℃以下で予加熱することにより、ICチップ11など
のヒートショックを防止するとともに、溶融接合または
拡散接合を円滑に開始する。
15の金属電極16上に直接マウントする工程および接合す
る工程は、大気中でなされるが、表面を改質処理された
はんだバンプ12は、大気中でマウントおよび接合されて
も再酸化のおそれがないので、マウント工程および接合
工程が容易になる。
の装置、または複数台の装置で実施する。例えば、1台
のフリップチップボンダでマウントおよびリフローの両
方を実施しても良いし、マウンタでICチップ11を配線
基板15上にマウントしてリフロー装置で接合するという
ように分けて実施しても良い。
金のはんだバンプ12の表面を改質することで、後洗浄を
必要とするフラックスを用いることなく、錫−亜鉛系は
んだ合金のはんだバンプ12を配線基板15の金属電極16に
直接はんだ付けできる。
の端子を鉛フリーはんだで形成して、その鉛フリーはん
だの端子表面をプラズマで改質するフリップチップ実装
方法であるが、逆に、配線基板15の端子(電極)を鉛フ
リーはんだで形成して、その鉛フリーはんだの端子表面
をプラズマで改質するようにしても良いし、ICチップ
11および配線基板15の両方の各端子をそれぞれ鉛フリー
はんだで形成して、その鉛フリーはんだの各端子表面を
それぞれプラズマで改質するようにしても良い。
プ実装方法の実施例を説明する。
mmで、そのSn−9質量%Znはんだ合金のはんだバ
ンプ12は、高さ60μmのものを400個設けた。
い、その金属電極16は、銅導体の上に無電解ニッケルメ
ッキし、さらに、その上に薄く無電解金メッキを施した
ものを使用した。
mのサイズであり、銅導体の厚みは18μm、ニッケル
メッキ層の厚みは5μm、金メッキ層の厚みは0.05
μmにそれぞれ形成する。
nはんだ合金のはんだバンプ12の表面に水素含有プラズ
マ13を照射することにより、バンプ表面に形成された酸
化膜を除去した。
は、不活性ガスにアルゴンを用い、水素7容量%含有ア
ルゴンプラズマにより、約40Paの圧力下でプラズマ
処理した。
施例では、平行平板に高周波電圧を印加してプラズマを
発生させた。高周波電源は、13.56MHzの周波数
を用いて、出力は、約1000ワットで、60秒間処理
した。
だバンプ12の表面に弗素を含有する層を形成する表面改
質を行った。四弗化炭素80容量%含有酸素ガスプラズ
マにより、約40Paの圧力下で、約1000ワットの
高周波電源出力により、30秒間処理した。
ては、水素含有プラズマ13の場合と同様である。
製のフリップチップボンダにより、ICチップ11上のは
んだバンプ12と配線基板15の金属電極16とを接合した。
線基板15を100℃で予備加熱し、上記フリップチップ
ボンダのボンディングツール温度を250℃に設定し、
ICチップ11のはんだバンプ12の温度が225℃となる
ように加熱して溶融接合した。加熱時間は17秒であっ
た。なお、加熱前に、1端子当り20gの圧力を加え、
はんだバンプ12間の高さのばらつきに対処した。
n−9質量%Znはんだ合金のはんだバンプ12が金属電
極16の表面に十分なはんだ濡れ性を示す接合が得られ
た。フラックスを用いた接合の場合とのシェア強度の比
較においても、フラックスを用いた場合と同等の結果が
得られた。
で形成して、その鉛フリーはんだの端子表面をフラック
スを用いることなくプラズマ処理で改質した本実装方法
に係るものを上記フリップチップボンダを用いて接合し
た場合と、フラックスを用いて処理した従来方法に係る
ものを上記フリップチップボンダを用いて接合した場合
とを比較する試験結果を下の表1に示す。
亜鉛系はんだ合金の端子表面をプラズマ処理して改質す
ることで、後洗浄を必要とするフラックスを用いること
なく、集積回路チップおよび配線基板の端子間を良好に
接合できる。
子を鉛フリーはんだで形成した配線基板および集積回路
チップをフリップチップ実装する場合において、はんだ
端子表面の酸化膜層を改質してからマウントして接合す
ることで、フラックスを用いることなく、大気中での端
子間の接合も確実にでき、フラックスの後洗浄も省略で
きる。特に、鉛フリーはんだの材料である錫−亜鉛系は
んだ合金の端子表面を改質することで、後洗浄を必要と
するフラックスを用いることなく、端子表面の錫酸化物
および亜鉛酸化物を除去でき、端子間を確実にはんだ接
合できる。その際、錫−亜鉛系はんだ合金の端子と接合
される相手側の端子は、ニッケル層により、銅導体に対
する亜鉛の拡散を防止して、機械的強度の低い銅−亜鉛
金属間化合物の生成を防止でき、また、パラジウム層に
より、金層の厚みを薄く均一にでき、さらに、金層によ
り、はんだ濡れ性を向上させることができる。
などを形成する無電解メッキ法は、燐やホウ素などの不
純物が混入しても問題がなく、むしろ、共通電極が不要
で、配線引回しに有利であるとともに、端子間のファイ
ンピッチに対応できるなど、多くの利点を有する。
を、0.02〜0.3μmとしたことにより、適正なは
んだ濡れ性と、適正なはんだ接続強度とを確保できる。
表面の錫や亜鉛の酸化膜を除去することで、フラックス
レスでのはんだ接合を可能にでき、また、その酸化膜を
除去したはんだ端子表面に、弗素を含有する層を形成す
ることで、はんだ端子表面の錫および亜鉛の再酸化を防
止でき、フラックスレスでのはんだ接合を確実にでき
る。
去する工程と、弗素を含有する層を形成する工程が、大
気に曝されずになされるから、大気中よりも、酸化膜の
除去および弗素含有層の形成を効率良くできる。
はんだ合金のはんだ端子表面に水素含有プラズマを照射
することにより錫酸化膜および亜鉛酸化膜を除去するこ
とで、後洗浄を必要とするフラックスを用いることな
く、端子間どうしを確実に接合することができる。
去した錫−亜鉛系はんだ合金のはんだ端子表面に、弗素
含有プラズマにより弗素含有層を形成することで、はん
だ端子表面の錫および亜鉛の再酸化を防止し、はんだ濡
れ性を向上させることができる。
処理されたはんだ端子は、大気中でマウントおよび接合
されても再酸化のおそれがないので、マウント工程およ
び接合工程を容易にできる。
素含有プラズマによるプラズマ処理を示す断面図であ
る。
弗素含有プラズマによるプラズマ処理を示す断面図であ
る。
配線基板に対するICチップのマウント状態を示す断面
図である。
チップのはんだバンプの接合状態を示す断面図である。
Claims (8)
- 【請求項1】 配線基板および集積回路チップの一方の
端子を錫−亜鉛系はんだ合金を材料とする鉛フリーはん
だで形成し、 錫−亜鉛系はんだ合金の端子と接合される相手側の端子
は、下地の銅導体の上にニッケル層を設け、そのニッケ
ル層の上に、金層と、パラジウム層を介した金層とのい
ずれか一方を設け、 鉛フリーはんだの表面を改質する工程と、 この改質後に配線基板の端子に集積回路チップの端子を
直接マウントする工程と、 このマウント後に端子間を接合する工程とを具備した こ
とを特徴とするフリップチップ実装方法。 - 【請求項2】 ニッケル層、パラジウム層および金層
は、無電解メッキ法により形成され、燐やホウ素などの
不純物を含むことを特徴とする請求項1記載のフリップ
チップ実装方法。 - 【請求項3】 金層の厚みは、0.02〜0.3μmで
あることを特徴とする請求項1または2記載のフリップ
チップ実装方法。 - 【請求項4】 配線基板および集積回路チップの少なく
とも一方の端子を形成する錫−亜鉛系はんだ合金を材料
とする鉛フリーはんだの表面を改質する工程と、 この改質後に配線基板の端子に集積回路チップの端子を
直接マウントする工程と、 このマウント後に端子間を接合する工程とを具備し、 はんだ端子の表面を改質する工程は、 はんだ端子の表面の錫と亜鉛の酸化膜を除去する工程
と、 はんだ端子の表面に弗素を含有する層を形成する工程と
を具備したことを特徴とするフリップチップ実装方法。 - 【請求項5】 酸化膜を除去する工程と、弗素を含有す
る層を形成する工程は、大気に曝されずになされること
を特徴とする請求項4記載のフリップチップ実装方法。 - 【請求項6】 はんだ端子の表面の酸化膜を除去する工
程は、 水素含有プラズマによることを特徴とする請求項4また
は5記載のフリップチップ実装方法。 - 【請求項7】 はんだ端子の表面に弗素を含有する層を
形成する工程は、 弗素含有プラズマによることを特徴とする請求項4また
は5記載のフリップチップ実装方法。 - 【請求項8】 集積回路チップの端子を配線基板の端子
上に直接マウントする工程および接合する工程は、大気
中でなされることを特徴とする請求項1乃至7のいずれ
かに記載のフリップチップ実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000124508A JP3400408B2 (ja) | 2000-04-25 | 2000-04-25 | フリップチップ実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000124508A JP3400408B2 (ja) | 2000-04-25 | 2000-04-25 | フリップチップ実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308144A JP2001308144A (ja) | 2001-11-02 |
JP3400408B2 true JP3400408B2 (ja) | 2003-04-28 |
Family
ID=18634629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000124508A Expired - Fee Related JP3400408B2 (ja) | 2000-04-25 | 2000-04-25 | フリップチップ実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3400408B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6926190B2 (en) * | 2002-03-25 | 2005-08-09 | Micron Technology, Inc. | Integrated circuit assemblies and assembly methods |
JP2004241542A (ja) | 2003-02-05 | 2004-08-26 | Matsushita Electric Ind Co Ltd | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 |
JP4577130B2 (ja) * | 2005-07-15 | 2010-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
JP4742844B2 (ja) * | 2005-12-15 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5210496B2 (ja) * | 2006-03-27 | 2013-06-12 | 神港精機株式会社 | 半導体装置の製造方法 |
JP4733587B2 (ja) * | 2006-07-31 | 2011-07-27 | 積水化学工業株式会社 | 金属の接合前処理方法 |
KR101233282B1 (ko) * | 2008-05-02 | 2013-02-14 | 야스히데 오노 | 접합 방법 및 접합 장치 |
KR101113438B1 (ko) * | 2010-02-26 | 2012-02-29 | 부산대학교 산학협력단 | 반도체 칩의 실장 방법 |
US8844793B2 (en) | 2010-11-05 | 2014-09-30 | Raytheon Company | Reducing formation of oxide on solder |
JP6028593B2 (ja) * | 2013-01-28 | 2016-11-16 | 富士通株式会社 | 半導体装置の製造方法 |
JP6685014B2 (ja) * | 2016-05-30 | 2020-04-22 | パナソニックIpマネジメント株式会社 | 回路部材の接続構造および接続方法 |
-
2000
- 2000-04-25 JP JP2000124508A patent/JP3400408B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001308144A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU634441B2 (en) | A fluxless soldering process | |
TW592871B (en) | Solder foil and semiconductor device and electronic device | |
US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
JP3736452B2 (ja) | はんだ箔 | |
US6076726A (en) | Pad-on-via assembly technique | |
TWI230104B (en) | Electronic device | |
US7344061B2 (en) | Multi-functional solder and articles made therewith, such as microelectronic components | |
JP3215008B2 (ja) | 電子回路の製造方法 | |
KR101209845B1 (ko) | 전자부품 땜납 방법 및 전자부품 땜납 구조 | |
JP5093766B2 (ja) | 導電性ボール等搭載半導体パッケージ基板の製造方法 | |
JP3400408B2 (ja) | フリップチップ実装方法 | |
EP0751847A1 (en) | A method for joining metals by soldering | |
JP3998484B2 (ja) | 電子部品の接続方法 | |
US6193139B1 (en) | Method for joining metals by soldering | |
JP2004165637A (ja) | 半導体装置 | |
JP2001274539A (ja) | 電子デバイス搭載プリント配線板の電極接合方法 | |
JP4432541B2 (ja) | 電子機器 | |
JP2014192383A (ja) | 電子部品及び電子装置の製造方法 | |
JP2000101014A (ja) | 半導体装置 | |
JP2002327279A (ja) | 電子部品の接合方法 | |
JP2006054227A (ja) | 半導体パワーモジュール及び半導体装置 | |
JP2009049394A (ja) | 半導体装置及びその製造方法 | |
JP2004031724A (ja) | ワークの半田付け方法及び半田付け実装体 | |
JPH06326448A (ja) | 電子回路のフラックスレスはんだ接合方法およびその装置 | |
Hong et al. | Fluxless solder bumping in flip chip package by plasma reflow |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080221 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090221 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100221 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110221 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120221 |
|
LAPS | Cancellation because of no payment of annual fees |