JP6416362B1 - はんだ入りフラックス複合体、はんだボールの形成方法、半導体パッケージの電気的接続方法 - Google Patents

はんだ入りフラックス複合体、はんだボールの形成方法、半導体パッケージの電気的接続方法 Download PDF

Info

Publication number
JP6416362B1
JP6416362B1 JP2017219313A JP2017219313A JP6416362B1 JP 6416362 B1 JP6416362 B1 JP 6416362B1 JP 2017219313 A JP2017219313 A JP 2017219313A JP 2017219313 A JP2017219313 A JP 2017219313A JP 6416362 B1 JP6416362 B1 JP 6416362B1
Authority
JP
Japan
Prior art keywords
solder
flux
semiconductor package
base material
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017219313A
Other languages
English (en)
Other versions
JP2019029634A (ja
Inventor
小島 昌夫
昌夫 小島
長谷川 伸
伸 長谷川
武志 坂本
武志 坂本
Original Assignee
株式会社小島半田製造所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社小島半田製造所 filed Critical 株式会社小島半田製造所
Application granted granted Critical
Publication of JP6416362B1 publication Critical patent/JP6416362B1/ja
Publication of JP2019029634A publication Critical patent/JP2019029634A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】電気的接続を行う上で半導体パッケージ上にはんだボールを形成させるためのはんだボールの形成方法を提供する。
【解決手段】はんだ用フラックス母材1中に、はんだ基材2を平面視で半導体パッケージ36の電極位置に応じて規則的に配置させてなるはんだ入りフラックス複合体4を、そのはんだ基材2の配置位置が半導体パッケージ36の電極位置に合うように載置した上でこれを加熱することにより、はんだ基材2を溶融させ、半導体パッケージ36の電極位置上にはんだボール38を形成させることを特徴とする。
【選択図】図4

Description

本発明は、各種半導体パッケージをプリント配線基板に対して電気的に接続する半導体パッケージの電気的接続方法、半導体パッケージ上にはんだボールを形成させるはんだボールの形成方法、並びにこれらの各種方法に適用されるはんだ入りフラックス複合体に関するものである。
従来、各種電子部品をプリント配線基板に実装するため、はんだが用いられている。こうしたはんだは、錫を主体として様々な金属を添加して溶融、合金化して使用されている。フラックスは、はんだ付け箇所の酸化膜の除去や、はんだ付け箇所や溶融はんだの酸化防止、更にははんだの濡れ性の向上を図るために用いられる。
半導体パッケージのはんだ付けは、半導体パッケージの電極位置にフラックスを塗布して球体に成形したはんだボールを搭載して加熱溶融させ、半導体パッケージの電極部分を成形している。半導体パッケージは、プリント配線基板に搭載されるときは、前述した半導体パッケージの電極位置に形成させたはんだボールをプリント配線基板に対向させる。プリント配線基板の電極の表面には予めフラックスを塗布するか、或いはソルダーペーストを塗布しておく(例えば、特許文献1参照。)。そして半導体パッケージをプリント配線基板と互いの電極位置に合わせた状態で載置し、加熱してはんだボールを溶融、凝固させる。これにより半導体パッケージとプリント配線基板との電気的接続を行う。
特開2001−334394号公報
上述の如き従来技術は、溶融接合させるために微小球体であるはんだ合金の製造(φ0.75〜0.1)、そして微小球体であるはんだ合金(以下はんだボール)を半導体パッケージの電極に正確に配置するための装置について主として言及されている技術である。そして配置したはんだボールを加熱溶解させて、半導体パッケージの電極に電気的接合をする。上記のように作成された半導体パッケージを回路基板に搭載する際には、半導体パッケージに接合されたはんだボールと、回路基板の電極と互いに電極位置を合わせた状態で載置した上で溶融させ、電気的接合を実施している。はんだボールの製造においては、球体の直径の精度が求められ、製造には高度の技術と設備、また製造後の精度管理のための非常に厳しい管理が求められている。昨今の半導体パッケージの製造技術の向上により、高付加価値のある半導体パッケージが開発され、今後もさらなる技術革新が予想できる。
このような高付加価値のある半導体パッケージを接合するにあたり、従来の技術では、はんだ合金を2回の溶融で基板回路と半導体パッケージを電気的接合を実施している。はんだ合金は2度の加熱により金属的劣化が余儀なく生じることになる。それにより、はんだ合金の強度のバラツキなど物理的な部分での変化が生じてしまう。
また2度の加熱溶融による金属酸化を化学的に処理するために高い活性力のあるフラックスに頼っている技術も提案されている。しかしながら、活性力が強ければ強いほど後の工程でフラックスの除去工程を保持しなければならず、工程数を増加させることになる。また、半導体パッケージ上に、はんだボールを搭載、溶融接合するまでの過程で、微小なはんだボールを表面傷つけることなく、正確に半導体パッケージの電極上に搭載するには高度な技術と細心の注意を払わなければならない。更には、はんだボールの成形や、プリント配線基板におけるフラックスの塗布、半導体パッケージをプリント配線基板と互いの電極位置に合わせた状態で載置した上での溶融接合等、工数が増加し、製造労力の負担が増大していた。
本発明は、上述した問題点に鑑みて案出されたものであり、その目的とするところは、半導体パッケージをプリント配線基板に対して電気的に接続する上での工数を減らすことで製造労力の負担を軽減させることができる半導体パッケージの電気的接続方法、また係る電気的接続を行う上で半導体パッケージ上にはんだボールを形成させるためのはんだボールの形成方法、並びにこれらの各種方法に適用されるはんだ入りフラックス複合体を提供することにある。
半導体パッケージと回路基板の接合には、1度のはんだ合金の溶解で実現できることが望ましい。微小なはんだについて2度の加熱溶解を経ることになれば、金属酸化が多くなってしまう。そしてその酸化物を除去するのに活性力が高いフラックスを使用しなければならなくなる。その結果、フラックス除去のための洗浄工程が必要となってしまう。本発明は半導体パッケージと回路基板の間にはんだ入り複合体を挟み込んだ状態で、はんだ入り複合体に含まれるはんだを1度の加熱で溶融することにより上下の半導体パッケージの電極と回路基板の電極を電気的に接合するものである。
本発明によれば、1度の加熱で小さな半導体パッケージ、回路基板の電極をはんだ付けを行うことになるので、従来技術と比較して少ないフラックス量で活性力の小さいフラックスで接合を行うことが可能となる。
このため、本発明によれば、使用するフラックスの選択の幅を広げることが可能となり、母材にはんだ材を保持するには、フラックスに悪い影響を与えず、はんだを保持するための保持力を発揮できるフラックスが必要であり、柔軟性のある接着力のあるフラックスを使用することができる。
母材の使用は、柔軟性のあるフラックス中にはんだ基材を持たせて半導体パッケージの電極上で加熱溶融すると、特にはんだ基材が微小なものであれば、フラックスの液化時の流動性で電極から外れてしまうケースが発生する。このため、フラックスの流動により電極位置からずれないために母材中にフラックスとはんだ基材を電極位置に合わせて配置することとした。
本発明では、はんだボールを直接触れることができない。また微小な体積のはんだを母材中に複合させているために、取扱いが非常に容易である。
なお本発明は、半導体パッケージ上にはんだボールの形成も可能な技術も含まれている。かかる実施形態において従来技術と異なる点はφ0.75〜0.1の微小なはんだを管理する必要がなくなる点が先ず考えられる。
母材中に接合に必要な体積のはんだ基材を予め電極数に応じた分だけ形成しておく。母材は、半導体パッケージと同等の面積のもので構成するようにしてもよい。本発明では、主たる目的とする1度のはんだ溶解で半導体パッケージと回路基板を電気的接合でき、従来技術と比較して工程数の削減と設備の削減を実現することが可能となる。
第1発明に係るはんだ入りフラックス複合体は、はんだ用フラックス母材中に、線状のはんだ基材を平面視で半導体パッケージの電極位置に応じて規則的に立設させてなり、上記はんだ用フラックス母材は、フラックス全質量に対する質量%で、エチレン−酢酸ビニル共重合体:20%〜90%、脂肪酸及び脂肪酸アマイドの合計:0%〜50%、ロジン:0%〜30%を含有することを特徴とするはんだ入りフラックス複合体。
第2発明に係るはんだボールの形成方法は、第1発明に係るはんだ入りフラックス複合体を、そのはんだ基材の配置位置が半導体パッケージの電極位置に合うように載置した上でこれを加熱することにより、上記はんだ基材を溶融させ、半導体パッケージの電極位置上にはんだボールを形成させることを特徴とする。
第3発明に係る半導体パッケージの電気的接続方法は、第1発明に係るはんだ入りフラックス複合体を、そのはんだ基材の配置位置がプリント配線基板の電極位置に合うように載置し、更に当該はんだ入りフラックス複合体上に、そのはんだ基材の配置位置が半導体パッケージの電極位置に合うようにこれを載置し、これら載置することにより構成される積層体を加熱することにより、上記はんだ基材を溶融させることで、上記プリント配線基板と上記半導体パッケージの互いの電極を電気的に接続することを特徴とする。
上述した構成からなる本発明によれば、半導体パッケージにおける球体のはんだボールの成形や、プリント配線基板におけるフラックスの塗布、半導体パッケージをプリント配線基板と互いの電極位置に合わせた状態で載置した上での溶融接合等、従来において工数が増加していた工程を簡略化することができ、製造労力の負担を軽減することが可能となる。
はんだ用フラックス内において線状のはんだ基材が平面視で規則的に立設させた例を示す図である。 図1に示すはんだ入りフラックス複合体を製造する方法について説明するための図である。 プリント配線基板に対して、パッケージを搭載する上で図1に示すはんだ入りフラックス複合体を用いる例を示す図である。 はんだボールを形成させる例を示す図である。 はんだ入り複合体の構成例について説明するための図である。 はんだ入り複合体により、半導体パッケージにおける電極に対して、はんだボールを形成させる例を示す図である。 はんだ入り複合体の他の構成例について説明するための図である。 はんだボールを形成させる他の実施形態について説明するための図である。 変形形態を積層体の電気的接続方法に具現化させる例を示す図である。 フラックス柔軟性試験の方法について説明するための図である。
以下、本発明を実施するための形態としてのプリント配線基板へのフラックス被覆方法について、図面を参照しながら詳細に説明をする。
また、本発明は、例えば図1に示すようにはんだ用フラックス母材1内において線状のはんだ基材2aが平面視で規則的に立設させたはんだ入りフラックス複合体4として具現化される。はんだ基材2aは、平面視で、後述する半導体パッケージの電極位置に応じた規則的な配置とされている。はんだ入りフラックス複合体4は、シート状に形成されていることを前提とするが、これに限定されるものではなく、いかなる形状とされていてもよい。この例では、はんだ基材2aがはんだ入りフラックス複合体4の表面から裏面にかけて連続的に設けられている。但し、このはんだ基材2aは、はんだ入りフラックス複合体4の表面から裏面にかけて一部断続的に形成されるものも含むものとする。はんだ基材2aの平面視での形状は通常の線はんだと同様に略円形とされていてもよいが、他のいかなる形状とされていてもよい。このようなはんだ基材2aの周囲にははんだ用フラックス母材1が被包されている。
このようなはんだ入りフラックス複合体4を成形する際には、図2に示すように成形用枠6の中に液体状のはんだ用フラックス母材1を浸漬し、これに対して線状のはんだ基材2aを立設させるようにして配置する。この段階では、はんだ基材2aが溶融せずにはんだ用フラックス母材1が液体状とされている必要があることから、成形用枠6内のはんだ用フラックス母材1の温度は、はんだ基材2aの融点以下とされている。
このようにしてはんだ基材2aを立設させた状態ではんだ用フラックス母材1を室温まで冷却させることで凝固させて成形用枠6から取り出すことにより、このはんだ基材2aの周囲に固形状のはんだ用フラックス母材1を被包させたはんだ入りフラックス複合体4を得ることが可能となる。実際にこれを所望の厚さのはんだ入りフラックス複合体4とするためには、冷却固化させることによりはんだ基材2aとはんだ用フラックス母材1とを一体化させた後、フライス等で水平方向に切断することでシート状とすることで実現できる。
次に、本発明を適用したはんだ入りフラックス複合体4を用いることによる半導体パッケージや電子部品のプリント配線基板への実装方法について説明をする。
図3は、プリント配線基板35に対して、半導体パッケージ36を搭載する上ではんだ入りフラックス複合体4を用いる例である。プリント配線基板35には電極75が配置されており、同様に半導体パッケージ36にも電極76が配置されている。これら電極75と電極76は、互いに平面的な位置関係が合致するように予め調整されている。
またはんだ入りフラックス複合体4中のはんだ基材2aの平面的な位置関係もこれら電極75や電極76と互いに合致するように予め調整されている。
これら電極75と電極76を互いに電気的に接続する際には、先ずはんだ入りフラックス複合体4を、そのはんだ基材2aの配置位置がプリント配線基板35の電極75の位置に合うように載置する。次にはんだ入りフラックス複合体4上に、半導体パッケージ36を載置する。このとき、はんだ入りフラックス複合体4中のはんだ基材2aの配置位置が半導体パッケージ36の電極位置に合うように載置する。
これら載置することにより構成される積層体79を加熱することにより、はんだ基材を溶融させることで、プリント配線基板35と半導体パッケージ36の互いの電極75、76を電気的に接続することが可能となる。この加熱の過程では、リフロー炉等を利用して、少なくともはんだ基材2aの融点以上まで加熱する。このリフローによる加熱を通じて、はんだ基材2aとはんだ用フラックス母材1を溶解させることができ、プリント配線基板35と半導体パッケージ36間をはんだにより電気的に接続することができる。
また図4は、半導体パッケージ36における電極76に対して、はんだボール38を形成させる例を示している。はんだ入りフラックス複合体4におけるはんだ基材2aの平面視における形成位置は、はんだボール38を形成する予定の電極76の位置に予め対応させておく。
そして半導体パッケージ36上にはんだ入りフラックス複合体4を載置する。このとき、はんだ基材2aの配置位置が半導体パッケージ36の電極76の位置に合うように載置した上でこれを加熱する。その結果、加熱を通じて、はんだ基材2aとはんだ用フラックス母材1を溶解させることができる。その後、冷却される過程ではんだ基材2aが固化し、はんだボール38が形成されることとなる。位置35aにはんだ基材2aの平面視における形成位置を対応させていることから、ちょうど位置35a上にはんだボール38を選択的に形成させることが可能となる。
なお、本発明を適用したはんだ基材2aとはんだ用フラックス母材1はいかなる材料を用いてもよい。但し、以下に説明するはんだ用フラックス母材1を用いることにより、フラックス自体の粘着性をより低下させることができ、取扱いが簡便である。以下、そのようなはんだ用フラックス母材1の成分と、その成分組成及びその含有率と、各成分組成の限定理由とについて説明する。なお、各成分組成の含有量は、フラックス全質量に対する質量%で表すこととし、その質量%を表すときには単に%と記載して表すこととする。
はんだ用フラックス母材1は、フラックス全質量に対する質量%で、エチレン−酢酸ビニル共重合体:20%〜90%、脂肪酸及び脂肪酸アマイドの合計:0%〜50%、ロジン:0%〜30%を含有するものであってもよい。
[エチレン−酢酸ビニル共重合体:20〜90%]
エチレン−酢酸ビニル共重合体は、エチレンと酢酸ビニルの共重合体である。エチレン−酢酸ビニル共重合体は、もともと柔軟性等の物性を付与する物質であり、−50℃程度までの可撓性を発揮することから展伸性を発揮させることができる。またエチレン−酢酸ビニル共重合体は、成形時の流動性を向上させる上でも効果的に作用する。このためエチレン−酢酸ビニル共重合体を所定量含有させることにより、本発明を適用したはんだ用フラックスにおいて本来的に求められる粘着性の低下を実現することができる。
エチレン−酢酸ビニル共重合体の含有量を減らして、ロジン、脂肪酸または脂肪酸アマイドを増加していくと、求めている柔軟性と展伸性が損なわれて割れ欠けが発生する。特にこのエチレン−酢酸ビニル共重合体の含有量が20%未満では、所望の展伸性、柔軟性を得ることができず、割れや欠けが生じてしまう。一方、エチレン−酢酸ビニル共重合体の含有量が90%を超えると含有量が多すぎると、はんだ付け時のフラックスの流動性が低下してしまいはんだ付け性が低下する。さらに、これに伴う割れや欠けが生じてしまう。このため、エチレン−酢酸ビニル共重合体の含有量は20〜90%としている。
[脂肪酸及び脂肪酸アマイドの合計:0〜50%]
脂肪酸や脂肪酸アマイドは、分子内に長鎖脂肪酸基とアミド基を持ち、 熱的に或いは化学的に安定な物質である。脂肪酸アマイドは、滑剤としての役割を担うものであり、主として表面滑り性や流動性の改良を目的に添加される。本発明においてはこの脂肪酸アマイドを添加することにより、流動性を向上させることで粘着性の低下を図ることを期待したものである。
脂肪酸及び脂肪酸アマイドの合計が50%を超えると求めている柔軟性と展伸性が損なわれて割れ欠けが発生する。このため、脂肪酸及び脂肪酸アマイドの合計の上限は50%としている。
脂肪酸の例としては、融点が40度以上の脂肪酸でありラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アラキジン酸、ベヘン酸、リグノセリン酸等である。脂肪酸アマイドとしては、ステアリン酸アマイド、オレイン酸アマイド、N-オレイルパルミチン酸アマイド、メチロールステアリン酸アマイド、メチレンビスステアリン酸アマイド、エチレンビスヒドロキシステアリン酸、エチレンビスエルカ酸アマイド、m-キシレンビスヒドロキシステアリン酸アマイド、ヒドロキシステアリン酸アマイドがある。また、はんだ付け性の効果はないが物理的粘着性を抑制するだけであれば、硬化ひまし油など常温で個体のワックスも有効である。
[ロジン:0〜30%]
ロジンは、添加することにより、活性剤としての役割を発揮すると同時に、粘着性及び展伸性の向上等の効果を発揮する。ロジンの含有量が30%を超えてしまうと、粘着性が増加しすぎてしまうという問題が生じる。このため、ロジンの含有量は0〜30%としている。但し、ロジンの添加は必須ではなく、特段添加しなくてもよい。
ロジンとしては、ガムロジン、ウッドロジン、トール油ロジンなどが使用される。これらロジンは、原産地、原材料、採取方法の違いにより上述したガムロジン、ウッドロジン等の如き分類が可能となるが、少なくとも松脂の水蒸気蒸留時の残渣成分として得られるものである。このロジンでは、成分としてアビエチン酸、パラストリン酸、ネオアビエチン酸、デヒドロアビエチン酸、ピマール酸、サンダラコピマール酸、イソピマール酸等を含む混合物である。なお、ロジン中にはアビエチン酸、デヒドロアビエチン酸、ジヒドロアビエチン酸、テトラヒドロアビエチン酸、パラストリン酸、ネオアビエチン酸、レボピマル酸などの各種樹脂酸が含まれているが、これら樹脂酸をそれぞれ精製して単独で使用するようにしてもよい。ロジンをそのまま適用する代わりに、アビエチン酸、デヒドロアビエチン酸、ネオアビエチン酸、ピマール酸、イソピマール酸、パラストリン酸等のうち何れか1種以上を単独で添加するようにしてもよい。具体的には荒川化学製のKE604のロジンを用いるようにしてもよい。
なお、はんだ付け用フラックスにはこれらの成分以外で活性剤として有機酸はサリチル酸、スルホン酸、アジピン酸等があり、ハロゲン化物としてトランス-2,3ジブロモ-2-ブテン-1,4-ジオール、ジブロモコハク酸等また、アミン類など2−アミノエタノールなどを適量添加する従来技術を使用して完成体となる。
上述した実施形態によれば、展伸性や柔軟性を向上させるでき、しかも粘着性を低く抑えることができることからベタ付きを防止することができる。また、割れや欠けも防止することができる。その結果、はんだ基材の表面に本発明を適用したはんだ用フラックスを塗布した線はんだを構成する場合においても、そのベタ付きを防止することが可能となり、フラックスに求められる機能を発現させつつ取り扱い容易性を向上させることが可能となる。またフラックス単体として供給することができ、更にフラックスそのものを成型加工して供給することも可能となる。
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、以下に説明する変形形態を通じて具現化されるものであってもよい。以下の変形形態において、上述した実施の形態と同一の構成要素、部材については、同一の符号を付すことにより、以下での説明を省略する。
この変形形態においては図5に示すようなはんだ入り複合体15を利用する。このはんだ入り複合体15は、母材10内において線状のはんだ基材2aが平面視で規則的に立設させて具現化される。はんだ基材2aは、平面視で、後述する半導体パッケージの電極位置に応じた規則的な配置とされている。はんだ基材2aの周囲には、平面視ではんだ基材2aが脱落することを防止する目的も合わせ持つフラックス16が被包されている。フラックス16の材質は、上述したはんだ用フラックス母材1と同様である。
即ち、母材10には、多数の小孔14が形成されており、その小孔14の形成位置は、半導体パッケージの電極位置に応じた規則的な配置とされている。この小孔14には外郭側においてフラックス16が充填され、また内郭側にははんだ基材2aが充填されている。
充填されているフラックス16についても同様にはんだ入り複合体15の表面から裏面にかけて連続的に設けられている。但し、このフラックス16は、表面から裏面にかけて一部断続的に形成されるものも含むものとする。
次に、本発明を適用したはんだ入り複合体15を用いることによる半導体パッケージや電子部品のプリント配線基板への実装方法について説明をする。
図6は、はんだ入り複合体15により、半導体パッケージ36における電極76に対して、はんだボール38を形成させる例を示している。はんだ入り複合体15におけるはんだ基材2aの平面視における形成位置は、はんだボール38を形成する予定の電極76の位置に予め対応させておく。この図6の例において使用されるはんだ入り複合体15の母材は、メタルマスク又は絶縁性樹脂を使用する。
そして半導体パッケージ36上にはんだ入り複合体15を載置する。このとき、はんだ基材2aの配置位置が半導体パッケージ36の電極76の位置に合うように載置した上でこれを加熱する。その結果、加熱を通じて、はんだ基材2aとその周囲にあるフラックス16を溶解させることができる。その後、冷却される過程ではんだ基材2aが固化し、はんだボール38が形成されることとなる。そして、そのはんだボール38の表面または周囲にはフラックス16が被覆されることとなる。このようなはんだボール38を形成させると共に、母材10を半導体パッケージ36から離間させる。また、はんだ入り複合体15の母材を絶縁体に限定することにより、母材10を離間させることなく使用できる。加熱後では図9の拡大図に示すように、接合後の母材10の表面からは、半球状のはんだ基材2aが突出されている。
ちなみに、このはんだ入り複合体15の例は、上述した実施の形態に限定されるものではなく、以下の図7に示す形態の何れを適用するようにしてもよい。
はんだ入り複合体15−1は、絶縁性樹脂又はメタルマスクからなる母材10の小孔14にはんだ基材2aのみが充填されている例である。
はんだ入り複合体15−2は、絶縁性樹脂又はメタルマスクからなる母材10の小孔14にはんだ基材2aが充填され、更にこのはんだ基材2aにはフラックス16が内包されている。フラックス16は、平面視でその周囲がはんだ基材2aにより覆われている。
はんだ入り複合体15−3は、上述した図6に示すはんだ入り複合体15と同一の構成であり、絶縁性樹脂又はメタルマスクからなる母材10の小孔14に、フラックス16が充填され、更にこのフラックス16にははんだ基材2aが内包されている。はんだ基材2aは、平面視でその周囲がフラックス16により覆われている。
はんだ入り複合体15−4は、絶縁性樹脂又はメタルマスクからなる母材10の小孔14に、フラックス16が充填され、更にこのフラックス16にははんだ基材2aが内包されている。はんだ基材2aは、平面視でその周囲がフラックス16により覆われている。更にこのはんだ基材2aにはフラックス16が内包されている。フラックス16は、平面視でその周囲がはんだ基材2aにより覆われている。つまり、母材10中に、平面視ではんだ基材2aの外周又は内部、或いは外周及び内部にフラックス16を充填させるものであればよい。
フラックス16は、図7に示す各形態のように母材10の小孔14内に充填される場合に加え、更に母材10の表面、裏面、表面及び裏面の何れかにおいて塗布されるものであってもよい。
この図8に示す実施形態においても、はんだ入り複合体15−2〜15−4を用いるようにしてもよい。かかる場合には、加熱の過程において、はんだ基材2aとその周囲にあるフラックス16を溶解させることができる。
なお、本変形形態においては、図9に示すような積層体の電気的接続方法に具現化されるものであってもよい。この図9の例において使用されるはんだ入り複合体15の母材10は、絶縁性樹脂を使用することが望ましい。
かかる場合には、はんだ入り複合体15を、そのはんだ基材2aの配置位置が半導体パッケージ36における電極76の位置に合うように載置し接着固定することで積層体18を形成する。このとき、はんだ基材2aは図9の拡大図に示すように、小孔14から突出されていてもよい。
積層体18を上下に反転させ、母材10を下側にし、半導体パッケージ36を上側にした上で、プリント配線基板35上に載置し、はんだ基材2aを一度加熱させて溶融させることにより半導体パッケージ36とプリント配線基板35に対して接合させることになる。
はんだ基材2aは、半導体パッケージ36における電極76の位置に合うように位置調整がされている。これに加えて、このプリント配線基板35における電極75とはんだ基材2aとが予め整合するように位置調整されていることで、一度の加熱ではんだ基材2aを溶融させることと、介在しているフラックスの効果ではんだ基材2aと電極76さらに、はんだ基材2aと電極75とを互いに電気的接続することができる。その結果、はんだ基材2aを介して電極76と電極75とを電気的に接続することが可能となる。この図9に示す実施形態においても、はんだ入り複合体15−1〜15−2、15−4を用いるようにしてもよい。
更に、プリント配線基板35の電極75の位置とはんだ入り複合体15のはんだ基材2aが合うように、はんだ入り複合体15を載置し、さらにはんだ入り複合体15の上に、そのはんだ基材2aの配置位置が半導体パッケージ36における電極76の位置に合うように載置し、一度の加熱ではんだ基材2aを溶融させることと、介在しているフラックスの効果ではんだ基材2aと電極76さらに、はんだ基材2aと電極75とを互いに電気的接続することができる。その結果、はんだ基材2aを介して電極76と電極75とを電気的に接続することが可能となる。この図9に示す実施形態においても、はんだ入り複合体15−1〜15−2、15−4を用いるようにしてもよい。
また、本発明においては、図3に示すはんだ入りフラックス複合体4の代替として、上述したはんだ入り複合体15−1〜15−4の何れかを用いるようにしてもよい。
本発明によれば、半導体パッケージ36とプリント配線基板35をはんだ基材2aを用いた1回の加熱溶融によりはんだ付け接合を行うものであり、フラックスを内包したはんだ基材2aが溶融して下面の電極とフラックスと金属が接触することによりはんだ付け接合するものである。そのはんだ付けの後すぐに、内包したフラックスが上面に押し出され上面の電極と接触するとともに、溶融したはんだ金属により上面の電極とはんだ付け接合するものである。
このようなフラックスの挙動を発見し、それを産業的に有効利用できる形態として図7のはんだ入り複合体を提供するのである。そして、その複合体を用いたはんだ付けの新たな工法を提案するものである。
本発明の効果を実施例により具体的に説明する。
表1に示す各種成分組成のはんだ用フラックスを試作し、諸特性を確認するための実験を行った。フラックスは、本発明例1〜3、比較例1〜5に規定されている各成分を含有させ、上述した製造方法に基づいて製造を行った。
割れや欠けの判定については、以下に説明するフラックス柔軟性試験に基づいて行った。このフラックス柔軟性試験については、上述したフラックスを120℃まで加熱し、これを60mm×20mm×3mmの金型に流し込む。その後これを冷却させることで凝固させ、固体化したフラックスを金型から取り出すことにより、60mm×20mm×3mmの試験片とした。
次に図10に示すような20mm×20mm×5mmの金属板状の治具61を準備し、製造した試験片62をこの治具61の両端に接触させる。これにより試験片62は、一端から他端に向けて弧を描くようにして折り曲げられることになる。この折り曲げられた試験片62の表面を目視観察し、割れや欠けの有無の判定を行う。
また粘着性については、JIS Z 3197:2012、8.5.1乾燥度試験に基づいた試験法により、その有無の判定を行った。JIS Z 3197:2012、8.5.1乾燥度試験では、試験材をはんだと共に銅板試験片に載せ、はんだ槽中の溶融するはんだ表面に載せ溶融させる。試験片が室温になった後,粉末タルクの付着度合いによってフラックス残渣の粘着性を評価する。これに対して、本実施例における粘着性の試験では、フラックスを銅板上に載せ、40℃の電気炉内に静置し、5分放置する。5分後に取り出して即座に粉末タルクの付着度合に基づいてフラックスの粘着性を評価する。
またはんだ濡れ広がりについては、JIS Z 3197:2012、8.3.1.1はんだ広がり法に基づいて計測した。はんだの濡れ広がり性については、JIS Z 3283:2017における「5.品質 鉛フリーはんだ」にあるように65%以上を合格としている。
Figure 0006416362
本発明例1〜3は、何れも本発明において規定した成分の範囲内であるため、割れや欠け発生せず、粘着性も発生しなかった。またはんだの濡れ広がり性については、何れも期待される要求性能を満たしていた。
比較例1は、エチレン−酢酸ビニル共重合体の含有量が本発明において規定した上限を超えるものであるため、割れや欠けが発生していた。比較例2は、ロジンの含有量が本発明において規定した上限を超えるものであるため、粘着性が発現していた。比較例3は、脂肪酸、脂肪酸アマイドの合計の含有量が本発明において規定した上限を超えるものであるため割れや欠けが発生していた。比較例4は、エチレン−酢酸ビニル共重合体の含有量が本発明において規定した下限を下回り、かつ脂肪酸、脂肪酸アマイドの合計の含有量が本発明において規定した上限を超えるものであるため割れや欠けが発生していた。比較例5は、脂肪酸、脂肪酸アマイドの合計の含有量が本発明において規定した上限を超えるものであるため割れや欠けが発生していた。
表1に示す各種成分組成のはんだ用フラックスを試作し、諸特性を確認するための実験を行った。フラックスは、本発明例4〜8、比較例6〜8に規定されている各成分を含有させ、上述した製造方法に基づいて製造を行った。割れや欠けの判定、粘着性、はんだ濡れ広がりの各試験方法は、実施例1と同様であるため、以下での説明を省略する。
Figure 0006416362
本発明例4〜8は、何れも本発明において規定した成分の範囲内であるため、割れや欠け発生せず、粘着性も発生しなかった。またはんだの濡れ広がり性については、何れも期待される要求性能を満たしていた。
比較例6は、ロジンの含有量が本発明において規定した上限を超えるものであるため、粘着性が発現していた。比較例7は、脂肪酸、脂肪酸アマイドの合計の含有量が本発明において規定した上限を超えるものであるため割れや欠けが発生していた。比較例8は、エチレン−酢酸ビニル共重合体の含有量が本発明において規定した下限を下回り、かつ脂肪酸、脂肪酸アマイドの合計の含有量が本発明において規定した上限を超えるものであり、更にロジンの含有量が本発明において規定した上限を超えるものであるため、割れや欠けが発生し、粘着性が発現していた。
1 はんだ用フラックス母材
2a はんだ基材
4 はんだ入りフラックス複合体
6 成形用枠
10 母材
14 小孔
15 はんだ入り複合体
16 フラックス
18 積層体
35 プリント配線基板
36 半導体パッケージ
38 はんだボール
61 治具
62 試験片
70 基板
75、76 電極
79 積層体

Claims (3)

  1. はんだ用フラックス母材中に、線状のはんだ基材を平面視で半導体パッケージの電極位置に応じて規則的に立設させてなり、
    上記はんだ用フラックス母材は、フラックス全質量に対する質量%で、エチレン−酢酸ビニル共重合体:20%〜90%、脂肪酸及び脂肪酸アマイドの合計:0%〜50%、ロジン:0%〜30%を含有すること
    を特徴とするはんだ入りフラックス複合体。
  2. 請求項1記載のはんだ入りフラックス複合体を、そのはんだ基材の配置位置が半導体パッケージの電極位置に合うように載置した上でこれを加熱することにより、上記はんだ基材を溶融させ、半導体パッケージの電極位置上にはんだボールを形成させることを特徴とするはんだボールの形成方法。
  3. 請求項1記載のはんだ入りフラックス複合体を、そのはんだ基材の配置位置がプリント配線基板の電極位置に合うように載置し、更に当該はんだ入りフラックス複合体上に、そのはんだ基材の配置位置が半導体パッケージの電極位置に合うようにこれを載置し、
    これら載置することにより構成される積層体を加熱することにより、上記はんだ基材を溶融させることで、上記プリント配線基板と上記半導体パッケージの互いの電極を電気的に接続することを特徴とする半導体パッケージの電気的接続方法。
JP2017219313A 2017-07-28 2017-11-14 はんだ入りフラックス複合体、はんだボールの形成方法、半導体パッケージの電気的接続方法 Active JP6416362B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017147031 2017-07-28
JP2017147031 2017-07-28

Publications (2)

Publication Number Publication Date
JP6416362B1 true JP6416362B1 (ja) 2018-10-31
JP2019029634A JP2019029634A (ja) 2019-02-21

Family

ID=64017130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017219313A Active JP6416362B1 (ja) 2017-07-28 2017-11-14 はんだ入りフラックス複合体、はんだボールの形成方法、半導体パッケージの電気的接続方法

Country Status (1)

Country Link
JP (1) JP6416362B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019188464A (ja) * 2018-04-27 2019-10-31 株式会社小島半田製造所 フラックス複合型絶縁性シート、はんだ入りフラックス複合型絶縁性シート、はんだ入りフラックス複合体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241394A (ja) * 1988-03-24 1989-09-26 Toshiba Corp はんだ線入りフラックスシートとその製造方法,および,このはんだ線入りフラックスシートを用いたはんだ付け方法
JPH05138396A (ja) * 1991-01-16 1993-06-01 Senju Metal Ind Co Ltd プリフオームはんだシートの製造方法
JPH0645741A (ja) * 1992-07-23 1994-02-18 Furukawa Electric Co Ltd:The 半田転写シート並びにその製造方法及びそれを用いた半田供給方法
JPH06177524A (ja) * 1992-12-04 1994-06-24 Matsushita Electric Ind Co Ltd 半田供給シート
JPH11233930A (ja) * 1998-02-13 1999-08-27 Sumitomo Metal Mining Co Ltd 半田シート
JPH11274203A (ja) * 1998-03-25 1999-10-08 Sumitomo Metal Electronics Devices Inc はんだバンプ一括形成法
JP2004080024A (ja) * 2002-08-02 2004-03-11 Senju Metal Ind Co Ltd はんだボール配置シート、その製造方法およびはんだバンプ形成方法
JP2006120695A (ja) * 2004-10-19 2006-05-11 Senju Metal Ind Co Ltd はんだボールの製造方法
JP2012190871A (ja) * 2011-03-09 2012-10-04 Teramikros Inc 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241394A (ja) * 1988-03-24 1989-09-26 Toshiba Corp はんだ線入りフラックスシートとその製造方法,および,このはんだ線入りフラックスシートを用いたはんだ付け方法
JPH05138396A (ja) * 1991-01-16 1993-06-01 Senju Metal Ind Co Ltd プリフオームはんだシートの製造方法
JPH0645741A (ja) * 1992-07-23 1994-02-18 Furukawa Electric Co Ltd:The 半田転写シート並びにその製造方法及びそれを用いた半田供給方法
JPH06177524A (ja) * 1992-12-04 1994-06-24 Matsushita Electric Ind Co Ltd 半田供給シート
JPH11233930A (ja) * 1998-02-13 1999-08-27 Sumitomo Metal Mining Co Ltd 半田シート
JPH11274203A (ja) * 1998-03-25 1999-10-08 Sumitomo Metal Electronics Devices Inc はんだバンプ一括形成法
JP2004080024A (ja) * 2002-08-02 2004-03-11 Senju Metal Ind Co Ltd はんだボール配置シート、その製造方法およびはんだバンプ形成方法
JP2006120695A (ja) * 2004-10-19 2006-05-11 Senju Metal Ind Co Ltd はんだボールの製造方法
JP2012190871A (ja) * 2011-03-09 2012-10-04 Teramikros Inc 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019188464A (ja) * 2018-04-27 2019-10-31 株式会社小島半田製造所 フラックス複合型絶縁性シート、はんだ入りフラックス複合型絶縁性シート、はんだ入りフラックス複合体

Also Published As

Publication number Publication date
JP2019029634A (ja) 2019-02-21

Similar Documents

Publication Publication Date Title
CN106660176B (zh) 用于制造焊接接头的方法
US6235996B1 (en) Interconnection structure and process module assembly and rework
KR101678749B1 (ko) 리플로우 필름, 땜납 범프 형성 방법, 땜납 접합의 형성 방법 및 반도체 장치
JP6447782B2 (ja) はんだ付け方法
JP6683243B2 (ja) 接合体の製造方法及び接合材料
JP4631851B2 (ja) はんだプリコート方法および電子機器用ワーク
JP6683244B2 (ja) 接合材料及び接合体の製造方法
JP2008193036A (ja) 導電性ボール等搭載半導体パッケージ基板、その製造方法及びその導電性接合材料
JPWO2014115798A1 (ja) はんだバンプの形成方法およびはんだバンプ
JP2001219294A (ja) 熱硬化性はんだ付け用フラックスおよびはんだ付け方法
JP2011147982A (ja) はんだ、電子部品、及び電子部品の製造方法
JP6416362B1 (ja) はんだ入りフラックス複合体、はんだボールの形成方法、半導体パッケージの電気的接続方法
JP2013110403A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
JP2013110402A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置
CN112705878A (zh) 焊膏
JP2011211137A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP4008799B2 (ja) 無鉛はんだペースト組成物およびはんだ付け方法
KR102122166B1 (ko) 솔더 페이스트용 플럭스, 솔더 페이스트, 솔더 페이스트를 사용한 솔더 범프의 형성 방법 및 접합체의 제조 방법
JP6089243B2 (ja) 接合構造体の製造方法
WO2009150759A1 (ja) はんだ接合方法及びはんだ継手
JP7073701B2 (ja) Au-Sn合金はんだペースト、及びAu-Sn合金はんだペーストを用いた接合方法
TWI839955B (zh) 銦鉍合金作為焊料之用途
JP2017170480A (ja) 高温用Pbフリーはんだペースト及びその製造方法
JP2013110405A (ja) リフローフィルム、はんだバンプ形成方法、はんだ接合の形成方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181003

R150 Certificate of patent or registration of utility model

Ref document number: 6416362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250