JP2008193036A - 導電性ボール等搭載半導体パッケージ基板、その製造方法及びその導電性接合材料 - Google Patents

導電性ボール等搭載半導体パッケージ基板、その製造方法及びその導電性接合材料 Download PDF

Info

Publication number
JP2008193036A
JP2008193036A JP2007047953A JP2007047953A JP2008193036A JP 2008193036 A JP2008193036 A JP 2008193036A JP 2007047953 A JP2007047953 A JP 2007047953A JP 2007047953 A JP2007047953 A JP 2007047953A JP 2008193036 A JP2008193036 A JP 2008193036A
Authority
JP
Japan
Prior art keywords
conductive
semiconductor package
package substrate
solder
balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007047953A
Other languages
English (en)
Other versions
JP5093766B2 (ja
Inventor
Kazunori Sawa
和憲 澤
Shinichi Akaike
信一 赤池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Kaken Corp
Original Assignee
Tamura Kaken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Kaken Corp filed Critical Tamura Kaken Corp
Priority to JP2007047953A priority Critical patent/JP5093766B2/ja
Priority to TW097101549A priority patent/TW200839968A/zh
Priority to US12/020,659 priority patent/US20080191347A1/en
Priority to KR1020080010161A priority patent/KR20080071941A/ko
Publication of JP2008193036A publication Critical patent/JP2008193036A/ja
Application granted granted Critical
Publication of JP5093766B2 publication Critical patent/JP5093766B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C12/00—Alloys based on antimony or bismuth
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C08G59/4207—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof aliphatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/681—Metal alcoholates, phenolates or carboxylates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】従来では、はんだボール又ははんだピンを半導体パッケージ基板に搭載するためのはんだ接合を低温で行ない、しかもはんだ接合による回路接続の導電性と接着剤による接合強度の向上の両方を一括で可能にするような導電性接合材料を用いて得られるはんだボール等搭載半導体パッケージ基板は知られておらず、その開発が望まれていた。
【解決手段】半導体パッケージ基板の導通ランド又はスルホールに導電性ボール又は導電性ピンを搭載した導電性ボール等搭載半導体パッケージ基板において、該導電性ボール又は導電性ピンは該導通ランド又はスルホールに少なくとも低融点無鉛ＳｎＢｉ系はんだ材料と、フラックス作用を有する熱硬化型の接着性樹脂を含有する導電性接合材料によるリフローにより導電接合されていることを特徴とする導電性ボール等搭載半導体パッケージ基板。
【選択図】図１

Description

本発明は、導電性ボール等搭載半導体パッケージ基板、その製造方法及びその導電性接合材料に係わり、特に、導電性ボール又は導電性ピンを半導体パッケージ〔ＢＧＡ（ボールグリッドアレイ）、ＰＧＡ（ピングリッドアレイ）基板の導通ランド又はスルーホールに導電接合したものに関する。
従来、電子機器の小型化及び薄型化に伴って、モジュール化された部品の実装や、ＩＣやＬＳＩ等の半導体素子その他の各種電子部品の組立て、これらのＰＷＢ（プリント配線板）への搭載が行われている。
例えば、上記ＢＧＡでは、図１に示すように、回路基板１の一方の片面の回路配線１ａに半導体チップ６をバンプ５により接合し、他方の片面の回路配線１ｂにははんだボールを搭載してバンプ７を形成し、このようにして得られた半導体チップを搭載した回路基板は図示省略したマザーボードにそのバンプ７の溶融による接合により実装される。
このような半導体チップを搭載した回路基板にバンプ７を形成する、いわゆる一般的な半導体パッケージ基板の外部端子形成の手法には、（ｉ）半導体パッケージ基板の導通ランドにはんだペースト又はフラックスを施した後に、はんだボールを搭載し、リフロー（２４０℃）により溶融させる方法があり、さらにはんだボールを搭載してから、リフローさせるまでのはんだボールの脱落防止と、リフロー後の接着強度を向上させるために、（ｉｉ）アンダーフィルを形成する方法（特開２０００−３４９１８５号公報）、（ｉｉｉ）はんだボールのための接着層を形成する方法（特開２０００−２７７６６６号公報）、（ｉｖ）はんだボールが搭載される脇に、特殊な凹型加工を施す方法（特開２００６−５４４９４号公報）が知られている。
特開２０００−３４９１８５号公報 特開２０００−２７７６６６号公報 特開２００６−５４４９４号公報
しかしながら、（ｉ）の方法では、はんだボールを搭載してからリフローさせるまでに、はんだボールが脱落する可能性がある。特に、最近では基板への部品搭載の高密度化が進み、はんだボールが搭載されるランド間のピッチが狭くなり、ランドとはんだボールの接触面積が小さくなるほど、このはんだボールの脱落する可能性が高くなっている。また、仮に脱落しなかったとしても、リフロー後にフラックスの残さを洗浄しなけれはならない面倒がある。
また、（ｉｉ）〜（ｉｖ）の方法では、アンダーフィルや接着層、あるいは特殊な凹型加工を行うために工程が余計にかかる。特に、（ｉｉｉ）の接着層を形成するには、圧力を要するので、半導体等の部品や回路基板に過大なストレスがかかることがある。
本発明は上記の事情に鑑みなされたもので、その目的は、半導体パッケージ基板の導電ランド又はスルーホールに導電性ボール又は導電性ピンの接合を低温で行うことができ、しかもはんだ接合による回路接続の導電性と接着剤による接合強度の向上の両方を一括で可能にすることができる導電性ボール等搭載半導体パッケージ基板、その製造方法及びその導電性接合材料を提供するものである。
本発明者らは、上記の目的を達成しようとして鋭意研究を重ねた結果、樹脂成分に主に硬化成分を使用して未硬化成分の使用による影響がないようにするとともに、樹脂成分が硬化する前にＳｎＢｉ系はんだを溶融させることができるように融点が１３０〜１７０℃のＳｎＢｉ系はんだを用いることにより、上記目的が達成されることを見出し、本発明を完成したものである。
従って、本発明は、（１）、半導体パッケージ基板の導通ランド又はスルホールに導電性ボール又は導電性ピンを搭載した導電性ボール等搭載半導体パッケージ基板において、該導電性ボール又は導電性ピンは該導通ランド又はスルホールに少なくとも低融点無鉛ＳｎＢｉ系はんだ材料と、フラックス作用を有する熱硬化型の接着性樹脂を含有する導電性接合材料によるリフローにより導電接合されていることを特徴とする導電性ボール等搭載半導体パッケージ基板を提供するものである。
また、本発明は、（２）、低融点無鉛ＳｎＢｉ系はんだ材料の融点が１３０℃〜１７０℃であり、フラックス作用を有する熱硬化型の接着性樹脂がエポキシ系樹脂及び硬化剤からなることを特徴とする請求項１に記載の導電性ボール等搭載半導体パッケージ基板、（３）、上記（１）又は（２）の導電性接合材料、（４）、半導体パッケージ基板の導通ランド又はスルホールに導電性ボール又は導電性ピンを搭載する導電性ボール等搭載半導体パッケージ基板の製造方法において、該導通ランド又はスルホールに少なくとも低融点無鉛ＳｎＢｉ系はんだ材料と、フラックス作用を有する熱硬化型の接着性樹脂を含有する導電性接合材料を施して導電性接合材料層を形成し、該導電性接合材料のリフローにより該導電性ボール又は導電性ピンを導電接合する導電性ボール等搭載半導体パッケージ基板の製造方法を提供するものである。
本発明において、導電性接合材料について「フラックス作用を有する」とは、通常のロジン系フラックスのように、その塗布膜は被はんだ付け体の金属面を覆って大気を遮断し、活性剤成分によりはんだ付け時にはその金属面の金属酸化物を還元し、この塗布膜が溶融はんだに押し退けられてその溶融はんだと金属面との接触が可能となり、その残さ膜は回路間を絶縁する機能を有するものである。
このフラックス作用を有する熱硬化型の接着性樹脂の主成分としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリウレタン樹脂、メラミン樹脂、ウレア樹脂が挙げられ、これらのグループから選択される少なくとも１種又は２種混合系で使用することができ、常温で液状のものが好ましく、固形のものでも液状のものと併用することが好ましい。
このうち、エポキシ樹脂としては、公知のものが用いられ、例えばビスフェノールＡ型、ビスフェノールＦ型、ビフェニル型、ナフタレン型、クレゾールノボラック型、フェノールノボラック型が挙げられ、これらのグループから選択される少なくとも１種又は２種混合系で使用することができ、常温で液状のものが好ましく、固形のものでも液状のものと併用することが好ましい。
本発明において、フラックス作用を高めるためには、有機酸を用いてもよく、側鎖にアルキル基を有する二塩基酸が好ましい。該二塩基酸としては種類は問わないが、炭素数６以上（炭素数が少なくとも６の二塩基酸）のものも好ましく、側鎖にアルキル基としては炭素数１〜５の低級アルキル基も好ましく、それを単数又は複数有してもよく、複数のときは同一でも異なってもよい。例えば、直鎖または分枝状の炭素数１〜５の低級アルキル基が挙げられ、より具体的には、メチル、エチル、プロピル、イソプロピル、ブチル、イソブチル、ｓｅｃ−ブチル、ｔｅｒｔ−ブチル、ペンチル、イソペンチル、ネオペンチル、ｔｅｒｔ−ペンチル等が挙げられる。側鎖にアルキル基を有する二塩基酸として、２，４−ジエチルグルタル酸、２，２−ジエチルグルタル酸、３−メチルグルタル酸、２−エチル−３−プロピルグルタル酸等の側鎮にアルキル基（低級アルキル基）を有するグルタル酸が挙げられ、これらも好ましいが、２，５−ジエチルアジピン酸（エチル基を２箇所に有するアジピン酸）も好ましく、側鎖にアルキル基（低級アルキル基）を有するアジピン酸も上げられる。
側鎖にアルキル基を有する二塩基酸を使用すると、エポキシ樹脂あるいはこれと硬化剤の混合物（両者を樹脂等ということがある）中への溶解性がより良く、保管中におけるその結晶の析出が起こりにくい。そのために、樹脂等中へ均一に混ざることから、そのまま硬化させた硬化物について樹脂等膜の絶縁信頼性の低下を起こしにくい。側鎖にアルキル基を有する二塩基酸、特に、２，４−ジエチルグルタル酸又は２，５−ジエチルアジピン酸は、エポキシ樹脂あるいは樹脂等中に１〜１０重量％の範囲で混ぜることが好ましい。側鎖にアルキル基を有する二塩基酸、特に２，４−ジエチルグルタル酸又は２，５−ジエチルアジピン酸が１重量％以上の場合には、はんだ付け性に優れ、健全なチップ部品への濡れ性が確保し易くなる。また、１０重量％以下の場合には、硬化樹脂等膜の絶縁信頼性が優れている。更に、補助活性剤として、コハク酸、マロン酸、グルタル酸、アジピン酸、スベリン酸、アゼライン酸、セバシン酸等も少量添加して使用することができる。
本発明の導電性接合材料において、硬化促進剤（硬化剤とともに用い、その硬化補助剤としても用いられるが、単独でも用いることができ硬化剤の１種ということもできる）を用いてもよく、硬化促進剤としては、エポキシ樹脂の硬化促進剤として用いるものであり、具体的には、例えば潜在性硬化促進剤としては、ノバキュアＨＸ−３７２２、ＨＸ−３７２１、ＨＸ−３７４８、ＨＸ−３０８８、ＨＸ−３６１３、ＨＸ−３９２１ＨＰ、ＨＸ−３９４１ＨＰ（旭化成エポキシ社製、商品名）、脂肪族ポリアミン系としては、フジキュアＦＸＲ−１０２０、ＦＸＲ−１０３０、ＦＸＲ−１０５０、ＦＸＲ−１０８０（富士化成工業社製、商品名）、エポキシ樹脂アミンアダクト系としては、アミキュアＰＮ−２３、ＭＹ−２４、ＶＤＨ、ＵＤＨ、ＰＮ−３１、ＰＮ−４０（味の素ファインテクノ製、商品名）、ＥＨ−３６１５Ｓ、ＥＨ−３２９３Ｓ、ＥＨ−３３６６Ｓ、ＥＨ−３８４２、ＥＨ−３６７０Ｓ、ＥＨ−３６３６ＡＳ（旭電化工業社製、商品名）等が挙げられる。また、イミダゾール系硬化促進剤としては、２ＭＺＡ、２ＰＺ、Ｃ１１Ｚ、Ｃ１７Ｚ、２Ｅ４ＭＺ、２Ｐ４ＭＺ、Ｃ１１Ｚ−ＣＮＳ、２ＰＺ−ＣＮＺ（以上、商品名）等が挙げられる。
本発明に用いるＳｎＢｉ系はんだ材料として好ましく用いられる低融点無鉛系はんだ材料としては、融点（液相と固相が共存する状態）が１３０℃〜１７０℃、好ましくは１３８℃〜１７０℃、さらに好ましくは１５０℃〜１７０℃のものが挙げられ、Ｓｎ４２Ｂｉ５８系の共晶はんだが効果的に用いられるが、ＳｎＢｉ系はんだ材料はＳｎｘＢｉｙで表され、ｘ＝４０重量％〜４２重量％、ｙ＝５８重量％〜６０重量％を満たすはんだ材料も用いられる。更に、Ｓｎ４２Ｂｉ５８系の共晶はんだ等のこれらのはんだ材料に、Ａｇ、Ｎｉ、Ｆｅ、Ｇｅ、Ｃｕ及びＩｎよりなる群から選択された少なくとも１種を含有するはんだ材料を用いてもよい。Ｓｎ４２Ｂｉ５８系はんだ等のこれらのはんだ材料の機械的な特性向上の目的では、Ａｇ、Ｎｉ、Ｆｅ等又はＧｅ等（これらの少なくとも１種、すなわち１ないし４種）の添加金属も適宜使用される。
導電性接合材料中の低融点無鉛系はんだ粉末の配合割合は、１０〜９０重量％の範囲とすることが好適であるが、４０〜８０重量％が好ましい。その場合フラックス（フラックス作用を有するエポキシ系接着剤等、以下同様）は９０〜１０重量％が挙げられ、６０〜２０重量％が好ましい。低融点無鉛系はんだ粉末の配合が１０重量％以上である場合には、チップ部品へのフィレットの形成がよく行われ、また、９０重量％以下の場合には、接着させたチップ部品の接合強度の補強がより十分となる。
はんだ粉末の粒子は球状又はフレーク状であってもよく、はんだ粉末の粒子径に関しては、特に限定はないが、粒子径を１〜１００μｍ、さらに好適には２５〜８０μｍ、より好適には３０〜６０μｍにすることが好ましい。さらに平均粒子径が５０μｍ以下とすることが好ましい。粒子径を小さくし過ぎると、粒子接合が良好に達成されず、一方、大きくしすぎると、ファインピッチ化された部分の接合に不満となる。さらに平均粒子径が５０μｍ以下であると、ランドがファインピッチの回路基板に対する印刷性に良い影響を与えることがある。以上の粒子径はレーザー回折法により測定値である。
また、本発明の導電性接合材料には、上記の材料以外に必要に応じて、上記以外の活性剤、チキソ剤、カップリング剤、消泡剤、粉末表面処理剤、反応抑制剤、沈降防止剤等の添加剤を添加して均一に混合してもよい。これらの活性剤、チキソ剤、カップリング剤、消泡剤、粉末表面処理剤、反応抑制剤、沈降防止剤等の添加剤の含有量は、フラックス組成物（接着剤組成物）に対して０．０１〜１０重量％の範囲であることが好ましく、０．０５〜５重量％の範囲であることがさらに好ましい。上記範囲未満だとそれぞれの添加剤の効果を奏することができない。一方、上記範囲を超えると、接合効果を奏することができなくなる。
本発明の導電性接合材料は、はんだ材料が粉末であるときは、上記した必須成分及び必要に応じて添加される上記添加剤と共に混練処理することにより容易に製造することができ、ペースト状にすることもできる。このようにして得られた導電性接合材料は、導電性ボール又は導電性ピンを半導体パッケージ〔ＢＧＡ（ボールグリッドアレイ）、ＰＧＡ（ピングリッドアレイ）〕基板の導通ランド又はスルーホールにリフローにより導電接合するために用いられるが、モジュールの製造や各種電子部品類等の接着に好適にも用いることができる。例えば半導体パッケージ基板の導通ランド又はスルーホールや、電子機器のモジュールへのチップ実装に用いる場合、プリント配線板へのチップ実装に用いる場合には、シリンジによる吐出、もしくはメタルマスクによる印刷によって、導電性接合材料を介して導電性ボール又は導電性ピンをその接着樹脂のタック力（粘着力）により接合（接着）し、導電性ボール又は導電性ピンの脱落を防ぐことができ、また、チップ部品をマウントし、加熱により低融点はんだを溶融させる。このとき、導電性接合材料は、はんだが溶融してフラックス成分（接着剤成分）（樹脂等のはんだ以外の成分からなる）と分離し、はんだは、はんだ付け部の金属を濡らし、はんだ接合するが、接着剤は樹脂膜を形成し、はんだの溶融と同時にその熱により硬化が始まり、はんだ付けが終了した後に、主なその硬化が終了し、はんだ付け部のフラックス（接着剤）接合もする。はんだ粉末の溶融前に硬化が加速するとはんだ付け性が低下（はんだ付強度が低下）して、硬化物中にはんだボールが多発する。本発明の導電性接着剤を用いてはんだ付け及び硬化をするに当たっては、通常、１５０〜１８０℃に加熱するが、好適には１５０〜１７０℃に設定される。
この際、加熱速度を毎秒１．８℃（１．８℃／秒）以上にすることで、後述する実施例１で述べるように、例えば図２に示すように、加熱に伴う温度変化履歴を示すリフロープロファイルにおいて、温度が直線的に上昇する範囲において、フラックス成分（接着剤成分）が硬化するより先にはんだが溶融するようにできるので、温度コントロールが容易であり、すばやくはんだを溶融状態にすることができ、これにより電気的接続及びはんだ接合がなされ、その後、フラックス成分（接着剤成分）の硬化により導電性ボール又は導電性ピン接合や、部品接合をさせることをよりよく行うことができる。
このようにして半導体パッケージ基板の導通ランド又はスルーホールに導電性ボール又は導電性ピンを導電性接合材料を用いて導電接合した導電性ボール等搭載半導体パッケージ基板や、チップ部品をチップ搭載基板に導電性接合材料を用いて接合した電子部品モジュールが得られるが、例えばＱＦＮやボールバンプレスのＬＧＡ部品の下面の電極とチップ搭載基板とを導電性接合材料を用いてはんだ接合かつ接着剤接合をした電子モジュールが得られる。チップ搭載基板の代わりにプリント配線板を用いても同様に、チップ部品を導電性接合材料を用いてはんだ接合かつ接着剤接合をしたプリント配線板が得られる。
これまで、Ａｇ系の導電性接着剤で接着し、更に封止剤による固定、アンダーフィルによる強度補強等の複雑な工程をとっていたものについては、本発明の導電性接合材料による接合強度が従来のソルダーペーストや接着剤による接合強度よりも大幅に向上されることにより、これらの工程を省き大幅に工程を削減することができ、また、銀のはんだ材料を使用しないことにより錫めっきをした電極を有する部品に対しても銀がマイグレーションするようなこともないとともに、コストを削減でき、さらには鉛フリーはんだの高温リフローによらずに電子部品を実装できることから、耐熱性の弱い電子部品でさえも効率よく実装することができる。
エポキシ系樹脂、硬化剤（硬化促進剤）、側鎖にアルキル基を有する二塩基酸からなる無溶剤系フラックス組成物（接着剤組成物）に、ＳｎＢｉ系の低融点はんだ粉末を混合してなるＳｎＢｉ系導電性接合材料は、低融点はんだによる接合によって回路接続の導通を確保し、接着剤によってはんだ付け部品の接着強度を補強でき、これらの導通と接着強度の補強の両方を一括して解決でき、リペア性を有する導電性接合材料である。従来の非溶融型導電性接着剤とソルダーペーストのよい点を組み合わせ、さらに発展させたとも言える。
このように従来にない導電性接合材料による接合強度が得られるので、単純なリフロープロファイルによる接合も実用性を持ち、冷熱サイクル、再リフローなどでは高い信頼性を得ることができる。
本発明によれば、フラックス作用を有する熱硬化型の接着性樹脂のタック力により半導体パッケージ基板の導通ランド又はスルーホールからの導電性ボール又は導電性ピンの脱落を防ぐことが可能となるとともに、通常のフラックスのような残さ膜を作らないので洗浄処理の必要がなく、また、導電性ボール又は導電性ピンを半導体パッケージ基板に搭載するためのリフローはんだ接合を１６０℃でも可能なように低温で行うことができ、しかもはんだ接合による回路接続の導電性とフラックス（接着剤）による接合強度の向上の両方を一括で可能になり、工程数を大幅に減少させることができる。また、そのリフローはんだ付けは加圧の必要もないので、半導体パッケージやはんだ接合部に余計なストレスを加えることもなく、製品の信頼性を損なわないようにすることができる。
以下に実施例と比較例によって、本発明を具体的に説明するが、本発明はこれらの実施例によって限定されるものではない。以下「部」とは「重量部」（「質量部」としてもよく、上記においても同様）を表す。
例えば、図１に示すように、（ｉ）導体パターンを形成した回路基板１の一方の片面には回路配線１ａ、他方の片面には回路配線１ｂが形成されているが、（ｉｉ）それぞれの面にソルダーレジスト組成物を塗布し、硬化させて硬化塗膜２ａ、２ｂを形成し、（ｉｉｉ）ついでレーザーを照射してビアホール４ａ、４ｂを形成し、（ｉｖ）それから回路配線１ａに金メッキを施すか、プリフラックス処理した後、半導体チップ６をその下面に搭載した金バンプやはんだバンプ５により接合したり、（ｉｖ）’あるいは回路配線１ａにバンプ５と同様のバンプを形成し、このバンプにより半導体チップ６の下面の電極を接合し、さらにいずれの場合もその回路基板の反対側にバンプ７を形成する（（ｉｖ）’は図示省略）。
この際、回路配線１ａにバンプ５と同様のバンプを形成するには回路配線１ａにソルダーペーストを塗布した後、リフローにより加熱溶解し、さらに冷却固化させてもよいが、バンプ７を形成するには、回路配線１ｂに下記の導電性接合材料をシリンジによる吐出、もしくはメタルマスクによる印刷によって、導電性接合材料膜３（図の（ｉｉｉ））を形成する。
（導電性接合材料）
ビスフェノールＡ型エポキシ樹脂（商品名：エピコート ８２８（ジャパンエポキシレジン社製））１８．６部、２Ｐ４ＭＺ（四国化成工業社製硬化剤）１．２部、２，４−ジエチルグルタル酸 ２．２部を、らいかい機を用いて混合し、フラックス（フラックス作用を有するエポキシ接着剤）を製造した。このフラックス２２部とＳｎ４２Ｂｉ５８（数値は重量％、以下これに準ずる）はんだ粉末（粒径２０〜４０μｍ）７８部をプラネタリーミキサーで３時間混合して、ペースト状の無溶剤系の導電性接合材料を製造した。表１にその配合を示す。
上記導電性接合材料膜３上に導電性ボール又は導電性ピンとしてはんだボール又ははんだピン（図１の場合は前者）を載置し、リフロー処理をする。
そのリフロー処理は、後述する「（３）ＢＧＡボール接合強度」におけると同様に試験片をセットして加熱したところ、図２に「導電性接合材料」の実線で示すリフロープロファイルによる温度により処理され、その立ち上がりのほぼ直線部分ではんだ粉末が溶融し、その溶融した後に温度の平坦部分（約１６０℃）でフラックス成分の樹脂成分が硬化し、その硬化を完了させたことがフラックス膜の硬度等により確認された。
このようにして、図１（ｉｖ）に示すはんだボールを導電性接合材料によるリフロー接合により搭載してバンプ７を有する半導体パッケージ基板（はんだボール搭載半導体基板）が得られるが、このはんだボール搭載半導体パッケージ基板はマザーボードにバンプ７の溶融による接合により実装される。
なお、図示省略したが、導体回路パターンを形成した回路基板１の基板にはスルーホールが形成され、回路配線１ａと１ｂはスルーホール内壁に形成されためっき膜により接続されている。
実施例１において、フラックス組成において、各使用成分を表１の実施例２の欄に記載したように、２，４−ジエチルグルタル酸の代わりに２，５−ジエチルアジピン酸を用いたこと以外は同様にして無溶剤系導電性接着剤を調製し、この無溶剤系導電性接合材料を用いたこと以外は実施例１と同様にしてはんだボール搭載半導体パッケージ基板を製造した。配合を表１に示す。
（比較例１、２）
鉛フリー用フラックス（ロジン系鉛フリーフラックス（組成：水添ロジン ５０部、グルタル酸 ４部、チキソ剤 ８部、ブチルジグリコール ３８部を混合したもの））１０部にＳｎ４２Ｂｉ５８のはんだ粉末（平均粒径２０〜４０μｍ）９０部を混練したＳｎ４２Ｂｉ５８系ソルダーペースト（比較例１）、上記ロジン系鉛フリー用フラックス（比較例２）を調製し、これらのソルダーペースト、フラックスを導電性接合材料の代わりに用いたこと以外は実施例１と同様にしてはんだボール搭載半導体パッケージ基板を製造した。配合を表１に示す。
実施例１における導電性接合材料の代わりに比較例１のソルダーペーストや、比較例２のフラックスを用いたところ、図２の「鉛フリーソルダーペースト」の実線で示すリフロープロファイルによる温度により処理され、はんだは温度上昇のピークを経過しなければ完全には溶融しないことが認められた。
上記実施例、比較例で得られた導電性接合材料、ソルダーペースト、フラックスについて以下の（１）〜（３）の評価、試験を行った。その結果は表２、図３、４に示す。
（１）タック力の評価
はんだボールの保持力（脱落性）を評価するために、導電性接合材料、ソルダーペースト及びフラックスのそれぞれの塗布時の「タック力」評価（ＪＩＳ Ｚ ３２８４に規定）により比較した。
（２）洗浄処理の有無の評価
ソルダーペーストを使用したものは「洗浄処理」を「×」（必要）とし、接着性樹脂を用いた導電性接合材料や、接着剤を用いたものは「洗浄処理」を「○」（不要）とした。
（３）ＢＧＡボール接合強度試験
ＳＰ−０５９Ａ基板（厚さ１．６ｍｍ）（図１の基板１）、ランド径直径０．６ｍｍ（図１の回路配線１ｂ）に各種材料（上記実施例及び比較例に記載の表１に示す材料）をメタルマスク（厚さ０．０８ｍｍ）を用いて印刷した後、この上にＢＧＡボール（Ｓｎ／３．０Ａｇ／０．５Ｃｕの直径７６０μｍ）をリフロー条件１６０℃、６分と、２４０℃、１分で処理した。これをボンドテスター（ＳＥＲＩＥＣ ４０００／（株）アークテック社製）により強度測定をした。表２の測定値はサンプル数１０個の平均値である。
また、ＢＧＡボールとランドの界面の接合状態を観察して図３に示す写真を撮り、また、光学顕微鏡によりその接合個所の断面の観察を行って、図４に示す写真を撮った。
図３（ａ）、（ｂ）は上記実施例１の導電性接合材料を用いてそれぞれ順にリフロー条件１６０℃、６分と、２４０℃、１分で処理したもの、図３（ｃ）は上記比較例２のフラックスを用いてリフロー条件２４０℃、１分で処理したものについての原寸実物写真であり、図４（ａ）、（ｂ）は図３の（ａ）、（ｂ）の各写真のボール搭載部分の縦断面写真で、１００倍、１８０倍、５００倍、５０００倍の拡大写真である。
Figure 2008193036
Figure 2008193036
上記表２の結果から、実施例１、２の導電性接合材料を用いた場合は、タック力が十分にあり、経時変化も小さい（液状樹脂を使用した場合は特に小さい）ため、ＢＧＡボールを載せた際の脱落率を低下させることが可能である。比較例１、２では短時間の間にタック力が低下し、脱落不良を多発する可能性がある。
また、比較例１、２のソルダーペースト、フラックスを使用してリフロー処理したものはフラックスを洗浄する必要があるが、実施例１、２の導電性接合材料を使用してリフロー処理したものはそのような洗浄を必要としない。
また、「ＢＧＡボール接合強度」は、実施例１、２のものは、一般的なＳｎ／３．０Ａｇ／０．５Ｃｕボールの接合強度で問題ないレベルの１０００ｇｆ（目標値）よりも強い値を示し、この目標値を十分に満足している。しかも、低温リフロー条件１６０℃、６分でも十分な強度を示している。また、図３、４の（ａ）、（ｂ）（実施例１の導電性接合材料を使用し、リフロー条件１６０℃、６分と、２４０℃、１分で処理のもの）、特に図４（ａ）、（ｂ）ではＢＧＡボールの断面を見ても、ボールとランドの界面の接合状態は、リフロー条件が１６０℃、６分と、２４０℃、１分のいずれもはんだのハジキやボイド（空気泡による空胞）などの不具合がなく、十分な接合状態を示している。
なお、図３の（ａ）、（ｂ）のそれぞれに対応するはんだボール搭載基板の上に、もう一度基板を接合した場合の横からみた写真（省略）も撮り、その基板を剥離した場合の「下側基板」、「上側基板」のそれぞれの写真（省略）も撮ったが、上側基板にもはんだが濡れており、はんだ接合がなされていることがわかった。
本発明の導電性接合材料は低温で接合可能な導電性及び接着性を有する導電性接合材料であるため、確実かつ効率的に導電性ボール又は導電性ピンを半導体パッケージ基板にリフローによる接合により搭載することができるが、その他電子部品等をプリント基板等実装する分野に利用可能である。
例えば各種電子部品モジュール化等のためのプリント配線板（ＰＷＢ）等へ、ＣＰＵ、ＭＰＵ等のＬＳＩ、チップインダクタ、チップコンダクタ等の電子部品（能動素子、受動素子）及びそれ以外の導電性端子や導電性配線材料を、実装する際にＰＷＢとの間で溶融し固化させることによって導電接合するために利用することができる。さらに詳細には、例えば自動車のように強い衝撃を受ける状態が発生しても、ＰＷＢから電子部品が脱落することがなく良好な導電性をも確保することができる引張強度等の接合力が必要とされる導電性接合材料等に利用することができる。
はんだボールを搭載した半導体パッケージ基板を示す断面説明図である。 本発明の実施例の導電性接合材料と比較例の鉛フリーソルダーペースト用いたリフロープロファイルを示す。 （ａ）、（ｂ）は本発明の実施例の導電性接合材料を用いてリフロー条件を変えて処理したはんだボール搭載基板の上面斜視写真、（ｃ）は比較例のフラックスを用いてリフロー処理したはんだボール搭載基板の上面斜視写真である。 図３の（ａ）、（ｂ）の各写真に示されるボール搭載部分の縦断面写真で、１００倍、１８０倍、５００倍、５０００倍の拡大写真である。
符号の説明
１ａ、１ｂ 回路配線
２ａ、２ｂ ソルダーレジストの硬化塗膜
３ 導電性接合材料膜
４ａ、４ｂ ビアホール
５、７ バンプ
６ 半導体チップ

Claims (4)

  1. 半導体パッケージ基板の導通ランド又はスルホールに導電性ボール又は導電性ピンを搭載した導電性ボール等搭載半導体パッケージ基板において、該導電性ボール又は導電性ピンは該導通ランド又はスルホールに少なくとも低融点無鉛ＳｎＢｉ系はんだ材料と、フラックス作用を有する熱硬化型の接着性樹脂を含有する導電性接合材料によるリフローにより導電接合されていることを特徴とする導電性ボール等搭載半導体パッケージ基板。
  2. 低融点無鉛ＳｎＢｉ系はんだ材料の融点が１３０℃〜１７０℃であり、フラックス作用を有する熱硬化型の接着性樹脂がエポキシ系樹脂及び硬化剤からなることを特徴とする請求項１に記載の導電性ボール等搭載半導体パッケージ基板。
  3. 請求項１又は２に記載の導電性接合材料。
  4. 半導体パッケージ基板の導通ランド又はスルホールに導電性ボール又は導電性ピンを搭載する導電性ボール等搭載半導体パッケージ基板の製造方法において、該導通ランド又はスルホールに少なくとも低融点無鉛ＳｎＢｉ系はんだ材料と、フラックス作用を有する熱硬化型の接着性樹脂を含有する導電性接合材料を施して導電性接合材料層を形成し、該導電性接合材料のリフローにより該導電性ボール又は導電性ピンを導電接合する導電性ボール等搭載半導体パッケージ基板の製造方法。
JP2007047953A 2007-01-31 2007-01-31 導電性ボール等搭載半導体パッケージ基板の製造方法 Expired - Fee Related JP5093766B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007047953A JP5093766B2 (ja) 2007-01-31 2007-01-31 導電性ボール等搭載半導体パッケージ基板の製造方法
TW097101549A TW200839968A (en) 2007-01-31 2008-01-15 Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material
US12/020,659 US20080191347A1 (en) 2007-01-31 2008-01-28 Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material
KR1020080010161A KR20080071941A (ko) 2007-01-31 2008-01-31 도전성 볼 또는 핀탑재 반도체 패키지 기판, 그의 제조방법및 그 도전성 접합재료

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007047953A JP5093766B2 (ja) 2007-01-31 2007-01-31 導電性ボール等搭載半導体パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008193036A true JP2008193036A (ja) 2008-08-21
JP5093766B2 JP5093766B2 (ja) 2012-12-12

Family

ID=39685137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007047953A Expired - Fee Related JP5093766B2 (ja) 2007-01-31 2007-01-31 導電性ボール等搭載半導体パッケージ基板の製造方法

Country Status (4)

Country Link
US (1) US20080191347A1 (ja)
JP (1) JP5093766B2 (ja)
KR (1) KR20080071941A (ja)
TW (1) TW200839968A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2916056A1 (fr) * 2007-05-10 2008-11-14 St Microelectronics Sa Exploration d'une cavite avec plusieurs capteurs d'image
KR100929136B1 (ko) * 2009-02-16 2009-12-01 (주)덕산테코피아 도전성 접착제와 그 제조 방법 및 이를 포함하는 전자 장치
KR101225497B1 (ko) * 2009-11-05 2013-01-23 (주)덕산테코피아 도전성 접착제와 그 제조 방법 및 이를 포함하는 전자 장치
JP5900602B2 (ja) 2012-02-24 2016-04-06 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
KR101690626B1 (ko) 2012-02-24 2016-12-28 히타치가세이가부시끼가이샤 반도체 장치 및 그 제조 방법
WO2013125087A1 (ja) * 2012-02-24 2013-08-29 日立化成株式会社 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP6210619B2 (ja) * 2013-04-09 2017-10-11 昭和電工株式会社 はんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法
KR101513494B1 (ko) * 2013-12-04 2015-04-21 엠케이전자 주식회사 무연 솔더, 솔더 페이스트 및 반도체 장치
US20170053858A1 (en) * 2015-08-20 2017-02-23 Intel Corporation Substrate on substrate package
US20210035944A1 (en) * 2019-08-01 2021-02-04 Tien Chien Cheng Chip package fabrication kit and chip package fabricating method thereof
JP7296582B2 (ja) * 2019-09-24 2023-06-23 パナソニックＩｐマネジメント株式会社 電子部品、電子部品の製造方法、実装構造体及び実装構造体の製造方法
JP2022077578A (ja) * 2020-11-12 2022-05-24 信越化学工業株式会社 封止用接合材及び光学素子パッケージ用リッド
CN112679141B (zh) * 2020-12-23 2023-03-31 江苏中科科化新材料股份有限公司 一种改善半导体封装外观的环氧树脂组合物及其制备方法
US11830746B2 (en) 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
CN115568108B (zh) * 2022-09-26 2023-08-18 江苏振宁半导体研究院有限公司 一种超薄器件封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357762A (ja) * 1999-01-04 2000-12-26 Ibiden Co Ltd パッケージ基板
JP2001044327A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 配線基板およびその実装構造
JP2004160508A (ja) * 2002-11-14 2004-06-10 Togo Seisakusho Corp 通電接着剤
JP2006199937A (ja) * 2004-12-15 2006-08-03 Tamura Kaken Co Ltd 導電性接着剤、これを用いた導電部及び電子部品モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010577A (en) * 1997-06-23 2000-01-04 Delco Electronics Corporation Multifunctional soldering flux with borneol
US6706219B2 (en) * 1999-09-17 2004-03-16 Honeywell International Inc. Interface materials and methods of production and use thereof
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
EP1252966B1 (en) * 1999-12-27 2006-08-30 Sumitomo Bakelite Co., Ltd. Hardening flux, soldering resist, semiconductor package reinforced by hardening flux, semiconductor device and method of producing semiconductor package and semiconductor device
JP2001300766A (ja) * 2000-04-27 2001-10-30 Tamura Kaken Co Ltd 回路基板はんだ付用フラックス及び回路基板
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357762A (ja) * 1999-01-04 2000-12-26 Ibiden Co Ltd パッケージ基板
JP2001044327A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 配線基板およびその実装構造
JP2004160508A (ja) * 2002-11-14 2004-06-10 Togo Seisakusho Corp 通電接着剤
JP2006199937A (ja) * 2004-12-15 2006-08-03 Tamura Kaken Co Ltd 導電性接着剤、これを用いた導電部及び電子部品モジュール

Also Published As

Publication number Publication date
US20080191347A1 (en) 2008-08-14
KR20080071941A (ko) 2008-08-05
JP5093766B2 (ja) 2012-12-12
TW200839968A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
JP5093766B2 (ja) 導電性ボール等搭載半導体パッケージ基板の製造方法
JP2006199937A (ja) 導電性接着剤、これを用いた導電部及び電子部品モジュール
KR101982034B1 (ko) 이방성 도전성 페이스트 및 그것을 사용한 전자부품의 접속방법
JP5342453B2 (ja) 導電性ペーストおよびこれを用いた電気電子機器
JP4799997B2 (ja) 電子機器用プリント板の製造方法およびこれを用いた電子機器
US20060043597A1 (en) Solder composition, connecting process with soldering, and connection structure with soldering
WO2017110052A1 (ja) ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法
US20060043543A1 (en) Solder composition, connecting process with soldering, and connection structure with soldering
JP5802081B2 (ja) 異方性導電性ペースト
WO2006041068A1 (ja) 電子部品の実装方法
US7740713B2 (en) Flux composition and techniques for use thereof
JP5242521B2 (ja) はんだ接合剤組成物
WO2001024968A1 (fr) Flux de soudure, pate de soudure et procede de soudage
JP2010263014A (ja) 半導体装置
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
WO2006064849A1 (ja) 導電性接着剤、これを用いた導電部及び電子部品モジュール
JP2015182125A (ja) フラックス及びソルダペースト
JP4677968B2 (ja) はんだペーストおよび接合部品
JP5560032B2 (ja) はんだ接合補強剤組成物、及びこれを用いた実装基板の製造方法
JP2006122913A (ja) 半田ペーストおよび半田接合方法
WO2018134860A1 (ja) 半導体実装品
JP6124032B2 (ja) 実装構造体と実装構造体の製造方法
JP4976257B2 (ja) 導電性ペーストおよびこれを用いた実装体
JP2010245434A (ja) はんだ接合方法およびはんだ接合構造体
JP2007081198A (ja) 端子間の導電的接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

R150 Certificate of patent or registration of utility model

Ref document number: 5093766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees