JP2010245434A - はんだ接合方法およびはんだ接合構造体 - Google Patents
はんだ接合方法およびはんだ接合構造体 Download PDFInfo
- Publication number
- JP2010245434A JP2010245434A JP2009094889A JP2009094889A JP2010245434A JP 2010245434 A JP2010245434 A JP 2010245434A JP 2009094889 A JP2009094889 A JP 2009094889A JP 2009094889 A JP2009094889 A JP 2009094889A JP 2010245434 A JP2010245434 A JP 2010245434A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- circuit board
- solder
- electronic circuit
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】バンプ電極5を有する電子部品4と電子回路基板1とをはんだ接合する方法であって、電子回路基板1の電極部2に、導電性フィラー、フラックス、第1の熱硬化性樹脂、およびこの樹脂を硬化させる硬化剤を含む導電性ペーストを供給して、導電性ペースト層3を形成する工程と、電子部品4に、第2の熱硬化性樹脂、およびこの樹脂を硬化させる硬化剤を含む絶縁性樹脂ペーストを供給して、絶縁性樹脂ペースト層6を形成する工程と、電子部品4を電子回路基板1上に搭載する工程と、加熱によって導電性フィラーを溶融させ、電子部品4を電子回路基板1の電極部2にはんだ接合するとともに、ペースト層3、6の第1および第2の熱硬化性樹脂を硬化させる工程とを備える。
【選択図】図1
Description
突起電極を有する電子部品とを電子回路基板とはんだで接合する方法であって、
電子回路基板の電極部に、導電性フィラー、フラックス、第1の熱硬化性樹脂、およびこの第1の熱硬化性樹脂を硬化させる硬化剤を含む導電性ペーストを供給する工程と、
電子部品に、第2の熱硬化性樹脂、およびこの第2の熱硬化性樹脂を硬化させる硬化剤を含む絶縁性樹脂ペーストを供給する工程と、
電子部品を電子回路基板上に搭載する工程と、加熱によって導電性フィラーを溶融させるとともに、第1および第2の熱硬化性樹脂を硬化させる工程
とを有し、前記電子部品の突起電極および前記導電性フィラーの少なくとも一方が低融点合金を含むことを特徴とする。
2 電極部
3 導電性ペースト層
4 電子部品
5 突起電極としてのバンプ電極
6 絶縁性樹脂ペースト層
7 はんだ接合部
8、9、10 硬化樹脂体
Claims (10)
- 突起電極を有する電子部品と電子回路基板とをはんだで接合するはんだ接合方法であって、
前記電子回路基板の電極部上に、導電性フィラー、フラックス、第1の熱硬化性樹脂、および前記第1の熱硬化性樹脂を硬化させる硬化剤を含む導電性ペーストを供給する工程と、
前記電子部品に、第2の熱硬化性樹脂、および前記第2の熱硬化性樹脂を硬化させる硬化剤を含む絶縁性樹脂ペーストを供給する工程と、
前記電子部品を前記電子回路基板上に搭載する工程と、
加熱によって前記導電性フィラーを溶融させるとともに、前記第1および第2の熱硬化性樹脂を硬化させる工程
とを有し、前記電子部品の突起電極および前記導電性フィラーの少なくとも一方が低融点合金を含むことを特徴とするはんだ接合方法。 - 前記導電性フィラーが、Snと、Bi、In、Ag、ZnおよびCuからなる群から選ばれる2種以上の元素の組合せからなる金属組成を有することを特徴とする請求項1に記載のはんだ接合方法。
- 前記フラックスは主成分が有機酸またはロジンであり、前記導電性ペーストにおける前記フラックスの含有比率が1〜15質量%の範囲内であることを特徴とする請求項1に記載のはんだ接合方法。
- 前記第1の熱硬化性樹脂は主成分がエポキシ樹脂であり、前記導電性ペーストにおける前記第1の熱硬化性樹脂の含有比率が5〜50質量%の範囲内であることを特徴とする請求項1に記載のはんだ接合方法。
- 前記導電性ペーストにおいて、アルコール、エーテル、ケトン、アセタールまたはエステル化合物の含有比率が2質量%以下であることを特徴とする請求項1に記載のはんだ接合方法。
- 前記第2の熱硬化性樹脂は、主成分がエポキシ樹脂であることを特徴とする請求項1に記載のはんだ接合方法。
- 前記絶縁性樹脂ペーストがさらにフラックスを20質量%以下含むことを特徴とする請求項1に記載のはんだ接合方法。
- 前記第1の熱硬化性樹脂の粘度が前記第2の熱硬化性樹脂の粘度以下であることを特徴とする請求項1に記載のはんだ接合方法。
- 突起電極を有する電子部品と電子回路基板とが、請求項1に記載の接合方法によってはんだ接合され、少なくともはんだ接合部の周囲が硬化樹脂で覆われていることを特徴とするはんだ接合構造体。
- 前記はんだ接合部の前記電子回路基板電極側に硬化樹脂がフィレットを形成し、さらに前記硬化樹脂がそれとは別種の硬化樹脂で覆われていることを特徴とする請求項9に記載のはんだ接合構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094889A JP5579996B2 (ja) | 2009-04-09 | 2009-04-09 | はんだ接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094889A JP5579996B2 (ja) | 2009-04-09 | 2009-04-09 | はんだ接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010245434A true JP2010245434A (ja) | 2010-10-28 |
JP5579996B2 JP5579996B2 (ja) | 2014-08-27 |
Family
ID=43098089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009094889A Expired - Fee Related JP5579996B2 (ja) | 2009-04-09 | 2009-04-09 | はんだ接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5579996B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104557A (ja) * | 2010-11-08 | 2012-05-31 | Ngk Spark Plug Co Ltd | 電子部品付き配線基板及びその製造方法 |
JP2016029724A (ja) * | 2015-09-14 | 2016-03-03 | 三菱電機株式会社 | 電子回路および電子部品 |
US10453780B2 (en) | 2012-11-19 | 2019-10-22 | Mitsubishi Electric Corporation | Electronic circuit, production method thereof, and electronic component |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188469A (ja) * | 1998-12-22 | 2000-07-04 | Nec Corp | 半導体装置実装構造 |
JP2001053112A (ja) * | 1999-08-17 | 2001-02-23 | Mitsubishi Electric Corp | 回路基体の接続方法および複合回路基体 |
JP2001093925A (ja) * | 1999-09-27 | 2001-04-06 | Denso Corp | Lsiパッケージの実装方法 |
JP2003218508A (ja) * | 2002-01-22 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 電子部品実装用の接着剤および電子部品実装構造 |
JP2004260094A (ja) * | 2003-02-27 | 2004-09-16 | Sekisui Chem Co Ltd | 導電性微粒子及び導電接続構造体 |
JP2006186011A (ja) * | 2004-12-27 | 2006-07-13 | Matsushita Electric Ind Co Ltd | 電子部品実装方法および電子部品実装構造 |
JP2007005707A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 部品接合方法および部品接合用治具 |
-
2009
- 2009-04-09 JP JP2009094889A patent/JP5579996B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188469A (ja) * | 1998-12-22 | 2000-07-04 | Nec Corp | 半導体装置実装構造 |
JP2001053112A (ja) * | 1999-08-17 | 2001-02-23 | Mitsubishi Electric Corp | 回路基体の接続方法および複合回路基体 |
JP2001093925A (ja) * | 1999-09-27 | 2001-04-06 | Denso Corp | Lsiパッケージの実装方法 |
JP2003218508A (ja) * | 2002-01-22 | 2003-07-31 | Matsushita Electric Ind Co Ltd | 電子部品実装用の接着剤および電子部品実装構造 |
JP2004260094A (ja) * | 2003-02-27 | 2004-09-16 | Sekisui Chem Co Ltd | 導電性微粒子及び導電接続構造体 |
JP2006186011A (ja) * | 2004-12-27 | 2006-07-13 | Matsushita Electric Ind Co Ltd | 電子部品実装方法および電子部品実装構造 |
JP2007005707A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 部品接合方法および部品接合用治具 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104557A (ja) * | 2010-11-08 | 2012-05-31 | Ngk Spark Plug Co Ltd | 電子部品付き配線基板及びその製造方法 |
US10453780B2 (en) | 2012-11-19 | 2019-10-22 | Mitsubishi Electric Corporation | Electronic circuit, production method thereof, and electronic component |
JP2016029724A (ja) * | 2015-09-14 | 2016-03-03 | 三菱電機株式会社 | 電子回路および電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP5579996B2 (ja) | 2014-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101982034B1 (ko) | 이방성 도전성 페이스트 및 그것을 사용한 전자부품의 접속방법 | |
US8679635B2 (en) | Bonding material, bonded portion and circuit board | |
JP5093766B2 (ja) | 導電性ボール等搭載半導体パッケージ基板の製造方法 | |
US20190232438A1 (en) | Solder paste and mount structure | |
US10440834B2 (en) | Resin fluxed solder paste, and mount structure | |
WO2017110052A1 (ja) | ペースト状熱硬化性樹脂組成物、半導体部品、半導体実装品、半導体部品の製造方法、半導体実装品の製造方法 | |
JP6226424B2 (ja) | 接合材料、及び電子部品の製造方法 | |
JP2006199937A (ja) | 導電性接着剤、これを用いた導電部及び電子部品モジュール | |
JP5802081B2 (ja) | 異方性導電性ペースト | |
CN102737752B (zh) | 各向异性导电糊以及使用该导电糊的电子部件的连接方法 | |
WO2016017076A1 (ja) | 半導体実装品とその製造方法 | |
JP2011056527A (ja) | はんだ接合剤組成物 | |
JP2017080797A (ja) | はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体 | |
US20180229333A1 (en) | Solder paste and mount structure obtained by using same | |
WO2001024968A1 (fr) | Flux de soudure, pate de soudure et procede de soudage | |
JP3849842B2 (ja) | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 | |
US20200306893A1 (en) | Solder paste and mount structure | |
WO2015146473A1 (ja) | フラックス及びソルダペースト | |
JP5579996B2 (ja) | はんだ接合方法 | |
JP5160576B2 (ja) | ソルダペーストと、これを用いたピングリッドアレイパッケージ用基板及びピングリッドアレイパッケージ、並びにピングリッドアレイパッケージ用基板の製造方法 | |
JP4976257B2 (ja) | 導電性ペーストおよびこれを用いた実装体 | |
JP6124032B2 (ja) | 実装構造体と実装構造体の製造方法 | |
WO2018134860A1 (ja) | 半導体実装品 | |
JP2018126787A (ja) | はんだペーストとそれにより得られる実装構造体 | |
WO2023013732A1 (ja) | フラックス用樹脂組成物、はんだペースト及び実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140710 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5579996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |